KR20080105602A - 횡전계방식 액정표시장치 및 그 제조방법 - Google Patents

횡전계방식 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080105602A
KR20080105602A KR1020070053387A KR20070053387A KR20080105602A KR 20080105602 A KR20080105602 A KR 20080105602A KR 1020070053387 A KR1020070053387 A KR 1020070053387A KR 20070053387 A KR20070053387 A KR 20070053387A KR 20080105602 A KR20080105602 A KR 20080105602A
Authority
KR
South Korea
Prior art keywords
line
common
liquid crystal
crystal display
electrode
Prior art date
Application number
KR1020070053387A
Other languages
English (en)
Other versions
KR101358221B1 (ko
Inventor
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070053387A priority Critical patent/KR101358221B1/ko
Publication of KR20080105602A publication Critical patent/KR20080105602A/ko
Application granted granted Critical
Publication of KR101358221B1 publication Critical patent/KR101358221B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 횡전계방식 액정표시장치 및 그 제조방법은 화소영역 내에 위치하는 공통전극과 화소전극을 수직구조로 형성함으로써 실질적으로 선폭을 감소시켜 액정표시패널의 개구율을 향상시키기 위한 것으로, 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판에 게이트전극과 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 게이트절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 2 마스크공정을 이용하여 상기 데이터라인에 대해 실질적으로 평행한 방향으로 제 1 공통라인을 형성하며, 상기 제 1 공통라인으로부터 분기되며 상기 게이트라인에 대해 실질적으로 평행한 방향으로 제 2 공통라인을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 제 3 마스크공정을 통해 상기 제 1 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀과 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하며, 상기 화소영역 내의 제 1 절연막과 제 2 절연막의 일부영역을 제거하여 상기 어레이 기판의 표면을 노출시키는 다수개의 홈을 형성하는 단계; 상기 제 3 마스크공정을 이용하여 상기 다수개의 홈의 대향하는 양 측면에 수직구조의 공통전극과 화소전극을 형성하는 단계; 제 4 마스크공정으로 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하며, 상기 제 2 콘택홀을 통해 상기 제 2 공통라인과 전기적으로 접속하 는 공통전극 연결라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
공통전극, 화소전극, 수직구조, 선폭, 개구율, 마스크수

Description

횡전계방식 액정표시장치 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 3a 내지 도 3e는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6e는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7f는 도 5b에 도시된 어레이 기판에 있어서, 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 8a 내지 도 8g는 도 5c 및 도 6c~6d에 도시된 어레이 기판에 있어서, 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 9는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
108,208',208" : 공통전극 108a,208a : 공통전극 연결라인
108l,208l : 제 1 공통라인 108l',208l' : 제 2 공통라인
108p,208p : 공통전극 연결부 110,210 : 어레이 기판
115a,215a : 제 1 절연막 115b,215b : 제 2 절연막
116,216 : 게이트라인 117,217 : 데이터라인
118,218',218" : 화소전극 118a,218a : 화소전극 연결라인
118l,218l : 화소전극라인 118p,218p : 화소전극 연결부
121,221 : 게이트전극 122,222 : 소오스전극
123,223 : 드레인전극 124,224 : 액티브패턴
본 발명은 횡전계방식 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 액정표시패널의 개구율을 향상시킬 수 있는 횡전계방식 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이 용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상 을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이 를 자세히 설명하면 다음과 같다.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도이다.
도면에 도시된 바와 같이, 횡전계방식 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(8)과 화소전극(18)이 상기 데이터라인(17)에 대해 평행한 방향으로 교대로 배치되어 있다. 이때, 상기 화소전극(18)은 보호막(미도시)에 형성된 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하며, 상기 공통전극(8)은 상기 게이트라인(16)에 대해 평행하게 배치된 공통라인(8l)과 연결되어 있다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공 정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
도 3a 내지 도 3e는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)과 공통전극(8) 및 게이트라인(미도시)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(21)과 공통전극(8) 및 게이트라인이 형성된 어레이 기판(10) 전면(全面)에 차례대로 게이트절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
이후, 도 3c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 또한, 상기 제 3 마스크공정을 통해 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인(17)을 형성하게 된다.
이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거됨으로써 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25')을 형성하게 된다.
다음으로, 도 3d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23) 및 데이터라인(17)이 형성된 어레이 기판(10) 전면에 보호막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 보호막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 3e에 도시된 바와 같이, 투명한 도전성 금속물질을 상기 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적 용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
또한, 상기 구조의 횡전계방식 액정표시장치는 화상이 표시되는 화상영역 내에 불투명한 도전물질로 이루어진 공통전극이 형성되어 있어 액정표시패널의 개구율이 감소하게 되는 문제가 있다.
더욱이 횡전계방식 액정표시장치의 경우 상기 공통전극과 화소전극의 중앙부(약 2㎛)는 수직 전계의 영향으로 액정이 구동되지 않는 영역으로 그로 인해 개구율이 감소하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 4번의 마스크공정으로 어레이 기판을 제작하도록 한 횡전계방식 액정표시장치의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 액정표시패널의 개구율을 향상시키도록 한 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 횡전계방식 액정표시장치는 제 1 기판; 상기 제 1 기판에 형성된 게이트전극과 게이트라인; 상기 제 1 기판 위에 형성된 게이트절연막; 상기 제 1 기판에 형성된 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 데이터라인에 대해 실질적으로 평행한 방향으로 형성된 제 1 공통라인 및 상기 제 1 공통라인으로부터 분기되어 상기 게이트라인에 대해 실질적으로 평행한 방향으로 형성된 제 2 공통라인; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 화소영역 내의 어레이 기판의 표면을 노출시키는 다수개의 홈의 대향하는 양 측면에 수직구조로 형성된 공통전극과 화소전극; 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인 및 제 2 콘택홀을 통해 상기 제 2 공통라인과 전기적으로 접속하는 공통전극 연결라인; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
또한, 본 발명의 횡전계방식 액정표시장치의 제조방법은 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판에 게이트전극과 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 게이트절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 2 마스크공정을 이용하여 상기 데이터라인에 대해 실질적으로 평행한 방향으로 제 1 공통라인을 형성하며, 상기 제 1 공통라인으로부터 분기되며 상기 게이트라인에 대해 실질적으로 평행한 방향으로 제 2 공통라인을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 제 3 마스크공정을 통해 상기 제 1 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀과 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하며, 상기 화소영역 내의 제 1 절연막과 제 2 절연막의 일부영역을 제거하여 상기 어레이 기판의 표면을 노출시키는 다수개의 홈을 형성하는 단계; 상기 제 3 마스크공정을 이용하여 상기 다수개의 홈의 대향하는 양 측면에 수직구조의 공통전극과 화소전극을 형성하는 단계; 제 4 마스크공정으로 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하며, 상기 제 2 콘택홀을 통해 상기 제 2 공통라인과 전기적으로 접속하는 공통전극 연결라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전 극(108)과 화소전극(118)이 교대로 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극라인(118l)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 2 절연막(미도시)에 형성된 제 1 콘택홀(140a)을 통해 상기 화소전극라인(118l)에 전기적으로 접속하게 된다.
이때, 상기 데이터라인(117)이 인접하는 화소영역의 가장자리에는 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 제 1 공통라인(108l)이 형성되어 있으며, 상기 화소영역의 중앙에는 상기 제 1 공통라인(108l)으로부터 분기된 제 2 공통라인(108l')이 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 형성되어 있다.
또한, 전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있으며, 이때 상기 공통전극(108)과 화소전극(118)은 선폭을 줄여 액정표시패널의 개구율을 향상시키기 위해서 수직구조로 이루어져 있다. 즉, 상기 공통전극(108)과 화소전극(118)은 상당한 선폭을 가진 수평구조를 가지는 것이 아니라 일부영역의 제 1 절연막(미도시)과 제 2 절연 막이 제거되어 형성된 홈(미도시)의 대향하는 양 측면에 수직한 형태로 형성됨에 따라 실질적으로 선폭이 감소되어 액정표시패널의 개구율을 향상시킬 수 있게 된다.
이때, 본 발명의 제 1 실시예의 횡전계방식 액정표시장치는 상기 공통전극(108)과 화소전극(118)이 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 공통전극(108)과 화소전극(118)이 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배치된 경우에도 적용 가능하다.
여기서, 상기 공통전극(108)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배치된 공통전극 연결라인(108a)의 공통전극 연결부(108p)에 연결되게 되며, 상기 공통전극 연결라인(108a)은 제 2 절연막에 형성된 제 2 콘택홀(140b)을 통해 상기 제 2 공통라인(108l')과 전기적으로 접속하게 된다.
또한, 상기 화소전극(118)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배치된 화소전극 연결라인(118a)의 화소전극 연결부(118p)에 연결되게 되며, 전술한 바와 같이 상기 화소전극 연결라인(118a)은 상기 화소전극라인(118l)에 연결되어 제 2 절연막에 형성된 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)에 전기적으로 접속하게 된다.
상기 공통전극(108)과 화소전극(118)은 불투명한 도전물질로 이루어질 수 있으며, 상기 공통전극 연결라인(108a)과 화소전극 연결라인(118a) 및 화소전극라인(118l)은 투명한 도전물질로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며 상기 공통전극(108)과 화소전극(118)은 상기 공통전극 연결라인(108a)과 화소전극 연결라인(118a) 및 화소전극라인(118l)과 동일한 투명한 도전물질로 이루어질 수도 있다.
이때, 상기 화소전극 연결라인(118a)은 상기 제 2 절연막을 사이에 두고 그 하부의 제 1 공통라인(108l)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
여기서, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 액티브패턴과 소오스/드레인전극 및 데이터라인을 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
또한, 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 화소영역 내에 공통전극과 화소전극을 수직구조로 형성함으로써 마스크공정의 추가 없이 실질적으로 선폭을 서브 마이크론(sub micron)수준으로 감소시켜 액정표시패널의 개구율을 향상시킬 수 있게 되는데, 이를 다음의 횡전계방식 액정표시장치의 제조방법을 통해 상세히 설명한다. 참고로, 전극의 선폭을 줄일 수 있다면 개구율을 향상시킬 수 있는데, 예를 들어 42 inch의 경우 전극의 선폭이 1㎛ 줄 때 개구율은 약 5% 정도 향상된다.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 6a 내지 도 6e는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)에 게이트전극(121)과 게이트라인(116)을 형성한다.
이때, 상기 게이트전극(121)과 게이트라인(116)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하며, 상기 제 2 도전막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 전기적으로 접속 하는 소오스/드레인전극(122, 123)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인부에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하게 되는데, 이때 상기 데이터라인(117)은 상기 게이트라인(116)과 교차하여 화소영역을 정의하게 된다.
또한, 상기 제 2 마스크공정을 통해 상기 데이터라인(117)이 인접하는 화소영역의 가장자리에는 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 제 1 공통라인(108l)이 형성되게 되며, 상기 화소영역의 중앙에는 상기 제 1 공통라인(108l)으로부터 분기된 제 2 공통라인(108l')이 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝된 오믹-콘택층(125n)이 형성되게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 액티브패턴(124)과 소오스/드레인전극(122, 123)과 데이터라인(117)과 제 1 공통라인(108l) 및 제 2 공통라인(108l')은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 7a 내지 도 7f는 도 5b에 도시된 어레이 기판에 있어서, 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116)이 형성 된 어레이 기판(110) 전면에 게이트절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(130)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
그리고, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 제 1 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 감광막(170)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출 되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a)과 제 2 감광막패턴(170b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(170c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되며, 상기 어레이 기판(110)의 데이터라인부에 상기 제 2 도전막으로 이루어진 데이터라인(117)이 형성되게 된다(도 6b 참조).
또한, 상기 데이터라인(117)이 인접하는 화소영역의 가장자리에는 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 제 1 공통라인(108l)이 형성되게 되며, 상기 화소영역의 중앙에는 상기 제 1 공통라인(108l)으로부터 분기된 제 2 공통라인(108l')이 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 7e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴과 제 2 감광막패턴은 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(170a')과 제 5 감광막패턴(170b')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 상부에 남아있게 된다.
이후, 도 7f에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(170a')과 제 5 감광막패턴(170b')을 마스크로 하여 상기 n+ 비정질 실리콘 박막패턴과 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
이와 같이 본 발명의 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴과 소오스/드레인전극과 데이터라인과 제 1 공통라인 및 제 2 공통라인을 한번의 마스크공정을 통해 형성할 수 있게 된다.
이후, 도 5c 및 도 6c에 도시된 바와 같이, 상기 액티브패턴(124)과 소오스/드레인전극(122, 123)과 데이터라인(117)과 제 1 공통라인(108l) 및 제 2 공통라인(108l')이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b)을 형성한다.
이때, 상기 제 2 절연막(115b)은 실리콘질화막과 같은 무기절연막 또는 포토아크릴과 같은 유기절연막으로 이루어질 수 있다.
이후, 상기 제 2 절연막(115b)의 일부영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)과 상기 제 2 공통라인(108l')의 일부를 노출시키는 제 2 콘택홀(140b)을 형성한다. 또한, 상기 화소영역 내의 제 1 절연막(115a)과 제 2 절연막(115b)의 일부영역을 제거하여 상기 어레이 기판(110) 표면을 노출시키는 다수개의 홈(H)을 형성한다.
이때, 상기 다수개의 홈(H)은 상기 제 2 공통라인(108l')에 대해 실질적으로 평행한 방향으로 길게 형성된 직선부와 상기 직선부 양측에 ">" 또는 "<" 형태로 형성된 굴곡부로 이루어져 있다. 다만, 본 발명이 이에 한정되는 것은 아니며 상기 굴곡부는 직선을 제외한 다양한 형태의 꺾임 구조를 포함할 수 있다. 여기서, 상기 굴곡부의 꺾임 구조에서는 감광막에 대한 노광(expose)시 빛의 회절현상에 의해 노광량이 상대적으로 줄어들게 되어 상기 직선부와 굴곡부에서 서로 다른 형태의 감광막패턴이 형성되게 된다.
이와 같이 전면에 제 2 절연막(115b)이 형성된 어레이 기판(110) 위에 제 1 감광막을 도포한 다음 노광 및 현상공정을 진행하게 되면, 제 1 콘택홀과 제 2 콘택홀 및 다수개의 홈을 형성하기 위한 소정의 제 1 감광막패턴이 형성되게 되는데, 이때 상기 제 1 감광막패턴은 상기 다수개의 홈의 직선부와 굴곡부에서 서로 다른 형태로 패터닝되게 된다.
이후, 상기 제 1 감광막패턴을 마스크로 그 하부의 제 1 절연막(115a)과 제 2 절연막(115b)을 선택적으로 식각하게 되면, 상기 직선부 하부는 언더컷(undercut)이 형성되도록 상기 제 1 절연막(115a)과 제 2 절연막(115b)이 패터닝되게 되며 상기 굴곡부는 상기 굴곡부의 측면형태대로 저스트(just)하게 상기 제 1 절연막(115a)과 제 2 절연막(115b)이 패터닝되게 된다.
그리고, 상기 어레이 기판(110) 전면에 차례대로 도전막과 제 2 감광막을 형성한 다음 전면노광을 진행함으로써 소정영역의 상기 제 2 감광막을 제거하게 되는데, 이때 상기 제 2 감광막은 언더컷이 형성된 상기 직선부 하부의 제 1 절연막(115a)과 제 2 절연막(115b)의 측면에만 남아 제 2 감광막패턴을 형성하게 된다.
이후, 상기 제 2 감광막패턴에 의해 보호되는 상기 직선부 하부의 도전막을 제외한 영역의 도전막을 선택적으로 제거함으로써, 도 5c 및 도 6d에 도시된 바와 같이 상기 다수개의 홈(H) 측면에 수직구조의 공통전극(108)과 화소전극(118)을 형성하게 된다.
이하, 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 8a 내지 도 8g는 도 5c 및 도 6c~6d에 도시된 어레이 기판에 있어서, 제 3 마스크공정을 구체적으로 나타내는 단면도로써, 도 6c에 도시된 어레이 기판의 A-A'선 및 B-B'선에 따른 제 3 마스크공정을 순차적으로 나타내고 있다.
도 8a에 도시된 바와 같이, 제 1 절연막(115a)과 제 2 절연막(115b)이 형성된 어레이 기판(110) 위에 포토레지스트로 이루어진 제 1 감광막(270)을 형성한다.
이후, 소정의 패턴이 형성된 마스크(미도시)를 통해 상기 제 1 감광막(270)에 선택적으로 빛을 조사한다.
이때, 상기 마스크에는 조사된 빛을 모두 투과시키는 투과영역과 조사된 모든 빛을 차단하는 차단영역이 마련되어 있으며, 상기 마스크를 투과한 빛만이 상기 제 1 감광막(270)에 조사되게 된다.
여기서, 포지티브 타입의 포토레지스트를 이용하는 경우에는 상기 마스크의 투과영역은 후속공정을 통해 형성될 제 1 콘택홀 및 제 2 콘택홀 및 다수개의 홈에 대응하는 영역이 되며, 상기 마스크를 통해 노광된 상기 제 1 감광막(270)을 현상하고 나면, 도 7b에 도시된 바와 같이 상기 차단영역을 통해 빛이 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a, 270b)이 남아있게 되고, 모든 빛이 투과된 투과영역에는 상기 제 1 감광막이 완전히 제거되어 상기 제 2 절연막(115b) 표면이 노출되게 된다.
이때, 전술한 바와 같이 상기 다수개의 홈에 대응하는 마스크의 투과영역은 평행한 방향으로 길게 형성된 직선부와 상기 직선부 양측에 ">" 또는 "<" 형태로 형성된 굴곡부로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며 상기 굴곡부는 직선을 제외한 다양한 형태의 꺾임 구조를 포함할 수 있다.
여기서, 상기 굴곡부의 꺾임 구조에서는 제 1 감광막에 대한 노광(expose)시 빛의 회절현상에 의해 노광량이 상대적으로 줄어들게 되어 상기 직선부와 굴곡부에서 서로 다른 형태의 제 1 감광막패턴(270a, 270b)이 형성되게 된다. 즉, 상기 굴곡부는 상기 직선부에 비해 빛의 노광량이 상대적으로 작아 상기 굴곡부의 제 1 감광막패턴(270b)은 상기 직선부의 제 1 감광막패턴(270a)에 비해 상대적으로 두꺼운 두께를 가지는 동시에 그 측면이 완만하게 경사지도록 패터닝되게 된다.
이후, 도 8c에 도시된 바와 같이, 상기 제 1 감광막패턴(270a, 270b)을 마스크로 상기 제 1 절연막(115a)과 제 2 절연막(115b)의 일부영역을 제거하여 상기 어레이 기판(110)의 표면을 노출시키는 다수개의 홈(H)을 형성한다.
이때, 상기 직선부의 제 1 감광막패턴(270a) 하부 측면은 언더컷(undercut)이 형성되도록 상기 제 1 절연막(115a)과 제 2 절연막(115b)이 패터닝되게 되며 상기 굴곡부는 상대적으로 두꺼운 두께와 완만하게 형성된 경사로 인해 상기 굴곡부의 제 1 감광막패턴(270b) 측면형태대로 저스트(just)하게 상기 제 1 절연막(115a)과 제 2 절연막(115b)이 패터닝되게 된다.
그리고, 도 8d에 도시된 바와 같이, 상기 다수개의 홈(H)이 형성된 어레이 기판(110) 전면에 소정의 제 3 도전막(150)을 형성한다.
이때, 상기 제 3 도전막(150)은 공통전극과 화소전극을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 MoTi과 같은 몰리브덴 합금 등의 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 3 도전막(150)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있으며, 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성할 수도 있다.
다음으로, 도 8e에 도시된 바와 같이, 상기 제 3 도전막(150)이 형성된 어레이 기판(110) 전면에 포토레지스트로 이루어진 제 2 감광막(370)을 형성한다.
그리고, 도 8f에 도시된 바와 같이, 상기 제 2 감광막이 형성된 어레이 기판(110)에 UV를 조사하여 전면노광을 진행한 후 현상액에 현상함으로써 상기 제 2 감광막의 일부를 제거하게 되는데, 이때 상기 제 2 감광막은 상기 언더컷이 형성된 직선부의 제 1 감광막패턴(270a) 가장자리 하부의 제 1 절연막(115a)과 제 2 절연막(115b)의 측면에만 일부 남아 제 2 감광막패턴(370')을 형성하게 된다.
이때, 상기 전면노광을 통해 상기 제 2 감광막이 제거된 영역은 상기 제 3 도전막(150) 표면이 노출되게 되며, 상기 노출된 제 3 도전막(150)과 남아있는 제 1 감광막패턴(270a, 270b)과 제 2 감광막패턴(370')을 제거하게 되면, 도 8g에 도시된 바와 같이 화소영역 내에 수직구조를 가진 공통전극(108)과 화소전극(118)이 형성되게 된다.
다음으로, 도 5d 및 도 6e에 도시된 바와 같이, 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b) 및 수직구조의 공통전극(108)과 화소전극(118)이 형성된 어레이 기판(110) 전면에 투명한 도전물질로 이루어진 제 4 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극라인(118l)을 형성하고, 상기 제 2 콘택홀(140b)을 통해 상기 제 2 공통라인(108l')과 전기적으로 접속하는 공통전극 연결라인(108a)을 형성한다.
여기서, 상기 공통전극(108)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배치된 상기 공통전극 연결라인(108a)의 공통전극 연결부(108p)에 연결되게 된다. 또한, 상기 화소전극(118)은 상기 데이터라인(117)에 실질적으로 평행한 방향으로 배치된 화소전극 연결라인(118a)의 화소전극 연결부(118p)에 연결되게 되며, 상기 화소전극 연결라인(118a)은 상기 화소전극라인(118l)에 연결되는 한편 상기 제 2 절연막(115b)을 사이에 두고 그 하부의 제 1 공통라인(108l)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.
이와 같이 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 화소영역 내에 공통전극과 화소전극을 수직구조로 형성함으로써 마스크공정의 추가 없이 실질적으로 선폭을 서브 마이크론 수준으로 감소시켜 액정표시패널의 개구율을 향상시킬 수 있게 된다.
이때, 상기 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치는 상기 공통전극과 화소전극이 상기 게이트라인에 대해 실질적으로 평행한 방향으로 배치된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 공통전극과 화소전극이 상기 데이터라인에 대해 실질적으로 평행한 방향으로 배치된 경우에도 적용 가능하다.
또한, 본 발명은 상기 공통전극과 화소전극이 상기 게이트라인에 대해 소정의 기울기를 가지도록 배치되는 한편 상기 화소영역 중앙의 제 2 공통라인을 기준으로 서로 대칭 됨으로써 2-도메인을 형성함에 따라 액정표시패널의 시야각을 향상시킨 경우에도 적용될 수 있는데, 이를 다음의 제 2 실시예의 횡전계방식 액정표시장치를 통해 상세히 설명한다.
도 9는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트 라인(216)과 데이터라인(217)이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(208)과 화소전극(218)이 교대로 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 상기 화소전극라인(218l)에 전기적으로 접속된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
상기 소오스전극(222)의 일부는 일방향으로 연장되어 상기 데이터라인(217)의 일부를 구성하며, 상기 드레인전극(223)의 일부는 화소영역 쪽으로 연장되어 제 2 절연막(미도시)에 형성된 제 1 콘택홀(240a)을 통해 상기 화소전극라인(218l)에 전기적으로 접속하게 된다.
이때, 상기 데이터라인(217)이 인접하는 화소영역의 가장자리에는 상기 데이터라인(217)에 대해 실질적으로 평행한 방향으로 제 1 공통라인(208l)이 형성되어 있으며, 상기 화소영역의 중앙에는 상기 제 1 공통라인(208l)으로부터 분기된 제 2 공통라인(208l')이 상기 게이트라인(216)에 대해 실질적으로 평행한 방향으로 형성되어 있다.
또한, 상기 제 1 실시예의 횡전계방식 액정표시장치와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(208)과 화소전극(218)이 교대로 배치되 어 있으며, 이때 상기 공통전극(208)과 화소전극(218)은 선폭을 줄여 액정표시패널의 개구율을 향상시키기 위해서 수직구조로 이루어져 있다. 즉, 상기 공통전극(208)과 화소전극(218)은 상당한 선폭을 가진 수평구조를 가지는 것이 아니라 일부영역의 제 1 절연막(미도시)과 제 2 절연막이 제거되어 형성된 홈(미도시)의 대향하는 양 측면에 수직한 형태로 형성됨에 따라 실질적으로 선폭이 감소되어 액정표시패널의 개구율을 향상시킬 수 있게 된다.
이때, 본 발명의 제 2 실시예의 공통전극(208)과 화소전극(218)은 상기 게이트라인(216)에 대해 소정의 기울기를 가지도록 배치되는 한편 상기 화소영역 중앙의 제 2 공통라인(208l')을 기준으로 서로 대칭 됨에 따라 액정분자가 2방향으로 배열되어 2-도메인(domain)을 형성함으로써 모노-도메인에 비해 시야각이 더욱 향상되게 된다. 다만, 본 발명이 상기 2-도메인 구조의 횡전계방식 액정표시장치에 한정되는 것은 아니며 본 발명은 2-도메인 이상의 멀티-도메인(multi-domain) 구조의 횡전계방식 액정표시장치에 적용 가능하다.
여기서, 상기 공통전극(208)은 상기 데이터라인(217)에 대해 실질적으로 평행한 방향으로 배치된 공통전극 연결라인(208a)의 공통전극 연결부(208p)에 연결되게 되며, 상기 공통전극 연결라인(208a)은 제 2 절연막에 형성된 제 2 콘택홀(240b)을 통해 상기 제 2 공통라인(208l')과 전기적으로 접속하게 된다.
또한, 상기 화소전극(218)은 상기 데이터라인(217)에 대해 실질적으로 평행한 방향으로 배치된 화소전극 연결라인(218a)의 화소전극 연결부(218p)에 연결되게 되며, 전술한 바와 같이 상기 화소전극 연결라인(218a)은 상기 화소전극라인(218l) 에 연결되어 제 2 절연막에 형성된 제 1 콘택홀(240a)을 통해 상기 드레인전극(223)에 전기적으로 접속하게 된다.
상기 공통전극(208)과 화소전극(218)은 불투명한 도전물질로 이루어질 수 있으며, 상기 공통전극 연결라인(208a)과 화소전극 연결라인(218a) 및 화소전극라인(218l)은 투명한 도전물질로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며 상기 공통전극(208)과 화소전극(218)은 상기 공통전극 연결라인(208a)과 화소전극 연결라인(218a) 및 화소전극라인(218l)과 동일한 투명한 도전물질로 이루어질 수도 있다.
전술한 상기 제 1 실시예의 경우와 같이 상기 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치는 하프-톤 마스크를 이용하여 한번의 마스크공정으로 액티브패턴과 소오스/드레인전극 및 데이터라인을 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
또한, 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치는 화소영역 내에 공통전극과 화소전극을 수직구조로 형성함으로써 마스크공정의 추가 없이 실질적으로 선폭을 서브 마이크론 수준으로 감소시켜 액정표시패널의 개구율을 향상시킬 수 있게 된다.
이와 같이 구성된 상기 본 발명의 제 1 실시예 및 제 2 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬 러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
전술한 바와 같이 상기 본 발명의 제 1 실시예 및 제 2 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 액정표시 패널의 개구율을 향상시킴에 따라 화질이 향상되는 효과를 제공한다.

Claims (22)

  1. 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판에 게이트전극과 게이트라인을 형성하는 단계;
    상기 제 1 기판 위에 게이트절연막을 형성하는 단계;
    제 2 마스크공정을 통해 상기 제 1 기판에 액티브패턴과 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 제 2 마스크공정을 이용하여 상기 데이터라인에 대해 실질적으로 평행한 방향으로 제 1 공통라인을 형성하며, 상기 제 1 공통라인으로부터 분기되며 상기 게이트라인에 대해 실질적으로 평행한 방향으로 제 2 공통라인을 형성하는 단계;
    상기 제 1 기판 위에 제 2 절연막을 형성하는 단계;
    제 3 마스크공정을 통해 상기 제 1 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀과 상기 제 2 공통라인의 일부를 노출시키는 제 2 콘택홀을 형성하며, 상기 화소영역 내의 제 1 절연막과 제 2 절연막의 일부영역을 제거하여 상기 어레이 기판의 표면을 노출시키는 다수개의 홈을 형성하는 단계;
    상기 제 3 마스크공정을 이용하여 상기 다수개의 홈의 대향하는 양 측면에 수직구조의 공통전극과 화소전극을 형성하는 단계;
    제 4 마스크공정으로 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하며, 상기 제 2 콘택홀을 통해 상기 제 2 공통라인과 전기적으로 접속하는 공통전극 연결라인을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 횡전계방식 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 공통라인은 상기 데이터라인이 인접하는 화소영역의 가장자리에 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 공통라인은 상기 제 1 공통라인으로부터 분기되어 상기 화소영역의 중앙에 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  4. 제 1 항에 있어서, 상기 제 2 마스크공정을 통해 상기 액티브패턴 상부에 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층을 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 다수개의 홈은 상기 제 2 공통라인에 대해 실질적으 로 평행한 방향으로 길게 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 제 3 마스크공정을 통해 공통전극과 화소전극을 형성하는 단계는
    제 2 절연막이 형성된 상기 제 1 기판 위에 제 1 감광막을 형성하는 단계;
    제 1 콘택홀과 제 2 콘택홀 및 다수개의 홈에 대응하는 패턴이 형성된 제 3 마스크를 통해 상기 제 1 감광막에 선택적으로 빛을 조사하는 단계;
    상기 빛이 조사된 제 1 감광막을 현상하여 제 1 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴을 마스크로 상기 제 1 절연막과 제 2 절연막의 일부영역을 제거하여 상기 어레이 기판의 표면을 노출시키는 다수개의 홈을 형성하는 단계;
    상기 제 1 기판 위에 도전막을 형성하는 단계;
    상기 제 1 기판 위에 제 2 감광막을 형성하는 단계;
    전면노광을 통해 상기 제 2 감광막의 일부를 제거하여 일부영역의 도전막을 노출시키는 단계; 및
    상기 노출된 도전막을 제거하여 상기 다수개의 홈의 대향하는 양 측면에 공통전극과 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 도전막은 MoTi과 같은 불투명한 도전물질로 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  8. 제 6 항에 있어서, 상기 도전막은 인듐-틴-옥사이드와 같은 투명한 도전물질로 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  9. 제 1 항에 있어서, 상기 공통전극 연결라인은 상기 공통전극에 연결되는 공통전극 연결부를 포함하며, 상기 데이터라인에 대해 실질적으로 평행한 방향으로 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  10. 제 1 항에 있어서, 상기 제 4 마스크공정을 이용하여 상기 화소전극라인에 연결되는 화소전극 연결라인을 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  11. 제 10 항에 있어서, 상기 화소전극 연결라인은 상기 화소전극에 연결되는 화소전극 연결부를 포함하며, 상기 데이터라인에 대해 실질적으로 평행한 방향으로 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  12. 제 1 항에 있어서, 상기 게이트라인에 대해 소정의 기울기를 가지는 한편 상 기 제 2 공통라인을 기준으로 서로 대칭이 되도록 공통전극과 화소전극을 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  13. 제 1 기판;
    상기 제 1 기판에 형성된 게이트전극과 게이트라인;
    상기 제 1 기판 위에 형성된 게이트절연막;
    상기 제 1 기판에 형성된 액티브패턴과 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;
    상기 데이터라인에 대해 실질적으로 평행한 방향으로 형성된 제 1 공통라인 및 상기 제 1 공통라인으로부터 분기되어 상기 게이트라인에 대해 실질적으로 평행한 방향으로 형성된 제 2 공통라인;
    상기 제 1 기판 위에 형성된 제 2 절연막;
    상기 화소영역 내의 어레이 기판의 표면을 노출시키는 다수개의 홈의 대향하는 양 측면에 수직구조로 형성된 공통전극과 화소전극;
    제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인 및 제 2 콘택홀을 통해 상기 제 2 공통라인과 전기적으로 접속하는 공통전극 연결라인; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 횡전계방식 액정표시장치.
  14. 제 13 항에 있어서, 상기 제 1 공통라인은 상기 데이터라인이 인접하는 화소영역의 가장자리에 배치되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  15. 제 13 항에 있어서, 상기 제 2 공통라인은 상기 제 1 공통라인으로부터 분기되어 상기 화소영역의 중앙에 배치되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  16. 제 13 항에 있어서, 상기 다수개의 홈은 상기 제 2 공통라인에 대해 실질적으로 평행한 방향으로 길게 배치되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  17. 제 13 항에 있어서, 상기 공통전극과 화소전극은 MoTi과 같은 불투명한 도전물질로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
  18. 제 13 항에 있어서, 상기 공통전극과 화소전극은 인듐-틴-옥사이드와 같은 투명한 도전물질로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
  19. 제 13 항에 있어서, 상기 공통전극 연결라인은 상기 공통전극에 연결되는 공통전극 연결부를 포함하며, 상기 데이터라인에 대해 실질적으로 평행한 방향으로 배치되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  20. 제 13 항에 있어서, 상기 화소전극라인에 연결되는 화소전극 연결라인을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  21. 제 20 항에 있어서, 상기 화소전극 연결라인은 상기 화소전극에 연결되는 화소전극 연결부를 포함하며, 상기 데이터라인에 대해 실질적으로 평행한 방향으로 배치되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  22. 제 13 항에 있어서, 상기 공통전극과 화소전극은 상기 게이트라인에 대해 소정의 기울기를 가지는 한편 상기 제 2 공통라인을 기준으로 서로 대칭이 되는 것을 특징으로 하는 횡전계방식 액정표시장치.
KR1020070053387A 2007-05-31 2007-05-31 횡전계방식 액정표시장치 및 그 제조방법 KR101358221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053387A KR101358221B1 (ko) 2007-05-31 2007-05-31 횡전계방식 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053387A KR101358221B1 (ko) 2007-05-31 2007-05-31 횡전계방식 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080105602A true KR20080105602A (ko) 2008-12-04
KR101358221B1 KR101358221B1 (ko) 2014-02-05

Family

ID=40366868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053387A KR101358221B1 (ko) 2007-05-31 2007-05-31 횡전계방식 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101358221B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947625B2 (en) 2011-03-14 2015-02-03 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display device including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870667B1 (ko) * 2002-09-19 2008-11-26 엘지디스플레이 주식회사 반투과형 횡전계모드 액정표시소자
KR100928923B1 (ko) * 2002-12-31 2009-11-30 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR101048699B1 (ko) * 2003-12-31 2011-07-12 엘지디스플레이 주식회사 횡전계방식 액정표시소자의 제조방법
KR101255298B1 (ko) * 2005-10-28 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947625B2 (en) 2011-03-14 2015-02-03 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display device including the same

Also Published As

Publication number Publication date
KR101358221B1 (ko) 2014-02-05

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
TWI401514B (zh) 平面切換模式液晶顯示器及其製造方法
US7859629B2 (en) In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
JP2005258408A (ja) 横電界方式液晶表示装置及びその製造方法
KR101193381B1 (ko) 액정표시장치의 제조방법
KR20100069430A (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR102122538B1 (ko) 액정표시장치
KR20100066219A (ko) 액정표시장치 및 그 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20110070564A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090050865A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR20110012111A (ko) 횡전계방식 액정표시장치의 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR20070091497A (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090053610A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20070079217A (ko) 액정표시장치 및 그 제조방법
KR20110077255A (ko) 횡전계방식 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7