KR20080100082A - 저항성 메모리 소자 및 그 제조 방법 - Google Patents

저항성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20080100082A
KR20080100082A KR1020070046200A KR20070046200A KR20080100082A KR 20080100082 A KR20080100082 A KR 20080100082A KR 1020070046200 A KR1020070046200 A KR 1020070046200A KR 20070046200 A KR20070046200 A KR 20070046200A KR 20080100082 A KR20080100082 A KR 20080100082A
Authority
KR
South Korea
Prior art keywords
oxide
memory device
layer
resistive
hole
Prior art date
Application number
KR1020070046200A
Other languages
English (en)
Other versions
KR101350979B1 (ko
Inventor
이명재
박영수
이정현
황순원
정석재
이창수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070046200A priority Critical patent/KR101350979B1/ko
Priority to US12/073,666 priority patent/US8426837B2/en
Publication of KR20080100082A publication Critical patent/KR20080100082A/ko
Application granted granted Critical
Publication of KR101350979B1 publication Critical patent/KR101350979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항성 메모리 소자 및 그 제조 방법에 관한 것이다. 저항성 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 형성되며, 상기 하부 전극을 노출시키는 홀이 형성된 절연층; 상기 홀 내부에 형성된 저항층 및 중간 전극; 상기 중간 전극의 표면 상에 형성된 스위치 구조체; 및 상기 스위치 구조체 상에 형성된 상부 전극;을 포함하는 저항성 메모리 소자를 제공한다.

Description

저항성 메모리 소자 및 그 제조 방법{Resistive memory device and Manufacturing Method for the same}
도 1a은 일반적인 구조의 저항성 메모리 소자의 구조를 나타낸 도면이다.
도 1b는 저항성 메모리 소자의 동작 특성을 나타낸 그래프이다.
도 2는 본 발명의 실시예에 의한 저항성 메모리 소자의 구조를 나타낸 도면이다.
도 3a 내지 도 3e는 본 발명의 실시예에 의한 저항성 메모리 소자의 제조 방법을 나타낸 도면이다.
도 4a 내지 도 4c에서는 본 발명의 실시예에 의한 저항성 메모리 소자를 크로스 포인트형 메모리 어레이 구조를 형성하는 공정을 나타낸 도면이다.
도 5는 스토리지 노드의 면적에 따른 리셋 전류 값을 나타낸 그래프이다.
도 6은 스위치 구조체의 면적에 따라 특정의 전류 밀도 값에서의 소자에 공급할 수 있는 전류 값을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11... 하부 전극 12... 저항층
13... 상부 전극 21... 기판
22... 하부 전극 23... 절연층
24... 저항층 25... 중간 전극
26... 스위치 구조체 27... 상부 전극
본 발명은 저항성 메모리 소자에 관한 것으로, 보다 상세하게는 저항성 메모리 소자의 집적도를 유지하면서 스위칭을 위한 접촉 면적을 증가시킨 저항성 메모리 소자 및 그 제조 방법에 관한 것이다.
통상적인 반도체 메모리 어레이는 회로적으로 연결된 수많은 단위 메모리 셀들을 포함한다. 대표적인 반도체 메모리인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다. 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory) 및 RRAM(resistance random access memory) 등이 있다. 여기서 RRAM(resistance random access memory: 저항성 메모리 소자)은 주로 전이 금속 산화물의 저항 변환(variable resistance) 특성, 즉 상태에 따라 저항 값이 변화하는 특성을 이용한 것이다.
도 1a는 종래 기술에 의한 일반적인 구조의 저항성 메모리 소자의 구조를 나타낸 도면이다. 도 1a를 참조하면, 하부 전극(11) 상에 저항층(12)이 형성되어 있으며, 저항층(12) 상에 상부 전극(13)이 형성되어 있다. 저항층(12)은 주로 전이 금속 산화물(transition metal oxide : TMO)로 형성되며, 하부 전극(11)과 상부 전극(13)은 일반적인 반도체 메모리 소자에 사용되는 금속 또는 금속 산화물 등의 전도성 물질로 형성된다.
도 1b는 저항성 메모리 소자의 동작 특성을 나타낸 I-V 그래프를 단순화하여 나타낸 것이다. 가로축은 인가 전압을 나타내며, 세로축은 인가 전압에 대한 전류 값을 나타내었다. 도 1b를 참조하면, 하부 전극(11) 및 상부 전극(12)을 통하여 인가하는 전압의 크기를 0V에서 점차적으로 증가시키면, 전압에 비례하여 G1 그래프를 따라 전류 값이 증가한다. 그러나, V1 이상의 전압을 인가하면, 저항층의 저항이 크게 증가하여 전류 값이 감소하게 된다. V1 ~ V2 범위로 전압을 인가하면 저항층에 흐르는 전류 값은 G2 그래프를 따라 증가한다. 그리고, V2(V2 > V1) 이상의 전압을 가하게 되면, 저항이 갑자기 감소하여 전류가 증가하게 되어 다시 G1 그래프를 따르게 된다. 일반적인 저항성 메모리 소자는 낮은 저항 상태(low resistance state : LRS)인 G1 그래프에서 높은 저항 상태(high resistance state : HRS)인 G2 그래프 로 변화하는 리셋 전류(reset current) 값, 즉 V1 전압에서의 G1 그래프의 전류 값은 단위 셀의 사이즈가 작아질수록 감소하는 경향을 나타낸다. 단위 셀의 사이즈를 작게 하여 리셋 전류를 감소시키는 것은 소비 전력 측면이나 집적도 측면에서 바람직하다.
그러나, 소자 집적도 측면에 있어서 크로스 포인트형 메모리 소자에서는 트랜지스터와 같은 선택 스위치(select switch)가 반드시 필요하며 적층에 유리한 2단 스위치를 사용하는 것이 바람직하다. 대표적인 2단 스위치인 다이오드를 사용하는 경우, 저항성 메모리 소자를 스위칭시키기 위하여 큰 전류 밀도(current density)가 요구된다. 스위칭 전류를 크게 하기 위해서는 기본적으로 소자와의 접촉 면적을 크게 하는 것이 바람직하다. 그러나, 접촉 면적을 크게 하기 위해서는 소자의 크기가 커져야 하므로 소자의 집적도 측면에서 불리한 점이 있다.
따라서, 높은 집적도를 지니면서 안정된 스위칭 전류를 유지할 수 있는 새로운 구조의 저항성 메모리 소자가 요구된다.
본 발명에서는 상술한 종래 기술의 문제점을 해결하기 위하여 저항성 메모리 소자의 전체 크기를 감소시켜 집적도를 향상시키면서 안정된 스위칭 전류를 확보할 수 있는 새로운 구조의 저항성 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여 본 발명에서는,
저항성 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 형성되며, 상기 하부 전극을 노출시키는 홀이 형성된 절연층;
상기 홀 내부에 형성된 저항층 및 중간 전극;
상기 중간 전극의 표면 상에 형성된 스위치 구조체; 및
상기 스위치 구조체 상에 형성된 상부 전극;을 포함하는 저항성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 저항층은 전이 금속 산화물 또는 페로브스카이트 금속 산화물을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 전이 금속 산화물은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Cu 산화물 또는 Nb 산화물 또는 이들의 화합물인 것을 특징으로 한다.
본 발명에 있어서, 상기 저항층 및 중간 전극은 상기 홀 내부의 바닥면 및 측면에 상기 홀의 형태에 따라 순차적으로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 스위치 구조체는 상기 중간 전극 및 상기 저항층의 노출된 표면 상에 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 스위치 구조체는 다이오드 구조체, varistor, threshold switching device 등의 non-ohmic 구조체로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 다이오드 구조체의 경우 n형 반도체층과 p형 반도체 층의 이중층 구조이거나 n형 산화물층과 p형 산화물층의 이중층 구조인 것을 특징으로 한다.
또한, 본 발명에서는
(가) 하부 전극을 형성하는 단계;
(나) 상기 하부 전극 상에 절연층을 형성한 뒤, 상기 하부 전극을 노출시키는 홀을 형성하는 단계;
(다) 상기 홀 내부에 저항층 및 중간 전극을 순차적으로 형성하는 단계; 및
(라) 중간 전극의 표면에 스위치 구조체 및 상부 전극을 순차적으로 형성하는 단계를 포함하는 저항성 메모리 소자의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 저항성 메모리 소자 및 그 제조 방법에 대해 상세히 설명하고자 한다. 여기서, 도면에 도시된 각각 층 또는 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
도 2는 본 발명의 실시예에 의한 저항성 메모리 소자를 나타낸 단면도이다. 본 발명의 실시예에 의한 저항성 메모리 소자는 1S(스위치)-1R(저항변환 물질)
도 2를 참조하면, 기판(21) 상에 하부 전극(bottom electrode)(22)이 형성되어 있으며, 하부 전극(22) 상에는 홀이 형성된 절연층(23)이 형성되어 있다. 절연층(23)의 홀(h) 내부에는 저항층(24) 및 중간 전극(25)이 형성되어 있다. 중간 전극(25)의 표면 상에는 스위치 구조체(26) 및 상부 전극(27)이 형성되어 있다. 보다 상세하게 설명하면, 절연층(23)의 홀(h)의 바닥 및 측면에는 저항층(24) 및 중간 전극(25)이 형성되어 있다. 홀(h) 내부에 저항층(24) 및 중간 전극(25)이 홀(h) 형태에 따라 형성되면서 홀(h)의 직경 및 깊이의 크기는 감소한다. 중간 전극(25)의 노출된 표면 상에는 스위치 구조체(26)가 형성되어 있으며, 스위치 구조체는 저항층(24)의 노출된 표면까지 연장되도록 형성되어 있다. 스위치 구조체(26) 상에는 상부 전극(27)이 형성되어 있다.
도 2에 나타낸 본 발명의 실시예에 의한 저항성 메모리 소자를 구성하는 각층의 구성 물질을 설명하면 다음과 같다. 기판(21)은 통상적인 반도체 소자에 사용되는 기판을 사용할 수 있다. 하부 전극(22), 중간 전극(25) 및 상부 전극(27)은 통상적으로 반도체 소자에 사용되는 전극 물질을 사용할 수 있으며, 예를 들어 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir, Ti 또는 전도성 금속 산화물 등을 사용할 수 있다. 절연층(23)은 통상적인 절연 물질로 형성할 수 있으며, 예를 들어 SiO2, Si3N4 등으로 형성할 수 있다. 홀 내부의 경사각을 조절하기 위하여 SiO2로 수직면을 지닌 홀을 형성한 뒤, 홀 내부의 측면에 Si3N4를 도포하여 기울어지도록 진 사면을 지니도록 절연층(23)을 형성하는 것이 가능하다.
저항층(22)은 저항성 메모리 소자에 사용되는 저항변환 물질(variable resistance material)로 형성시킨다. 저항 변환 물질은 전류 인가에 따라 두 가지 저항 특성을 지닌 것이다. 전이금속 산화물인 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Cu 산화물, Nb 산화물 또는 이들의 화합물이나 페로브스카이트 금속 산화물(STO) 등을 사용할 수 있다. 전이 금속 산 화물은 구체적으로 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO, CuO 또는 Nb2O5 중 적어도 어느 한 물질 또는 이들의 화합물을 포함한다. 스위치 구조체(26)는 다이오드 구조, varistor, threshold switching 등의 non-ohmic 구조체로 형성할 수 있다. 다이오드 구조체의 경우 n형 반도체층과 p형 반도체층의 이중층(bilayer) 구조 또는 n형 산화물층과 p형 산화물층의 이중층(bilayer) 구조로 형성된 것일 수 있다.
도 2에 나타낸 바와 같은 본 발명의 실시예에 의한 저항성 메모리 소자에서는, 저항층(24)과 중간 전극(25)이 접하는 중간 전극(25)의 바닥면 영역 C1에서 스토리지 노드의 구동을 위한 전위가 인가되므로 절연층(23)의 홀의 aspect ratio를 조절하여 메모리 소자의 집적도를 향상시킬 수 있다. 또한, 스위치 구조체(26)와 중간 전극(25)의 접촉면 C2가 3차원 구조로 홀의 폭에 비해 매우 넓어짐으로써 메모리 소자의 스위칭을 위한 전류 밀도를 향상시키는데 매우 큰 장점이 있다.
이하, 도 3a 내지 도 3e를 참조하여 본 발명의 실시예에 의한 저항성 메모리 소자의 제조 방법에 대해 상세하게 설명하고자 한다.
도 3a를 참조하면, Si 등과 같은 기판(21) 상에, 예를 들어 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir, Ti 또는 전도성 금속 산화물 등을 도포하여 하부 전극(22)을 형성한다. 도 4a에서는 크로스 포인트형 메모리 어레이 구조를 형성하는 공정을 도시하였다. 도 4a를 참조하면, 기판(21) 상에 전극 물질을 도포하고 이를 패터닝하여 하부 전극(22) 라인을 형성하는 것을 나타내었다.
도 3b를 참조하면, 하부 전극(22) 상에 절연물질, 예를 들어 SiO2 또는 Si3N4 를 도포하여 절연층(23)을 형성한 뒤, 절연층(23)을 식각하여 하부 전극(22)을 노출시키는 홀(h)을 형성한다. 크로스 포인트형 메모리 어레이 구조의 형성 공정을 나타낸 도 4b를 참조하면, 하부 전극(22) 라인 영역 상에 절연 물질을 도포하여 절연층(23)을 형성한 뒤, 하부 전극(22) 라인에 대응하는 절연층(23) 영역에 다수의 홀(h)을 형성한다.
도 3c를 참조하면, 홀(h) 내부에 저항변환 물질, 예를 들어 전이금속 산화물인 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Cu 산화물, Nb 산화물 또는 이들의 화합물이나 페로브스카이트 금속 산화물(STO)을 도포하여 저항층(24)을 형성한다. 그리고, 저항층(24) 상에 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir, Ti 또는 전도성 금속 산화물 등을 도포하여 중간 전극(25)을 형성한 뒤, 절연층(23) 상면을 평탄화 시킨다.
도 3d를 참조하면, 중간 전극(25) 상에 p-반도체 물질 및 n-반도체 물질을 이중층 구조로 도포하여 스위치 구조체(26)을 형성한다. 예를 들어 p-산화물 반도체 및 n-산화물 반도체 물질을 도포하여 다이오드 구조체를 형성할 수 있다.
도 3e를 참조하면, 스위치 구조체(26) 상에 전도성 물질인 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir, Ti 또는 전도성 금속 산화물을 도포하여 상부 전극(27)을 형성한다. 크로스 포인트형 메모리 어레이 구조의 형성 공정을 나타낸 도 4c를 참조하면, 하부 전극(22) 라인과 직교하는 방향으로 상부 전극(27) 라인을 형성함으로써 크로스 포인트형 메모리 어레이 구조를 형성할 수 있다.
도 5는 스토리지 노드의 면적에 따른 리셋 전류 값을 나타낸 그래프이다. 도 5를 참조하면, 스토리지 노드의 면적이 감소함에 따라 리셋 전류 값이 크게 감소하는 것을 알 수 있다. 특히 직경이 30nm의 원형의 스토리지 노드를 지닌 저항성 메모리 소자의 경우 리셋 전류 값은 1㎂인 것을 알 수 있다. 본 발명의 실시예에 의한 저항성 메모리 소자의 경우, 스토리지 노드의 면적은 도 2의 저항층(24)과 접하는 중간 전극(25)의 타원형인 바닥면 C1의 면적을 의미하며 이는 홀(h)의 단면의 면적보다 좁은 것이다.
도 6은 스위치 구조체의 면적에 따라 특정의 전류 밀도 값에서의 소자에 공급할 수 있는 전류 값을 나타낸 그래프이다.
예를 들어, 10-2μm2의 면적을 지닌 원형 구조의 스위치의 경우, 저항 변환 물질이 10-4A(0.1mA)의 전류로 스위칭을 한다고 가정하면, 106A/cm2의 전류 밀도가 요구된다. 이는 한 변의 길이가 100nm인 사각형 구조의 스위치도 동일하다. 그러나 본 발명의 실시예에 의한 저항성 메모리 소자와 같이 홀 내부에 스위치 구조체를 3차원 구조로 형성한 경우에는 스위치 구조체의 면적이 매우 넓어진다. 예를 들어, 본 발명의 실시예에 의한 저항성 메모리 소자와 같이 3차원 구조로 스위치 구조체를 형성한 경우, 바닥면의 면적은 10-2μm2이나, 총 면적이 10-1μm2인 경우, 105A/cm2의 전류 밀도에서 10-4A의 스위칭 전류를 흐르게 할 수 있다. 즉, 2차원 구조의 스위치에 비해 요구되는 전류 밀도를 1/10로 감소시킬 수 있다. 결과적으로 본 발명의 실시예에 의한 저항성 메모리 소자의 경우 스토리지 노드의 면적은 증가 시키지 않으면서 스위치 구조체를 3차원 구조로 형성하여 높은 집적도를 지니면서 안정된 스위칭 전류를 유지할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 장점이 있다.
첫째, 3차원 구조를 지닌 저항성 메모리 소자를 제공함으로써 메모리 소자의 집적도를 유지하면서 안정된 스위칭 전류를 공급할 수 있다.
둘째, 저항성 메모리 소자의 제조시 홀의 aspect ratio를 조절함으로써, 스토리지 노드의 면적과 스위치의 접촉 면적을 용이하게 조절할 수 있다.

Claims (13)

  1. 저항성 메모리 소자에 있어서,
    하부 전극;
    상기 하부 전극 상에 형성되며, 상기 하부 전극을 노출시키는 홀이 형성된 절연층;
    상기 홀 내부에 형성된 저항층 및 중간 전극;
    상기 중간 전극의 표면 상에 형성된 스위치 구조체; 및
    상기 스위치 구조체 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 저항성 메모리 소자.
  2. 제 1항에 있어서,
    상기 저항층은 전류 인가에 따라 두 가지 저항 특성을 나타내는 물질인 것을 특징으로 하는 저항성 메모리 소자.
  3. 제 2항에 있어서,
    상기 저항층은 전이 금속 산화물 또는 페로브스카이트 금속 산화물을 포함하는 것을 특징으로 하는 저항성 메모리 소자.
  4. 제 3항에 있어서,
    상기 전이 금속 산화물은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Cu 산화물 또는 Nb 산화물 또는 이들의 화합물인 것을 특징으로 하는 저항성 메모리 소자.
  5. 제 1항에 있어서,
    상기 저항층 및 중간 전극은 상기 홀 내부의 바닥면 및 측면에 상기 홀의 형태에 따라 순차적으로 형성된 것을 특징으로 하는 저항성 메모리 소자.
  6. 제 5항에 있어서,
    상기 스위치 구조체는 상기 중간 전극 및 상기 저항층의 노출된 표면 상에 형성된 것을 특징으로 하는 저항성 메모리 소자.
  7. 제 1항에 있어서,
    상기 스위치 구조체는 다이오드 구조체, varistor, threshold switching device 등의 non-ohmic 구조체로 형성된 것을 특징으로 하는 저항성 메모리 소자.
  8. 제 7항에 있어서,
    상기 다이오드 구조체의 경우 n형 반도체층과 p형 반도체층의 이중층 구조이거나 n형 산화물층과 p형 산화물층의 이중층 구조인 것을 특징으로 하는 저항성 메모리 소자.
  9. 저항 메모리 소자의 제조 방법에 있어서,
    (가) 하부 전극을 형성하는 단계;
    (나) 상기 하부 전극 상에 절연층을 형성한 뒤, 상기 하부 전극을 노출시키는 홀을 형성하는 단계;
    (다) 상기 홀 내부에 저항층 및 중간 전극을 순차적으로 형성하는 단계; 및
    (라) 중간 전극의 표면에 스위치 구조체 및 상부 전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 저항층은 전이 금속 산화물 또는 페로브스카이트 금속 산화물을 포함하여 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.
  11. 제 10항에 있어서,
    상기 전이 금속 산화물은 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Cu 산화물 또는 Nb 산화물 또는 이들의 화합물인 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.
  12. 제 9항에 있어서,
    상기 저항층 및 중간 전극은 상기 홀 내부의 바닥면 및 측면에 상기 홀의 형 태에 따라 순차적으로 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.
  13. 제 12항에 있어서,
    상기 스위치 구조체는 상기 중간 전극 및 상기 저항층의 노출된 표면 상에 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조 방법.
KR1020070046200A 2007-05-11 2007-05-11 저항성 메모리 소자 및 그 제조 방법 KR101350979B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070046200A KR101350979B1 (ko) 2007-05-11 2007-05-11 저항성 메모리 소자 및 그 제조 방법
US12/073,666 US8426837B2 (en) 2007-05-11 2008-03-07 Resistive memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070046200A KR101350979B1 (ko) 2007-05-11 2007-05-11 저항성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080100082A true KR20080100082A (ko) 2008-11-14
KR101350979B1 KR101350979B1 (ko) 2014-01-14

Family

ID=39969360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046200A KR101350979B1 (ko) 2007-05-11 2007-05-11 저항성 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8426837B2 (ko)
KR (1) KR101350979B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
JP5343440B2 (ja) * 2008-08-01 2013-11-13 富士通セミコンダクター株式会社 抵抗変化素子、抵抗変化素子の製造方法および半導体メモリ
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
US8395926B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers and lateral arrangement
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8724369B2 (en) 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US10297640B2 (en) * 2010-11-29 2019-05-21 Micron Technology, Inc. Cross-point memory with self-defined memory elements
JP5807789B2 (ja) * 2011-02-02 2015-11-10 日本電気株式会社 スイッチング素子、半導体装置およびそれぞれの製造方法
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8610280B2 (en) 2011-09-16 2013-12-17 Micron Technology, Inc. Platinum-containing constructions, and methods of forming platinum-containing constructions
KR101929940B1 (ko) 2012-05-09 2018-12-17 삼성전자 주식회사 하이브리드형 저항성 메모리 소자, 그 작동 방법 및 그 제조 방법
CN102832338B (zh) * 2012-09-06 2015-10-07 中国科学院上海微系统与信息技术研究所 一种限制结构相变存储器及其制作方法
KR20150087063A (ko) 2014-01-21 2015-07-29 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 제조 방법
FR3041808B1 (fr) * 2015-09-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une cellule memoire resistive
US11042432B1 (en) 2019-12-20 2021-06-22 Western Digital Technologies, Inc. Data storage device with dynamic stripe length manager

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6872963B2 (en) * 2002-08-08 2005-03-29 Ovonyx, Inc. Programmable resistance memory element with layered memory material
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7049623B2 (en) * 2002-12-13 2006-05-23 Ovonyx, Inc. Vertical elevated pore phase change memory
US6774004B1 (en) 2003-03-17 2004-08-10 Sharp Laboratories Of America, Inc. Nano-scale resistance cross-point memory array
US20060203541A1 (en) * 2003-03-18 2006-09-14 Haruki Toda Phase change memory device
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US20060097341A1 (en) 2004-11-05 2006-05-11 Fabio Pellizzer Forming phase change memory cell with microtrenches
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
KR100675279B1 (ko) * 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
DE602005011972D1 (de) * 2005-09-14 2009-02-05 St Microelectronics Srl Ringförmiger Heizer für eine Phasenübergangsspeichervorrichtung
US20070238225A1 (en) * 2006-04-07 2007-10-11 Guy Wicker Phase change memory with improved temperature stability
KR20090081153A (ko) * 2008-01-23 2009-07-28 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR101350979B1 (ko) 2014-01-14
US8426837B2 (en) 2013-04-23
US20080278989A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
KR101350979B1 (ko) 저항성 메모리 소자 및 그 제조 방법
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
KR101239962B1 (ko) 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR100718155B1 (ko) 두 개의 산화층을 이용한 비휘발성 메모리 소자
KR101159075B1 (ko) ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
KR20090126530A (ko) 저항성 메모리 소자
US8274067B2 (en) Memory devices and methods of manufacturing the same
KR20130097139A (ko) 저항-스위칭 층들을 구비한 메모리 셀의 구성
KR20110074354A (ko) 메모리소자 및 그 동작방법
KR20140103934A (ko) 저항-전환층들을 가진 메모리 셀의 구성
KR20090045653A (ko) 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR100785021B1 (ko) Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
KR101285903B1 (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법
KR20080110462A (ko) 메모리 소자
KR101787751B1 (ko) 오믹 접합층을 가지는 저항변화 메모리
KR20100039193A (ko) 크로스 포인트 어레이 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 7