KR20080096381A - 성막방법 및 발광장치 제조방법 - Google Patents

성막방법 및 발광장치 제조방법 Download PDF

Info

Publication number
KR20080096381A
KR20080096381A KR1020080029454A KR20080029454A KR20080096381A KR 20080096381 A KR20080096381 A KR 20080096381A KR 1020080029454 A KR1020080029454 A KR 1020080029454A KR 20080029454 A KR20080029454 A KR 20080029454A KR 20080096381 A KR20080096381 A KR 20080096381A
Authority
KR
South Korea
Prior art keywords
substrate
film
vapor deposition
layer
deposition material
Prior art date
Application number
KR1020080029454A
Other languages
English (en)
Other versions
KR101441667B1 (ko
Inventor
히사오 이케다
타카히로 이베
토모야 아오야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080096381A publication Critical patent/KR20080096381A/ko
Application granted granted Critical
Publication of KR101441667B1 publication Critical patent/KR101441667B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/26—Vacuum evaporation by resistance or inductive heating of the source
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4485—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation without using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2401/00—Form of the coating product, e.g. solution, water dispersion, powders or the like
    • B05D2401/30—Form of the coating product, e.g. solution, water dispersion, powders or the like the coating being applied in other forms than involving eliminable solvent, diluent or dispersant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H10K85/633—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine comprising polycyclic condensed aromatic hydrocarbons as substituents on the nitrogen atom

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

재료의 이용 효율이 높고, 막 두께 및 막질의 균일성이 높은 막을 형성하는 성막방법을 제공한다. 증착원 기판의 한쪽 주 표면 위에 증착 재료를 포함하는 바인더 재료층을 형성하고, 그 바인더 재료층과 한쪽 주 표면이 대향하도록 피성막 기판을 배치하고, 증착원 기판의 뒷면을 가열 처리함으로써 바인더 재료층 중의 증착 재료를 가열하여 승화시키거나 함으로써, 피성막 기판에 증착 재료의 층을 형성한다. 증착 재료를 저분자 재료로 하고, 바인더 재료를 고분자 재료로 함으로써, 점도의 조정이 용이하고, 종래보다 높은 스루풋으로 성막할 수 있게 된다.
성막방법, 발광장치, 증착 재료, 바인더 재료층, 증착원 기판

Description

성막방법 및 발광장치 제조방법{Film formation method and method for manufacturing light-emitting device}
본 발명은 기판 위에 막을 형성하는 성막방법에 관한 것이다. 또한, 그 성막방법에 의해 제작한 유기 화합물을 함유하는 층을 발광층으로 하는 발광장치의 제조방법에 관한 것이다.
최근, 플랫 패널 디스플레이에 관한 기술의 진보가 눈부시다. 대표적인 플랫 패널 디스플레이로서, 액정 표시장치와 발광장치를 들 수 있다.
액정 표시장치는 매트릭스 형상으로 배치된 액정 소자에서 백라이트로부터의 광의 투과율을 화소마다 제어하여 동작한다. 발광장치는 매트릭스 형상으로 배치된 자기발광형 발광소자의 점등 또는 비점등을 화소마다 제어하여 동작한다. 발광장치는 액정 표시장치와 비교하여 수 많은 메리트가 있다. 우선, 발광장치에 제공된 발광소자는 스스로 발광하기 때문에 시인성(視認性)이 높고, 백라이트가 필요하지 않기 때문에 박형화에 최적이며, 시야각에 제한이 없다. 또한, 광의 이용 효율이 높기 때문에 소비전력이 낮고, 응답 속도도 높다. 이 때문에, 발광소자를 사용한 발광장치는, 음극선관을 사용한 표시장치나 액정 표시장치를 대신하는 표시장치 로서 주목받고 있다. 이러한 메리트를 가지는 발광장치는 휴대 전화기나 디지털 스틸 카메라 등의 전자기기에 탑재되고, 서서히 실용화되기 시작하고 있다.
발광장치는 패시브 매트릭스형(단순 매트릭스형)과 액티브 매트릭스형으로 대별할 수 있다. 액티브 매트릭스형은 비디오 신호의 입력 후에도 발광소자에의 전류의 공급을 어느 정도 유지할 수 있기 때문에, 패널의 대형화 및 고정세화에 유연하게 대응할 수 있고, 주류로 되어 있다. 액티브 매트릭스형 발광장치에 있어서의 화소의 구성은 다양한 것이 있고, 각각에 특색이 있는 기술적 연구가 집중되어 있고, 적어도, 발광소자에의 비디오 신호의 입력을 제어하는 박막트랜지스터(Thin Film Transistor; 이하, TFT라고 한다), 및 그 발광소자에 전류를 공급하기 위한 TFT가 각 화소에 제공되어 있다.
발광소자는, 1쌍의 전극 사이에 유기 화합물을 함유하는 층을 끼우고 전압을 인가함으로써, 음극으로부터 주입된 전자와 양극으로부터 주입된 정공이 유기 화합물을 함유하는 층의 발광 중심에서 재결합하여 분자 여기자를 형성하고, 그 분자 여기자가 기저 상태로 복귀할 때 에너지를 방출하여 발광한다고 생각되고 있다. 여기 상태에는, 일중항 여기와 삼중항 여기가 알려져 있고, 어느 여기 상태를 거쳐도 발광은 가능하다고 생각되고 있다.
유기 화합물을 함유하는 층은, 대표적으로는 「정공 수송층, 발광층, 전자 수송층」의 적층 구조를 가지고 있다. 또한, 유기 화합물을 함유하는 층을 형성하는 EL(Electro Luminescence) 재료는 저분자계(모노머계) 재료와 고분자계(폴리머계) 재료로 대별된다. 고분자계 재료는 습식 성막법인 스핀 코팅법, 인쇄법 또는 잉크젯법 등에 의해 성막되는 경우가 많고, 저분자계 재료는 건식 성막법인 진공 증착법에 의해 성막되는 경우가 많다. 저분자계 재료는 정제가 용이하기 때문에 불순물이 혼입되기 어렵다. 이 때문에, 저분자계 EL 재료를 사용함으로써, 수명이 길고, 또한 신뢰성이 높은 발광장치를 제조할 수 있다.
그러나, 저분자계 재료를 진공 증착법에 의해 성막하면, EL 재료의 이용 효율이 약 1% 이하로 매우 낮고, EL 재료는 매우 고가이기 때문에, 발광장치의 제조 비용의 삭감을 도모하는데 있어 저해 요인이 된다. 그래서, 저분자계 재료의 이용 효율을 향상시키는 기술은 매우 주목받고 있다. 이러한 기술로서, 예를 들어, 문헌 1을 들 수 있다.
[문헌 1] Changhun Chriss Hwang, Plane Source and In-line Deposition System for OLED Manufacturing, SID 06 DIGEST, p1567-p1570
본 발명은, 막을 형성하는데 있어서 재료의 이용 효율을 향상시켜 제조 비용을 억제하면서 막 두께 및 막질이 균일한 막을 형성하는, 스루풋(throughput)이 우수한 성막방법을 제공하는 것이다. 특히, 성막의 균일성은 막 두께 편차의 범위를 3% 미만으로 하는 것을 과제로 한다.
유기 화합물을 함유하는 층의 성막에 사용하는 종래의 증착장치는, 회전 가능한 기판 홀더와, 증착되는 EL 재료를 봉입(封入)한 도가니(또는 증착 보트)와, 증발 또는 승화하는 EL 재료의 상승을 방지하는 셔터와, 도가니 내의 EL 재료를 가열하는 히터를 가진다. 증착에 의한 EL 재료의 성막은 진공 중(대부분의 경우, 고진공 중)에서 행하고, 먼저, 기판 홀더에 기판을 설치하고, 히터에 의해 EL 재료를 가열하여 증발 또는 승화시킴으로써, 회전하는 기판에 EL 재료를 성막함으로써 행한다. 이 때, 균일하게 성막하기 위해서는, 기판과 도가니의 간격을 크게 할 필요가 있었다. 기판과 도가니의 간격은, 예를 들어, 제1 세대인 300 mm×360 mm의 유리 기판을 사용하는 경우라도 1 m 이상 필요하고, 기판 사이즈가 커짐에 따라, 이 간격도 크게 할 필요가 있다. 이와 같이 기판과 도가니의 간격을 크게 하면, 성막 속도가 저하한다. 또한, 성막실이 넓게 되기 때문에, 성막실 내의 배기에 요구되는 시간도 길어진다는 문제가 있다.
또한, 종래의 증착장치를 사용한, 유기 화합물을 함유하는 층의 성막방법에서는, 증발 또는 승화한 EL 재료의 대부분이 증착장치의 성막실의 내벽, 셔터, 또 는 방착 실드(shield)에 부착된다. 여기서, 방착 실드란, 증착 재료가 성막실의 내벽에 부착하는 것을 방지하기 위한 보호판이다. 이 때문에, 성막실의 내벽, 셔터, 및 방착 실드의 부착물을 제거하기 위해 클리닝 등의 메인터넌스(maintenance)가 정기적으로 필요하다. 이러한 메인터넌스 시에는, 제조 라인의 일부를 정지시켜야 하기 때문에, 제조 효율을 저하시키는 원인이 되고 있었다.
또한, 종래의 증착장치를 사용한, 유기 화합물을 함유하는 층의 성막방법에서는, 증착 재료가 증발 또는 승화를 개시하자마자 성막을 행하는 것이 아니고, 두께가 균일한 막을 얻기 위해, 증착 속도가 안정된 후에 셔터를 열어 기판에의 증착을 개시한다. 여기서, 증착 속도가 안정되었는지 여부는 막 두께 모니터를 이용하여 측정한다. 따라서, 증착 속도가 안정될 때까지 요구되는 시간과 증착 재료 모두에 손실이 생겨, 제조 효율의 저하를 초래하고 있다.
이에 추가하여, 종래의 증착장치를 사용한, 유기 화합물을 함유하는 층의 성막방법에서는, 기판의 중앙부와 둘레 가장자리부에서 증착원으로부터의 거리가 다르기 때문에, 기판의 중앙부와 둘레 가장자리부에서 성막된 막의 두께가 다르게 된다는 문제가 있다. 이것은, 기판과 증착원(도가니)과의 간격이 커지고, 기판 사이즈가 커질 수록 현저하다.
또한, 종래의 증착장치를 사용한, 유기 화합물을 함유하는 층의 성막방법에서는, 기판을 회전시키기 때문에, 대면적 기판을 처리하기에는 적합하지 않다.
또한, 유기 화합물을 함유하는 층의 성막에 사용하는 종래의 증착장치에서는 성막실이 넓게 되어 있기 때문에, 하나의 체임버를 성막실로서 사용하여 EL 층의 적층 성막을 행하려고 하는 경우, 제1 EL 층을 성막한 후 제2 EL 층의 성막을 행하면, 제2 EL 층 내에 제1 EL 층의 재료가 혼입될 우려가 있다.
본 발명은, 유기 화합물을 함유하는 층의 성막 시에, 제조 비용을 억제하면서 기판의 처리 시간을 단축시키고, 증착 재료의 이용 효율을 향상시키고, 유기 화합물을 함유하는 층을 적층하여 성막할 때 재료가 혼입되는 문제를 해결하는 것을 과제로 한다.
또한, 본 발명은, 대면적 기판을 사용할 때에도 막 두께 및 막질이 균일한 성막을 행하는 것도 과제로 한다. 본 발명을 적용하는 기판의 사이즈로서는, 예를 들어, 320 mm×400 mm, 370 mm×470 mm, 550 mm×650 mm, 600 mm×720 mm, 680 mm×880 mm, 1000 mm×1200 mm, 1100 mm×1250 mm, 1150 mm×1300 mm, 1500 mm×1800 mm, 1900 mm×2200 mm, 2160 mm×2460 mm, 2400 mm×2800 mm, 또는 2850 mm×3050 mm 등을 사용하면 좋다.
또한, 본 발명은 발광장치 제조방법을 제공하는 것도 과제로 한다.
본 발명의 하나는, 증착 재료와 그 증착 재료보다 분자량이 큰 재료와의 혼합물을 제조하고, 이 혼합물과 기판의 한쪽 주 표면이 대향하도록 기판을 배치하고, 혼합물에 대해 가열 처리를 행함으로써 기판의 한쪽 주 표면 위에 증착 재료를 포함하는 층을 형성하는 성막방법이다.
또한, 본 명세서 중에서, 「증착 재료보다 분자량이 큰 재료」의 「분자량」이란, 성막 후에 있어서의 분자량을 말한다. 분자량은, 예를 들어, 비행 시간형 질량 분석법을 이용하여 계측할 수 있다.
본 발명의 하나는, 제1 기판의 한쪽 주 표면 위에, 증착 재료를 포함하는 바인더(binder) 재료층을 형성하고, 그 바인더 재료층과 제2 기판의 한쪽 주 표면이 대향하도록 제2 기판을 배치하고, 제1 기판의 한쪽 주 표면의 뒷면을 가열 처리함으로써 바인더 재료층 중의 증착 재료를 증발 또는 승화시켜, 제2 기판 위에 증착 재료층을 형성하는 성막방법이다. 또한, 1회의 성막 처리에서 가열하는 면적은 제1 기판의 면적과 동일 정도로 한다.
또한, 증착 재료의 성막 시에, 증착 재료는 반드시 액체 상태 또는 기체 상태를 거치지 않고, 고체 상태에서 성막되어도 좋다. 따라서, 성막에 잇어서, 증착 재료는 반드시 증발 또는 승화되지 않아도 좋다. 본 명세서 중에서, 증착 재료가 증발 또는 승화하는 경우, 또는 증착 재료가 증발 또는 승화되는 경우에는, 이러한 고체 상태에서 성막되는 경우도 포함하는 것으로 한다.
본 발명의 하나는, 제1 기판의 한쪽 주 표면 위에, 증착 재료를 포함하는 바인더 재료층을 선택적으로 형성하고, 그 바인더 재료층과 제2 기판의 한쪽 주 표면이 대향하도록 제2 기판을 배치하고, 제1 기판의 한쪽 주 표면의 뒷면을 가열 처리함으로써 바인더 재료층 중의 증착 재료를 증발 또는 승화시켜, 제2 기판 위에 증착 재료층을 선택적으로 형성하는 성막방법이다. 또한, 1회의 성막 처리에서 가열하는 면적은 제1 기판의 면적과 동일 정도로 한다.
본 발명의 하나는, 제1 기판의 한쪽 주 표면 위에 열전도층을 선택적으로 형성하고, 그 열전도층 위에, 증착 재료를 포함하는 바인더 재료층을 형성하고, 제1 기판의 한쪽 주 표면과 대향하도록 제2 기판의 한쪽 주 표면을 배치하고, 제1 기판의 한쪽 주 표면의 뒷면을 가열 처리함으로써 바인더 재료층 중의 증착 재료가 증발 또는 승화하여, 제2 기판 위에 증착 재료층을 선택적으로 형성하는 성막방법이다. 또한, 1회의 성막 처리에서 가열하는 면적은 제1 기판의 면적과 동일 정도로 한다.
본 발명의 하나는, 제1 기판의 한쪽 주 표면 위에, 증착 재료를 포함하는 바인더 재료층을 형성하고, 그 바인더 재료층과 제2 기판의 한쪽 주 표면이 대향하도록 제2 기판을 배치하고, 소망의 패턴을 가지는 개구부가 형성된 마스크를 제1 기판과 제2 기판 사이에 배치하고, 제1 기판의 뒷면을 가열 처리함으로써 바인더 재료층 중의 증착 재료를 증발 또는 승화시켜, 제2 기판 위에 증착 재료층을 선택적으로 형성하는 성막방법이다. 또한, 1회의 성막 처리에서 가열하는 면적은 제1 기판의 면적과 동일 정도로 한다.
상기 구성의 본 발명에 있어서, 제1 기판과 제2 기판은 각각의 한쪽 주 표면이 대향하고 있으면 되고, 수평면에 대한 이들 기판의 각도는 특별히 한정되지 않는다. 이 때문에, 본 발명에 사용하는 성막장치는 페이스 업(face-up) 방식이어도 좋고, 페이스 다운(face-down) 방식이어도 좋지만, 바람직하게는 기판 세로 배치 방식으로 한다. 기판 세로 배치 방식이란, 제1 기판의 한쪽 주 표면과 이것에 대향하여 배치되는 제2 기판의 한쪽 주 표면을, 수평면에 대해 대략 수직으로 배치하는 방식이다. 여기서, 대략 수직이란, 70°이상 110°이하를 말한다.
상기 구성의 본 발명에 있어서, 증착 재료와 바인더 재료와의 혼합층의 표면 과, 피성막 기판인 제2 기판의 피성막면은 서로 평행하게 되도록 배치하는 것이 바람직하다.
본 발명에 사용하는 성막장치는, 제1 기판의 표면에 제공된 증착 재료와 바인더 재료와의 혼합층의 표면과, 피성막 기판인 제2 기판의 피성막면과의 간격을 나타내는 거리(d)는 0 mm 이상 1000 mm 이하로 하는 것이 바람직하고, 더 바람직하게는 0 mm 이상 10 mm 이하로 한다.
또한, 거리(d)는, 제1 기판 위의 증착 재료와 바인더 재료와의 혼합층의 표면과, 제2 기판의 표면과의 거리로 정의하는 것으로 한다. 그러나, 제2 기판 위에 어떤 막(예를 들어, 전극으로서 기능하는 도전막 또는 격벽 등)이 형성되어, 제2 기판의 표면에 요철을 가지는 경우, 거리(d)는, 제1 기판 위의 증착 재료와 바인더 재료와의 혼합층의 표면과, 제2 기판에 형성된 층의 최표면, 즉, 이들 막(도전막 또는 격벽 등)의 표면과의 거리로 정의하는 것으로 한다.
상기 구성의 본 발명에 있어서, 가열 처리는, 열원을 제1 기판에 접근시키는 방법, 또는 램프에 의해 제1 기판에 광을 조사하는 방법에 의해 행해진다.
상기 구성의 본 발명에 있어서, 가열 처리의 온도는, 증착 재료의 증발 온도 또는 승화 온도를 초과하고, 증착 재료의 증발 온도 또는 승화 온도보다 50℃를 넘지 않는 범위에서 높게 설정하는 것이 바람직하다. 가열 처리의 온도를 증착 재료의 증발 온도 또는 승화 온도를 초과하는 온도로 함으로써, 증착 재료를 증발시키거나 또는 승화시킬 수 있다. 또한, 가열 처리의 온도를 증착 재료의 증발 온도 또는 승화 온도보다 50℃를 넘지 않는 범위로 설정함으로써, 가열에 의해 분해되기 쉬운 재료라도, 분해시키지 않고 증착시킬 수 있다. 가열 처리의 온도가 증발 온도 또는 승화 온도를 초과하면, 증착 재료가 분해될 우려가 있다. 또한, 제1 기판과 제2 기판과의 거리, 또는 피성막 기판인 제2 기판의 재질과 두께에 따라서는, 열원의 복사열의 영향을 완화시키기 위해, 상기 온도 범위 내에서 낮게 설정하여도 좋다. 또한, 여기서 가열 처리의 온도는 제1 기판의 표면에서 계측한 것이다.
또한, 증착 재료가 2종 이상의 물질의 혼합물인 경우에는, 다수의 증발 온도 또는 승화 온도 중, 가장 높은 증발 온도 또는 승화 온도 이상의 온도가 되도록 가열 처리를 행하는 것이 바람직하다. 이 경우, 가장 높은 증발 온도 또는 승화 온도를 초과하여 50℃까지의 온도 범위 내에서 높은 온도로 설정하는 것이 바람직하지만, 증발 온도 또는 승화 온도가 낮은 쪽의 증착 재료의 분해 온도(증발 온도 또는 승화 온도를 포함한다), 피성막 기판과의 거리, 및 피성막 기판의 재질 및 두께를 고려하여, 상기 온도 범위 내에서 낮게(그러나, 증발 온도 또는 승화 온도가 가장 높은 물질의 증발 온도 또는 승화 온도 이상으로 한다) 설정하여도 좋다.
상기 구성의 본 발명에 있어서, 제1 기판과 제2 기판 중의 어느 한쪽 또는 양쪽 모두는 필요에 따라 냉각되어도 좋다. 그 기판을 필요에 따라 냉각시킴으로써, 플라스틱 기판 등의 가요성 기판을 사용할 수 있다. 또한, 증착 재료로서 증발 온도 또는 승화 온도가 다른 재료를 사용할 수 있다. 냉각시키기 위해서는, 사용하는 성막장치에 냉각 수단을 마련하면 된다.
상기 구성의 본 발명은 진공의 성막실에서 실시되는 것이 바람직하다. 보다 구체적으로는, 성막실 내의 기압이 0.665 Pa 이하인 성막실에서 실시하는 것이 바 람직하고, 더 바람직하게는, 기압이 10-6 Pa 이상 10-4 Pa 이하인 성막실에서 실시된다. 성막실에 연결되어 설치되는 진공 배기 수단으로서는, 대기압으로부터 1 Pa 정도까지를 오일 프리 드라이 펌프(oil-free dry pump)에 의해 진공 배기하고, 진공도를 더 높이기 위해서는, 자기(磁氣) 부상형 터보 분자 펌프 또는 복합 분자 펌프에 의해 진공 배기하는 것이 바람직하다. 성막실에는 수분을 제거하기 위해 크라이오펌프를 함께 설치하여도 좋다. 성막실의 내벽면은, 전해 연마에 의해 경면(鏡面) 처리됨으로써 표면적이 줄어, 가스의 방출량이 저감되어 있는 것이 바람직하다.
상기 구성의 본 발명에 있어서의 제1 기판으로서는, 석영, 세라믹, 사파이어 등의 산화물 기판을 사용하여도 좋고, 금, 백금, 구리, 은, 텅스텐, 탄탈, 티탄 또는 알루미늄, 또는 이들의 합금 재료로 이루어지는 도전성 기판을 사용하여도 좋다. 또는, 산화물 기판 위에 상기 도전성 재료를 성막한 기판 등을 사용하여도 좋다. 또는, 실리콘이나 게르마늄 등의 반도체 재료를 성막한 도전성 기판을 사용하여도 좋다. 또한, 투광성을 가지는 기판(유리 기판, 석영 기판, 무기 재료를 포함하는 플라스틱 기판 등) 위에 아모르퍼스 실리콘막 또는 미결정(微結晶) 실리콘막을 형성한 것을 제1 기판으로서 사용하여도 좋다.
증착 재료와 바인더 재료와의 혼합층을 제1 기판 위에 형성하는 방법으로는, 증착법, 스퍼터링법, 스핀 코팅법, 인쇄법, 액적 토출법(잉크젯법), 스프레이법, 적하법 또는 디스펜서법 등을 사용한다. 또한, 액적 토출법은 분출도 포함하는 것 으로 한다.
상기 구성의 본 발명에 있어서, 혼합층은 증착 재료와, 그 증착 재료보다 분자량의 큰 물질에 의해 형성된다. 바람직하게는, 증착 재료에 저분자 재료를 사용하고, 바인더 재료에 고분자 재료를 사용한다.
상기 구성의 본 발명에 있어서, 바인더 재료층을 형성하는 바인더 재료로서는, 습식법에 의해 성막이 가능한 것이라면 특정 재료에 한정되지 않는다. 바인더 재료로서는, 예를 들어, 아크릴 또는 폴리이미드 등이어도 좋고, 고분자계 EL 재료이어도 좋다. 고분자계 EL 재료로서는, 예를 들어, 폴리(N-비닐카르바졸)(PVK)이나 폴리(p-페닐렌비닐렌)(PPV)을 들 수 있다.
상기 구성의 본 발명에 있어서, 증착 재료로서는, 구리 프탈로시아닌(CuPc), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(NPB), N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민(TPD), 4,4'-비스(N-{4-[N'-(3-메틸페닐)-N'-페닐아미노]페닐}-N-페닐아미노)비페닐(DNTPD), 트리스(8-퀴놀리놀라토)알루미늄(약칭: Alq), 트리스(4-메틸-8-퀴놀리놀라토)알루미늄(약칭: Almq3), 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀레이트)알루미늄(약칭: BAlq), 4,4'-디(N-카르바졸릴)비페닐(약칭: CBP), 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭: t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi), 바소페난트롤린(약칭: BPhen), 바소큐프로인(약칭: BCP), 3-(2-벤조티아졸)-7-(디에틸아미노)쿠마린 또는 3-(2-벤조티아졸릴)-7-(디에틸아미노)쿠마린(약칭: 쿠마린 6) 등을 사용할 수 있다.
상기 구성의 본 발명에 있어서, 2종 이상의 증착 재료를 사용하여 공(共)증착을 행할 수도 있다. 또한, 공증착이란, 상이한 다수의 물질을 각각 상이한 증착원으로부터 동시에 증발 또는 승화시키는 증착법이다.
또한, 증착 재료와 바인더 재료와의 혼합층이 형성된 제1 기판과, 피성막 기판인 제2 기판 사이에, 소망의 패턴의 개구부가 형성된 마스크를 배치하여도 좋다. 이러한 마스크를 사용함으로써, 성막을 선택적으로 행할 수 있다. 특히, 본 발명에서는, 제1 기판 위에 제공된 증착 재료와 바인더 재료와의 혼합층과, 피성막 기판인 제2 기판과의 간격이 좁기 때문에, 증착 방향의 확장이 억제되어, 마스크를 돌아 들어가 증착되는 것을 억제할 수 있다. 또한, 마스크를 돌아 들어가 증착된다는 것은, 피성막 기판의 성막 영역이 마스크의 개구 영역보다 넓게 되는 것을 말한다.
또한, 증착 재료와 바인더 재료와의 혼합층이 제공된 제1 기판에서는, 도전성 기판 위에 형성한 도전성 재료층 또는 산화물 기판 위에 형성한 도전성 재료층을 선택적으로 제거함으로써, 이들 재료층의 패턴을 형성하고 있어도 좋다.
본 발명은, 기판에 대해 넓은 면적에서 균일한 가열을 행하고, 1회의 가열로 1장의 기판에의 성막 처리를 행하는 것이 바람직하다. 또한, 제1 기판의 면적을 크게 할 수도 있다. 또한, 제1 기판의 면적을 확대하는 경우에는, 그에 따라 가열 범위도 확대시킨다.
본 발명의 하나는, 제1 기판의 한쪽 주 표면에, EL 재료와 그 EL 재료보다 분자량이 큰 재료와의 혼합층을 형성하고, 혼합층과 대향하도록 제1 전극을 가지는 제2 기판을 배치하고, 제1 기판의 다른 쪽 표면을 가열하여 그 EL 재료를 증발 또는 승화시켜, 제1 전극 위에 EL 재료층을 형성하고, 그 EL 재료층 위에 제2 전극을 형성하는 발광장치 제조방법이다.
또한, 본 발명은 여러 가지 막의 형성에 적용할 수 있다. 예를 들어, 유기 트랜지스터를 제작할 때, 유기 트랜지스터의 활성층이 되는 펜타센의 형성에 본 발명의 성막방법을 적용해도 좋다.
본 발명을 사용함으로써, 증착원과 피성막 기판과의 거리를 작게 할 수 있다. 이 때문에, 막을 형성할 때, 재료의 비산을 억제하여, 재료의 이용 효율이 극적으로 향상되고, 또한 메인터넌스 간격을 길게 취할 수 있다. 또한, 성막 속도가 향상되기 때문에, 재료의 소비량과 처리 시간을 억제할 수 있다. 이것에 의해, 스루풋을 향상시키고, 또한 비용을 삭감할 수 있다.
본 발명을 사용함으로써, 대면적 기판을 사용한 경우라도, 기판의 중앙부와 둘레 가장자리부에서 증착원으로부터의 거리가 대체로 같게 되기 때문에, 성막되는 막의 두께 및 막질을 균일하게 할 수 있다.
또한, 본 발명을 사용함으로써, 증착 재료가 저분자 재료이어도 증착원의 제작을 진공 중에서 행할 필요가 없게 되고, 증착원의 제작을 대기 중에서도 행할 수 있다.
본 발명의 실시형태에 대하여 도면을 참조하여 이하에 설명한다. 그러나, 본 발명은 이하의 설명에 한정되는 것은 아니다. 본 발명의 취지 및 그 범위에서 벗어남이 없이 그의 형태 및 상세를 여러 가지로 변경할 수 있다는 것은, 당업자라면 용이하게 이해할 수 있기 때문이다. 따라서, 본 발명은 이하에 나타내는 실시형태 및 실시예의 기재 내용만으로 한정하여 해석되는 것은 아니다. 또한, 도면을 사용하여 본 발명의 구성을 설명하는데 있어서, 동일한 것을 가리키는 부호는 상이한 도면간에도 공통으로 사용한다.
[실시형태 1]
본 발명의 성막방법의 일 형태에 대하여 도면을 참조하여 설명한다. 도 1은 본 실시형태의 성막방법에 대한 개념을 나타내는 사시도이다.
먼저, 제1 기판(101)의 한쪽 주 표면 위에, 증착 재료(103)를 포함하는 제1 재료층(102)을 형성한다(도 1(A)를 참조). 여기서, 제1 기판(101)은 증착원 기판이고, 제1 재료층(102)은 증착 재료(103)와 바인더 재료와의 혼합물을 가지는 층이다. 바인더 재료는 증착 재료(103)보다 분자량이 큰 물질이다.
다음에, 제1 기판(101)과 대향하도록 제2 기판(104)을 배치한다(도 1(B)를 참조). 여기서, 제2 기판(104)은 피성막 기판이다. 제2 기판(104)은, 제1 기판(101) 위에 형성된 제1 재료층(102)과 대향하여 배치된다. 제1 재료층(102)의 표면과 제2 기판(104)의 표면은 거리(d)만큼의 간격을 두고 배치된다. 여기서, 거리(d)는 0 mm 이상 100 mm 이하로 하는 것이 바람직하고, 더 바람직하게는 0 mm 이상 10 mm 이하로 한다.
또한, 거리(d)는, 제1 기판 위의 증착 재료를 포함한 바인더 재료층의 표면 과, 제2 기판의 표면과의 거리로 정의하는 것으로 한다. 그러나, 제2 기판 위에 어떤 막(예를 들어, 전극으로서 기능하는 도전막 또는 격벽 등)이 형성되어, 제2 기판의 표면에 요철을 가지는 경우, 거리(d)는 제1 기판 위의 증착 재료를 포함한 바인더 재료층의 표면과, 제2 기판에 형성된 층의 최표면, 즉, 이들 막(도전막 또는 격벽 등)의 표면과의 거리로 정의하는 것으로 한다.
제1 재료층(102)의 표면과, 피성막 기판인 제2 기판(104)의 피성막면은 서로 평행하도록 배치하는 것이 바람직하다. 제1 기판(101)이 평탄하고, 제1 재료층(102)의 막 두께가 균일하면, 증착원 기판인 제1 기판(101)과 피성막 기판인 제2 기판(104)을 서로 평행하도록 배치하면 좋다.
제1 기판(101)과 제2 기판(104)은 각각의 한쪽 주 표면이 대향하고 있으면 되고, 수평면에 대한 이들 기판의 각도는 특별히 한정되지 않는다. 즉, 본 발명에 사용하는 성막장치는 페이스 다운 방식이어도 좋고, 페이스 업 방식이어도 좋으며, 기판 세로 배치 방식이어도 좋다.
또한, 페이스 다운 방식이란, 피성막 기판의 한쪽 주 표면인 피성막면이 수평면을 기준으로 하여 하방을 향하도록 배치되는 방식이다(도 2(A) 및 도 3(A)를 참조). 페이스 업 방식이란, 페이스 다운 방식과는 반대로, 피성막 기판의 한쪽 주 표면인 피성막면이 수평면을 기준으로 하여 상방을 향하도록 배치되는 방식이다(도 2(B) 및 도 3(B)를 참조). 기판 세로 배치 방식이란, 증착원 기판의 한쪽 주 표면과 이것에 대향하여 배치되는 피성막 기판의 한쪽 주 표면을, 수평면에 대해 대략 수직으로 배치하는 방식이다(도 2(C) 및 도 3(C)를 참조). 여기서, 대략 수직이란, 70°이상 110°이하의 각도를 말한다.
페이스 업 방식에서는, 피성막 기판을 평탄한 대(臺)에 놓거나, 또는 다수의 핀으로 지지하기 때문에, 주로 기판의 자중(自重)에 의해 생기는 기판의 휨을 저감시키거나 없앨 수 있다. 따라서, 기판의 중앙부와 둘레 가장자리부에서의 막 두께의 편차를 저감시키거나 없앨 수 있어, 기판 전면(全面)에서 균일한 막 두께를 얻을 수 있다.
기판 세로 배치 방식에서는, 피성막 기판을 수평면에 대해 수직으로 배치한다. 그 기판의 자중이 한쪽 주 표면의 면내 방향으로 작용하여, 주로 기판의 자중에 의해 생기는 기판의 휨을 저감시키거나 없앨 수 있다. 따라서, 기판의 중앙부와 둘레 가장자리부에서의 막 두께의 편차를 저감시키거나 없앨 수 있어, 기판 전면에서 균일한 막 두께를 얻을 수 있다.
따라서, 본 발명은 페이스 업 방식 또는 기판 세로 배치 방식을 이용하는 것이 바람직하다.
또한, 도 2(B) 또는 도 2(C)에서는, 기판 지지 수단(124) 또는 기판 지지 수단(134)이 제1 기판(101)을 지지하고 있다. 기판 지지 수단(124) 및 기판 지지 수단(134)은 제1 재료층(102)에 접하여 있으나, 이것에 한정되는 것은 아니다. 기판 지지 수단(124) 또는 기판 지지 수단(134)이 접하는 곳에 존재하는 제1 재료층(102)을 제거하는 것이 바람직하다. 제1 재료층(102)의 제거는, 건식 에칭(예를 들어, O2 플라즈마에 의한 에칭) 또는 습식 에칭 등의 에칭 공정, 또는 유기 용매에 의한 닦아냄으로 행하면 좋다. 또한, 제1 재료층(102)의 형성에 스핀 코팅법을 사용한 경우에는, 제1 기판(101)의 뒷면 또는 측면 등에 제1 재료층(102)이 부착되는 경우가 있기 때문에, 이 공정에서 함께 닦아내어 제거하는 것이 바람직하다.
그리고, 제1 기판(101)을 가열 처리함으로써, 제1 기판(101)의 한쪽 주 표면 위에 제공된 제1 재료층(102)으로부터 증착 재료(103)를 증발 또는 승화시킨다. 증발 또는 승화한 증착 재료(103)에 의해, 제2 기판(104) 위에 제2 재료층(105)이 형성된다(도 1(C)을 참조). 가열 처리는 제1 기판(101)의 전면(全面)을 가열하도록 행한다. 또한, 제2 재료층(105)은 제1 재료층(102)의 두께보다 얇게 형성된다.
상기 구성의 본 발명에 있어서, 가열 처리의 온도는, 증착 재료의 증발 온도 또는 승화 온도보다 50℃를 넘지 않는 범위에서 높게 설정하는 것이 바람직하다. 또한, 제1 기판과 제2 기판과의 거리, 또는 피성막 기판인 제2 기판의 재질과 두께에 따라서는, 열원의 복사열의 영향을 완화시키기 위해, 상기 온도 범위 내에서 낮게 설정하여도 좋다.
또한, 증착 재료가 2종 이상의 물질의 혼합물인 경우에는, 다수의 물질의 증발 온도 또는 승화 온도 중, 가장 높은 증발 온도 또는 승화 온도 이상의 온도가 되도록 가열 처리를 행하는 것이 바람직하다. 이 경우, 증발 온도 또는 승화 온도가 가장 높은 물질의 증발 온도 또는 승화 온도를 초과하여 50℃까지의 온도 범위 내에서 높은 온도로 설정하는 것이 바람직하지만, 증발 온도 또는 승화 온도가 낮은 재료의 분해 온도(증발 온도 또는 승화 온도를 포함한다), 피성막 기판과의 거리, 피성막 기판의 재질 및 두께를 고려하여, 상기 온도 범위 내에서 낮은 온도(그 러나, 증발 온도 또는 승화 온도가 가장 높은 물질의 증발 온도 또는 승화 온도 이상으로 한다)로 설정하여도 좋다.
가열 처리는, 열원을 제1 기판(101)에 접근시키는 방법, 또는 램프에 의해 제1 기판(101)에 광을 조사하는 방법에 의해 행한다. 이들에 대하여 이하에 설명한다.
먼저, 열원을 제1 기판(101)의 뒷면에 접근시켜 가열 처리를 행하는 경우에 대하여 설명한다. 여기서, 제1 기판(101)의 뒷면이란, 제1 기판(101)의 다른 쪽 주 표면으로서, 제1 재료층(102)이 형성되어 있지 않은 면을 말한다. 이 경우에는, 제1 기판(101)이 균일하게 가열되도록, 열원과 제1 기판(101)은 넓은 면적에서 접하는 것이 바람직하다. 열원은 기본적으로는 소정의 온도에서 일정하게 되도록 설정한다. 그러나, 택트(tact) 시간에 영향이 없는 범위에서 온도를 올리거나 낮추는 것을 포함하는 온도 제어를 행하여도 좋다.
열원을 제1 기판(101)에 근접시키면, 직접적인 열전도에 의해 단시간에 제1 기판(101) 위의 제1 재료층(102)을 가열하여 증발 또는 승화시킬 수 있고, 대향하여 배치된 제2 기판(104)의 한쪽 주 표면인 피성막면에 증착 재료가 성막되어, 제2 재료층(105)이 형성된다. 이 때, 제2 재료층(105)의 막 두께 균일성은 3% 미만으로 할 수 있다. 제1 재료층(102)의 막 두께가 균일하고, 또한 증착 재료(103)가 제1 재료층(102) 중에 균일하게 분산되어 있으면, 막 두께 모니터를 설치하지 않아도, 제2 재료층(105)은 두께 및 막질이 균일하게 형성될 수 있다.
또한, 종래의 성막방법에서는 성막 중에 피성막 기판을 회전시키고 있었기 때문에, 회전에 기인한 기판의 손상이 발생할 우려가 있었다. 그러나, 본 발명에서는 피성막 기판인 제2 기판(104)을 회전시키지 않기 때문에, 제2 기판(104)으로서, 유리 기판 등의 손상되기 쉬운 기판을 사용하여도 수율이 저하하지 않는 이점이 있다.
또한, 대기 시의 열원의 복사에 의한 제1 기판(101) 및 제1 재료층(102)에의 열의 영향을 완화시키기 위해, 열원은 제1 기판(101)으로부터 충분히 떼어 놓고, 추가로 열원과 제1 기판(101) 사이에 개폐식 셔터를 설치하고, 가열 처리 시에만 제1 기판(101)에 근접하는 구성으로 하는 것이 바람직하다. 열원과 제1 기판(101)을 격리시키기 위해 셔터를 사용함으로써, 성막장치를 소형화할 수 있다.
또한, 가열 처리는, 열원을 제1 기판(101)에 접근시키는 방법뿐만 아니라, 램프를 사용하여 제1 기판(101)에 광을 조사하는 방법에 의해 행하여도 좋다. 이 경우에는, 제1 기판(101)의 뒷면에 광을 조사하도록 램프를 설치하면 좋다. 여기서, 제1 기판(101)의 뒷면이란, 제1 기판(101)의 다른 쪽 주 표면으로서, 제1 재료층(102)이 형성되어 있지 않은 면을 말한다.
램프로서는, 플래시 램프(크세논 플래시 램프, 크립톤 플래시 램프 등), 크세논 램프, 메탈 할라이드 램프로 대표되는 방전등, 할로겐 램프, 텅스텐 램프로 대표되는 발열등을 사용할 수 있다. 플래시 램프는 단시간(0.1 밀리초 이상 10 밀리초 이하)에 매우 강도가 높은 광을 반복하여 대면적에 조사할 수 있기 때문에, 제1 기판(101)의 면적에 관계없이 효율 좋게 균일하게 가열할 수 있다. 또한, 발광시키는 시간의 간격을 바꿈으로써 제1 기판(101)의 가열의 제어도 행할 수 있다. 또한, 플래시 램프는 수명이 길고, 발광 대기 시의 소비전력이 낮기 때문에, 러닝(running) 비용을 낮게 억제할 수 있다. 또한, 플래시 램프를 사용함으로써 급가열이 용이해져, 히터 등을 사용한 경우의 상하 기구나 셔터 등을 간략화할 수 있다. 따라서, 성막장치를 더욱 소형화할 수 있다. 그러나, 제1 기판(101)의 재료에 따라 가열 온도를 조정할 수 있도록, 플래시 램프가 상하 이동할 수 있는 기구로 하여도 좋다.
여기서, 본 발명의 성막방법을 실현시킬 수 있는 성막실에 대하여 도 2 내지 도 4를 참조하여 설명한다. 도 2는 열원이 히터 등인 경우의 성막실의 단면을 나타낸다.
도 2(A)는 페이스 다운 방식의 성막실의 단면을 나타낸다. 열원(116)을 가지는 성막실(111)은, 제1 게이트 밸브(112) 및 제2 게이트 밸브(113)를 통하여, 인접하는 반송실 또는 로드(load)실 등에 연결된다. 제1 재료층(102)이 형성된 제1 기판(101)은 제1 기판 지지 수단(114)에 의해 지지되어 있다. 또한, 도시하고 있지 않지만, 제1 재료층(102)은 증착 재료(103)를 가진다. 피성막 기판인 제2 기판(104)은 제2 기판 지지 수단(115)에 의해, 제1 재료층(102)의 표면으로부터의 간격 거리가 d가 되도록 보유된다. 열원(116)은 제1 기판(101)에 접근함으로써 가열 처리를 행하는 구성이어도 좋고, 열원(116)과 제1 기판(101) 사이에 단열 가능한 셔터를 설치하고, 그 셔터의 개폐에 의해 가열의 제어를 행하여도 좋다. 이러한 셔터를 설치함으로써, 성막실(111)을 더욱 소형화할 수 있게 되어, 진공 배기에 요구되는 시간이 삭감되고, 소비 에너지도 삭감되기 때문에, 스루풋을 더욱 향상시키 고, 비용을 삭감할 수 있게 된다.
도 2(B)는 페이스 업 방식의 성막실의 단면을 나타낸다. 열원(126)을 가지는 성막실(121)은, 제1 게이트 밸브(122) 및 제2 게이트 밸브(123)를 통하여, 인접하는 반송실 또는 로드실 등에 연결된다. 제1 재료층(102)이 형성된 제1 기판(101)은 제1 기판 지지 수단(124)에 의해 지지되어 있다. 또한, 도 2(A)와 마찬가지로, 제1 재료층(102)은 증착 재료(103)를 가진다. 피성막 기판인 제2 기판(104)은 제2 기판 지지 수단(125)에 의해, 제1 재료층(102)의 표면으로부터의 간격 거리가 d가 되도록 보유된다. 열원(126)과 제1 기판(101) 사이에는, 도 2(A)에서 설명한 바와 같이 셔터를 설치하는 것이 바람직하다. 이와 같이 셔터를 설치하는 구성으로 함으로써, 스루풋을 더욱 향상시키고, 비용을 삭감할 수 있게 된다.
도 2(C)는 기판 세로 배치 방식의 성막실의 단면을 나타낸다. 열원(136)을 가지는 성막실(131)은, 도시되어 있지 않지만, 도 2(A) 및 도 2(B)와 마찬가지로 게이트 밸브를 통하여, 인접하는 반송실 또는 로드실 등에 연결된다. 제1 재료층(102)이 형성된 제1 기판(101)은 제1 기판 지지 수단(134)에 의해 지지되어 있다. 또한, 도 2(A) 및 도 2(B)와 마찬가지로, 제1 재료층(102)은 증착 재료(103)를 가진다. 피성막 기판인 제2 기판(104)은 제2 기판 지지 수단(135)에 의해, 제1 재료층(102)의 표면으로부터의 간격 거리가 d가 되도록 보유된다. 열원(136)과 제1 기판(101) 사이에는, 도 2(A)에서 설명한 바와 같이 셔터를 설치하는 것이 바람직하다. 이와 같이 셔터를 설치하는 구성으로 함으로써, 스루풋을 더욱 향상시키고, 비용을 삭감할 수 있게 된다.
도 3은 열원이 램프인 경우의 성막실의 단면을 나타낸다. 열원이 램프인 것을 제외하고, 도 2와 동일하기 때문에 상세한 설명은 생략한다. 도 3(A)에 나타내는 성막실(118)은 열원으로서 램프(110)를 가지고, 도 3(B)에 나타내는 성막실(128)은 열원으로서 램프(120)를 가지고, 도 3(C)에 나타내는 성막실(138)은 열원으로서 램프(130)를 가지고 있다. 열원으로서 램프를 사용함으로써, 셔터를 설치하지 않더라도 성막실의 소형화가 가능해져, 스루풋을 더욱 향상시키고, 비용을 삭감할 수 있게 된다.
또한, 제1 기판(101) 및 제2 기판(104)은 필요에 따라 냉각되어도 좋다. 이들 기판을 필요에 따라 냉각시킴으로써, 플라스틱 기판 등의 가요성 기판을 사용할 수 있다. 또한, 증착 재료로서, 증발 온도 또는 승화 온도가 다른 재료를 사용할 수 있다. 즉, 공증착하는 경우에도 본 발명을 사용할 수 있다. 기판을 냉각시키기 위해서는, 도 4에 나타내는 바와 같이, 성막장치에 냉각 수단(140)을 설치하면 된다.
증착 재료로서 2종 이상의 재료를 공증착하는 경우에는, 공증착하는 재료의 증발 온도 또는 승화 온도 중 가장 높은 온도 이상의 온도가 되도록 가열 처리를 행하는 것이 바람직하다. 이 경우, 가장 높은 온도를 초과하여 50℃의 온도 범위 내에서 높은 온도로 설정하는 것이 바람직하지만, 증발 온도 또는 승화 온도가 낮은 재료의 분해 온도나, 피성막 기판과의 거리나, 피성막 기판의 재질 및 두께를 고려하여, 상기 온도 범위 내에서 낮은 온도(그러나, 가장 높은 증발 온도 또는 승화 온도 이상)로 설정하여도 좋다. 공증착을 사용함으로써, 제2 재료층(105)이, 예를 들어, 유기 EL 소자의 발광층이고, 그 발광층을, 유기 화합물로 이루어지는 발광 재료와 호스트 재료를 함유하는 층과 같이 다수의 화합물을 혼합한 층으로 할 수 있다. 또한, 공증착을 행하는 경우, 다수의 증착 재료의 비율의 조정은, 바인더 재료의 전구체가 되는 용액 중에서의 각 증착 재료의 농도를 조정함으로써 행할 수 있다. 이 때문에, 진공 증착의 공증착에 의해 농도를 조정하는 종래의 경우와 비교하여, 농도의 조정이 매우 용이해진다는 이점이 있다.
또한, 도 2 내지 도 4에 나타내는 성막실 내는 진공 배기되어 있다. 보다 구체적으로는, 성막실 내의 기압이 0.665 Pa 이하인 성막실에서 실시되는 것이 바람직하고, 더 바람직하게는, 기압이 10-6 Pa 이상 10-4 Pa 이하인 성막실에서 실시된다. 성막실에 연결하여 설치되는 진공 배기 수단으로서는, 대기압으로부터 1 Pa 정도까지를 오일 프리 드라이 펌프에 의해 진공 배기하고, 더욱 진공도를 높이기 위해서는, 자기 부상형 터보 분자 펌프 또는 복합 분자 펌프에 의해 진공 배기한다. 성막실에는 수분을 제거하기 위해 크라이오펌프를 함께 설치하여도 좋다. 이렇게 하여 배기 수단으로부터의 유기물(오일 등)에 의한 오염을 방지할 수 있다. 성막실의 내벽면은, 전해 연마에 의해 경면 처리됨으로써 표면적이 줄어, 가스의 방출량이 저감되어 있는 것이 바람직하다.
여기서, 본 실시형태에서 사용한, 증착원 기판인 제1 기판(101), 바인더 재료층인 제1 재료층(102), 증착 재료(103), 피성막 기판인 제2 기판(104), 및 제2 재료층(105)에 대하여 설명한다.
증착원 기판인 제1 기판(101)으로서는, 석영, 세라믹, 사파이어 등의 산화물 기판을 사용하여도 좋고, 금, 백금, 구리, 은, 텅스텐, 탄탈, 티탄 또는 알루미늄 또는 이들의 합금 재료로 이루어지는 도전성 기판을 사용하여도 좋다. 또는, 산화물 기판 위에 상기 도전성 재료를 성막한 기판 등도 사용할 수 있다. 또는, 실리콘(Si)이나 게르마늄(Ge) 등의 반도체 재료를 성막한 도전성 기판도 사용할 수 있다. 가열 처리에 필요한 내열성 등을 가지고 있으면 되고, 특정의 것에 한정되지 않는다.
또한, 투광성을 가지는 기판(유리 기판, 석영 기판, 무기 재료를 포함하는 플라스틱 기판 등) 위에 아모르퍼스 실리콘막 또는 미결정 실리콘막을 형성한 것을 제1 기판으로서 사용하여도 좋다. 아모르퍼스 실리콘막 또는 미결정 실리콘막을 형성하면, 플래시 램프 등을 사용한 가열 처리에 의해 광이 효율 좋게 흡수되기 때문에, 제1 기판(101) 위의 제1 재료층(102)을 균일하게 가열할 수 있다.
피성막 기판인 제2 기판(104)은, 필요한 내열성을 가지고 있고 표면에 절연성을 가지는 기판이라면 특정의 것에 한정되지 않는다. 예를 들어, 유리 기판, 석영 기판, 절연막을 형성한 스테인리스 기판 등을 들 수 있다. 또한, 가열 처리에 견딜 수 있을 정도의 내열성을 가지는 플라스틱 기판을 사용하여도 좋다.
증착 재료와 바인더 재료와의 혼합층인 제1 재료층(102)을 제1 기판(101) 위에 형성하는 방법으로서는, 증착법, 스퍼터링법, 스핀 코팅법, 인쇄법, 액적 토출법(잉크젯법), 스프레이법, 적하법 또는 디스펜서법 등을 사용한다. 또한, 액적 토출법은 분출도 포함하는 것으로 한다.
또한, 증착원 기판의 제조 공정(제1 기판(101)의 표면에 제1 재료층(102)을 형성하는 공정)은 진공 중에서 행할 필요가 없고, 증착 재료가 저분자계 재료이어도 고분자계 재료와 마찬가지로 증착원을 제작할 수 있고, 증착원의 제작을 대기 중에서도 행할 수 있다.
또한, 본 실시형태에서, 제1 재료층(102)은, 증착 재료와 그 증착 재료보다 분자량이 큰 재료인 바인더 재료와의 혼합물에 의해 형성된다. 바람직하게는, 증착 재료에는 저분자 재료를 사용하고, 바인더 재료에는 고분자 재료를 사용한다. 고분자 재료는 점도의 조정이 용이하기 때문에, 용도에 따라 바인더 재료의 전구체가 되는 용액의 점도를 자유롭게 조정할 수 있다. 예를 들어, 액적 토출법에 의해 제1 재료층(102)이 형성되는 경우, 바인더 재료의 전구체가 되는 용액의 점도를 높임으로써, 피형성면 위에서 바인더 재료가 퍼지지 않아, 미세한 패턴을 형성할 수 있다. 이 때문에, 증착원 기판을 습식법에 의해 제조할 수 있다.
바인더 재료의 점도의 조정은, 고분자 재료의 분자량을 조정하거나, 또는 바인더 재료인 고분자 재료와 증착 재료인 저분자 재료의 비율을 바꿈으로써 실현할 수 있다. 일반적으로, 고분자 재료의 비율이 높아지면, 혼합물의 점도가 높아진다.
바인더 재료로서는, 습식법에 의해 성막이 가능한 것이라면 특별히 한정되지 않는다. 예를 들어, 아크릴 또는 폴리이미드 등을 사용하여도 좋고, 고분자계 EL 재료를 사용하여도 좋다. 고분자 재료의 EL 재료로서는, 예를 들어, 폴리(N-비닐카르바졸)(PVK)이나 폴리(p-페닐렌비닐렌)(PPV)을 들 수 있다.
증착 재료로서는, 구리 프탈로시아닌(CuPc), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(NPB), N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민(TPD), 4,4'-비스(N-{4-[N'-(3-메틸페닐)-N'-페닐아미노]페닐}-N-페닐아미노)비페닐(DNTPD), 트리스(8-퀴놀리놀라토)알루미늄(약칭: Alq), 트리스(4-메틸-8-퀴놀리놀라토)알루미늄(약칭: Almq3), 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀레이트)알루미늄(약칭: BAlq), 4,4'-디(N-카르바졸릴)비페닐(약칭: CBP), 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭: t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi), 바소페난트롤린(약칭: BPhen), 바소큐프로인(약칭: BCP), 3-(2-벤조티아졸)-7-(디에틸아미노)쿠마린 또는 3-(2-벤조티아졸릴)-7-(디에틸아미노)쿠마린(약칭: 쿠마린 6) 등을 사용할 수 있다.
또한, 본 실시형태에서는 제1 재료층(102)이 제1 기판(101)의 전면에 형성된 경우에 대하여 설명하였지만, 제1 재료층(102)은 선택적으로 형성되어도 좋다. 이 경우에는, 증착시에, 증착원 기판인 제1 기판(101)과, 피성막 기판인 제2 기판(104) 사이에, 소망의 패턴의 개구부가 제공된 마스크를 배치하면 좋다. 특히, 본 발명에서는, 제1 기판 위에 제공된 증착 재료와 바인더 재료와의 혼합층과, 피성막 기판인 제2 기판과의 간격을 좁게 할 수 있기 때문에, 증착 방향의 확장이 억제 되어, 마스크를 돌아 들어가 증착되는 것을 억제할 수 있다. 또한, 마스크를 돌아 들어가 증착된다는 것은, 피성막 기판의 성막 영역이 마스크의 개구 영역보다 넓게 되는 것을 말한다. 종래의 증착장치를 사용한 성막방법에서는, 증착원과 피 성막 기판과의 간격이 1 m 이상이었기 때문에, 마스크를 돌아 들어가 증착되는 것이 발생하기 쉬워, 미세한 패턴의 성막이 곤란했지만, 본 발명에서는 이러한 문제를 일으키지 않고 패턴을 형성할 수 있다.
또한, 본 실시형태에서는 피성막 기판이 하나인 경우에 대하여 설명하였지만, 하나의 증착원 기판에 대향하도록 다수의 피성막 기판을 나란히 배치하여도 좋다. 이 경우에는 다수의 피성막 기판의 총 면적과 하나의 증착원 기판의 면적을 같은 정도로 한다. 하나의 증착원 기판에 대해 다수의 피성막 기판을 제공함으로써, 다수의 피성막 기판을 동시에 처리할 수 있다.
또한, 본 실시형태에서는, 재료의 이용 효율을 향상시키기 위해, 제1 기판과 제2 기판과의 간격을 좁게 하고 있으나(거리(d)가 작게 되도록 배치하고 있으나), 본 발명은 이것에 한정되는 것은 아니다. 재료의 이용 효율을 고려하지 않는 것이라면, 제1 기판과 제2 기판과의 간격인 거리(d)는 100 mm보다 커도 좋다.
또한, 본 실시형태에서는, 증착원으로서, 증착 재료와 그 증착 재료보다 분자량이 큰 재료(여기서는 바인더 재료)와의 혼합층이 형성된, 피성막 기판과 동일 정도의 면적을 가지는 기판을 사용하고 있지만, 본 발명은 이것에 한정되는 것은 아니고, 피성막 기판과 동일 정도의 면적을 가지는 증착원이 아니어도 좋다. 막 두께의 균일성이 특별히 중요하지 않은 경우에는, 예를 들어, 증착 재료와 그 증착 재료보다 분자량이 큰 재료와의 혼합물을 도가니 또는 증착 보트 등에 넣고, 이것을 증착원으로서 사용하여도 좋다.
본 실시형태는 다른 실시형태와 자유롭게 조합할 수 있다.
[실시형태 2]
본 실시형태에서는, 본 발명의 형태의 일례로서, 실시형태 1과는 다른 것에 대하여 도면을 참조하여 설명한다. 구체적으로는, 혼합층을 증착원 기판 위에 선택적으로 형성하는 경우에 대하여 설명한다.
도 5에는 혼합층을 선택적으로 형성하는 경우의 일례를 나타내고 있다. 여기서는, 증착원 기판인 제1 기판(201) 위에 혼합층인 제1 재료층(202)을 잉크젯법으로 형성한다. 먼저, 증착 재료(203)와 그 증착 재료(203)보다 분자량이 큰 재료와의 혼합층을 헤드(200)로부터 토출시킴으로써, 제1 기판(201)의 한쪽 주 표면 위에 제1 재료층(202)을 선택적으로 형성한다(도 5(A)를 참조). 여기서, 제1 기판(201)은 증착원 기판으로서 기능한다.
다음에, 제1 기판(201)과 대향하도록 제2 기판(204)을 배치한다(도 5(B)를 참조). 여기서, 제2 기판(204)은 피성막 기판이다. 제2 기판(204)은, 제1 기판(201) 위에 형성된 제1 재료층(202)과 대향하여 배치된다. 제1 재료층(202)의 표면과 제2 기판(204)의 표면은 거리(d)만큼의 간격을 두고 배치된다. 여기서, 거리(d)는 0 mm 이상 100 mm 이하로 하는 것이 바람직하고, 더 바람직하게는 0 mm 이상 10 mm 이하로 한다.
또한, 거리(d)는, 제1 기판 위의 증착 재료를 포함한 바인더 재료층의 표면과, 제2 기판의 표면과의 거리로 정의하는 것으로 한다. 그러나, 제2 기판 위에 어떤 막(예를 들어, 전극으로서 기능하는 도전막 또는 격벽 등)이 형성되어, 제2 기판의 표면에 요철을 가지는 경우, 거리(d)는, 제1 기판 위의 증착 재료를 포함한 바인더 재료층의 표면과, 제2 기판에 형성된 층의 최표면, 즉, 이들 막(도전막 또는 격벽 등)의 표면과의 거리로 정의하는 것으로 한다.
그리고, 제1 기판(201)을 가열 처리함으로써, 제1 기판(201)의 한쪽 주 표면 위에 제공된 제1 재료층(202)으로부터 증착 재료(203)를 증발 또는 승화시킨다. 증발 또는 승화된 증착 재료(203)에 의해, 제2 기판(204)의 한쪽 주 표면 위에 제2 재료층(205)이 선택적으로 형성된다(도 5(C)를 참조). 가열 처리는 제1 기판(201)의 전면을 가열하도록 행한다.
또한, 제1 재료층(202)의 형성 방법은 액적 토출법에 한정되는 것은 아니다. 예를 들어, 스핀 코팅법에 의해 제1 재료층(202)을 제1 기판(201) 위의 전면에 형성한 후에, 포토리소그래피법으로 패턴을 형성하여도 좋다.
또한, 본 실시형태는 바인더 재료층을 증착원 기판 위에 선택적으로 형성하는 점을 제외하고는, 실시형태 1과 동일한 구성이다. 이 때문에, 본 실시형태는 실시형태 1과 자유롭게 조합할 수 있다.
[실시형태 3]
본 실시형태에서는, 본 발명의 형태의 일례로서, 실시형태 1과는 다른 것에 대하여 도면을 참조하여 설명한다. 구체적으로는, 증착원 기판 위에 열전도층을 선택적으로 형성하고, 증착원 기판 및 열전도층 위에 바인더 재료층을 형성하는 경우에 대하여 설명한다.
도 6은 열전도층을 선택적으로 형성하는 경우의 일례를 나타내고 있다. 여기서는, 제1 기판(301) 위에 열전도층(302)을 잉크젯법으로 형성한다. 먼저, 열전 도층(302)을 형성하는 재료를 헤드(300)로부터 토출시킴으로써, 제1 기판(301)의 한쪽 주 표면 위에 열전도층(302)을 선택적으로 형성한다(도 6(A)를 참조). 여기서, 제1 기판(301)은 증착원 기판으로서 기능한다.
열전도층은 열 전도도가 높은 재료라면 특별히 한정되지 않는다. 예를 들어, 알루미늄 등의 금속을 사용하면 좋다.
다음에, 열전도층(302)이 형성된 제1 기판(301) 위에 제1 재료층(303)을 형성한다. 제1 재료층(303)은 증착 재료(304)를 포함하는 바인더 재료층이다.
다음에, 제1 기판(301)과 대향하도록 제2 기판(305)을 배치한다(도 6(C)를 참조). 여기서, 제2 기판(305)은 피성막 기판이다. 제2 기판(305)은, 제1 기판(301) 위에 형성된 제1 재료층(303)과 대향하여 배치된다. 제1 재료층(303)의 표면과 제2 기판(305)의 표면은 거리(d)만큼의 간격을 두고 배치된다. 여기서, 거리(d)는 0 mm 이상 100 mm 이하로 하는 것이 바람직하고, 더 바람직하게는 0 mm 이상 10 mm 이하로 한다.
또한, 거리(d)는, 제1 기판 위의 증착 재료를 포함한 바인더 재료층의 표면과, 제2 기판의 표면과의 거리로 정의하는 것으로 한다. 그러나, 제2 기판 위에 어떤 막(예를 들어, 전극으로서 기능하는 도전막 또는 격벽 등)이 형성되어, 제2 기판의 표면에 요철을 가지는 경우, 거리(d)는 제1 기판 위의 증착 재료를 포함한 바인더 재료층의 표면과, 제2 기판에 형성된 층의 최표면, 즉, 이들 막(도전막 또는 격벽 등)의 표면과의 거리로 정의하는 것으로 한다.
그리고, 제1 기판(301)을 가열 처리함으로써, 제1 기판(301)의 한쪽 주 표면 위에 제공된 제1 재료층(303)으로부터 증착 재료(304)를 증발 또는 승화시킨다. 증발 또는 승화된 증착 재료(304)에 의해, 제2 기판(305)의 한쪽 주 표면에 제2 재료층(306)이 선택적으로 형성된다(도 6(D)를 참조). 가열 처리는 제1 기판(301)의 전면을 가열하도록 행한다.
또한, 열전도층(302)의 형성 방법은 액적 토출법에 한정되는 것은 아니다. 예를 들어, 스핀 코팅법에 의해 열전도층(302)을 제1 기판(301) 위의 전면에 형성한 후에, 포토리소그래피법으로 패턴을 형성하여도 좋다.
또한, 열전도층(302)은, 도전성 기판 위에 형성한 도전성 재료층 또는 산화물 기판 위에 형성한 도전성 재료층을 선택적으로 제거함으로써 형성하여도 좋다.
이상 설명한 바와 같이, 열전도층이 선택적으로 형성된 제1 기판 위에 증착 재료와 바인더 재료와의 혼합층을 형성한 경우, 국소적으로 가열하여 부분적인 성막을 행할 수 있게 된다. 즉, 혼합층을 선택적으로 형성하지 않고, 증착 재료를 선택적으로 형성할 수 있다. 이 점에서도, 제1 기판 위에 제공된 증착 재료와 바인더 재료와의 혼합층의 표면과, 피성막 기판인 제2 기판의 피성막면과의 간격을 나타내는 거리(d)는 작은 편이 바람직하다.
또한, 본 실시형태는 선택적으로 형성되는 열전도층을 증착원 기판 위에 형성하는 점을 제외하고는, 실시형태 1과 동일한 구성이다. 이 때문에, 본 실시형태는 실시형태 1과 자유롭게 조합할 수 있다.
[실시예 1]
본 실시예에서는, 본 발명을 실시할 수 있는, 전자동화된 멀티체임버(multi- chamber) 방식의 제조장치의 예를 도 7 및 도 8에 나타낸다.
도 7은 멀티체임버 방식의 제조장치의 상면도를 나타내고 있고, 점선 A-B에서 절단된 단면이 도 8에 상당한다.
먼저, 제조장치의 배치에 대하여 도 7을 사용하여 설명한다. 제1 기판(증착원 기판)을 셋트하는 제1 로드(load)실(401)은 제1 성막실(402)과 연결되어 있다. 또한, 제1 성막실(402)은 제1 게이트 밸브(403)를 통하여 제1 스톡(stock)실(405)에, 그리고 제2 게이트 밸브(404)를 통하여 제2 스톡실(406)에 연결되어 있다. 또한, 제1 스톡실(405)은 제3 게이트 밸브(407)를 통하여 반송실(409)과 연결되어 있고, 제2 스톡실(406)은 제4 게이트 밸브(408)를 통하여 반송실(409)과 연결되어 있다.
제1 성막실(402)은, 필요에 따라 오존의 수를 컨트롤한 대기 환경으로, 또는 산소 농도 및 노점(露点)이 관리된 질소 분위기 환경으로 할 수 있다. 또한, 핫 플레이트 또는 오븐을 가지고 있어, 도포 후의 건조 등을 행한다. 또한, 필요에 따라 UV 램프 등에 의해 표면 세정이나 습윤성의 개선을 도모할 수 있는 기능을 가지고 있는 것이 바람직하다. 제1 성막실(402)은 대기압 환경에서 증착원 기판 위에 성막을 행하는 성막장치이고, 제1 스톡실(405)은 대기압 환경에서 성막된 증착원 기판을 저장함과 함께, 진공으로 감압된 제2 성막실(412)로 주고 받는 실(室)이다. 이 구성에서는 소정의 장수의 증착원 기판의 처리 후마다 진공으로 감압하지 않으면 안된다. 즉, 제1 스톡실(405) 내의 통기 및 배기에 요구되는 시간이 그대로 제조장치의 스루풋에 영향을 준다. 그래서, 도 7에 나타내는 바와 같이, 2계통 의 반송 경로를 설치하고 있다. 2계통의 반송 경로를 설치함으로써, 효율 좋게 다수의 기판을 처리하여, 기판 1장당 처리 시간을 단축시킬 수 있다. 예를 들어, 제1 스톡실(405) 내를 통기 및 배기하고 있는 동안에 제1 성막실(402)에서 성막한 증착원 기판을 제2 스톡실(406)에 저장할 수 있다. 또한, 2계통의 반송 경로에 한정되지 않고, 3계통 이상의 반송 경로를 설치하여도 좋다.
또한, 반송실(409)은 제5 게이트 밸브(410)를 통하여 제2 성막실(412)과 연결되어 있다. 또한, 제2 기판을 셋트하는 제2 로드실(411)은 제5 게이트 밸브(413)를 통하여 제2 성막실(412)과 연결되어 있다. 또한, 제2 성막실(412)은 제6 게이트 밸브(414)를 통하여 언로드(unload)실(415)과 연결되어 있다.
이하, 제1 기판이 되는 증착원 기판을 제조장치에 반입하고, 박막트랜지스터와, 양극(제1 전극), 그 양극의 단부를 덮는 절연물이 미리 제공된 제2 기판을 도 7에 나타내는 제조장치에 반입하여, 발광장치를 제조하는 순서를 나타낸다.
먼저, 제1 로드실(401)에 제1 기판이 되는 증착원 기판을 셋트한다. 다수 장의 증착원 기판을 수납한 카세트(416)를 설치할 수 있도록 한다.
이어서, 증착원 기판을 제1 성막실(402) 내의 스테이지(418) 위로 반송 로봇(417)에 의해 반송한다. 제1 성막실(402)에서는, 스핀 코팅법을 사용한 도포장치에 의해, 증착원 기판 위에 재료층을 형성한다. 또한, 스핀 코팅법을 사용한 도포장치에 한정되지 않고, 스프레이법, 잉크젯법 등을 사용한 도포장치를 사용할 수도 있다. 또한, 필요에 따라 증착원 기판 표면을 UV 처리한다. 또한, 소성할 필요가 있는 경우에는, 핫 플레이트(422)로 행한다. 도 8에서 제1 성막실(402)의 모 습을 볼 수 있다. 노즐(419)로부터 재료액이 적하되어 스테이지(418) 위에 설치된 증착원 기판(420) 위에 재료층(421)이 형성되어 있는 단면이 나타나있다. 여기서는, 고분자 재료 중에 발광 유기 재료를 분산시킨 재료액을 적하하고, 소성하여, 재료층(421)을 형성한다.
이어서, 제1 스톡실(405) 내로 반송하기 위해, 제2 게이트 밸브(403)를 열어 반송 로봇(423)에 의해 증착원 기판을 반송한다. 반송된 후에는, 제1 스톡실(405) 내를 감압으로 한다. 도 8에 나타내는 바와 같이, 제1 스톡실(405) 내에 증착원 기판을 다수 장 저장할 수 있는 구성, 여기서는 상하 방향으로 이동할 수 있는 스톡 홀더(424)로 하는 것이 바람직하다. 또한, 제1 스톡실에서 증착원 기판을 가열할 수 있는 기구를 구비하여도 좋다. 제1 스톡실(405)은 진공 배기 처리실과 연결되어 있고, 진공 배기한 후, 불활성 가스를 도입하여 대기압으로 해 두는 것이 바람직하다.
이어서, 제1 스톡실(405) 내를 감압한 후, 제3 게이트 밸브(407)를 열어 반송실(409)로 증착원 기판을 반입하고, 제5 게이트 밸브(410)를 열어 제2 성막실(412)로 반입한다. 반송실(409)은 진공 배기 처리실과 연결되고, 반송실(409) 내에는 수분이나 산소가 극력 존재하지 않도록, 미리 진공 배기하여 진공을 유지해 두는 것이 바람직하다. 반송실(409) 내에 설치된 반송 로봇(425)을 사용하여 증착원 기판의 반입을 행한다.
여기까지의 순서에 의해, 재료층이 형성된 증착원 기판이 제2 성막실(412)에 셋트된다. 한편, 박막트랜지스터와, 양극(제1 전극), 그 양극의 단부를 덮는 절연 물이 미리 제공된 제2 기판(439)을 제2 성막실(412) 내에 셋트할 때까지의 순서를 여기서 설명한다. 먼저, 다수 장의 제2 기판이 수납된 카세트(426)를 제2 로드실(411)에 셋트한다. 제2 로드실(411)은 진공 배기 처리실과 연결되어 있고, 진공 배기한 후, 제5 게이트 밸브(413)를 열어 제2 기판을 반송 로봇(427)에 의해 제2 성막실(412) 내로 반송한다.
이상의 순서로, 제2 성막실(412) 내에 증착원 기판(420)과 제2 기판(439)이 셋트된다. 제2 성막실(412)은 도 2 내지 도 4에 나타내는 성막장치에 대응하고 있다.
제2 성막실(412) 내에는, 제1 기판 지지 수단인 증착원 기판 지지대(434)와, 제2 기판 지지 수단인 제2 기판 지지대(435)와, 열원(436)으로서 상하 이동 가능한 히터를 적어도 가지고 있다. 또한, 선택적으로 성막을 행하기 위한 마스크(433)가 제2 기판(439)과 겹치도록 배치되어 있다. 마스크(433)와 제2 기판(439)은 미리 위치맞춤을 행하여 두는 것이 바람직하다.
또한, 증착원 기판(420)의 재료층(421)이 형성되어 있는 면을, 제2 기판(439)의 피성막면과 대향하도록 기판 지지 기구에 고정시킨다. 이어서, 제2 기판 지지대(435)를 이동시켜, 재료층(421)과 제2 기판(439)과의 간격이 기판 간격(d)이 되는 위치까지 접근시킨다. 기판 간격(d)은 0 mm 이상 100 mm 이하로 하는 것이 바람직하고, 더 바람직하게는 0 mm 이상 10 mm 이하의 범위로 한다. 또한, 제2 기판(439)은 유리 기판이기 때문에, 변형이나 휨을 고려하면, 기판 간격(d)의 하한은 0.5 mm이다. 본 실시예에서는, 마스크를 사이에 두기 위해 5 mm로 한다. 적어도 마스크(433)와 제2 기판(439)이 접하지 않는 거리로 한다. 기판 간격(d)이 좁으면 좁을 수록, 증착 방향의 확장이 억제되어, 마스크를 돌아 들어가 증착되는 것을 억제할 수 있다.
이어서, 도 8에 나타내는 바와 같이, 기판 간격(d)을 유지한 상태에서, 열원(436)을 증착원 기판(420)에 접근시킨다. 열원(436)으로서는, 증착원 기판의 하방에서 상하 이동 가능한 히터를 사용하고 있다. 히터는 기본적으로는 소정의 온도에서 일정하도록 설정하고 있지만, 택트 시간에 영향이 없는 범위에서 온도를 올리거나 낮추는 것을 포함하는 온도 제어를 행하여도 좋다.
열원(436)을 증착원 기판(420)에 근접시키면, 직접적인 열전도에 의해 단시간에 증착원 기판 위의 재료층(421)을 가열하여 증착 재료를 증발 또는 승화시켜, 대향하여 배치된 제2 기판(439)의 피성막면(즉, 아래 평면)에 증착 재료가 성막된다. 또한, 본 실시예에서는, 재료층(421) 중에 분산된 발광 유기 재료가 증발 또는 승화되어 제2 기판(439)에 성막되고, 고분자 재료가 증착원 기판 위에 남는다. 마스크(433)의 개구를 통과한 영역만이 선택적으로 성막된다. 또한, 제2 기판(439)의 아래 평면에의 성막의 막 두께 균일성은 3% 미만으로 할 수 있다.
이렇게 하여, 제2 기판 위의 양극(제1 전극) 위에 발광층을 형성할 수 있다. 또한, 발광층을 형성하기 전에, 정공 주입층 또는 정공 수송층을 제2 성막실에서 동일한 성막을 행하여 적층하여도 좋다. 또한, 발광층을 형성한 후, 전자 수송층 또는 전자 주입층을 제2 성막실에서 동일한 성막을 행하여 적층하여도 좋다. 또한, 발광층을 형성한 후, 제2 성막실에서 동일한 성막을 행하여 음극(제2 전극)을 적층한다. 이상의 공정으로, 박막트랜지스터와, 양극(제1 전극)과, 발광층과, 음극(제2 전극)을 적어도 가지는 발광소자를 제2 기판 위에 형성할 수 있다.
효율 좋게 발광장치를 제조하기 위해, 다수의 상이한 재료층이 형성된 증착원 기판을 스톡 홀더(424)에 저장하고, 제2 기판을 제2 기판 지지대(435)에 셋트한 상태에서, 증착원 기판을 순차로 교환하여 적층을 행하여도 좋다. 예를 들어, 정공 주입층이 되는 재료층을 형성한 제1 증착원 기판, 정공 수송층이 되는 재료층을 형성한 제2 증착원 기판, 발광층이 되는 재료층을 형성한 제3 증착원 기판, 전자 수송층이 되는 재료층을 형성한 제4 증착원 기판, 전자 주입층이 되는 재료층을 형성한 제5 증착원 기판, 음극이 되는 알루미늄을 주성분으로 하는 층을 형성한 제6 증착원 기판을 준비하고, 제2 성막실(412) 내에 설치하는 증착원 기판을 순차로 교환하여 적층을 행하여도 좋다. 이와 같이, 상이한 재료층을 동일 성막실 내에서 적층시켜도, 기판 간격(d)이 좁기 때문에, 증착의 확장이 억제되어, 서로의 재료가 혼입되는 것을 방지할 수 있다.
또한, 풀 컬러의 발광장치를 제조하기 위해, 적색 발광층을 형성한 제1 증착원 기판, 청색 발광층을 형성한 제2 증착원 기판, 녹색 발광층을 형성한 제3 증착원 기판을 준비하고, 제2 성막실(412) 내에 설치하는 증착원 기판을 순차로 교환하여 적층을 행하여도 좋다. 그러나, 마스크를 교환할 필요가 있다. 이와 같이, 상이한 발광층을 동일 성막실 내에서 적층시켜도, 기판 간격(d)이 좁기 때문에, 증착의 확장이 억제되어, 서로의 재료가 혼입되는 것을 방지할 수 있어, 각각의 발광소자의 색 순도를 얻을 수 있다.
제2 기판(439)에의 성막이 종료한 후, 제6 게이트 밸브(414)를 열고 언로드실(415)로 제2 기판(439)을 반송한다. 언로드실(415)도 진공 배기 처리실과 연결되어 있고, 제2 기판(439)의 반송 시에는 언로드실(415) 내를 감압으로 해 둔다. 제2 기판(439)은 반송 로봇(428)을 사용하여 카세트(430)에 수납한다. 또한, 성막된 면이 하면이 되도록 카세트(430)에 셋트하여, 먼지 등의 불순물의 부착을 방지한다. 또한, 제2 기판(439)과 동일한 사이즈와 두께라면, 증착원 기판(420)도 반송 로봇(428)을 사용하여 카세트(430)에 수납할 수 있다. 또한, 언로드실(415)에 마스크 스톡 홀더(429)를 설치하여도 좋다. 발광층을 나누어 도포하거나 하는 경우, 발광색마다 마스크를 준비하는 것이 바람직하고, 필요한 다수의 마스크를 마스크 스톡 홀더(429)에 저장해 둘 수 있다.
또한, 언로드실(415)에 발광소자를 봉지(封止)하기 위한 봉지실을 연결하여도 좋다. 봉지실에서는, 봉지 캔이나 봉지 기판을 반입하는 로드실을 연결하고, 봉지실 내에서 제2 기판과 봉지 기판을 접합한다. 그 때, 제2 기판을 반전시키는 편이 바람직한 경우에는, 반송 로봇(428)에 기판 반전 기구를 구비하여 두는 것이 바람직하다.
또한, 상기 진공 배기 처리실로서는, 자기 부상형 터보 분자 펌프, 크라이오펌프, 또는 드라이 펌프가 구비되어 있다. 이것에 의해, 공급실과 연결된 반송실의 도달 진공도를 10-5∼10-6 Pa로 할 수 있고, 또한 펌프측 및 배기계로부터의 불순물의 역확산을 제어할 수 있다. 장치 내부에 불순물이 도입되는 것을 방지하기 위 해, 도입하는 가스로서는, 질소나 희가스 등의 불활성 가스를 사용한다. 장치 내부에 도입되는 이들 가스는, 장치 내로 도입되기 전에 가스 정제기에 의해 고순도화된 것을 사용한다. 따라서, 가스가 고순도화된 후에 증착장치에 도입되도록 가스 정제기를 구비하여 둘 필요가 있다. 그리하여, 가스 중에 함유되는 산소나 물, 그 밖의 불순물을 미리 제거할 수 있기 때문에, 장치 내부에 이들 불순물이 도입되는 것을 방지할 수 있다.
또한, 증착원 기판이나 피성막 기판의 반송 수단으로서 반송 로봇을 예로서 들었지만, 반송 수단은 특별히 한정되지 않고, 롤러 등을 사용하여도 좋다. 또한, 반송 로봇을 설치하는 위치는 도 7 및 도 8의 배치에 특별히 한정되지 않고, 소망의 위치에 적절히 설치하면 된다.
본 실시예에서는, 스핀 코팅법을 사용한 성막장치를 예로서 설명했지만, 스핀 코팅법을 사용한 성막장치 대신에, 잉크젯법을 사용한 액적 토출장치를 성막실에 구비하여도 좋다.
액적 토출장치에 대하여 도 9를 사용하여 간단히 설명한다. 다수의 노즐이 1축 방향으로 배열된 헤드를 구비하는 액적 토출 수단(525), 그 액적 토출 수단(525)을 제어하는 제어부(503), 기판(524)을 고정시키고 XYθ 방향으로 이동하는 스테이지(522) 등을 포함한다. 이 스테이지(522)는 기판(524)을 진공 척(chuck) 등의 수법으로 고정시키는 기능도 가진다. 그리고, 액적 토출 수단(525)이 가지는 각 노즐의 토출구로부터 기판(524)의 방향으로 조성물이 토출되어, 패턴이 형성된다.
스테이지(522)와 액적 토출 수단(525)은 제어부(503)에 의해 제어된다. 제어부(503)는 스테이지 위치 제어부(501)를 가지고 있다. 또한, CCD 카메라 등의 촬상 수단(520)도 제어부(503)에 의해 제어된다. 촬상 수단(520)은 마커(marker)의 위치를 검출하고, 그 검출된 정보를 제어부(503)에 공급한다. 또한, 검출된 정보를 모니터(502)에 표시할 수도 있다. 제어부(503)는 얼라인먼트(alignment) 위치 제어부(500)를 가지고 있다. 또한, 액적 토출 수단(525)에는 잉크병(523)으로부터 조성물이 공급된다.
또한, 패턴의 제조 시에, 액적 토출 수단(525)을 이동시켜도 좋고, 또는 액적 토출 수단(525)을 고정시키고 스테이지(522)를 이동시켜도 좋다. 그러나, 액적 토출 수단(525)을 이동시키는 경우에는, 조성물의 가속도나, 액적 토출 수단(525)에 구비된 노즐과 피처리물의 거리, 그의 환경을 고려하여 행할 필요가 있다.
그 밖에, 도시하지 않지만, 부수하는 구성요소로서, 토출된 조성물의 착탄 정밀도를 향상시키기 위해, 헤드(521)가 상하로 움직이는 이동 기구와 그의 제어 수단 등을 설치하여도 좋다. 그렇게 하면, 토출된 조성물의 특성에 따라, 헤드와 기판(524)의 거리를 바꿀 수 있다. 또한, 가스 공급 수단과 샤워 헤드를 설치하여도 좋고, 그렇게 하면, 조성물의 용매와 동일한 기체의 분위기로 치환할 수 있기 때문에, 건조를 어느 정도 방지할 수 있다. 또한, 청정한 공기를 공급하여, 작업 영역의 먼지를 저감시키는 클린 유닛 등을 설치하여도 좋다. 또한, 도시하지 않지만, 기판을 가열하는 수단 뿐만 아니라, 온도, 압력 등 여러 가지 물성값을 측정하는 수단을 필요에 따라 설치하여도 좋고, 이들 수단도 케이싱의 외부에 설치한 제 어 수단에 의해 일괄적으로 제어할 수 있다. 또한, 제어 수단을 LAN 케이블, 무선 LAN, 광섬유 등으로 생산 관리 시스템 등에 접속하면, 공정을 외부로부터 일률적으로 관리할 수 있게 되어, 생산성을 향상시키는 것으로 이어진다. 또한, 착탄된 조성물의 건조를 앞당기고, 또한, 조성물의 용매 성분을 제거하기 위해, 진공 배기를 행하여 감압 하에서 동작시켜도 좋다.
본 실시예의 제조장치에서, 피성막 기판과 증착원 기판과의 간격 거리는 0 mm 이상 100 mm 이하로 하는 것이 바람직하고, 더 바람직하게는 0 mm 이상 10 mm 이하의 범위로 좁힘으로써, 진공 체임버 내로의 재료의 비산을 억제할 수 있다. 따라서, 성막실 내의 클리닝 등의 메인터넌스 간격을 길게 할 수 있다. 또한, 본 실시예의 제조장치에서, 제1 성막실(402)을 페이스 업 방식의 성막장치로 하고, 제2 성막실(412)을 페이스 다운 방식의 성막실로 하고 있기 때문에, 기판 반송 도중에 증착원 기판이나 피성막 기판을 반전시키지 않고 스무스한 성막 처리를 행할 수 있는 구조로 되어 있다.
멀티체임버 방식의 제조장치에서, 적어도 제2 성막실(412)을 하나 가지고 있으면, 본 발명의 효과가 충분히 얻어진다. 따라서, 공지의 성막방법, 예를 들어, 증착법을 사용하는 성막실을 제2 성막실(412)에 연결하여 설치하여도 좋다.
또한, 본 실시예에서 나타내는 제조장치는 실시형태 1에서 설명한 성막방법을 자유롭게 적용하여 실시할 수 있다.
예를 들어, 제2 성막실(412)을 페이스 업 방식의 성막장치로 하는 경우에는, 제1 성막실(402)로부터 제2 성막실(412)로의 반송 도중에 증착원 기판의 표리를 반 전시키는 기구를 설치한다. 또한, 제1 성막실(402)로서 증착법을 이용한 페이스 다운 방식의 성막장치를 사용하면, 제2 성막실(412)을 페이스 업 방식의 성막장치로 한 경우에, 스무스한 성막 처리를 행할 수 있는 구조로 할 수 있다.
또한, 제2 성막실(412)을 기판 세로 배치 방식의 성막장치로 하는 경우에는, 제1 성막실(402)로부터 제2 성막실(412)로의 반송 도중에 증착원 기판면을 수평면에 대해 수직으로 하는 기구를 설치한다. 또한, 피성막 기판도 제2 로드실(411)로부터 제2 성막실(412)로의 반송 도중에 피성막면을 수평면에 대해 수직으로 하는 기구를 설치한다.
본 실시예는 실시형태 1 내지 3에 기재한 내용과 적절히 자유롭게 조합하여 실시할 수 있다.
[실시예 2]
본 실시예에서는, 본 발명을 적용한 패시브 매트릭스형 발광장치의 제조방법의 일례에 대하여 도면을 참조하여 설명한다.
패시브 매트릭스형(단순 매트릭스형) 발광장치는, 스트라이프 형상(띠 형상)으로 병렬된 다수의 양극과, 스트라이프 형상으로 병렬된 다수의 음극이 서로 직교하도록 제공되어 있고, 그 교차부에 발광층 또는 형광층이 끼어진 구조로 되어 있다. 따라서, 선택된 (전압이 인가된) 양극과 선택된 음극과의 교차점에 있는 화소가 점등하게 된다.
도 10(A)는 봉지(封止) 전의 화소부의 상면도를 나타내고, 도 10(A) 중의 점선 A-A'에서의 단면도가 도 10(B)이고, 점선 B-B'에서의 단면도가 도 10(C)이다.
먼저, 제1 기판(601) 위에 하지막으로서 절연막(604)을 형성한다. 또한, 하지막이 특별히 필요하지 않는 경우에는 형성하지 않아도 좋다. 절연막(604) 위에는, 스트라이프 형상으로 다수의 제1 전극(613)이 등간격으로 배치되어 있다. 또한, 제1 전극(613) 위에는, 각 화소에 대응하여 개구부를 가지는 격벽(614)이 제공되고, 개구부를 가지는 격벽(614)은 절연 재료(감광성 또는 비감광성 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조시클로부텐), 또는 SOG막(예를 들어, 알킬기를 포함하는 SiOx막))으로 구성되어 있다. 또한, 각 화소에 대응하는 개구부가 발광 영역(621)이 된다.
개구부를 가지는 격벽(614) 위에, 제1 전극(613)과 교차하는 서로 평행한 다수의 역테이퍼 형상의 격벽(622)이 제공된다. 역테이퍼 형상의 격벽(622)은, 노광되지 않은 부분을 패턴으로 하는 포지티브형 감광성 수지를 사용한 포토리소그래피법을 이용하고, 또한, 패턴의 하부가 더 많이 에칭되도록 노광량 또는 현상 시간을 조절함으로써 형성된다.
또한, 평행한 다수의 역테이퍼 형상의 격벽(622)을 형성한 직후의 사시도를 도 11에 나타낸다. 또한, 도 10과 동일한 부분에는 동일한 부호를 사용하고 있다.
역테이퍼 형상의 격벽(622)의 높이는, 발광층을 포함하는 적층막 및 도전막의 막 두께보다 크게 설정한다. 도 11에 나타내는 구성을 가지는 제1 기판(601)에 대해 발광층을 포함하는 적층막과 도전막을 적층하여 형성하면, 도 10에 나타내는 바와 같이 전기적으로 독립된 다수의 영역으로 분리된, 발광층을 포함하는 적층막(615R), 적층막(615G), 적층막(615B)과, 제2 전극(616)이 형성된다. 제2 전 극(616)은, 제1 전극(613)과 교차하는 방향으로 연장하는 서로 평행한 스트라이프 형상의 전극이다. 또한, 역테이퍼 형상의 격벽(622) 위에도 발광층을 포함하는 적층막 및 도전막이 형성되지만, 발광층을 포함하는 적층막(615R, 615G, 615B) 및 제2 전극(616)과는 분단되어 있다.
여기서는, 발광층을 포함하는 적층막(615R, 615G, 615B)을 선택적으로 형성하여, 3 종류(R, G, B)의 발광이 얻어지는 풀 컬러 표시 가능한 발광장치를 형성하는 예를 나타내고 있다. 발광층을 포함하는 적층막(615R, 615G, 615B)은 각각 서로 평행한 스트라이프 패턴으로 형성되어 있다.
본 실시예에서는, 실시예 1에서 나타낸 멀티체임버 방식의 제조장치가 가지는 제2 성막실을 사용하여, 발광층을 포함하는 적층막을 순차로 형성한다. 적색의 발광이 얻어지는 발광층을 형성한 제1 증착원 기판, 녹색의 발광이 얻어지는 발광층을 형성한 제2 증착원 기판, 및 청색의 발광이 얻어지는 발광층을 형성한 제3 증착원 기판을 각각 준비하고, 실시예 1에서 나타낸 제조장치의 제2 성막실로 반입한다. 그리고, 제1 전극(613)이 제공된 기판도 제2 성막실에 반입한다. 그리고, 기판과 동일하거나 또는 기판보다 넓은 면적에서 가열하는 열원에 의해 제1 증착원 기판면을 가열하여 증착을 행한다. 이어서, 제2 증착원 기판, 제3 증착원 기판에 대하여 적절히 증착을 선택적으로 행한다. 실시예 1에서 나타낸 제2 성막실을 사용함으로써, 마스크를 돌아 들어가 증착되는 것을 방지할 수 있기 때문에, 역테이퍼 형상의 격벽(622)을 불필요하게 할 수 있다. 또한, 본 발명을 적용하여 제2 성막실에서 성막함으로써, 막 두께의 편차를 3% 미만으로 억제한, 소망의 막 두께의 발광층을 얻을 수 있고, 발광장치의 색 불균일을 저감시킬 수 있다.
또한, 전면에 동일한 발광색을 발광하는 발광층을 포함하는 적층막을 형성하여, 단색의 발광소자를 형성하여도 좋고, 모노크롬 표시 가능한 발광장치, 또는 에어리어 컬러 표시 가능한 발광장치로 하여도 좋다. 또한, 백색 발광이 얻어지는 발광장치에 컬러 필터를 탑재함으로써 풀 컬러 표시 가능한 발광장치로 하여도 좋다.
또한, 필요하면, 봉지 캔이나 봉지를 위한 유리 기판 등의 봉지재를 사용하여 봉지하여도 좋다. 여기서는, 봉지 기판으로서 유리 기판을 사용하고, 시일(seal)재 등의 접착제를 사용하여 피성막 기판과 봉지 기판을 접합하여, 시일재 등의 접착제로 둘러싸인 공간을 밀폐시키고 있다. 밀폐된 공간에는 충전재나, 건조시킨 불활성 가스를 충전한다. 또한, 발광장치의 신뢰성을 향상시키기 위해, 피성막 기판과 봉지 기판 사이에 건조제 등을 봉입하여도 좋다. 건조제에 의해 미량의 수분이 제거되어 충분히 건조되기 때문에, 수분에 약한 발광장치의 신뢰성을 향상시킬 수 있다. 여기서, 건조제로서는, 알칼리토류 금속의 산화물(산화칼슘이나 산화바륨 등)로 대표되는, 화학 흡착에 의해 수분을 흡수하는 물질을 사용하면 좋다. 또한, 제올라이트나나 실리카 겔 등의 물리 흡착에 의해 수분을 흡착시키는 물질을 건조제로서 사용하여도 좋다.
그러나, 발광소자를 덮어 접하는 봉지재가 제공되어, 충분히 외기와 차단되어 있는 경우에는, 건조제는 특별히 마련하지 않아도 좋다.
다음에, FPC 등을 실장한 발광 모듈의 상면도를 도 12에 나타낸다.
또한, 본 명세서 중에서의 발광장치란, 화상 표시 디바이스, 발광 디바이스 또는 광원(조명장치를 포함한다)을 가리킨다. 또한, 발광장치에 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 발광소자에 COG(Chip On Glass) 방식으로 IC(Integrated Circuit)가 직접 실장된 모듈도 모두 발광장치에 포함되는 것으로 한다.
도 12에 나타내는 바와 같이 화상 표시를 구성하는 화소부에서는 주사선 군과 데이터선 군이 서로 직교하도록 교차하여 있다.
도 10에서의 제1 전극(613)이 도 12에서의 주사선(703)에 상당하고, 제2 전극(616)이 데이터선(702)에 상당하고, 역테이퍼 형상의 격벽(622)이 격벽(704)에 상당한다. 데이터선(702)과 주사선(703) 사이에는 발광층이 끼어져 있고, 영역(705)으로 나타내어지는 교차부가 화소 1개분이 된다.
또한, 주사선(703)은 배선 끝에서 접속 배선(708)에 전기적으로 접속되고, 접속 배선(708)이 입력 단자(707)를 통하여 FPC(709b)에 접속된다. 또한, 데이터선은 입력 단자(706)를 통하여 FPC(709a)에 접속된다.
또한, 필요하면, 광 사출면에 편광판, 원 편광판(타원 편광판을 포함한다), 위상차판(λ/4판, λ/2판), 또는 컬러 필터 등의 광학 필름을 적절히 제공하여도 좋다. 편광판 또는 원 편광판에는 반사 방지막을 제공하여도 좋다. 예를 들어, 표면의 요철에 의해 반사광을 확산시켜, 반사를 저감시킬 수 있는 안티글래어(anti-glare) 처리를 행할 수도 있다.
이상 설명한 바와 같이 패시브 매트릭스형 발광장치를 제조할 수 있다.
또한, 도 12에서는, 구동회로를 기판 위에 제공하지 않는 예를 나타냈지만, 구동회로를 가지는 IC 칩를 실장하여도 좋다.
IC 칩을 실장하는 경우에는, 화소부의 주변(외측) 영역에, 화소부로 각 신호를 전송하는 구동회로가 형성된 데이터선측 IC 및 주사선측 IC를 COG 방식에 의해 각각 실장한다. COG 방식 이외의 실장 기술로서 TCP나 와이어 본딩 방식을 사용하여 실장하여도 좋다. TCP는 TAB 테이프에 IC를 실장한 것으로서, TAB 테이프를 소자 형성 기판 위의 배선에 접속하여 IC를 실장한다. 데이터선측 IC 및 주사선측 IC는, 실리콘 기판 위에 형성한 트랜지스터를 사용하여도 좋고, 유리 기판, 석영 기판 또는 플라스틱 기판 위에 형성된 TFT를 사용하여도 좋다. 또한, 한쪽 측부에 다수 개로 분할한 IC를 설치하여도 좋다.
본 실시예는 실시형태 1 내지 3, 및 다른 실시예에서 기재한 내용과 적절히 자유롭게 조합하여 실시할 수 있다.
[실시예 3]
본 실시예에서는, 본 발명을 적용한 액티브 매트릭스형 발광장치의 제조방법의 일례에 대하여 도면을 참조하여 설명한다.
도 13(A)는 발광장치의 상면도를 나타낸다. 도 13(B)는 도 13(A)의 1점 쇄선 A-A'에서의 단면도이다. 발광장치의 소자 기판(810)은 소스측 구동회로부(801), 화소부(802), 게이트측 구동회로부(803), 봉지 기판(804), 시일재(805), FPC(809)를 가진다. 시일재(805)로 둘러싸인 내측에는 공간(807)을 가진다. 또 한, 소자 기판(810)은 피성막 기판에 상당한다.
또한, 배선(808)은 소스측 구동회로부(801) 및 게이트측 구동회로부(803)에 입력되는 신호를 전송하고, 외부 입력 단자가 되는 FPC(809)로부터 비디오 신호, 클록 신호, 스타트 신호 및 리셋 신호 등을 받는다. 또한, 여기서는 FPC 밖에 도시되어 있지 않지만, 이 FPC에는 PWB(프린트 배선 기판)가 부착되어 있어도 좋다. 본 명세서에서의 발광장치에는, 발광장치 본체뿐만 아니라, 그것에 FPC 또는 PWB가 부착된 상태도 포함하는 것으로 한다.
다음에, 발광장치의 단면 구조에 대하여 도 13(B)를 참조하여 설명한다. 소자 기판(810) 위에는 구동회로부 및 화소부가 제공되어 있다. 여기서는, 구동회로부인 소스측 구동회로부(801)와, 화소부(802)가 나타내어져 있다.
또한, 소스측 구동회로부(801)는 n채널형 TFT(823)와 p채널형 TFT(824)를 조합한 CM0S 회로에 의해 구성된다. CM0S 회로는 공지의 것을 사용하면 된다. 또한, 구동회로를 구성하는 회로는 PMOS 회로 또는 NMOS 회로에 의해 구성하여도 좋다. 또한, 본 실시예에서는, 기판 위에 구동회로를 형성한 드라이버 일체형을 나타내지만, 이것에 한정되지 않고, 기판의 외부에 구동회로를 제공하여도 좋다.
또한, 화소부(802)는 스위칭용 TFT(811)와, 전류 제어용 TFT(812)와, 그 전류 제어용 TFT의 드레인에 전기적으로 접속된 전극(813)을 가지는 다수의 화소에 의해 구성된다. 또한, 전극(813)의 단부를 덮도록 절연층(814)이 형성되어 있다. 여기서는, 절연층(814)은 포지티브형 감광성 아크릴 수지막을 사용하여 형성돤다.
또한, 막의 피복성을 양호하게 하기 위해, 절연층(814)의 상단부 또는 하단 부에 곡률을 가지는 곡면이 형성되도록 한다. 예를 들어, 절연층(814)의 재료로서 포지티브형 감광성 아크릴을 사용한 경우에는, 절연층(814)의 상단부에 곡률 반경이 0.2 ㎛ 이상 3 ㎛ 이하가 되는 곡면을 형성하는 것이 바람직하다. 또한, 절연층(814)으로서, 감광성의 광에 의해 에천트에 불용해성이 되는 네거티브형과, 광에 의해 에천트에 용해성이 되는 포지티브형 중 어느 것이나 사용할 수 있고, 유기 화합물에 한정되지 않고, 무기 화합물, 예를 들어, 산화규소, 산질화규소 등을 사용할 수 있다.
전극(813) 위에는, 발광소자(815) 및 전극(816)이 각각 형성되어 있다. 여기서, 전극(813)에 사용하는 재료로서는, 일 함수가 큰 재료가 바람직하다. 예를 들어, ITO(인듐 주석 산화물(Indium Tin Oxide))막, ITSO(Indium Tin Silicon Oxide)막, IZO(인듐 아연 산화물(Indium Zinc Oxide))막, 질화티탄막, 크롬막, 텅스텐막, 아연막, 또는 백금(Pt)막 등의 단층막, 또는 질화티탄막과 알루미늄을 주성분으로 하는 막의 적층막, 또는 질화티탄막과 알루미늄을 주성분으로 하는 막과 질화티탄막의 적층막 등을 사용할 수 있다. 또한, 전극(813)을 ITO막으로 하고, 전극(813)과 접속되는 전류 제어용 TFT(812)의 배선을, 질화티탄막과 알루미늄을 주성분으로 하는 막의 적층막, 또는 질화티탄막과 알루미늄을 주성분으로 하는 막과 질화티탄막의 적층막으로 하면, 배선으로서의 저항도 낮고, 또한 ITO막과 오믹 콘택트(ohmic contact)가 취해지고, 또한, 전극(813)을 양극으로서 기능하게 할 수 있다. 또한, 전극(813)은, 발광소자(815)에서의 제1 양극과 동일한 물질로 형성되어 있어도 좋다. 또는, 전극(813)은 발광소자(815)의 제1 양극과 접하여 적층되어 있어도 좋다.
또한, 발광소자(815)는 전극(813)과, 유기 화합물을 함유하는 층(800)과, 전극(816)을 적층한 구성이고, 구체적으로는, 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 또는 전자 주입층을 적절히 적층하여 형성된다. 본 실시예에서는, 실시예 1에서 나타내는 제조장치를 사용하여 이들 층을 형성한다. 본 발명을 사용함으로써, 막 두께의 편차가 3% 미만이 되기 때문에, 균일성이 우수한 소망의 막 두께로 성막할 수 있고, 발광장치의 휘도 편차를 저감시킬 수 있다.
또한, 전극(816)에 사용하는 재료로서는, 일 함수가 작은 재료인 알루미늄, 은, 리튬, 칼슘, 또는 이들의 합금인 MgAg, MgIn, AlLi, CaF2, 또는 질화칼슘 등을 사용하면 좋지만, 이들에 한정되는 것은 아니다. 적절한 전자 주입 재료를 선택함으로써, 다양한 도전막을 적용할 수 있다. 또한, 발광소자(815)에서 발광한 광을 전극(816)에서 투과시키는 경우에는, 전극(816)으로서, 막 두께를 얇게 한 금속 박막과, 투명 도전막인 ITO(인듐 주석 산화물(Indium Tin Oxide))막, ITSO(Indium Tin Silicon Oxide)막, IZO(인듐 아연 산화물(Indium Zinc Oxide))막, 또는 산화아연막의 적층을 사용하면 좋다. 또한, 전극(816)은 발광소자(815)에서의 음극인 제2 전극과 동일한 물질로 형성되어 있어도 좋다. 또는, 전극(816)은 발광소자(815)의 제2 전극과 접하여 적층되어 있어도 좋다.
또한, 시일재(805)로 봉지 기판(804)을 소자 기판(810)에 접합함으로써, 소자 기판(810), 봉지 기판(804), 및 시일재(805)로 둘러싸인 공간(807)내에 발광소 자(815)가 구비된 구조가 된다. 또한, 공간(807)에는, 불활성 기체(질소나 아르곤등)가 충전되어 있어도 좋고, 시일재(805)가 충전되어 있어도 좋다.
시일재(805)에는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 이들 재료는 수분이나 산소를 가능한 한 투과하지 않는 재료인 것이 바람직하다. 또한, 봉지 기판(804)에는 유리 기판이나 석영 기판 외에, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐 플로라이드), 폴리에스터 또는 아크릴 등으로 이루어지는 플라스틱 기판을 사용할 수도 있다.
이상과 같이, 본 발명을 적용하여 액티브 매트릭스형 발광장치를 제조할 수 있다. 액티브 매트릭스형 발광장치는 TFT를 가지기 때문에, 소자 기판 1장당 제조 비용이 높지만, 본 발명을 적용함으로써 제조 비용을 삭감할 수 있다. 또한, 실시예 1에서 설명한 제조장치를 사용하고, 기판으로서 대면적 기판을 사용함으로써, 기판 1장당 성막 처리 시간을 대폭 단축하여, 발광장치 1개당 비용을 대폭 삭감할 수 있다. 따라서, 본 발명의 성막방법을 적용하고, 실시예 1에서 설명한 제조장치를 사용하여, 액티브 매트릭스형 발광장치를 제조하는 것은 매우 유효하다고 할 수 있다.
또한, 본 실시예에서 나타내는 발광장치는, 필요에 따라 컬러 필터 등의 색도 변환막을 탑재하고 있어도 좋다.
본 실시예는 실시형태 1 내지 3, 및 다른 실시예에서 기재한 내용과 적절히 자유롭게 조합하여 실시할 수 있다.
[실시예 4]
본 실시예에서는, 실시형태 1에서 설명한 방법에 의해 성막한 결과에 대하여 설명한다.
증착원 기판에는, 가로 세로 50 mm의 구리 기판을 사용하였다. 구리 기판 위에, 증착 재료를 포함하는 바인더 재료층을 스핀 코팅법에 의해 형성하였다. 스핀 코팅법의 용액으로서는, 클로로포름 10 g 중에 PVK를 0.3 g, Alq를 0.04 g 용해 시킨 것을 사용하였다. 구리 기판 위에 그 용액을 떨어뜨리고, 150 rpm으로 3초간, 1500 rpm으로 30초간의 처리를 행함으로써 성막을 행하였다. 이러한 처리를 행함으로써, 증착 재료를 포함하는 바인더 재료층을 약 2∼3 ㎛의 두께로 형성할 수 있었다.
증착 재료를 포함하는 바인더 재료층이 형성된 증착원 기판을, 도 2(A)에 나타내는 성막실에 셋트하고, 증착 재료를 포함하는 바인더 재료층의 표면으로부터 2 mm 위에 피성막 기판을 배치하였다. 여기서, 피성막 기판으로서는 유리 기판을 사용하였다.
상기와 같이 증착원 기판과 피성막 기판을 배치하고, 열원이 400℃가 될 때까지 가열하고, 400℃에서 30분간 유지하였다. 이상의 처리에 의해, 증착원 기판 위의 바인더 재료층 중의 Alq가 증발 또는 승화되어, 피성막 기판에 Alq를 가지는 막을 형성할 수 있었다. 피성막 기판에 형성된 Alq를 가지는 막은 가로 세로 약 60 mm이었다.
이와 같이 하여 피성막 기판 위에 형성한 Alq를 가지는 막의 막 두께에 대하여 측정하였다. 측정은 Alq를 가지는 막의 중심 및 2개의 대각점(합계 3개 지점) 에서 행하고, 중심에서 대각점까지의 거리는 30 mm로 하였다. 상기 측정을 행한 측정점에서의 막 두께는 105.4 ㎚, 101.8 ㎚, 104.0 ㎚가 되고, 막 두께 분포는 ±1.7%이었다. 이와 같이, 본 발명을 적용하여 성막한, Alq를 가지는 막에 대한 막 두께 분포는 3% 미만으로 억제되었다.
또한, 피성막 기판에 Alq를 가지는 막을 증착한 후의 PL(Photoluminescence) 발광을 확인한 결과, 피성막 기판의 PL 발광은 녹색이고, 증착원 기판의 PL 발광은 청색이었다. 이로써, 바인더 재료층에는 증착 재료인 Alq가 잔존하지 않고, 피성막 기판 위에 증착 재료층이 형성된 사실을 확인할 수 있었다.
[실시예 5]
본 실시예에서는, 실시형태 1에서 설명한 방법에 의해 성막한 결과로서, 실시예 4와는 다른 것에 대하여 설명한다.
증착원 기판에는, 사이즈가 가로 세로 50 mm인 구리 기판을 사용하였다. 구리 기판 위에, 증착 재료를 포함하는 바인더 재료층을 스핀 코팅법에 의해 형성하였다. 스핀 코팅법의 용액으로서는, 클로로포름 10 g 중에 PVK를 0.3 g, NPB를 0.04 g 용해시킨 것을 사용하였다. 구리 기판 위에 그 용액을 떨어뜨리고, 150 rpm으로 3초간, 1500 rpm으로 30초간의 처리를 행함으로써, 성막을 행하였다. 이러한 처리를 행함으로써, 증착 재료를 포함하는 바인더 재료층을 약 2∼3 ㎛의 두께로 형성할 수 있었다.
증착 재료를 포함하는 바인더 재료층이 형성된 증착원 기판을, 도 2(A)에 나타내는 성막실에 셋트하고, 증착 재료를 포함하는 바인더 재료층의 표면보다 2 mm 위에 피성막 기판을 배치하였다. 여기서, 피성막 기판으로서는 유리 기판을 사용하였다.
상기와 같이 증착원 기판과 피성막 기판을 배치하고, 열원이 400℃가 될 때까지 가열하고, 400℃에서 30분간 유지하였다. 이상의 처리에 의해, 증착원 기판 위의 바인더 재료층 중의 NPB가 증발 또는 승화되어, 피성막 기판에 NPB를 가지는 막을 형성할 수 있었다. 피성막 기판에 형성된 NPB를 가지는 막의 사이즈는 가로 세로 약 60 mm이었다.
이와 같이 하여 피성막 기판 위에 형성한 NPB를 가지는 막의 막 두께에 대하여 측정하였다. 측정은 NPB를 가지는 막의 중심 및 2개의 대각점에서 행하고, 중심에서 대각점까지의 거리는 30 mm로 하였다. 이와 같이 하여 측정된 NPB를 가지는 막에 대한 막 두께 분포는 3% 미만으로 억제되었다.
또한, 피성막 기판에 NPB를 가지는 막을 증착한 후의 PL(Photoluminescence) 발광을 확인한 결과, 피성막 기판의 PL 발광은 청색이었다. PVK는 NPB보다 분자량이 크기 때문에, 피성막 기판에 형성된 막은 NPB를 함유하는 막이라고 생각된다.
이와 같이 본 발명은 Alq를 가지는 막의 형성뿐만 아니라, NPB를 가지는 막의 형성에도 적용할 수 있다.
[실시예 6]
본 실시예에서는, 본 발명을 적용하여 제조된 발광소자를 가지는 발광장치를 사용하여 완성시킨 다양한 전기 기구에 대하여 도 14를 사용하여 설명한다.
본 발명을 적용하여 제조된 발광장치를 가지는 전기 기구로서, 텔레비전, 비 디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 오디오 콤포넌트 등), 노트형 퍼스널 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기, 전자 책 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는, 디지털 비디오 디스크(DVD) 등의 기록 매체를 재생하고, 그의 화상을 표시할 수 있는 표시장치를 구비한 장치), 조명 기구 등을 들 수 있다. 이들 전기 기구의 구체예를 도 14에 나타낸다.
도 14(A)는 표시장치로서, 케이싱(901), 지지대(902), 표시부(903), 스피커부(904), 비디오 입력 단자(905) 등을 포함한다. 본 발명을 사용하여 형성되는 발광장치를 그 표시부(903)에 사용함으로써 제작된다. 또한, 이 표시장치에는, 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 장치가 포함된다. 본 발명에 의해 제조 비용의 대폭적인 저감을 도모할 수 있어, 저렴한 표시장치를 제공할 수 있다. 또한, 본 발명을 사용함으로써, 막 두께의 편차를 3% 미만으로 할 수 있기 때문에, 소망의 막 두께의 발광소자를 얻을 수 있고, 표시부(903)의 표시 불균일을 저감시킬 수 있다.
도 14(B)는 노트형 퍼스널 컴퓨터로서, 본체(911), 케이싱(912), 표시부(913), 키보드(914), 외부 접속 포트(915), 포인팅 디바이스(916) 등을 포함한다. 본 발명을 사용하여 형성된 발광소자를 가지는 발광장치를 그 표시부(913)에 사용함으로써 제작된다. 본 발명에 의해 제조 비용의 대폭적인 저감을 도모할 수 있어, 저렴한 노트형 퍼스널 컴퓨터를 제공할 수 있다. 또한, 본 발명을 사용함으 로써, 막 두께의 편차를 3% 미만으로 할 수 있기 때문에, 소망의 막 두께의 발광소자를 얻을 수 있고, 표시부(913)의 표시 불균일을 저감시킬 수 있다.
도 14(C)는 비디오 카메라로서, 본체(921), 표시부(922), 케이싱(923), 외부 접속 포트(924), 리모콘 수신부(925), 수상부(926), 배터리(927), 음성 입력부(928), 조작 키(929), 접안부(920) 등을 포함한다. 본 발명을 사용하여 형성된 발광소자를 가지는 발광장치를 그 표시부(922)에 사용함으로써 제작된다. 본 발명의 제조장치에 의해 제조 비용의 대폭적인 저감을 도모할 수 있어, 저렴한 비디오 카메라를 제공할 수 있다. 또한, 본 발명을 사용함으로써, 막 두께의 편차를 3% 미만으로 할 수 있기 때문에, 소망의 막 두께의 발광소자를 얻을 수 있고, 표시부( 922)의 표시 불균일을 저감시킬 수 있다.
도 14(D)는 탁상 조명 기구로서, 조명부(931), 갓(932), 가변 아암(arm)(933), 지주(934), 받침대(935), 전원(936)을 포함한다. 본 발명을 사용하여 형성되는 발광장치를 조명부(931)에 사용함으로써 제작된다. 또한, 조명 기구에는 천장 고정형 조명 기구 또는 벽걸이형 조명 기구 등도 포함된다. 본 발명에 의해 제조 비용의 대폭적인 저감을 도모할 수 있어, 저렴한 탁상 조명 기구를 제공할 수 있다. 또한, 본 발명을 사용함으로써, 막 두께의 편차를 3% 미만으로 할 수 있기 때문에, 소망의 막 두께의 발광소자를 얻을 수 있고, 조명부(931)의 조도(照度) 불균일을 저감시킬 수 있다.
도 14(E)는 휴대 전화기로서, 본체(941), 케이싱(942), 표시부(943), 음성 입력부(944), 음성 출력부(945), 조작 키(946), 외부 접속 포트(947), 안테나(948) 등을 포함한다. 본 발명을 사용하여 형성된 발광소자를 가지는 발광장치를 그 표시부(943)에 사용함으로써 제작된다. 본 발명에 의해 제조 비용의 대폭적인 저감을 도모할 수 있어, 저렴한 휴대 전화기를 제공할 수 있다. 또한, 본 발명을 사용함으로써, 막 두께의 편차를 3% 미만으로 할 수 있기 때문에, 소망의 막 두께의 발광소자를 얻을 수 있고, 표시부(943)의 표시 불균일을 저감시킬 수 있다.
이상과 같이, 본 발명을 사용하여 형성된 발광소자를 사용한 전기 기구(전자기기 또는 조명 기구 등)를 얻을 수 있다. 본 발명을 사용하여 형성된 발광소자를 가지는 발광장치의 적용 범위는 매우 넓고, 이 발광장치를 여기에 나타낸 것 이외의 모든 분야의 전기 기구에 적용할 수 있다.
본 실시예는 실시형태 1 내지 3 및 다른 실시예에서 기재한 내용과 적절히 자유롭게 조합하여 실시할 수 있다.
도 1은 본 발명의 성막방법을 설명하는 도면.
도 2는 본 발명의 성막방법에 사용하는 성막장치를 설명하는 도면.
도 3은 본 발명의 성막방법에 사용하는 성막장치를 설명하는 도면.
도 4는 본 발명의 성막방법에 사용하는 성막장치를 설명하는 도면.
도 5는 본 발명의 성막방법을 설명하는 도면.
도 6은 본 발명의 성막방법을 설명하는 도면.
도 7은 실시예 1의 제조장치를 설명하는 상면도.
도 8은 실시예 1의 제조장치를 설명하는 단면도.
도 9는 실시예 1의 제조장치를 설명하는 단면도.
도 10은 본 발명을 적용한 패시브 매트릭스형 발광장치의 상면도 및 단면도.
도 11은 본 발명을 적용한 패시브 매트릭스형 발광장치의 사시도.
도 12는 본 발명을 적용한 패시브 매트릭스형 발광장치의 상면도.
도 13은 본 발명을 적용한 액티브 매트릭스형 발광장치의 상면도 및 단면도.
도 14는 본 발명을 적용하여 제조한 발광장치를 탑재한 전기 기구의 예를 나타내는 도면.

Claims (16)

  1. 증착 재료와 그 증착 재료보다 분자량이 큰 재료와의 혼합물을 제조하는 단계;
    상기 혼합물과 기판의 한쪽 주 표면이 대향하도록 기판을 배치하는 단계; 및
    상기 혼합물에 대해 가열 처리를 행함으로써, 상기 기판의 상기 한쪽 주 표면 위에 상기 증착 재료를 포함하는 층을 형성하는 단계를 포함하는 성막방법.
  2. 제 1 항에 있어서, 상기 가열 처리는, 상기 증착 재료의 증발 온도 또는 승화 온도를 초과하지만, 상기 증착 재료의 증발 온도 또는 승화 온도보다 50℃를 넘지 않는 온도로 행해지는 성막방법.
  3. 제 1 항에 있어서, 상기 가열 처리는, 열원을 상기 혼합물에 접근시키는 방법, 또는 램프에 의해 상기 혼합물에 광을 조사하는 방법에 의해 행해지는 성막방법.
  4. 제 1 항에 있어서, 상기 증착 재료는, 구리 프탈로시아닌, 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐, N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민, 4,4'-비스(N-{4-[N'-(3-메틸페닐)-N'-페닐아미노]페닐}-N-페닐아미노)비페닐, 트리스(8-퀴놀리놀라토)알루미늄, 트리스(4-메틸-8-퀴놀리놀라토)알루 미늄, 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀레이트)알루미늄, 4,4'-디(N-카르바졸릴)비페닐, 2-tert-부틸-9,10-디(2-나프틸)안트라센, 4,4'-비스(2,2-디페닐비닐)비페닐, 바소페난트롤린, 바소큐프로인, 3-(2-벤조티아졸)-7-(디에틸아미노)쿠마린, 3-(2-벤조티아졸릴)-7-(디에틸아미노)쿠마린으로부터 선택된 어느 하나 또는 다수인 성막방법.
  5. 제 1 항에 있어서, 상기 증착 재료보다 분자량이 큰 재료는, 아크릴, 폴리이미드, 폴리(N-비닐카르바졸) 및 폴리(p-페닐렌비닐렌)으로부터 선택된 어느 하나 또는 다수를 포함하는 성막방법.
  6. 제1 기판의 한쪽 주 표면 위에, 증착 재료와 바인더 재료와의 혼합층을 형성하는 단계;
    상기 혼합층과 제2 기판의 한쪽 주 표면이 대향하도록 제2 기판을 배치하는 단계; 및
    상기 제1 기판의 상기 한쪽 주 표면의 뒷면에 대해 가열 처리를 행함으로써, 상기 제2 기판의 상기 한쪽 주 표면 위에 상기 증착 재료를 포함하는 층을 형성하는 단계를 포함하는 성막방법.
  7. 제1 기판의 한쪽 주 표면 위에, 증착 재료와 바인더 재료와의 혼합층을 선택적으로 형성하는 단계;
    상기 혼합층과 제2 기판의 한쪽 주 표면이 대향하도록 제2 기판을 배치하는 단계; 및
    상기 제1 기판의 상기 한쪽 주 표면의 뒷면에 대해 가열 처리를 행함으로써, 상기 제2 기판의 상기 한쪽 주 표면 위에 상기 증착 재료를 포함하는 층을 형성하는 단계를 포함하는 성막방법.
  8. 제1 기판의 한쪽 주 표면 위에 열전도층을 선택적으로 형성하는 단계;
    상기 열전도층 위에 증착 재료와 바인더 재료와의 혼합층을 형성하는 단계;
    상기 혼합층과 제2 기판의 한쪽 주 표면이 대향하도록 제2 기판을 배치하는 단계;
    상기 제1 기판의 상기 한쪽 주 표면의 뒷면에 대해 가열 처리를 행함으로써, 상기 제2 기판의 상기 한쪽 주 표면 위에 상기 증착 재료를 포함하는 층을 선택적으로 형성하는 단계를 포함하는 성막방법.
  9. 제1 기판의 한쪽 주 표면 위에 증착 재료와 바인더 재료와의 혼합층을 형성하는 단계;
    상기 혼합층과 제2 기판의 한쪽 주 표면이 대향하도록 제2 기판을 배치하고, 또한 상기 제1 기판과 상기 제2 기판 사이에, 개구부를 구비한 마스크를 배치하는 단계;
    상기 제1 기판의 상기 한쪽 주 표면의 뒷면에 대해 가열 처리를 행함으로써, 상기 제2 기판의 상기 한쪽 주 표면 위에 상기 증착 재료를 포함하는 층을 선택적으로 형성하는 단계를 포함하는 성막방법.
  10. 제 6 항에 있어서, 상기 바인더 재료는 상기 증착 재료보다 분자량이 큰 물질로 이루어진 성막방법.
  11. 제 6 항에 있어서, 상기 혼합층의 표면과 상기 제2 기판의 상기 한쪽 주 표면은 서로 평행하도록 배치되는 성막방법.
  12. 제 6 항에 있어서, 상기 가열 처리는, 상기 증착 재료의 증발 온도 또는 승화 온도를 초과하지만, 상기 증착 재료의 증발 온도 또는 승화 온도보다 50℃를 넘지 않는 온도로 행해지는 성막방법.
  13. 제 6 항에 있어서, 상기 가열 처리는, 열원을 상기 제1 기판에 접근시키는 방법, 또는 램프에 의해 상기 제1 기판에 광을 조사하는 방법에 의해 행해지는 성막방법.
  14. 제 6 항에 있어서, 상기 증착 재료는, 구리 프탈로시아닌, 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐, N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민, 4,4'-비스(N-{4-[N'-(3-메틸페닐)-N'-페닐아미노]페닐}-N-페닐아미 노)비페닐, 트리스(8-퀴놀리놀라토)알루미늄, 트리스(4-메틸-8-퀴놀리놀라토)알루미늄, 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀레이트)알루미늄, 4,4'-디(N-카르바졸릴)비페닐, 2-tert-부틸-9,10-디(2-나프틸)안트라센, 4,4'-비스(2,2-디페닐비닐)비페닐, 바소페난트롤린, 바소큐프로인, 3-(2-벤조티아졸)-7-(디에틸아미노)쿠마린, 3-(2-벤조티아졸릴)-7-(디에틸아미노)쿠마린으로부터 선택된 어느 하나 또는 다수인 성막방법.
  15. 제 6 항에 있어서, 상기 바인더 재료는, 아크릴, 폴리이미드, 폴리(N-비닐카르바졸) 및 폴리(p-페닐렌비닐렌)으로부터 선택된 어느 하나 또는 다수를 포함하는 성막방법.
  16. 제 6 항에 있어서, 상기 혼합층은, 증착법, 스퍼터링법, 스핀 코팅법, 인쇄법, 액적 토출법, 스프레이법, 적하법, 또는 디스펜서법에 의해 상기 제1 기판 위에 형성되는 성막방법.
KR1020080029454A 2007-04-27 2008-03-31 성막방법 및 발광장치 제조방법 KR101441667B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007119512 2007-04-27
JPJP-P-2007-00119512 2007-04-27

Publications (2)

Publication Number Publication Date
KR20080096381A true KR20080096381A (ko) 2008-10-30
KR101441667B1 KR101441667B1 (ko) 2014-09-17

Family

ID=39887306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029454A KR101441667B1 (ko) 2007-04-27 2008-03-31 성막방법 및 발광장치 제조방법

Country Status (3)

Country Link
US (2) US8119204B2 (ko)
JP (1) JP5165452B2 (ko)
KR (1) KR101441667B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815352B2 (en) 2010-03-18 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Film forming method and method for manufacturing film-formation substrate
US8900675B2 (en) 2010-03-18 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing deposition substrate
US8951816B2 (en) 2010-03-18 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Film forming method

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431432B2 (en) * 2007-04-27 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2009231277A (ja) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd 製造装置
JP5416987B2 (ja) 2008-02-29 2014-02-12 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
US8409672B2 (en) * 2008-04-24 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing evaporation donor substrate and method of manufacturing light-emitting device
JP5317906B2 (ja) * 2009-09-23 2013-10-16 株式会社半導体エネルギー研究所 成膜方法
JP5642011B2 (ja) * 2011-04-12 2014-12-17 ユー・ディー・シー アイルランド リミテッド 有機電界発光素子の作製方法
WO2013046592A1 (ja) * 2011-09-28 2013-04-04 凸版印刷株式会社 有機ｅｌ素子、有機ｅｌ素子の製造方法
JP5779804B2 (ja) * 2011-10-12 2015-09-16 日東電工株式会社 有機エレクトロルミネッセンス素子の製造方法
KR20130129728A (ko) * 2012-05-21 2013-11-29 롬엔드하스전자재료코리아유한회사 승화 정제 장치 및 방법
KR102051103B1 (ko) * 2012-11-07 2019-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9601653B2 (en) * 2014-06-13 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Na dosing control method
US10297754B2 (en) 2014-08-01 2019-05-21 International Business Machines Corporation Techniques for perovskite layer crystallization
TWI582251B (zh) 2014-10-31 2017-05-11 財團法人工業技術研究院 蒸鍍系統以及蒸鍍方法
KR101932943B1 (ko) * 2014-12-05 2018-12-27 어플라이드 머티어리얼스, 인코포레이티드 재료 증착 시스템 및 재료 증착 시스템에서 재료를 증착하기 위한 방법
CN106676476B (zh) * 2015-11-11 2019-10-25 清华大学 真空蒸镀方法
US20200181758A1 (en) * 2018-12-03 2020-06-11 Vanderbilt University Apparatus and methods of sublimation for repeatable uniform or patterned deposition of matrix crystals on solid substrates
EP4094307A4 (en) * 2020-01-22 2024-02-28 Applied Materials, Inc. ONLINE MONITORING OF OLED LAYER THICKNESS AND DOPANT CONCENTRATION
US11976369B2 (en) * 2021-07-06 2024-05-07 Destination 2D Inc. Low-temperature/BEOL-compatible highly scalable graphene synthesis tool

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6592933B2 (en) * 1997-10-15 2003-07-15 Toray Industries, Inc. Process for manufacturing organic electroluminescent device
JP3175733B2 (ja) * 1998-06-17 2001-06-11 日本電気株式会社 有機ｅｌ素子の製造方法
US6165543A (en) 1998-06-17 2000-12-26 Nec Corporation Method of making organic EL device and organic EL transfer base plate
TW529317B (en) * 2001-10-16 2003-04-21 Chi Mei Electronic Corp Method of evaporating film used in an organic electro-luminescent display
KR100478524B1 (ko) 2002-06-28 2005-03-28 삼성에스디아이 주식회사 고분자 및 저분자 발광 재료의 혼합물을 발광 재료로사용하는 유기 전계 발광 소자
JP2005026121A (ja) * 2003-07-03 2005-01-27 Fujitsu Ltd 有機ｅｌ素子及びその製造方法並びに有機ｅｌディスプレイ
JP4213616B2 (ja) * 2004-03-31 2009-01-21 大日本印刷株式会社 液晶パネル用ベースフィルム、液晶パネル用機能フィルム、機能フィルムの製造方法、および機能フィルムの製造装置
US7485337B2 (en) * 2004-05-27 2009-02-03 Eastman Kodak Company Depositing an organic layer for use in OLEDs
US20050281948A1 (en) * 2004-06-17 2005-12-22 Eastman Kodak Company Vaporizing temperature sensitive materials
JP2006012552A (ja) * 2004-06-24 2006-01-12 Dainippon Printing Co Ltd 有機光電変換素子の製造方法
TWI361018B (en) 2005-04-18 2012-03-21 Sony Corp Display device and a method of manufacturing the s
JP4793071B2 (ja) * 2005-04-18 2011-10-12 ソニー株式会社 表示装置および表示装置の製造方法
US20060273713A1 (en) * 2005-06-02 2006-12-07 Eastman Kodak Company Process for making an organic light-emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815352B2 (en) 2010-03-18 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Film forming method and method for manufacturing film-formation substrate
US8900675B2 (en) 2010-03-18 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing deposition substrate
US8951816B2 (en) 2010-03-18 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Film forming method

Also Published As

Publication number Publication date
KR101441667B1 (ko) 2014-09-17
US20120148730A1 (en) 2012-06-14
JP2008291352A (ja) 2008-12-04
US8734914B2 (en) 2014-05-27
US20080268137A1 (en) 2008-10-30
JP5165452B2 (ja) 2013-03-21
US8119204B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
KR101441667B1 (ko) 성막방법 및 발광장치 제조방법
JP5190253B2 (ja) 混合層の作製方法、発光装置の作製方法
TWI513075B (zh) 發光裝置的製造方法
KR101419865B1 (ko) 유기 화합물 함유층 형성 방법
KR101457653B1 (ko) 성막장치, 제조장치, 성막방법, 및 발광장치의 제조방법
KR101466232B1 (ko) 발광 장치의 제조 방법
JP5166942B2 (ja) 発光装置の作製方法
US20050034810A1 (en) Mask and container and manufacturing apparatus
JP2004146369A (ja) 製造装置および発光装置の作製方法
JP2004311077A (ja) 発光装置および電子機器、および製造装置
TW200932930A (en) Deposition method and method for manufacturing light emitting device
JP2004111386A (ja) 製造装置、発光装置、および有機化合物を含む層の作製方法
JP2010121215A (ja) 蒸着装置および蒸着方法
JP5568683B2 (ja) 蒸着用マスク、及び当該マスクを用いた蒸着方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5