KR20080096168A - 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법 - Google Patents

프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법 Download PDF

Info

Publication number
KR20080096168A
KR20080096168A KR1020070041281A KR20070041281A KR20080096168A KR 20080096168 A KR20080096168 A KR 20080096168A KR 1020070041281 A KR1020070041281 A KR 1020070041281A KR 20070041281 A KR20070041281 A KR 20070041281A KR 20080096168 A KR20080096168 A KR 20080096168A
Authority
KR
South Korea
Prior art keywords
processor
command
data
address
sram
Prior art date
Application number
KR1020070041281A
Other languages
English (en)
Other versions
KR100877972B1 (ko
Inventor
임영훈
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020070041281A priority Critical patent/KR100877972B1/ko
Publication of KR20080096168A publication Critical patent/KR20080096168A/ko
Application granted granted Critical
Publication of KR100877972B1 publication Critical patent/KR100877972B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

본 발명은 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리 및 데이터 직접 전달 방법에 관한 것이다. 본 발명은 공유 메모리 영역을 갖는 메모리 셀 어레이, 제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스, 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스 및 상기 제1 포트를 통해 제공된 제1 커맨드를 제2 커맨드로 변환하고, 상기 변환된 제2 커맨드에 기초하여 상기 제1 프로세서에서 상기 제2 프로세서에 직접 전달하기 위한 데이터를 기입 또는 독출하는 데이터 직접 전달부를 포함한다. 본 발명에 따르면 듀얼 포트 메모리에 연결된 프로세서가 권한 획득 없이 데이터를 전달할 수 있는 장점이 있다.
듀얼 포트, 메모리, SDRAM, SRAM, 커맨드, 직접 전달, 액세스, 권한, 획득

Description

프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리 및 데이터 직접 전달 방법{Dual Port Memory for directly transferring data between processors and Method thereof}
도 1은 종래기술에 따른 듀얼 포트 메모리 시스템의 블록도.
도 2는 일반적인 세마포 처리부의 블록도.
도 3은 본 발명의 바람직한 일 실시예에 따른 듀얼 포트 메모리 시스템의 블록도.
도 4는 본 발명에 따른 듀얼 포트 메모리의 상세 구성을 도시한 블록도.
도 5는 본 발명에 따른 듀얼 포트 SRAM을 이용한 데이터 직접 전달 과정을 도시한 도면.
도 6은 본 발명에 따른 듀얼 포트 SRAM의 상세 구성을 도시한 도면.
도 7은 본 발명에 따른 데이터 직접 전달 과정을 도시한 순서도.
본 발명은 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리에 관한 것으로서, 보다 상세하게는 메모리를 공유하여 사용하는 각 프로세서 사이에 권 한 획득 없이 데이터를 전달할 수 있도록 하는 듀얼 포트 메모리 및 이의 방법에 관한 것이다.
최근 들어 휴대폰 및 PDA(Personal Digital Assistant) 등과 같은 휴대용 단말기는 음성통화와 같은 이동통신 기능 이외에도 디지털 카메라, 화상전화, 멀티미디어 데이터의 재생 등과 같은 다양한 부가기능을 포함하고 있다.
휴대용 단말기는 상기와 같은 이동 통신 본래의 기능을 처리하는 모뎀 프로세서와 다양한 응용프로그램을 처리하기 위한 응용 프로세서가 구비된다.
또한, 일반적으로 두 개의 프로세서를 가지는 휴대용 단말기에서는 두 개의 프로세서간의 데이터 송수신을 고속으로 수행함으로써 시스템의 처리 성능을 향상시키고, 메모리의 실장 면적을 줄이기 위해 듀얼 포트 메모리(dual port memory, 특히 듀얼 포트 SDRAM)가 사용된다.
두 개의 프로세서가 듀얼 포트 메모리를 사용하게 되면 각각의 프로세서가 자신의 포트를 사용하여 공유 메모리 영역에 액세스한다. 이러한 경우 두 개의 프로세서가 각각 서로 다른 메모리에 연결되어 호스트 프로세서간 인터페이스(Host Porcessor Interface: HPI)를 통해 처리 데이터를 송수신 하는 경우보다 데이터의 전송 및 처리 속도가 더 빠르고 이로 인해 시스템의 전체적인 성능이 향상된다.
도 1은 종래기술에 따른 듀얼 포트 메모리 시스템의 블록도이다.
도 1을 참조하면, 각 프로세서(100,104)는 각 외부 버스 인터페이스(102,106)를 통해 듀얼 포트 메모리(듀얼 포트 SDRAM: Dual Port Synchronous Dynamic Random Access Memory, 108)에 연결된다.
듀얼 포트 SDRAM(108)은 두 개의 프로세서가 공동으로 액세스(access)하여 기입 또는 독출 작업을 수행하는 공유 메모리 영역을 포함한다.
각 프로세서(100,104)는 공유 메모리 영역에 액세스하고자 하는 경우, 듀얼 포트 SDRAM(108)로부터 권한을 획득한다.
듀얼 포트 SDRAM(108)는 공유 메모리 영역에 대한 각 프로세서의 상호 배타적(mutual exclusive) 액세스를 보장하고 각 프로세서간의 동기화된 작업을 보장하기 위해 세마포 처리부(semaphore, 110)를 이용한다.
도 2는 일반적인 세마포 처리부의 블록도이다.
도 2에 도시된 바와 같이, 일반적인 세마포 처리부(110)는 제1 세마포 요청 레지스터(200), 제2 세마포 요청 레지스터(202), 상태 제어부(204), 제1 세마포 레지스터(206) 및 제2 세마포 레지스터(208)로 구성된다.
제1 세마포 요청 레지스터(200)에는 제1 프로세서(100)의 액세스 권한 요청이 있는 경우에 권한 요청을 위한 데이터(DQ1, 예를 들어, 논리값 ‘0’)가 기입되며, 제2 세마포 요청 레지스터(202)에는 제2 프로세서(104)의 권한 요청에 따른 데이터(DQ2)가 기입된다.
상태 제어부(204)는 상기와 같이 각 프로세서(100,104)로부터 액세스 권한 요청이 있는 경우, 요청된 공유 메모리 영역의 상태를 판단하며, 판단된 상태에 따른 데이터를 각 프로세서에 상응하는 제1 세마포 레지스터(206) 또는 제2 세마포 레지스터(208)에 제공한다.
예를 들어, 제1 프로세서(100)의 권한 요청 시 공유 메모리 영역의 사용이 가능한 경우 상태 제어부(204)는 제1 세마포 레지스터(206)에 논리값 ‘0’이 기입되도록 하며, 사용이 불가능한 경우에는 논리값 ‘1’이 기입되도록 한다.
제1 프로세서(100)는 제1 세마포 레지스터(206)에서 기입된 데이터를 독출하여 권한이 획득되었는지를 확인한다. 제2 프로세서(104)는 제2 세마포 레지스터(208)로부터 독출된 데이터를 통해 권한 획득 여부를 확인하게 된다.
이처럼 세마포 처리부(110)는 소정의 공유 메모리 영역에 대한 액세스 가능 여부(권한 획득 여부)를 소정의 공유 메모리 영역의 현재의 상태에 따라 각 프로세서(100,104)에 제공한다.
즉 세마포 처리부(110)는 이진 논리값(예를 들면, ‘0’또는 ‘1’)을 각 프로세서(100,104)에 제공하여 소정의 공유 메모리 영역에 각각의 프로세서가 상호 배타적으로 액세스하도록 한다.
그러나 종래에는 제1 프로세서(100)와 제2 프로세서(104)가 듀얼 포트 메모리(108)를 통해 연결되기 때문에 모든 경우에 각 프로세서(100,104) 사이에 데이터를 전달하기 위해 액세스 권한을 획득해야 하는 문제점이 있었다.
본 발명에서는 상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 듀얼 포트 메모리 시스템에서 각 프로세서 사이에 세마포 처리부로부터 권한 획득없이 직접적으로 데이터를 전달할 수 있는 듀얼 포트 메모리 및 이를 수행하기 위한 방법을 제안하고자 한다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 바람직한 일 실시예에 따르면, 공유 메모리 영역을 갖는 메모리 셀 어레이; 제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스; 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스; 및 상기 제1 포트를 통해 제공된 제1 커맨드를 제2 커맨드로 변환하고, 상기 변환된 제2 커맨드에 기초하여 상기 제1 프로세서에서 상기 제2 프로세서에 직접 전달하기 위한 데이터를 기입 또는 독출하는 데이터 직접 전달부를 포함하는 듀얼 포트 메모리가 제공된다.
본 발명의 다른 측면에 따르면 제1 프로세서; 제2 프로세서; 및 공유 메모리 영역을 갖는 메모리 셀 어레이, 제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스, 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스 및 상기 제1 포트를 통해 제공된 제1 커맨드를 제2 커맨드로 변환하고, 상기 변환된 제2 커맨드에 기초하여 상기 제1 프로세서에서 상기 제2 프로세서에 직접 전달하기 위한 데이터를 기입 또는 독출하는 데이터 직접 전달부로 구성되는 듀얼 포트 메모리를 포함하는 듀얼 포트 메모리 시스템이 제공된다.
본 발명의 다른 측면에 따르면, 듀얼 포트 메모리에서 제1 프로세서 및 제2 프로세서간에 데이터를 직접 전달하는 방법에 있어서, (a) 상기 제1 프로세서로부터 데이터 직접 전달을 위한 제1 커맨드 및 어드레스를 수신하는 단계; (b) 상기 어드레스를 선택 신호로 하여 제1 프로세서로부터 수신된 제1 커맨드를 제2 커맨드로 변환하는 단계; 및 (c) 상기 변환된 제2 커맨드에 기초하여 상기 제1 프로세서에서 상기 제2 프로세서에 직접 전달하기 위한 데이터를 소정 메모리 영역에 기입하는 단계를 포함하는 데이터 직접 전달 방법이 제공된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명 하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 듀얼 포트 메모리 시스템의 블록도이고, 도 4는 본 발명에 따른 듀얼 포트 메모리의 상세 구성을 도시한 블록도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 듀얼 포트 메모리 시스템은 제1 프로세서(300), 제1 외부 버스 인터페이스(302, External Bus Interface: EBI), 제2 프로세서(304), 제2 외부 버스 인터페이스(306) 및 듀얼 포트 메모리(308)를 포함할 수 있다.
제1 및 제2 프로세서(300,304)는 명령을 해독하고 실행하는 단위로서, 제1 프로세서(300)는 핸드폰과 같은 휴대용 단말기에 사용되는 모뎀 프로세서가 될 수 있고, 제2 프로세서(304)는 휴대용 단말기에서 사용되는 비디오 프로세서, 멀티미디어 프로세서 등과 같은 응용프로그램을 수행하기 위한 응용 프로세서가 될 수 있다.
제1 외부 버스 인터페이스(302) 및 제2 외부 버스 인터페이스(306)는 일종의 메모리 컨트롤러(memory controller) 역할을 수행한다.
듀얼 포트 메모리(308)는 SDRAM으로 구성될 수 있다. 이에 따라 제1 및 제2 외부 버스 인터페이스(302,306)는 SDRAM(Synchronous DRAM) 외부 버스 인터페이스가 사용될 수 있다.
이하 본 발명의 일 실시예에서는 제1 외부 버스 인터페이스(302) 및 제2 외 부 버스 인터페이스(306)는 SDRAM 외부 버스 인터페이스인 것으로 설명하나 반드시 이에 한정되는 것은 아니다.
듀얼 포트 메모리(308)는 제1 포트(310)를 통해 제1 외부 버스 인터페이스(302)를 가지는 제1 프로세서(300)와 연결되고, 제2 포트(312)를 통해 제2 외부 버스 인터페이스(306)를 가지는 제2 프로세서(304)와 연결된다.
도 3에 도시된 바와 같이, 본 발명에 따른 듀얼 포트 메모리(308)는 제1 메모리 인터페이스(314), 제2 메모리 인터페이스(316), 메모리 셀 어레이(318), 세마포 처리부(320) 및 데이터 직접 전달부(322)를 포함할 수 있다.
제1 메모리 인터페이스(314)는 제1 프로세서(300)에 연결되는 제1 포트(310)로부터 어드레스(ADDR1) 및 커맨드(CMD1)를 수신하여 소정 뱅크를 활성화하고, 뱅크에 포함되는 특정 메모리 셀의 워드 라인 및 비트 라인을 활성화하여 데이터(DATA1)의 기입(write) 및 독출(read)이 가능하도록 한다.
도 4는 제1 메모리 인터페이스의 상세 구성을 도시한 것으로서, 제1 메모리 인터페이스는 상태 머신(State Machine, 400), 어드레스 버퍼(402), 로우 프리 디코더(404), 칼럼 프리 디코더(406), X-디코더(408) 및 Y-디코더(410)를 포함할 수 있다.
상태 머신(400)은 제1 포트(310)로부터 클럭 및 커맨드를 수신하여 메모리 칩의 동작 상태를 결정하는 기능을 수행한다.
여기서 커맨드는 SDRAM 커맨드로서, 메모리 칩 선택을 위한 칩 선택 신호(Chip Select, /CS), DRAM 동작을 활성화하는 로우 스트로브 신호(Row Address Strobe, /RAS), 칼럼 어드레스의 인가를 알려주는 칼럼 스트로브 신호(Column Address Strobe, /CAS), 데이터의 기입 또는 독출을 결정하는 라이트 인에이블 신호(Write Enable, /WE) 등을 포함할 수 있다.
상태 머신(400)은 상기한 커맨드의 조합을 통해 로우 액티브 신호를 로우 프리 디코더(404)로 출력하며, 칼럼 액티브 신호를 칼럼 프리 디코더(406)로 출력한다.
한편 어드레스 버퍼(402)는 로우 어드레스 래치(402-1) 및 칼럼 어드레스 래치(402-2)를 포함하며, 제1 포트(310)로부터 수신된 n비트의 어드레스를 수신하여 소정 타이밍에 따라 로우 어드레스 및 칼럼 어드레스를 출력한다.
여기서 어드레스는 로우 어드레스(Row Address), 컬럼 어드레스(Column Address) 및 뱅크 어드레스(Bank Address, BA)를 포함할 수 있다. 뱅크 어드레스는 예를 들어 DRAM 메모리 어레이가 2개의 뱅크(bank)를 가지는 경우 1비트로 이루어질 수 있고, 4개의 뱅크를 가지는 경우 2비트로 이루어질 수 있다.
한편 본 발명에 따르면 각 프로세서(300,304)가 출력하는 어드레스에 데이터 직접 전달을 위한 어드레스가 포함될 수 있는데 이에 대해서는 하기에서 상세하게 설명한다.
로우 프리 디코더(404)는 로우 액티브 신호 입력 시 입력되는 로우 어드레스를 활성화된 뱅크에 상응하는 X-디코더(408)로 출력하며, X-디코더(408)는 해당 로우 어드레스에 해당하는 워드 라인을 활성화한다.
칼럼 프리 디코더(406)는 칼럼 액티브 신호 입력에 따라 칼럼 어드레스를 Y- 디코더(410)로 출력한다. 이때, 칼럼 프리 디코더(406)는 버스트(burst) 기입 및 독출 모드에 따른 소정 카운팅 신호에 따라 시작 칼럼 어드레스부터 순차적으로 칼럼 어드레스를 출력할 수 있다.
Y-디코더(410)는 해당 칼럼 어드레스 상응하는 비트 라인을 활성화한다.
워드 라인 및 비트 라인의 활성화에 따라 메모리 셀 어레이(318)에 소정 데이터가 기입 또는 독출된다.
한편, 제2 메모리 인터페이스(316)는 제2 프로세서(304)에 대응하여 상기한 제1 메모리 인터페이스(314)와 동일한 구성을 가질 수 있다.
메모리 셀 어레이(318)는 DRAM의 단위 메모리 셀 구조를 가지고 제1 프로세서(300)가 전용하는 제1 메모리 영역(324), 각 프로세서가 공유하는 공유 메모리 영역(326) 및 제2 프로세서(304)가 전용하는 제2 메모리 영역(328)를 포함할 수 있다. 각 메모리 영역(324 내지 328) 각각은 소정 크기를 가지는 뱅크(bank) 단위로 형성될 수 있다. 또한 하나의 뱅크 내에서 소정 크기를 가지는 블록(block) 단위로 각각의 공유 메모리 영역이 구성될 수도 있다.
도 3에서는 듀얼 포트 메모리 시스템에서는 하나의 공유 메모리 영역(326)이 존재하는 것으로 도시하였으나, 이에 한정되지 않으며, 더 많은 수의 공유 메모리 영역이 마련될 수도 있다는 점은 당업자에게 있어 자명할 것이다.
또한, 상기에서는 본 발명에 따른 듀얼 포트 메모리에 2개의 프로세서가 연결되는 것으로 설명하였으나, 이에 한정되지 않으며 그 이상의 프로세서가 연결되는 경우에도 본 발명에 적용될 수 있을 것이다.
세마포 처리부(320)는 공유 메모리 영역(326)에 대한 상호 배타적 액세스를 제어한다.
세마포 처리부(320)는 각 프로세서에 대응하며, 권한 요청에 관한 데이터를 저장하는 세마포 요청 레지스터를 구비하고 있어 권한 획득을 위한 데이터(예를 들어, 논리값 ‘0’)를 각 프로세서(300,304)에 상응하는 세마포 요청 레지스터에 저장한다.
세마포 처리부(320)는 권한 획득을 위한 데이터가 세마포 요청 레지스터에 저장된 경우, 제1 프로세서가 요청한 공유 메모리 영역의 사용 여부에 관한 정보를 세마포 레지스터에 기입한다.
여기서, 공유 메모리 영역(326)에 액세스가 가능한 경우에는 세마포 레지스터에 논리값 ‘0’이, 액세스가 불가능한 경우에는 논리값 ‘1’이 저장될 수 있다.
본 발명의 바람직한 일 실시예에 따르면, 개별 포트(310,312)에 연결되는 제1 프로세서(300) 및 제2 프로세서(304) 각각은 데이터 직접 전달부(322)를 통해 세마포 처리부(320)로부터의 권한 획득 없이 상대 프로세서에 데이터를 직접 전달할 수 있다.
본 발명에 따른 데이터 직접 전달부(322)는 SRAM 커맨드에 기초하여 권한 획득 없이 데이터의 전달 과정을 수행할 수 있으며, 도 4에 도시된 바와 같이 SRAM 커맨드 생성부(420)와 듀얼 포트 SRAM(422)을 포함할 수 있다.
상기한 바와 같이, 듀얼 포트 메모리(308)가 DRAM 메모리 셀 구조를 갖는 경 우, SRAM 커맨드 생성부(420)는 도 4에 도시된 바와 같이, 칩 선택을 위한 /CS, 워드 라인 활성화를 위한 /RAS, 비트 라인 활성화를 위한 /CAS 및 데이터의 기입 또는 독출을 제어하는 /WE를 포함하는 SDRAM 커맨드를 /CS, /WE 및 데이터의 입출력을 위한 신호(Output Enable, /OE)를 포함하는 SRAM 커맨드로 변환하는 과정을 수행한다.
여기서 SRAM 커맨드 생성부(420)는 n-입력 논리 게이트로 구성될 수 있으며, 논리 게이트를 SDRAM 커맨드에 포함되는 각 신호를 듀얼 포트 SRAM 제어가 가능한 신호로 변환 출력한다.
본 발명에 따르면, SRAM 커맨드 생성부(420)는 소정 선택 신호에 따라 상기한 SDRAM 커맨드를 SRAM 커맨드로 변환하는 과정을 수행한다.
여기서 소정 선택 신호는 로우 어드레스 래치(402-1) 및 칼럼 어드레스 래치(402-2)에서 출력하는 어드레스 신호일 수 있다.
본 발명에 따르면, 하나의 프로세서가 상대 프로세서에 데이터를 직접 전달하는 경우에 프로세서가 출력하는 어드레스 신호에는 듀얼 포트 SRAM을 식별할 수 있는 어드레스 및 듀얼 포트 SRAM 내의 특정 SRAM 셀을 식별할 수 있는 어드레스가 포함될 수 있다.
일반적으로 공유 메모리 영역(326) 최상위 로우 어드레스가 세마포 처리부(320)의 어드레스로 할당된다는 점에서 데이터 직접 전달부(322)의 어드레스는 공유 메모리 영역(326)에 대한 상위 로우 어드레스(예를 들어, 최상위 로우 어드레스의 다음 비트)로 할당될 수 있다.
특정 SRAM 셀을 식별할 수 있는 어드레스는 칼럼 어드레스에 포함될 수 있다.
이에 따라 SRAM 커맨드 생성부(420)는 로우 어드레스 래치부(402-1) 및 칼럼 어드레스 래치부(402-2)에서 어드레스를 수신하고, 수신된 어드레스에 듀얼 포트 SRAM에 관련된 어드레스가 포함된 경우에만 SRAM 커맨드 생성 과정을 수행한다.
한편, 듀얼 포트 SRAM(422)는 칼럼 어드레스 래치부(402-2)에서 출력하는 어드레스(ADDR1’, ADDR2’) 및 SRAM 커맨드 생성부(420)에서 출력하는 SRAM 커맨드(CMD1’,CMD2’)에 따라 데이터의 기입 또는 독출 과정을 수행한다.
여기서, 칼럼 어드레스 래치부(402-2)에서 출력하는 어드레스를 이용하는 것은 출력된 어드레스에 특정 SRAM 셀의 워드 라인 및 비트 라인을 활성화하기 위한 정보가 포함되기 때문이다.
도 6은 본 발명에 따른 듀얼 포트 SRAM의 상세 구성을 도시한 도면이다.
도 6에 도시된 바와 같이, 본 발명에 따른 듀얼 포트 SRAM은 제1 SRAM 인터페이스(600), 제2 SRAM 인터페이스(602) 및 SRAM 셀 어레이(604)를 포함할 수 있다.
여기서 제1 SRAM 인터페이스(600)는 제1 프로세서(300)의 SDRAM 커맨드가 변환된 SRAM 커맨드 및 어드레스를 수신하여 소정 동작 타이밍에 따라 특정 SRAM 셀에 데이터가 기입 또는 독출되도록 한다.
제2 SRAM 인터페이스(602)는 제2 프로세서(304)로부터 수신한 SDRAM 커맨드가 변환된 SRAM 커맨드 및 어드레스를 수신하여 소정 동작 타이밍에 따라 특정 SRAM 셀에 데이터가 기입 또는 독출되도록 한다.
도 6을 참조하면, 제1 SRAM 인터페이스(600)는 칼럼 어드레스 래치부(402-2)로부터 출력된 어드레스를 내부 로우 어드레스로 출력하는 로우 프리 디코더(610) 및 SRAM 셀 어레이의 워드 라인을 활성화하는 X-디코더(612), 럼 어드레스 래치부(402-2)로부터 출력된 어드레스를 내부 칼럼 어드레스로 출력하는 칼럼 프리 디코더(614) 및 칼럼 어드레스에 따른 비트 라인을 활성화하는 Y-디코더(616)를 포함할 수 있다.
또한 제1 SRAM 인터페이스(600)는 입출력 회로(618)와 연결되는 라이트 드라이버(Write Driver,620)를 포함하며, 라이트 드라이버(616)는 SRAM 커맨드 생성부(420)에서 출력되는 SRAM 커맨드(/CS, /WE, /OE)의 조합 신호에 따라 SRAM 셀 어레이에서 데이터 입출력이 이루어지도록 한다.
여기서 SRAM 커맨드의 조합 신호는 소정의 논리 게이트(622)에 의해 출력된다.
제2 SRAM 인터페이스(602) 역시 제1 SRAM 인터페이스(600)와 동일한 구성을 가질 수 있다.
본 발명에 따르면 듀얼 포트 SRAM(422) 측으로 출력되는 SRAM 커맨드(CMD1’,CMD2’)에 따라 인터럽트 신호가 데이터의 전달 대상이 되는 상대 프로세서로 출력된다
예를 들어, 제1 프로세서(300)가 제2 프로세서(304)로 데이터를 직접 전달하고자 하는 경우 제1 프로세서(300)에 상응하는 제1 SRAM 커맨드(CMD1’)에 따른 제 1 인터럽트 신호(interrupt1)가 제2 프로세서(304)로 출력된다.
이때, 제1 인터럽트 신호를 수신한 제2 프로세서(304)는 역시 세마포 처리부(320)로부터의 권한 획득 없이 듀얼 포트 SRAM(422)에 액세스하여 제1 프로세서(300)가 전달한 데이터, 즉 제1 SRAM 커맨드에 따라 듀얼 포트 SRAM의 SRAM 셀에 기입된 데이터를 독출하는 과정을 수행한다.
본 발명에 따르면 도 4에 도시된 SRAM 커맨드 생성부가 제2 프로세서(304)에 상응하게 제공되어 제2 프로세서(304)가 듀얼 포트 SRAM(422)에 액세스하는 것이 가능하다.
제2 프로세서(304)가 제2 프로세서(300)로 데이터를 직접 전달하고자 하는 경우에도 제2 인터럽트 신호(interrupt2)의 제1 프로세서(300)로 출력하는 과정 및 제1 프로세서(300)의 듀얼 포트 SRAM(422)로 액세스하는 과정이 수행될 수 있다.
도 7은 본 발명에 따른 데이터 직접 전달 처리 과정을 도시한 순서도이다.
도 7은 제1 프로세서(300)가 제2 프로세서(304)로 데이터를 직접 전달하는 과정을 도시한 것이다.
도 7을 참조하면, 듀얼 포트 메모리(308)의 제1 메모리 인터페이스(314) 제1 프로세서(300)로부터 SDRAM 커맨드, 어드레스 및 데이터를 수신한다(단계 700).
제1 메모리 인터페이스(314)는 수신된 어드레스를 로우 어드레스 및 칼럼 어드레스로 래치한다(단계 702).
SRAM 커맨드 생성부(322)는 로우 어드레스 및 칼럼 어드레스에 듀얼 포트 SRAM에 상응하는 어드레스가 존재하는지를 판단하여(단계 704), 듀얼 포트 SRAM 어 드레스가 포함되는 경우 수신된 SDRAM 커맨드를 SRAM 커맨드로 변환하는 과정을 수행한다(단계 706).
만일 로우 어드레스 및 칼럼 어드레스에 듀얼 포트 SRAM 어드레스가 포함되지 않은 경우에 제1 메모리 인터페이스(314)는 DRAM 셀 어레이(318)에 액세스하는 과정을 수행한다(단계 705).
SRAM 커맨드 생성 후 SRAM 커맨드 생성부(322) 및 칼럼 어드레스 래치부(402-2)는 각각 SRAM 커맨드 및 듀얼 포트 SRAM 내의 특정 SRAM 셀에 상응하는 어드레스를 출력한다(단계 708).
상기한 SRAM 커맨드 및 어드레스에 따라 프로세서(300)가 전달하는 데이터가 듀얼 포트 SRAM(422)에 기입된다(단계 710).
한편, SRAM 커맨드가 듀얼 포트 SRAM(422)에 출력되는 것과 동시에 제1 인터럽트 신호가 제2 프로세서(304) 측으로 출력된다(단계 712).
상기한 제1 인터럽트 신호에 따라 제2 프로세서(304)는 세마포 처리부(320)로부터의 권한 획득 없이 SDRAM 커맨드 및 어드레스를 출력하며, 듀얼 포트 메모리(308)는 제2 프로세서(304)로부터 SDRAM 커맨드 및 어드레스를 수신한다(단계 714).
이후, 듀얼 포트 메모리(308)는 단계 702 내지 706 단계를 수행하며, 변환된 SRAM 커맨드 및 어드레스를 통해 듀얼 포트 SRAM(422)에 기입된 데이터를 독출하는 과정을 수행한다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 듀얼 포트 메모리에 연결되는 프로세서 사이에 권한 획득 없이 데이터를 전달할 수 있어 프로세서의 듀얼 포트 메모리 점유 시간을 감소시킬 수 있는 장점이 있다.

Claims (15)

  1. 공유 메모리 영역을 갖는 메모리 셀 어레이;
    제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스;
    제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스; 및
    상기 제1 포트를 통해 제공된 제1 커맨드를 제2 커맨드로 변환하고, 상기 변환된 제2 커맨드에 기초하여 상기 제1 프로세서에서 상기 제2 프로세서에 직접 전달하기 위한 데이터를 기입 또는 독출하는 데이터 직접 전달부를 포함하는 듀얼 포트 메모리.
  2. 제1항에 있어서,
    제1 커맨드는 SDRAM 커맨드이고, 상기 제2 커맨드는 SRAM 커맨드인 듀얼 포트 메모리.
  3. 제2항에 있어서,
    상기 데이터 직접 전달부는 SDRAM 커맨드의 조합으로 상기 SRAM 커맨드를 생성하는 SRAM 커맨드 생성부; 및
    상기 SRAM 커맨드에 기초하여 제2 프로세서에 직접 전달하기 위한 데이터를 기입 또는 독출하는 듀얼 포트 SRAM을 포함하는 듀얼 포트 메모리.
  4. 제1항에 있어서,
    상기 커맨드 변환부는 상기 제1 포트를 통해 제공된 어드레스를 선택 신호로 하여 상기 제1 커맨드의 변환을 수행하는 듀얼 포트 메모리.
  5. 제3항에 있어서,
    상기 제1 메모리 인터페이스는,
    상기 제1 포트를 통해 제공된 로우 어드레스를 래치하는 로우 어드레스 래치부; 및
    상기 제1 포트를 통해 제공된 칼럼 어드레스를 래치하는 칼럼 어드레스 래치부를 포함하되,
    상기 SRAM 커맨드 생성부는 상기 로우 어드레스 래치부 및 상기 칼럼 어드레스 래치부 중 적어도 하나에서 출력되는 신호를 선택 신호로 하여 SRAM 커맨드를 출력하는 듀얼 포트 메모리.
  6. 제5항에 있어서,
    상기 로우 어드레스 래치부는 상기 듀얼 포트 SRAM을 식별하는 어드레스를 출력하며,
    상기 칼럼 어드레스 래치부는 상기 데이터가 기입 또는 독출되는 SRAM 셀을 식별하는 어드레스를 출력하는 듀얼 포트 메모리.
  7. 제6항에 있어서,
    상기 듀얼 포트 SRAM은,
    상기 칼럼 어드레스 래치부에서 출력되는 어드레스를 통해 SRAM 셀 어레이의 워드 라인을 활성화하는 로우 디코더; 및
    상기 칼럼 어드레스 래치부에서 출력되는 어드레스를 통해 상기 활성화된 워드 라인의 소정 비트 라인을 활성화하는 칼럼 디코더를 포함하는 듀얼 포트 메모리.
  8. 제1항에 있어서,
    상기 데이터 직접 전달부는 상기 제2 커맨드가 수신되는 경우 상기 제2 프로세서 측으로 인터럽트 신호를 출력하는 듀얼 포트 메모리.
  9. 제8항에 있어서,
    상기 제2 프로세서는 상기 인터럽트 신호가 수신되는 경우에 상기 데이터 직접 전달부에 액세스하여 기입된 데이터를 독출하는 듀얼 포트 메모리.
  10. 제1항에 있어서,
    상기 제2 포트를 통해 제공된 커맨드를 제3 커맨드로 변환하는 제2 커맨드 변환부를 더 포함하는 듀얼 포트 메모리.
  11. 제1 프로세서;
    제2 프로세서; 및
    공유 메모리 영역을 갖는 메모리 셀 어레이, 제1 프로세서로부터 제1 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제1 메모리 인터페이스, 제2 프로세서로부터 제2 포트를 통해 제공된 어드레스 및 커맨드에 기초하여 상기 공유 메모리 영역에 대해 데이터의 기입 또는 독출 동작을 수행하는 제2 메모리 인터페이스 및 상기 제1 포트를 통해 제공된 제1 커맨드를 제2 커맨드로 변환하고, 상기 변환된 제2 커맨드에 기초하여 상기 제1 프로세서에서 상기 제2 프로세서에 직접 전달하기 위한 데이터를 기입 또는 독출하는 데이터 직접 전달부로 구성되는 듀얼 포트 메모리를 포함하는 듀얼 포트 메모리 시스템.
  12. 듀얼 포트 메모리에서 제1 프로세서 및 제2 프로세서간에 데이터를 직접 전달하는 방법에 있어서,
    (a) 상기 제1 프로세서로부터 데이터 직접 전달을 위한 제1 커맨드 및 어드레스를 수신하는 단계;
    (b) 상기 어드레스를 선택 신호로 하여 제1 프로세서로부터 수신된 제1 커맨드를 제2 커맨드로 변환하는 단계; 및
    (c) 상기 변환된 제2 커맨드에 기초하여 상기 제1 프로세서에서 상기 제2 프로세서에 직접 전달하기 위한 데이터를 소정 메모리 영역에 기입하는 단계를 포함하는 데이터 직접 전달 방법.
  13. 제12항에 있어서,
    상기 (b) 단계는 SDRAM 커맨드를 SRAM 커맨드로 변환하는 단계를 포함하는 데이터 직접 전달 방법.
  14. 제12항에 있어서,
    상기 제2 커맨드로의 변환에 따른 인터럽트 신호를 상기 제2 프로세서 측으로 출력하는 단계를 더 포함하는 데이터 직접 전달 방법.
  15. 제12항에 있어서,
    상기 (b) 단계는 래치된 로우 어드레스 및 칼럼 어드레스 중 적어도 하나를 선택 신호로 하여 변환 과정을 수행하는 데이터 직접 전달 방법.
KR1020070041281A 2007-04-27 2007-04-27 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법 KR100877972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070041281A KR100877972B1 (ko) 2007-04-27 2007-04-27 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041281A KR100877972B1 (ko) 2007-04-27 2007-04-27 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법

Publications (2)

Publication Number Publication Date
KR20080096168A true KR20080096168A (ko) 2008-10-30
KR100877972B1 KR100877972B1 (ko) 2009-01-13

Family

ID=40155586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041281A KR100877972B1 (ko) 2007-04-27 2007-04-27 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법

Country Status (1)

Country Link
KR (1) KR100877972B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9141579B2 (en) 2010-04-13 2015-09-22 Samsung Electronics Co., Ltd. Apparatus and method for routing data among multiple cores

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894082B (zh) * 2010-07-21 2014-09-10 中兴通讯股份有限公司 一种存储器装置及智能手机系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055450A (ko) * 1997-12-27 1999-07-15 윤종용 듀얼포트 메모리를 사용하는 프로세서의 인터페이스 장치
KR20000018850A (ko) * 1998-09-05 2000-04-06 윤종용 듀얼포트램의 엑세스장치
KR100460108B1 (ko) * 2000-12-29 2004-12-03 엘지전자 주식회사 듀얼 포트 메모리를 이용한 프로세서의 제어코드 운용방법
JP2006285724A (ja) 2005-04-01 2006-10-19 Seiko Epson Corp 情報処理装置および情報処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9141579B2 (en) 2010-04-13 2015-09-22 Samsung Electronics Co., Ltd. Apparatus and method for routing data among multiple cores

Also Published As

Publication number Publication date
KR100877972B1 (ko) 2009-01-13

Similar Documents

Publication Publication Date Title
US6381190B1 (en) Semiconductor memory device in which use of cache can be selected
US7411859B2 (en) Multi-port memory device for buffering between hosts
KR100868393B1 (ko) 비휘발성 메모리 제어기 및 휘발성 메모리에 액세스하는방법 및 시스템, 비휘발성 메모리 제어기 및 휘발성 메모리
JP5731730B2 (ja) 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム
US7725609B2 (en) System memory device having a dual port
US20070150666A1 (en) Multi-path accessible semiconductor memory device having data transmission mode between ports
JP4846182B2 (ja) コマンドごとのポスト式書込みを有するメモリデバイス
EP3082048B1 (en) Memory configured to provide simultaneous read/write access to multiple banks
KR100877972B1 (ko) 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법
KR100874169B1 (ko) 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법
KR101110550B1 (ko) 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법
KR100886179B1 (ko) 듀얼 포트 메모리로의 액세스 권한 획득 처리 방법 및 이를위한 장치
KR101064878B1 (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기
KR100879567B1 (ko) Ｆｉｆｏ를 이용하여 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리 및 메모리 시스템
KR100863541B1 (ko) 동기 제어 장치를 가지는 듀얼 포트 메모리, 동기 제어장치를 가지는 듀얼 포트 메모리 시스템 및 듀얼 포트메모리 시스템의 동기 제어 방법
KR100867603B1 (ko) 공통 신호 라인을 갖는 듀얼 포트 메모리 시스템
CN112328167A (zh) 存储器装置及其操作方法
KR100827720B1 (ko) 접근 제어 장치를 가지는 듀얼 포트 메모리, 듀얼 포트메모리를 가지는 메모리 시스템 및 듀얼 포트 메모리의접근 제어 방법
US20040034748A1 (en) Memory device containing arbiter performing arbitration for bus access right
KR20080046065A (ko) 공유 메모리 접근 제어 장치를 가지는 듀얼 포트 메모리,공유 메모리 접근 제어 장치를 가지는 멀티 프로세서시스템 및 멀티 프로세서 시스템의 공유 메모리 접근 제어방법
KR100813133B1 (ko) 듀얼 포트 메모리 장치, 이를 가지는 메모리 시스템 및듀얼 포트 메모리 장치의 공유 메모리 영역의 적응적사용방법
US7013374B2 (en) Integrated memory and method for setting the latency in the integrated memory
US20070094460A1 (en) DRAM control circuit
US20220283743A1 (en) Joint command dynamic random access memory (dram) apparatus and methods
KR100849508B1 (ko) 바이패스 구조를 갖는 듀얼 포트 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 12