KR20080096052A - 포화가 방지된 역률 개선 방법 및 장치 - Google Patents

포화가 방지된 역률 개선 방법 및 장치 Download PDF

Info

Publication number
KR20080096052A
KR20080096052A KR1020070040938A KR20070040938A KR20080096052A KR 20080096052 A KR20080096052 A KR 20080096052A KR 1020070040938 A KR1020070040938 A KR 1020070040938A KR 20070040938 A KR20070040938 A KR 20070040938A KR 20080096052 A KR20080096052 A KR 20080096052A
Authority
KR
South Korea
Prior art keywords
input
power
power factor
unit
storage unit
Prior art date
Application number
KR1020070040938A
Other languages
English (en)
Other versions
KR100891115B1 (ko
Inventor
우원명
이진형
이경근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070040938A priority Critical patent/KR100891115B1/ko
Priority to US11/937,739 priority patent/US8102160B2/en
Priority to CN2008100039805A priority patent/CN101295923B/zh
Publication of KR20080096052A publication Critical patent/KR20080096052A/ko
Application granted granted Critical
Publication of KR100891115B1 publication Critical patent/KR100891115B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/40—Means for preventing magnetic saturation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/908—Inrush current limiters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 입력 전원의 역률 개선 방법 및 장치에 관한 것으로, 입력 전원을 인가받는 입력부, 입력부로 인가된 입력 전원에 대한 역률 보정을 수행하는 역률 보정부, 역률 보정부가 설정된 한계를 초과하지 않도록 제어하는 포화 방지부를 포함함으로써, 동일 부하 조건에서 역률 개선 회로내의 인덕터에 흐르는 최대 전류의 예측 및 제한이 가능하여 회로 신뢰성 및 품질을 향상시킬 수 있다.
역률 개선, PFC, 포화 방지

Description

포화가 방지된 역률 개선 방법 및 장치{Method and apparatus for saturation-prevented power factor improvement}
도 1은 종래 기술에 따른 역률 개선 장치에 관한 블록도를 도시한다.
도 2는 종래 기술에 따른 역률 개선 회로 동작의 일 실시예를 도시한다.
도 3은 본 발명에 따른 포화가 방지된 역률 개선 장치의 블록도를 도시한다.
도 4는 본 발명에 따른 역률 개선 장치의 역률 개선부에 관한 블록도를 도시한다.
도 5는 본 발명에 따른 역률 개선 장치내의 역률 개선부의 일 실시예를 도시한다.
도 6은 본 발명에 따른 역률 개선 장치의 포화 방지부에 관한 블록도를 도시한다.
도 7은 본 발명에 따른 포화가 방지된 역률 개선 장치의 일 실시예를 도시한다.
도 8은 본 발명에 따른 포화가 방지된 역률 개선 장치의 일 동작예를 도시한다.
도 9는 본 발명에 따른 포화가 방지된 역률 개선 방법의 흐름도를 도시한다.
본 발명은 입력 전원의 역률 보정 방법 및 그 장치에 관한 것으로, 특히 SMPS(Swiching Mode Power Supply)장치 내에서의 입력 전원의 역률 보정 방법 및 그 장치에 관한 것이다.
현재와 같이 소형화, 경량화, 대용량이 요구되는 민수용 및 산업용 기기에서 기존의 일반적인 전원 방식은 용량에 한계가 있고, 또한 부피나 무게가 상당히 커지게 되므로 사용상의 제약이 따른다. 이에 SMPS와 같은 장치가 그 대안으로 떠오르고 있다.
이와 같은 SMPS 장치는 교류/직류 컨버터(converter), 직류/직류 컨버터, 노트북용 전원 장치, 휴대폰용 전원 장치 등에 많이 사용된다. SMPS 장치는 전력의 효율을 높이기 위하여 역률 개선 회로를 채용하고 있으며, 이 역률 개선 회로는 입력 전원이 교류 전원이 인가되는 경우에 있어서, 입력 전류의 고조파를 제거하고, 전류와 전압의 위상차를 같게 만듦으로써 전원의 효율을 높여주는 역할을 한다.
한편, 이러한 역률 개선 회로는 캐패시터(capacitor)나 인덕터(inductor)와 같은 저장 소자를 사용하는데 이러한 저장 소자는 허용 가능한 전류 및 전압에 관한 정격 용량을 가지고 있다. 만일 캐패시터나 인덕터에 정격 용량을 넘어서는 전류나 전압이 인가되는 경우에는 캐패시터나 인덕터는 자성을 상실하거나 유전체가 파손되어 그 기능을 상실한다.
도 1은 종래 기술에 따른 역률 개선 장치에 관한 블록도를 도시한다.
종래 기술에 따른 역률 개선 장치는 입력부(110), 정류부(120), 전원부(130), 역률 보정부(140) 및 컨버터(150)로 구성된다.
입력부(110)는 교류 전원을 입력으로 인가받는다.
정류부(120)는 입력된 교류 전원을 전파 정류한다. 정류부(120)는 4개의 다이오드를 이용하여 브릿지 회로를 구성하는 것이 일반적이다.
전원부(130)는 교류 전원을 입력 받아 역률 보정부(140)를 동작시키기 위한 직류 전압을 출력한다. 전원부(130)는 동작을 준비하는 스탠바이(stand-by)용 전압일 수 있으며, 스탠바이용 전압은 역률 보정부(140)를 동작시키기 위한 직류 전압 및 스텐바이용 전압을 출력한다.
역률 보정부(140)는 입력부(110)로 입력된 교류 전원의 역률을 개선하는 회로로서, 신호 생성부(142), 스위치(144), 인덕터(146), 다이오드(147), 캐패시터(148)로 구성된다.
전원부(130)의 직류 출력 전압(141)은 역률 보정부(140)내의 신호 생성부(142)로 인가되어 신호 생성부(142)를 동작 시킨다.
신호 생성부(142)에 소정의 임계치 이상의 직류 전압(141)이 인가되면, 신호 생성부(142)는 입력부(110)로 입력된 교류 전원의 역률을 개선하기 위한 제어 신호(143)를 출력한다. 제어 신호(143)는 펄스 형태로 출력되며, 펄스의 폭을 조절함으로써 스위치(144)의 동작을 제어한다. 제어 신호(143)의 폭은 입력 전원 및 캐패시터(148) 전압으로부터의 피드백신호(149)등의 각종 신호를 참조하여 캐패시터(148)가 목표 직류 전압을 안정적으로 유지할 수 있도록 제어한다.
신호 생성부(142)로부터 인가된 제어 신호(143)는 스위치(144)를 동작시킨다. 스위치는 일반적으로 FET(Field Effect Transistor)로 구현될 수 있으며, 제어 신호(143)를 FET의 게이트로 전송받는다. 제어 신호(143)가 ON 상태에 해당하는 경우에는 FET가 동작하여 스위치가 닫히는 효과가 나타난다. 따라서, 입력 교류 전원, 인덕터(146), FET(144)간의 전류 전송로가 형성된다.
제어 신호(143)가 OFF 상태에 해당하는 경우에는 FET가 동작하지 아니하여 스위치가 열리는 효과가 나타난다. 따라서, 입력 교류 전원, 인덕터(146), 다이오드(147), 캐패시터(148)간의 전류 전송로가 형성된다.
제어신호(143)가 ON 상태에 해당하여 스위치가 닫히는 경우에는 입력 교류 전원으로부터 인덕터(146)내의 에너지를 충전한다.
제어신호(143)가 OFF 상태에 해당하여 스위치가 열리는 경우에는 인덕터(146)에 충전된 에너지를 이용하여 캐패시터(148)에 전압을 충전한다.
컨버터(150)는 캐패시터(148)에 충전된 전압을 이용하여 원하는 목표 전압으로 변환한 후 로드(load)에 전달한다.
도 2는 종래 기술에 따른 역률 개선 회로 동작의 일 실시예를 도시한다.
(a)는 입력 교류 전압을 도시한다.
T0~T1 시간동안 입력 전원이 인가된 후 T2 시간동안 차단된다. 다시 T3~T4시간동안 입력 전원이 인가된다. 이러한 입력 전원의 ON/OFF의 잦은 변화는 전력 수급의 문제일 수도 있으며, 사용자에 의한 강제적인 동작에 의한 것일 수도 있다.
(b)는 전원부(130)의 출력을 도시한다.
입력 교류 전원이 인가되면 전원부(130)는 역률 보정부(140)를 동작시키기 위하여 입력 교류 전원을 직류 전압으로 바꾸어 Vcc(141)를 출력한다.
입력 교류 전원이 인가된 경우에는 Vcc(141)가 서서히 증가한 후 일정 전압을 유지한다. Vcc(141)가 서서히 변화하는 이유는 전원부(130) 내부에 존재하는 인덕터나 캐패시터 등의 저장소자 때문이다. 마찬가지로, 입력 교류 전원이 차단되면Vcc(141)가 서서히 감소하여 결국 0이 된다. Vcc(141)가 서서히 감소하다 소정의 임계치(222)보다 더 작은 값을 가지게 된 경우에는 역률 보정부(140)는 동작을 멈추게 된다.
T0~T1 시간동안은 전원부(130)는 입력 전압이 인가되므로 직류 전압을 출력 한다. 전원부(130)의 직류 출력 전압이 역률 보정부(140)에 인가되어 역률 보정부(140)를 동작시킨다.
T2 시간동안은 입력 전원이 차단된다. 반면 전원부(130)의 출력 직류 전압은 전원부(130) 내부의 캐패시터 등의 저장 소자가 저장하고 있는 에너지가 시간에 따라 서서히 줄어들기 때문에, 입력 전원이 차단된다 하더라도 일정 시간동안은 임계치보다 클 수 있음은 앞서 살펴본 바이다. 따라서, T2 시간동안 입력 전원이 차단되더라도 전원부(130)의 출력 직류 전압이 임계치 보다 큰 시간동안 역률 보정부(140)는 계속 동작한다.
다시 입력 전원이 인가되는 T3~T4 시간동안 전원부(130)의 출력 직류 전압은 서서히 증가하여 일정한 값을 갖는다.
(c)는 신호 생성부(142)에서 생성된 제어 신호(143)를 도시한다.
신호 생성부(142)에서 생성된 제어 신호(143)는 펄스의 형태이며, 스위치의 ON/OFF 작용을 수행한다. 신호 생성부(142)는 전원부(130)의 출력 신호(141)를 받아 동작하며, 전원부(130)의 출력 신호(141)가 소정의 임계치(222)보다 높은 경우에만 제어 신호(143)를 생성하여, 스위치(144)에 전달하며, 전원부의 출력 신호(141)가 소정의 임계치(222)보다 낮은 경우에는 동작하지 않는다.
신호 생성부(142)는 입력 전원 및 캐패시터(148)의 출력 전압을 기초로 캐패시터(148)의 출력 전압이 목표 전압에 도달하도록 하기 위하여 펄스의 폭을 제어한다.
T0 시간동안 신호 생성부(142)의 제어 신호(143)는 펄스의 폭을 서서히 증가시킨다. 신호 생성부(142)의 제어 신호(143)에 따라 신호 생성부(142)의 제어 신호(143)가 ON상태 인 경우 스위치(144)가 닫혀 인덕터(146)가 충전되고, 신호 생성부(142)의 제어 신호(143)가 OFF상태 인 경우 스위치(144)가 열려 인덕터(146)에 충전된 에너지가 캐패시터(148)에 전달된다.
만일, 신호 생성부(142)의 제어 신호(143)가 ON상태를 오래도록 유지하면, 스위치(144)가 오랜 시간동안 닫혀 있게 되어 인덕터(146)에 많은 전류가 흐르게 된다. 제어부의 출력 신호(143)는 캐패시터(148)의 출력 전압(149), 입력 전원의 크기 등 다양한 신호를 바탕으로 캐패시터(148)의 출력 전압(149)이 일정하게 유지될 수 있도록 제어한다.
역률 보정부(140)의 초기 기동시 캐패시터의 출력 전압(149)이 목표 전압과 차이를 많이 보이게 되므로 신호 생성부(142)는 ON상태가 오래 유지되도록 펄스의 폭이 넓은 제어 신호(143)를 생성한다. 따라서, 인덕터(146)에 많은 전류가 흐르게 되고, 인덕터(146)가 포화됨으로써, 스위치(144)가 소손됨으로써 역률 보정부(140)가 정상적으로 동작할 수 없게 된다.
신호 생성부(142)는 이러한 문제점을 해결하고자 초기 기동이 인식되면, 스위치가 닫혀있는 시간을 천천히 넓혀주는 소프트-스타트(soft-start) 동작 방식이나, 캐패시터의 출력 전압(149)이 어느 정도 확립된 이후에 스위치(144)의 동작을 시작하는 스타트-업(start-up) 동작방식을 선택할 수 있다. 본 실시예에서는 소프트-스타트 동작 방식을 채용하여, 역률 보정부(140)의 초기 기동시 신호 생성부(142)는 T1 시간동안 펄스의 폭이 서서히 증가하는 형태의 제어 신호(143)를 생성한다.
T1 시간동안 입력 교류 전원이 인가되고, 전원부(130)는 인가된 입력 교류 전원을 직류 전압으로 바꾸어 출력 전압(141)을 신호 생성부(142)에 전달함으로써, 역률 보정부(140)가 동작한다. 이 기간에서는 캐패시터의 출력 신호(149)가 안정적으로 일정 값을 유지한다.
T2 시간동안 입력 교류 전원이 차단된다. 입력 교류 전원이 차단됨으로써, 전원부(130)의 출력 직류 전압(141)도 감소하게 된다. 그러나 앞서 설명한데로 전원부(130) 내부의 인덕터나 캐패시터와 같은 저장 소자로 인하여 출력 직류 전압(143)값은 서서히 감소하게 된다. 전원부의 출력 직류 전압(143)이 여전히 소정의 임계치(222)보다 큰 상태이므로, 신호 생성부(142)는 계속 동작하게 된다.
그러나 입력 교류 전원이 없으므로, 신호 생성부(142)의 제어 신호(143)가 ON상태라 하더라도 캐패시터(148)의 출력 전압(149)은 계속 줄어들게 된다. 신호 생성부(142)는 캐패시터(148)의 출력 전압(149)을 피드백으로 입력 받아 캐패시터(148)의 출력 전압(149)이 목표 전압과 차이가 크다고 판단하므로, 목표 전압으로 충전시키기 위하여 신호 생성부(142)에서 생성된 제어 신호(143)는 펄스의 폭이 큰 제어 신호(143)가 된다.
T3 시간동안 입력 교류 전원이 다시 인가된다.
입력 교류 전원이 차단되었다가 다시 인가되는 시간이 짧으면, 전원부(130)의 출력 직류 전압(141)은 소정의 임계치(222)보다 작아지지 않은 채 다시 서서히 증가하게 될 것이다.
신호 생성부(142)는 캐패시터(148)의 출력 전압(149)을 피드백으로 입력 받아 캐패시터(148)의 출력 전압(149)이 목표 전압과 차이가 크다고 판단하므로, 목표 전압으로 충전시키기 위하여 신호 생성부(142)에서 생성된 제어 신호(143)는 펄스의 폭이 큰 제어 신호(143)가 된다. 신호 생성부(142)가 펄스의 폭이 큰 제어 신호(143)를 생성하면, 인덕터(146)에 흐르는 전류가 증가하게 되고, 인덕터(146)의 정격 용량을 벗어나는 전류가 흐르게 되면 인덕터(146)는 자성을 상실하여 포화상태에 이르게 된다.
이와 동시에 스위치(144)로 큰 전류가 흘러가게 되므로, 스위치(144) 역시 소손된다.
T4 시간 이후에는 스위치(144)가 소손되어 역률 보정부(140)는 기능을 상실하게 되고, 캐패시터(148)의 출력 전압(149)은 떨어지게 된다.
(d)는 캐패시터(148)의 출력 전압(149)을 도시한다.
T0 시간동안 캐패시터(148)의 출력 전압(149)는 서서히 증가한다.
캐패시터(148)는 도 1에서 설명한데로, 신호 생성부(142)에서 생성된 제어 신호(143)가 OFF 상태에 해당하여 스위치가 열리는 경우에는 인덕터(146)에 충전된 에너지를 이용하여 캐패시터(148)에 전압을 충전한다.
T1 시간동안 입력 교류 전원이 인가되고, 캐패시터(148)의 출력 전압(149)은 안정적으로 일정 전압을 유지하게 된다.
T2 시간동안 입력 교류 전원이 차단된다. 이 기간동안 신호 생성부(142)가 동작한다 하더라도 입력 교류 전원이 없으므로, 캐패시터(148)의 출력 전압(149)은 서서히 감소한다.
T3 시간동안 입력 교류 전원이 다시 인가된다. 신호 생성부(142)가 ON상태를 오래 유지하도록 제어 신호(143)을 생성하므로, 캐패시터(148)로 전류가 많이 흘러가게 된다. 따라서 캐패시터(148)의 출력 전압(149)는 빠른 속도로 증가한다. 그러나 전류의 양이 인덕터(146)의 정격 용량을 초과한 경우에는 인덕터(146)가 자성을 상실하고, 스위치(144)로 많은 전류가 흘러 스위치가 소손된다.
T4 시간 이후에는 스위치(144)가 소손되어 동작하지 않는다. 따라서 역률 보정부(140)는 동작하지 않고, 캐패시터(148)의 출력 전압(149)는 서서히 떨어지게 된다.
종래에는 이와 같은 문제를 해결하기 위하여 정격 용량이 큰 인덕터를 사용하거나 포화가 잘 되지 않는 분말 자성체 등의 비싼 재료로 만들어진 인덕터를 사 용하였다. 이로 인하여 역률 개선 회로를 채용한 전원 장치의 크기가 커지거나 가격이 상당히 비싸지는 문제점이 야기되었다.
본 발명의 목적은 역률 개선 회로가 내장된 전원 회로에서 인덕터나 스위치등과 같은 소자의 포화를 방지하여 역률 개선 회로의 안정성을 향상시키고, 저렴한 비용으로 전원 회로의 역률 개선 방법 및 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 역률 개선 장치는 입력 전원을 인가받는 입력부; 상기 입력부로 인가된 상기 입력 전원에 대한 역률 보정을 수행하는 역률 보정부; 상기 역률 보정부가 설정된 한계를 초과하지 않도록 제어하는 포화 방지부를 포함한다.
바람직하게는, 상기 입력 전원은 AC 전원인 것이다.
바람직하게는, 상기 역률 보정부에 동작 전원을 공급하는 전원부를 더 포함하는 것이다.
바람직하게는, 상기 입력 전원을 정류하는 정류부를 더 포함하는 것이다.
바람직하게는, 상기 역률 보정부는, 상기 입력부의 일측에 연결된 제 1 저장부; 상기 제 1 저장부의 타측에 연결된 제 2 저장부; 및 외부로부터 입력되는 스위칭 제어 신호에 기초하여 상기 제 1 저장부 및 상기 제 2 저장부에 에너지를 저장하기 위한 스위칭 동작을 수행하는 스위치를 포함하는 것이다.
바람직하게는, 상기 스위치는, 상기 외부로부터 입력된 스위칭 제어신호가 제 1 스위칭 제어 신호인 경우에는 상기 입력부로 인가된 상기 입력 전원으로부터 상기 제 1 저장부에 에너지를 충전시키고, 상기 외부로부터 입력된 스위칭 제어신호가 제 2 스위칭 제어 신호인 경우에는 상기 제 1 저장부에 충전된 에너지를 이용하여 상기 제 2 저장부에 에너지를 충전시키는 것이다.
바람직하게는, 상기 제 1 저장부는 인덕터이고, 상기 제 2 저장부는 캐패시터 인 것이다.
바람직하게는, 상기 포화 방지부는 상기 제 1 저장부 및 상기 제 2 저장부에 전송되는 신호의 크기에 기초하여, 상기 전송되는 신호의 크기가 상기 제 1 저장부 및 상기 제 2 저장부의 정격 용량보다 큰 경우에는 전송을 차단함으로써 수행되는 것이다.
바람직하게는, 상기 포화 방지부는, 상기 입력부로 상기 입력 전원이 인가되었는지를 감지하는 입력 감지부; 상기 입력 감지부에서 상기 입력 전원이 감지되었는지에 따라 선택적으로 상기 역률 보정부가 동작하도록 제어하는 제어부를 포함하는 것이다.
바람직하게는, 상기 제어부는, 상기 입력 감지부에서 상기 입력 전원이 감지된 경우 상기 역률 보정부가 작동 하도록 제어하는 것이다.
바람직하게는, 상기 역률 보정부의 끝단에 연결되어 상기 직류 출력 전압을 소정의 전압 값으로 변환하는 전압 변환부를 더 포함하는 것이다.
본 발명의 또 다른 특징은 역률 보정 방법에 있어서, 입력 전원을 인가받는 단계; 상기 인가된 입력 전원에 대한 역률 보정을 수행하는 단계; 및 상기 역률 보 정이 설정된 한계를 초과하여 수행되지 않도록 제어어하는 단계를 더 포함하는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 포화가 방지된 역률 개선 장치의 블록도를 도시한다.
본 발명에 따른 역률 개선 장치는 입력부(310), 역률 보정부(320), 포화방지부(330), 전원부(미도시)를 포함한다.
입력부(310)는 입력 전원을 인가받는다. 본 실시예에서 입력 전원은 교류 전원이나, 여기에 한정되는 것은 아니다. 입력부(310)는 인가된 입력 전원이 교류 전원인 경우에는 정류부(미도시)를 이용하여 정류된 입력 전원을 전달받을 수 도 있다.
역률 보정부(320)는 입력부(310)로 인가된 입력 전원에 대한 역률 보정을 수행한다. 입력 전원의 전압과 전류의 위상차를 최소화하여 전력 손실을 억제하고, 역률 보정부(320)의 출력 단에서는 일정한 직류 전압값을 출력 한다. 역률 보정부(320)에 관한 자세한 설명은 도 4에서 후술한다.
포화 보정부(330)는 역률 보정부(330)에 전달되는 입력이 역률 보정부(330)에서 사용되는 각종 소자들의 정격 용량을 초과하지 않도록 제어한다. 본 실시예에서 포화 방지부(330)는 역률 보정부(320)에 공급되는 전원을 차단함으로써 수행되나, 역률 보정부(320)의 동작 자체를 제어함으로써 수행될 수도 있다. 포화 방지부에 관한 자세한 설명은 도 6에서 후술한다.
전원부(미도시)는 역률 보정부(320)에 연결되어 역률 보정부(320)가 동작할 수 있도록 동작 전원을 공급해준다. 전원부(미도시)는 입력부(310)에 인가된 입력 전원이 교류 전압인 경우, 교류 전압을 직류 전압으로 변환하여 역률 보정부(320)에 전달하여 역률 보정부(320)가 동작할 수 있도록 설계할 수도 있다.
도 4는 본 발명에 따른 역률 개선 장치의 역률 개선부에 관한 블록도를 도시한다.
본 발명에 따른 역률 보정부는 스위치(410), 제 1 저장부(420), 및 제 2 저장부(430)를 포함한다.
스위치(410)는 외부로부터 제어 신호(411)를 인가받아 역룰 보정부(320)의 동작을 제어한다. 외부로부터의 제어 신호(411)는 펄스 형태의 신호가 인가될 수 있다. 외부로부터의 제어 신호(411)가 펄스 형태일 경우에는, 펄스가 ON상태를 나타내는 경우에는 스위치(411)를 닫고, 펄스가 OFF상태를 나타내는 경우에는 스위치(411)를 열도록 제어할 수 있다.
제 1 저장부(420)는 스위치(410)가 닫힌 경우에는 입력부(310)로 인가되는 입력 전원(421)을 이용하여 에너지를 저장한다.
제 2 저장부(430)는 제 1 저장부(420)로부터 에너지를 전달받아 저장하며, 스위치(410)가 열리면, 제 1 저장부(420)에 저장된 에너지를 전달받아 저장한다. 저장된 에너지는 직류 전압 형태 일 수 있으며, 직류 전압은 출력 신호(431)로서 외부에 전달될 수 있다.
도 5는 본 발명에 따른 역률 개선 장치내의 역률 보정부의 일 실시예를 도시 한다.
본 발명에 따른 역률 개선 장치내의 역률 보정부는 신호 생성부(510), FET(510), 인덕터(520) 및 캐패시터(530)를 포함한다.
신호 생성부(510)는 전원부(미도시)로부터 전원(511)을 공급받아 동작한다. 신호 생성부(510)에서 생성되는 제어 신호(512)는 펄스 형태의 신호일 수 있다. 신호 생성부(510)는 입력 전원(531), 캐패시터 출력 신호(541)등의 신호에 기초하여 제어 신호(512)를 생성한다. 캐패시터 출력 신호(541)가 목표치와 차이가 많이 나는 경우에는 펄스의 폭이 넓은 제어 신호(512)를 생성한다.
FET(520)는 제어 신호(521)를 게이트로 입력 받아 FET(520)의 동작 여부를 결정한다. 제어 신호(521)가 ON상태를 나타내는 펄스인 경우(513)에는 FET(510)를 동작시키기에 충분한 전압이 게이트에 인가되므로 FET(510)는 쇼트(short)상태가 된다.
유사하게 제어 신호(512)가 OFF상태를 나타내는 펄스인 경우(513)에는 FET(520)를 동작시키기에 충분한 전압이 게이트에 인가되지 않으므로 FET(520)는 오픈(open)상태가 된다.
인덕터(530)는 FET(520)의 동작 여부에 따라 입력 전원(531)으로부터 에너지를 충전한다. FET(520)가 쇼트 상태가 되면, 인덕터(530), FET(520) 및 입력부(310)사이에 전류 경로가 형성된다. 입력 전원(531)에 의하여 인덕터(530)에 흐르는 전류는 증가한다. 이 경우 인덕터(530)에 충전되는 에너지는 전류의 제곱에 비례하여 충전된다.
캐패시터(540)는 FET(520)의 동작 여부에 따라 인덕터(530)로부터 에너지를 충전한다. FET(520)가 오픈 상태가 되면, 인덕터(530), 캐패시터(540) 및 입력부(310) 사이에 전류 경로가 형성된다. 인덕터(530)에 저장된 에너지는 전류 형태로 캐패시터에 전달되고, 캐패시터(540)는 양단에 전하를 충전함으로써 에너지를 저장한다. 저장된 에너지는 전압의 제곱에 비례한다. 캐패시터(540)는 충전된 직류 전압을 출력 신호(541)로써 외부에 전달할 수 있다.
도 6은 본 발명에 따른 역률 개선 장치의 포화 방지부에 관한 블록도를 도시한다.
본 발명에 따른 역률 개선 장치의 포화 방지부의 일 실시예는 입력 감지부(610) 및 제어부(620)를 포함한다.
입력 감지부(610)는 입력부(310)로 입력 전원(611)이 인가되었는지를 판단한다. 입력 전원(611)이 인가되었는 지를 판단하는 방법은 다양하다. 일 예로 입력 전원(611)이 교류 전원인 경우 입력 감지부(610)는 교류-직류 컨버터와 비교부를 통하여 구현할 수 있다. 교류-직류 컨버터는 입력 교류 전압을 직류 전압으로 변환한다. 비교부는 변환된 직류 전압을 기 설정된 임계치와 비교하여 변환된 직류 전압이 임계치보다 큰 시간이 소정 시간 이상이면 입력 전원이 인가된 것으로 판단한다.
그러나 이는 입력 감지부(610)의 한 실시예에 불가하며, 다른 형태의 입력 감지부(610)가 사용될 수 있음은 당업자에게 자명하다.
제어부(620)는 입력 감지부(610)의 판단 결과에 따라 역률 보정부(320)의 동 작을 제어한다. 입력 감지부(610)에서 입력 전원(611) 감지되었는지에 따라 선택적으로 역률 보정부(320)가 동작하도록 제어한다.
제어부(620)의 일 실시예로 BJT(Bipolar Junction Transistor)(624)를 채용할 수 있다. 입력 감지부(610)의 판단 결과에 따라 BJT(624)의 베이스(base)로 선택적으로 BJT 동작 전압을 인가한다. 즉 입력 감지부(610)가 입력 전원(611)이 인가되었다고 판단하면, BJT의 동작 전압 이상의 전압을 출력하고, 그렇지 않다고 판단한 경우에는 동작 전압 이하의 전압을 출력하거나, 아무 신호도 출력 하지 않도록 한다.
BJT(624)의 콜렉터(collect)는 전원부(미도시)의 출력 직류 전압에 연결된다. 전원부(미도시)는 입력 전원(611)을 입력으로 받아 직류로 전환하여 직류 출력을 발생시킨다. 전원부(미도시)는 내부에 캐패시터나 인덕터등의 소자를 가지므로 입력 전원(611)이 차단된다 하더라도 직류 출력이 바로 사라지지 않는다는 것은 앞서 설명한 바이다.
입력 전원(611)이 인가된 경우에는 전원부(미도시)의 직류 출력 전압(622)이 BJT(624)의 콜렉터로 인가된다. 입력 전원(611)이 인가된 경우에는 BJT(624)의 베이스에 동작 전압 이상의 전압이 인가되므로 전원부(미도시)의 직류 출력 전압(622)이 BJT의 에미터(emmiter)를 통과하여 역률 보정부(320)에 전달된다. 따라서 역률 보정부(320)가 동작하게 된다.
반대로 입력 전원(611)이 인가되지 않은 경우에는 전원부(미도시)의 직류 출력 전압(622)이 BJT(624)의 컬렉터로 인가된다 하더라도 BJT(624)의 베이스에 동작 전압 이상의 전압이 인가되지 않으므로, BJT가 동작을 하지 않는다. 따라서 전원부(미도시)의 직류 출력 전압(622)은 역률 보정부(320)에 전달되지 않는다.
이상에서 BJT는 NPN을 사용하였으나, PNP를 사용하여 설계할 수도 있음은 자명하다. 즉 PNP의 경우 전원부(미도시)의 직류 출력 전압(622)은 BJT의 에미터로 연결되며, 제어부(620)의 출력은 BJT의 콜렉터 단자가 된다. 입력 전원(611)이 인가된 경우에는 로우(LOW)에 해당하는 출력을 BJT의 베이스에 전달함으로써 전원부(미도시)의 직류 출력 전압(622)이 BJT의 에미터(emmiter)를 통과하여 역률 보정부(320)에 전달된다. 유사하게 입력 전원(611)이 차단된 경우에는 하이(HIGH)에 해당하는 출력을 BJT의 베이스에 전달함으로써 BJT가 동작하지 않기 때문에 전원부(미도시)의 직류 출력 전압(622)이 BJT의 에미터(emmiter)를 통과하지 못한다.
이러한 본 발명의 일 실시예에 의하면, 입력 전원(611)이 차단되었다가 다시 인가된 경우에도 역률 보정부(320)는 동작의 개시로 인식하여 과도한 전류를 흘리지 않도록 앞서 설명한 소프트-스타트 동작이나 스타트-업 동작을 수행함으로써 역률 보정부(320)가 설정된 한계를 초과하지 않도록 제어하게 된다.
도 7은 본 발명에 따른 포화가 방지된 역률 개선 장치의 일 실시예를 도시한다.
본 발명에 따른 포화가 방지된 역률 개선 장치는 입력부(710), 포화 방지부(720), 전원부(730), 역률 개선부(740) 및 컨버터(750)를 포함한다.
입력부(710)는 외부로부터 입력 전원을 인가받는다. 본 실시예에서 입력 전원은 교류 전원(711)을 사용하였으나, 이에 한정되지는 않는다. 인가된 교류 전원 은 정류부(712)를 거쳐 정류되며, 정류부(712)로서는 브리지 회로 등이 사용될 수 있다.
포화 방지부(720)는 역률 개선부(740)가 설정된 한계를 초과하지 않도록 제어한다. 본 실시예에서는 포화 방지부(720)가 입력 전원의 인가 및 차단을 감지함으로써 역률 개선부(740)가 입력 전원의 인가 및 차단 시점을 감지하지 못하여 설정된 한계를 초과하지 않도록 제어한다. 그러나 입력 전원을 통한 제어가 아닌 역률 개선부(740)으로 인가되는 전류 및 전압이 소자의 정격 용량을 초과하지 않도록 제어함으로써 포화를 방지하는 것도 가능하다.
본 실시예에서 포화 방지부(720)는 입력 감지부(722) 및 BJT(724)를 포함한다.
입력 감지부(722)는 입력 전원이 인가 되었음을 감지하여 선택적으로 BJT(724)에 출력 신호를 전송한다. 출력 신호는 BJT를 동작하게 하는 동작 전압 이상의 전압이다.
BJT(724)는 입력 감지부(722)로부터 동작 전압 이상의 출력 신호가 인가된 경우에는 컬렉터(collector)로 인가된 신호를 이미터(emitter)로 출력하고, 동작 전압 이상의 출력 신호가 인가되지 아니한 경우에는 컬렉터로 인가된 신호를 차단한다.
전원부(730)는 역률 개선부(740)가 동작하기 위한 동작 전압을 제공한다. 동작 전압은 직류 형태로써, 입력 전원이 교류 전압인 경우에는 교류-직류 컨버터를 이용하여 직류 형태로 전환하여 출력한다. 출력된 전압은 BJT의 컬렉터로 인가된 다. 전원부(730)는 앞서 설명한데로 내부에 캐패시터등의 소자에 의하여 입력 전원이 차단된다 하더라도 출력 전압이 서서히 감소한다. 본 실시예에서는 BJT를 채용하였으나, FET등의 다른 스위치가 채용될 수 있음은 자명하다.
역률 보정부(740)는 포화 방지부(720)를 거쳐 전달된 전원부(730)의 출력을 인가받아 동작한다. 역률 보정부(740)는 신호 생성부(742), 스위치(744), 인덕터(746), 다이오드(747), 캐패시터(748)를 포함한다.
신호 생성부(742)는 입력 신호, 캐패시터(748)의 출력 전압(749)등의 각종 신호를 피드백으로 전송받아, 캐패시터(748)의 출력 전압이 목표 전압에 도달하도록 신호(743)를 생성한다.
생성된 신호는 앞서 설명한데로 펄스 형태일 수 있으며, 생성된 신호(743)는 스위치(744)에 전달된다.
스위치(744)는 신호 생성부(742)에서 생성된 신호(743)에 기초하여 인덕터(746) 또는 캐패시터(748)를 충전한다. 신호 생성부(742)에서 생성된 신호(743)가 ON상태의 펄스에 해당하는 경우에는 입력부(710)로 인가된 입력 전원으로부터 인덕터(746)를 충전한다. 유사하게 신호 생성부(742)에서 생성된 신호(743)가 OFF상태의 펄스에 해당하는 경우에는 인덕터(746)에 충전된 에너지에 기초하여 캐패시터(748)를 충전한다. 이 경우 다이오드(747)는 캐패시터(748)에 충전된 에너지가 역방향으로 방전되지 못하도록 한다.
컨버터(750)는 캐패시터(748)의 전압을 입력으로 인가받아 원하는 전압으로 전환한다. 이는 직류-직류 컨버터등으로 수행될 수 있다.
도 8은 본 발명에 따른 포화가 방지된 역률 개선 장치의 일 동작예를 도시한다.
(a)는 교류 입력 전원을 도시한다.
T0~T1 시간동안 입력 전원이 인가된 후 T2 시간동안 차단된다. 다시 T3~T4시간동안 입력 전원이 인가된다. 이러한 입력 전원의 ON/OFF의 잦은 변화는 전력 수급의 문제일 수도 있으며, 사용자에 의한 강제적인 동작에 의한 것일 수도 있다.
(b)는 입력 감지부(720)의 출력 신호를 도시한다.
입력 감지부(720)가 입력 전원이 인가되었음을 감지한 경우에는 직류 전압을 출력하고, 입력 전원이 인가되었음을 감지하지 못한 경우에는 직류 전압을 출력하지 않는다. 따라서, T0~T1 시간동안은 직류 전압이 출력되지만 T2 시간동안은 직류 전압이 출력 되지 않는다. 다시 입력 전원이 인가된 T3~T4 시간동안 직류 전압이 출력된다.
(c)는 역률 보정부(740)에 인가되는 직류 전압을 도시한다.
역률 보정부(740)에 인가되는 직류 전압은 앞서 살핀데로 전원부(730)의 출력이 포화 방지부(720)를 거쳐 역률 보정부(740)에 전달된다.
T0~T1 시간동안은 전원부(730) 및 포화 방지부(720)에서 모두 직류 전압을 출력 하므로, 전원부(730)의 직류 출력 전압이 역률 보정부(740)에 인가되어 역률 보정부(740)를 동작시킨다.
T2 시간동안은 입력 전원이 차단된 기간이나, 전원부(730)의 출력 직류 전압은 서서히 줄어들기 때문에 임계치보다 클 수 있음은 앞서 살펴본 바이다. 그러나 입력 전원이 감지되지 않으므로 포화 방지부(720)의 출력이 BJT(724)의 동작 전압 보다 작아지게 되어 전원부(730)의 출력 직류 전압은 역률 보정부(740)에 전달되지 않는다.
다시 입력 전원이 인가되는 T3~T4시간동안 포화 방지부(720)가 입력 전원을 감지하므로 BJT(724)를 동작시켜 전원부(730)의 출력 직류 전압이 역률 보정부(740)에 인가된다.
(d)는 역률 보정부(740)내의 신호 생성부(742)에서 생성된 신호를 도시한다.
본 실시예에서 신호 생성부(742)에서 생성된 신호는 펄스 형태를 가진다. 신호 생성부(742)는 입력 전원 및 캐패시터(748)의 출력 전압을 기초로 캐패시터(748)의 출력 전압이 목표 전압에 도달하도록 하기 위하여 펄스의 폭을 제어한다.
그러나 역률 보정부(740)의 동작이 개시된 경우에는 캐패시터(748)의 출력 전압과 목표 전압이 차이가 크기 때문에 펄스의 폭이 넓은 신호를 생성하면, 인덕터(746)에 많은 전류가 흐르게 되어 파손될 염려가 있음은 앞서 설명한 바이다.
따라서 신호 생성부(742)는 초기 기동이 인식되면 캐패시터(748)의 출력 전압과 관계없이 폭을 서서히 넓혀 주는 소프트-스타트 동작 방식이나, 캐패시터(748) 출력 전압이 어느 정도 확립된 이후에 동작을 시작하는 스타트-업 방식을 채용한다.
T0 시간동안은 신호 생성부(742)가 초기 기동을 인식하여 소프트-스타트 동작을 수행한다. 따라서 캐패시터(748)의 전압값이 목표 전압 값과 큰 차이를 보인 다 하더라도 펄스의 폭을 서서히 늘린다.
T1 시간동안은 캐패시터(748)의 출력 전압을 기초로 목표 전압에 도달하기 위하여 펄스의 폭을 조절한다. 펄스의 폭은 서서히 증가하다가 캐패시터(748)의 출력 전압이 일정 수준에 도달하면 일정한 폭을 유지한다.
T2 시간동안은 포화 방지부(720)에 의하여 전원부(730)의 직류 출력 전압이 차단되므로 역률 보정부(740)이 동작하지 않는다. 따라서 이 시간동안은 신호 생성부(742)가 신호를 생성하지 않는다.
T3 시간동안은 신호 생성부(742)가 다시 초기 기동을 인식하여 소프트-스타트 동작을 수행한다. 종래 기술에 의하면 신호 생성부(742)가 초기 기동을 인식하지 못하여 펄스의 폭을 최대로 발생시키면서 인덕터(746)에 과도한 전류가 흘러 역률 보정부(740)가 소손되나, 본 발명에서는 그러한 문제점을 해결할 수 있다.
T4 시간동안은 캐패시터(748)의 출력 전압을 기초로 목표 전압에 도달하기 위하여 펄스의 폭을 조절한다. 펄스의 폭은 서서히 증가하다가 캐패시터(748)의 출력 전압이 일정 수준에 도달하면 일정한 폭을 유지한다.
도 9는 본 발명에 따른 포화가 방지된 역률 개선 방법의 흐름도를 도시한다.
단계 910에 따라, 입력 전원을 인가받는다. 입력 전원이 교류 전압인 경우에는 입력 전압을 정류하는 단계를 거칠 수도 있다.
단계 920에 따라, 입력 전원의 역률을 보정한다. 입력 전원의 전압과 전류가 동상이 아닐 경우에는 무효 전력 성분이 커져 전력 손실이 발생하므로 입력전원의 전압과 전류의 위상을 조정하여 역률을 보정한다.
단계 930에 따라, 단계 920의 역률을 보정하는 단계가 설정된 한계를 초과하여 수행되지 않도록 제어한다. 만일 역률 보정이 한계를 초과하여 수행된다고 판단되는 경우에는 역률 보정 동작을 중지시키도록 제어한다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명은 동일 부하 조건에서 역률 개선 회로내의 인덕터에 흐르는 최대 전류의 예측 및 제한이 가능하여 회로 신뢰성 및 품질을 향상시키는 효과가 있다.
또한, 입력 교류 전원의 ON/OFF에 따른 역률 개선 회로의 포화 문제로 역률 개선 회로 내의 인덕터 설계시 일반적으로 포화 특성이 좋은 고가의 분말 자성 코어를 사용하나, 염가의 페라이트(Ferrite) 재질 코어로 설계가 가능하여 경비를 절감하는 효과가 있다.

Claims (21)

  1. 입력 전원을 인가받는 입력부;
    상기 입력부로 인가된 상기 입력 전원에 대한 역률 보정을 수행하는 역률 보정부;
    상기 역률 보정부가 설정된 한계를 초과하지 않도록 제어하는 포화 방지부를 포함하는 것을 특징으로 하는 역률 개선 장치.
  2. 제 1 항에 있어서, 상기 포화 방지부는,
    상기 입력부로 상기 입력 전원이 인가되었는지를 감지하는 입력 감지부;
    상기 입력 감지부에서 상기 입력 전원이 감지되었는지에 따라 선택적으로 상기 역률 보정부가 동작하도록 제어하는 제어부를 포함하는 것을 특징으로 하는 역률 보정 장치.
  3. 제 2 항에 있어서, 상기 제어부는,
    상기 입력 감지부에서 상기 입력 전원이 감지된 경우 상기 역률 보정부가 작동 하도록 제어하는 것을 특징으로 하는 역률 개선 장치.
  4. 제 1항에 있어서, 상기 입력 전원은 교류 전원인 것을 특징으로 하는 역률 개선 장치.
  5. 제 1항에 있어서, 상기 역률 보정부에 동작 전원을 공급하는 전원부를 더 포함하는 것을 특징으로 하는 역률 개선 장치.
  6. 제 1항에 있어서, 상기 입력 전원을 정류하는 정류부를 더 포함하는 것을 특징으로 하는 역률 개선 장치.
  7. 제 1항에 있어서, 상기 역률 보정부는,
    상기 입력부의 일측에 연결된 제 1 저장부;
    상기 제 1 저장부의 타측에 연결된 제 2 저장부; 및
    외부로부터 입력되는 스위칭 제어 신호에 기초하여 상기 제 1 저장부 및 상기 제 2 저장부에 에너지를 저장하기 위한 스위칭 동작을 수행하는 스위치를 포함하는 것을 특징으로 하는 역률 개선 장치.
  8. 제 7항에 있어서, 상기 스위치는,
    상기 외부로부터 입력된 스위칭 제어신호가 제 1 스위칭 제어 신호인 경우에는 상기 입력부로 인가된 상기 입력 전원으로부터 상기 제 1 저장부에 에너지를 충전시키고, 상기 외부로부터 입력된 스위칭 제어신호가 제 2 스위칭 제어 신호인 경우에는 상기 제 1 저장부에 충전된 에너지를 이용하여 상기 제 2 저장부에 에너지를 충전시키는 것을 특징으로 하는 역률 개선 장치.
  9. 제 7항에 있어서, 상기 제 1 저장부는 인덕터이고, 상기 제 2 저장부는 캐패시터 인 것을 특징으로 하는 역률 개선 장치.
  10. 제 7항에 있어서, 상기 포화 방지부는 상기 제 1 저장부 및 상기 제 2 저장부에 전송되는 신호의 크기에 기초하여, 상기 전송되는 신호의 크기가 상기 제 1 저장부 및 상기 제 2 저장부의 정격 용량보다 큰 경우에는 전송을 차단함으로써 수행되는 것을 특징으로 하는 역률 개선 장치.
  11. 제 1항에 있어서, 상기 역률 보정부의 끝단에 연결되어 직류 출력 전압을 소정의 전압 값으로 변환하는 전압 변환부를 더 포함하는 것을 특징으로 하는 역률 개선 장치.
  12. 입력 전원을 인가받는 단계;
    상기 인가된 입력 전원에 대한 역률 보정을 수행하는 단계; 및
    상기 역률 보정이 설정된 한계를 초과하여 수행되지 않도록 제어하는 단계를 포함하는 것을 특징으로 하는 역률 개선 방법.
  13. 제 12항에 있어서, 상기 역률 보정이 설정된 한계를 초과하여 수행하지 않도록 제어하는 단계는,
    상기 입력 전원이 인가되었는지를 판단하고, 상기 판단 결과에 기초하여 상기 입력 전원이 인가된 경우에만 선택적으로 상기 입력 전원의 역률 보정을 수행하도록 제어하는 것을 특징으로 하는 역률 개선 방법.
  14. 제 13항에 있어서, 상기 입력 전원이 인가된 경우는,
    상기 입력 전원을 소정의 임계치와 비교하여 상기 입력 전원이 소정의 임계치보다 큰 경우 인 것을 특징으로 하는 역률 개선 방법.
  15. 제 12 항에 있어서, 상기 입력 전원은 교류 전원 인 것을 특징으로 하는 역률 개선 방법.
  16. 제 15항에 있어서, 상기 입력 전원을 정류하는 단계를 더 포함하는 것을 특징으로 하는 역률 개선 방법.
  17. 제 12항에 있어서, 상기 역률 보정을 수행하는 단계는,
    외부로부터 입력되는 제 1 스위칭 제어신호에 기초하여 상기 입력 전원으로부터 제 1 저장부에 에너지를 충전시키는 것을 특징으로 하는 역률 개선 방법.
  18. 제 17항에 있어서, 상기 역률 보정을 수행하는 단계는,
    외부로부터 입력되는 제 2 스위칭 제어 신호에 기초하여, 상기 제 1 저장부 에 충전된 에너지를 이용하여 제 2 저장부에 에너지를 충전시키는 것을 특징으로 하는 역률 개선 방법.
  19. 제 17항에 있어서, 상기 제 1 저장부는 인덕터인 것을 특징으로 하는 역률 개선 방법.
  20. 제 17항에 있어서, 상기 역률 보정이 설정된 한계를 초과하여 수행하지 않도록 제어하는 단계는,
    상기 제 1 저장부에 전송되는 신호의 크기에 기초하여, 상기 전송되는 신호의 크기가 제 1 저장부의 정격 용량을 초과하지 않도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 역률 개선 방법.
  21. 제 12항 내지 제 20항 중 어느 한 항의 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
KR1020070040938A 2007-04-26 2007-04-26 포화가 방지된 역률 개선 방법 및 장치 KR100891115B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070040938A KR100891115B1 (ko) 2007-04-26 2007-04-26 포화가 방지된 역률 개선 방법 및 장치
US11/937,739 US8102160B2 (en) 2007-04-26 2007-11-09 Saturation preventing power factor improving method and apparatus
CN2008100039805A CN101295923B (zh) 2007-04-26 2008-01-23 防止饱和的功率因数提高方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040938A KR100891115B1 (ko) 2007-04-26 2007-04-26 포화가 방지된 역률 개선 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20080096052A true KR20080096052A (ko) 2008-10-30
KR100891115B1 KR100891115B1 (ko) 2009-03-30

Family

ID=39886144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040938A KR100891115B1 (ko) 2007-04-26 2007-04-26 포화가 방지된 역률 개선 방법 및 장치

Country Status (3)

Country Link
US (1) US8102160B2 (ko)
KR (1) KR100891115B1 (ko)
CN (1) CN101295923B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8950206B2 (en) 2007-10-05 2015-02-10 Emerson Climate Technologies, Inc. Compressor assembly having electronics cooling system and method
US20090241592A1 (en) * 2007-10-05 2009-10-01 Emerson Climate Technologies, Inc. Compressor assembly having electronics cooling system and method
US7895003B2 (en) 2007-10-05 2011-02-22 Emerson Climate Technologies, Inc. Vibration protection in a variable speed compressor
US8539786B2 (en) 2007-10-08 2013-09-24 Emerson Climate Technologies, Inc. System and method for monitoring overheat of a compressor
US8448459B2 (en) 2007-10-08 2013-05-28 Emerson Climate Technologies, Inc. System and method for evaluating parameters for a refrigeration system with a variable speed compressor
US8418483B2 (en) 2007-10-08 2013-04-16 Emerson Climate Technologies, Inc. System and method for calculating parameters for a refrigeration system with a variable speed compressor
US9541907B2 (en) 2007-10-08 2017-01-10 Emerson Climate Technologies, Inc. System and method for calibrating parameters for a refrigeration system with a variable speed compressor
US8459053B2 (en) 2007-10-08 2013-06-11 Emerson Climate Technologies, Inc. Variable speed compressor protection system and method
JP2012016172A (ja) * 2010-06-30 2012-01-19 Toshiba Corp 電源回路と電源制御方法
EP2700138A2 (en) * 2011-04-20 2014-02-26 Koninklijke Philips N.V. Controlled converter architecture with prioritized electricity supply
KR20140062997A (ko) * 2012-11-15 2014-05-27 삼성전기주식회사 역률 보정 장치, 이를 갖는 전원 공급 장치 및 모터 구동 장치
TWI466421B (zh) * 2012-12-05 2014-12-21 Hep Tech Co Ltd Method of Activation Method of Passive AC and DC Converter and Its Function Correction Circuit
KR20150057643A (ko) * 2013-11-20 2015-05-28 삼성전자주식회사 전원공급장치 및 이를 이용한 디스플레이장치
CN209710376U (zh) * 2017-12-13 2019-11-29 意法半导体国际有限公司 Led驱动电路
US11206743B2 (en) 2019-07-25 2021-12-21 Emerson Climate Technolgies, Inc. Electronics enclosure with heat-transfer element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420780A (en) * 1993-12-30 1995-05-30 Omega Power Systems Apparatus for limiting inrush current
JP2000023452A (ja) 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 力率改善回路
JP2001218467A (ja) * 2000-02-02 2001-08-10 Pfu Ltd 高調波抑制スイッチング電源装置
JP3677198B2 (ja) 2000-07-31 2005-07-27 新電元工業株式会社 スイッチング電源
US6487098B2 (en) * 2001-02-01 2002-11-26 International Business Machines Corporation Power factor correction (PFC) circuit that eliminates an inrush current limit circuit
JP2003111391A (ja) * 2001-10-03 2003-04-11 Seiko Instruments Inc 昇圧型スイッチング・レギュレータ
US7068016B2 (en) * 2002-11-01 2006-06-27 International Rectifier Corporation One cycle control PFC boost converter integrated circuit with inrush current limiting, fan motor speed control and housekeeping power supply controller
US7164591B2 (en) * 2003-10-01 2007-01-16 International Rectifier Corporation Bridge-less boost (BLB) power factor correction topology controlled with one cycle control
DE10349036A1 (de) * 2003-10-22 2005-05-25 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Elektronisches Vorschaltgerät mit Schutzschaltung für den Schalttransistor eines Wandlers
JP4609060B2 (ja) 2004-01-08 2011-01-12 株式会社富士通ゼネラル 電源装置
US7279868B2 (en) * 2004-03-12 2007-10-09 Comarco Wireless Technologies, Inc. Power factor correction circuits
US8164272B2 (en) * 2005-03-15 2012-04-24 International Rectifier Corporation 8-pin PFC and ballast control IC
TWI290405B (en) * 2005-07-13 2007-11-21 Mitac Int Corp Inrush current control circuit
CN1908680B (zh) * 2005-08-05 2011-03-23 鸿富锦精密工业（深圳）有限公司 浪涌电流测试电路
CN2907074Y (zh) 2006-05-31 2007-05-30 高效电子股份有限公司 具输入电压控制的功率因数校正电路
US7420827B2 (en) * 2006-10-10 2008-09-02 Condor D.C. Power Supplies Inc. Self oscillating inrush current limiting converter

Also Published As

Publication number Publication date
CN101295923A (zh) 2008-10-29
KR100891115B1 (ko) 2009-03-30
US20080265847A1 (en) 2008-10-30
CN101295923B (zh) 2012-07-11
US8102160B2 (en) 2012-01-24

Similar Documents

Publication Publication Date Title
KR100891115B1 (ko) 포화가 방지된 역률 개선 방법 및 장치
US10355605B1 (en) Adjustable frequency curve for flyback converter at green mode
US10361625B2 (en) Switching power converter and light load condition improvements thereof
US7830130B2 (en) Forward power converter controllers
US7616459B2 (en) System and method for a primary feedback switched mode power supply
JP5056395B2 (ja) スイッチング電源装置
KR101365502B1 (ko) 전원 장치
KR101769130B1 (ko) 전력 공급 장치, 링크 전압 제어 스위치의 제어 장치 및 방법
KR101167807B1 (ko) 공진 컨버터
CN104660022A (zh) 为电源变换器提供过流保护的系统和方法
JP2005354890A (ja) フライフォワード変換器の動作範囲を拡大するための方法及び装置
US11056968B2 (en) Power converter, power controller, and control method capable of providing multiple protections
CN105991035A (zh) 以反驰式架构为基础的电源转换装置
JP2006094696A (ja) 力率補正回路及びその出力電圧制御方法
JP5971074B2 (ja) スイッチング電源装置
CN101964595A (zh) 电源装置和方法
GB2448741A (en) Current sensing and overload protection of a switch mode power converter
JP5080424B2 (ja) 電源装置
GB2320375A (en) Battery recharging circuit with switch-mode converter
US20110149612A1 (en) Control Method and Controller with constant output current control
JP5857702B2 (ja) スイッチング電源装置
JP6543121B2 (ja) スイッチング電源装置
EP1372253A1 (en) Apparatus and method for reducing BUS voltage stress in a single-stage single switch power factor correction circuit
JP2005512485A (ja) 遅延補償される電流モード制御によるスイッチモード電源
JP6781947B2 (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 12