JP5080424B2

JP5080424B2 - 電源装置

Info

Publication number: JP5080424B2
Application number: JP2008287774A
Authority: JP
Inventors: 利光佐藤; 茂治山下
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2008-11-10
Filing date: 2008-11-10
Publication date: 2012-11-21
Anticipated expiration: 2028-11-10
Also published as: JP2010115088A

Description

本発明は、商用交流電源の交流電圧を整流し、ＤＣ／ＤＣコンバータ等の直流電圧で動作する負荷に対して、所望の直流電圧を供給するように制御すると共に、商用交流電源の力率を改善できるように制御する力率改善回路を備えた電源装置に関する。

力率改善回路（ＰＦＣ；ＰｏｗｅｒＦａｃｔｏｒＣｏｒｒｅｃｔｉｏｎ）を備えた電源装置は、商用交流電源から供給される交流電圧を全波整流回路等により整流した電圧を入力し、ＤＣ／ＤＣコンバータ等の直流負荷の動作用の所望の直流電圧として供給する構成を有するものであり、力率改善回路は、商用交流電源から供給される交流電流の波形が正弦波となるようにスイッチング制御して、商用交流電源に流れる交流電流が高調波電流を含まない正弦波で、且つ交流電圧との間の位相差が零となって、商用交流電源側の力率が１００％となるようにすることを目的として制御する構成を備えている。それによる力率改善によって無効電力を低減できるから、電力効率を改善することができる。この力率改善回路は、既に各種の構成が提案されており、例えば、図７に示す構成が知られている。同図に於いて、１０１は商用交流電源、１０２は整流回路、１０３は力率改善回路（ＰＦＣ）、１０４はＰＦＣ制御部、１０５はＤＣ／ＤＣコンバータ、Ｌ１１，Ｌ１２はチョークコイル、Ｄ１１〜Ｄ１５はダイオード、Ｑ１１〜Ｑ１３はトランジスタ（ＦＥＴ）、Ｃ１１，Ｃ１２はコンデンサ、Ｔ１１はトランス、Ｒ１１は電流検出用抵抗を示す。又Ｖａｃは商用交流電源１０１の交流電圧、ＶｐｆｃはトランジスタＱ１１のオン、オフ制御によるコンデンサＣ１１の充電電圧、即ち、力率改善回路１０３の出力電圧、ＶｏｕｔはＤＣ／ＤＣコンバータ１０５の出力電圧、Ｉｐｆｃは整流回路１０２を介して力率改善回路１０３に流れる電流を示し、力率改善回路１０３とＲＦＣ制御部１０４とにより、負荷のＤＣ／ＤＣコンバータ１０５に対する電源装置を構成している。

整流回路１０２は、商用交流電源１０１からの交流電圧を全波整流等により整流する構成を有し、力率改善回路１０３を介して直流負荷としてのＤＣ／ＤＣコンバータ１０５へ直流電圧を供給する。又ＰＦＣ制御部１０４は、整流回路１０２からの入力電圧を検出した入力電圧監視信号と、抵抗により電流Ｉｐｆｃを検出した入力電流監視信号と、コンデンサＣ１１の両端の電圧Ｖｐｆｃを検出した出力電圧監視信号とを基に、トランジスタＱ１１のオン、オフを制御するＰＦＣ制御信号を出力する構成を有し、ＤＣ／ＤＣコンバータ１０５に対する出力電圧、即ち、コンデンサＣ１１の両端の電圧Ｖｐｆｃが予め定めた値を維持するように、トランジスタＱ１１のオン期間を制御して、負荷のＤＣ／ＤＣコンバータ１０５に対して所定の直流電圧を供給する。

又力率改善回路１０３は、前述のように、チョークコイルＬ１１とコンデンサＣ１１とダイオードＤ１１とトランジスタＱ１１とを含み、ＰＦＣ制御部１０４によるトランジスタＱ１１のオン、オフ制御とチョークコイルＬ１１とコンデンサＣ１１とによる昇圧機能を有し、商用交流電源１０１の電圧低下時には、トランジスタＱ１１のオン時間を長くして、チョークコイルＬ１１に流す電流を増加することにより、所定の直流電圧を出力するものであるから、このような商用交流電源１０１の電圧低下状態が継続すると、電流増加継続による温度上昇等によって障害発生の可能性が高くなる。従って、このような問題に対処する為、構成部品を大型化及び高耐熱性構成等とする必要があるが、それによるコストアップの問題が生じる。そこで、整流回路１０２の出力電圧が所定値以下に低下した場合、即ち、商用交流電源の電圧が所定値以下に低下した場合、力率改善回路とＤＣ／ＤＣコンバータとの動作を停止させることにより、内部構成を保護する手段が提案されている（例えば、特許文献１参照）。

又力率改善回路１０３のダイオードＤ１１がオープン状態の障害となった場合、コンデンサＣ１１の両端の電圧が低下するから、ＰＦＣ制御部１０４は、トランジスタＱ１１のオン期間を増加するように制御することになり、それによる商用交流電源１０１からの電流が増大し、又トランジスタＱ１１のソース・ドレーン間電圧が増大して、トランジスタＱ１１が破損する可能性が増大する。そこで、トランジスタＱ１１のソース・ドレーン間電圧が所定値以上に増大したことを検出した時に、トランジスタＱ１１の制御を停止する構成が提案されている（例えば、特許文献２参照）。

又力率改善回路１０３の出力用のコンデンサＣ１１と並列に、トランジスタとコンデンサとの直列回路を接続し、入力電圧が正常の場合、そのトランジスタをオン状態として、追加接続のコンデンサにも充電し、入力電圧低下時に、そのトランジスタをオフ状態とし、他のトランジスタを介して追加接続のコンデンサの充電電力をフィードバックして、出力用のコンデンサＣ１１に充電する為のスイッチングトランジスタを設けた構成が提案されている（例えば、特許文献３参照）。
特開平８−２８９５５０号公報特開２００１−３１４０８３号公報特開２００６−２２３０７０号公報

商用交流電源は、発変電所や送配電系統の障害又は負荷の急増等により、電圧低下や停電等が発生する可能性を含むものであり、このような商用交流電源から供給される電力によって動作する各種機器に於いては、給電電圧の僅かな低下や瞬断によっても誤動作が生じないことが要望される。その為に、定格値からの電圧低下とその継続時間等を含めて正常動作を保証する為の規格が、例えば、ＩＥＣ６１０００−４−１１として知られている。又２００７年から、例えば、ＥＮ６１０００−４−１１の欧州連合統一規格によるテストに合格したことを証明する電気機器でなければならないことが規定された。この統一規格は、例えば、電圧ディップが発生しても、規定された条件では誤動作しないことを保証するものであり、その為の動作試験として、電圧ディップについては、クラス１〜３とクラスＸとについて試験レベルと継続時間とが推奨されており、交流電源の周波数５０Ｈｚと６０Ｈｚとについて、例えば、クラス２として、電圧ディップが定格値の０％に低下、即ち、電源断の状態の場合、１／２Ｈｚ又は１Ｈｚ、又定格値の７０％に低下した場合、５０Ｈｚ／６０Ｈｚについて、継続時間が２５Ｈｚ／３０Ｈｚでも誤動作が発生しない条件であり、又クラス３として、定格値の０％に低下した場合、５０Ｈｚ／６０Ｈｚについての継続時間がそれぞれ１／２Ｈｚ又は１Ｈｚ、定格値の４０％に低下した場合の継続時間が１０Ｈｚ／１２Ｈｚ、定格値の７０％に低下した場合の継続時間が２５Ｈｚ／３０Ｈｚ、定格値の８０％に低下した場合の継続時間が２５０Ｈｚ／３００Ｈｚでも誤動作が発生しない条件として規定されている。

前述の従来例の図７に示す構成の力率改善回路１０３の電圧ディップ特性の一例を、図８に示す。同図の（Ａ）は入力電圧（ＡＣ入力電圧）、（Ｂ）は力率改善回路の出力電圧（ＰＦＣ電圧）Ｖｐｆｃ、（Ｃ）は商用交流電源１０１側からの電流（ＡＣ入力電流）、（Ｄ）はＤＣ／ＤＣコンバータ１０５からの直流出力電圧Ｖｏｕｔを示す。（Ａ）に示すように、入力電圧がＶａｃ１（定格値の電圧）からＶａｃ２に電圧ディップ期間Ｔｄ（例えば、５Ｈｚの期間）にわたって低下すると、力率改善回路１０３の出力電圧は、（Ｂ）に示すように、例えば、２Ｈｚ期間経過により、ＤＣ／ＤＣコンバータ１０５の入力限界電圧値以下に低下する。又（Ｃ）に示すように、ＡＣ入力電流は、電圧ディップによっても同一の電力を供給する為に増加し、そのＡＣ入力電流を検出した入力電流監視信号がＰＦＣ制御部１０４に入力され、ＰＦＣ制御部１０４は、電流のピーク値を抑制するように、トランジスタＱ１１を制御するから、入力電流は、ＰＦＣ電流制御制限として示すように、ピーク値カットの電流波形となり、正弦波ではなくなる。即ち、力率が低下する問題がある。又電圧ディップが例えば２Ｈｚの期間経過により、ＤＣ／ＤＣコンバータ１０５の入力限界電圧値以下に低下すると、ＤＣ／ＤＣコンバータ１０５の直流出力電圧Ｖｏｕｔを、（Ｄ）に示すように、一定電圧に維持することができなくなって低下し、ＤＣ／ＤＣコンバータ１０５に接続されている電子機器が誤動作する問題もある。

この場合の商用交流電源１０１の電圧Ｖａｃ１からＶａｃ２に低下した割合と、継続期間Ｔｄとが前述のＥＮ６１０００−４−１１規格に適合しない構成を有するもので、力率改善回路を含む電気機器をヨーロッパ諸国へ輸出することができない問題もある。このような問題並びに解決手段については、前記特許文献１〜３には何ら提示されていない。

本発明は、前述の従来例の問題点を解決することを目的とするもので、電圧ディップによる力率低下を防止し、且つ安定動作を保証できる力率改善回路を含む電源装置を提供するものである。

本発明の電源装置は、商用交流電源からの交流電圧を整流回路により整流した電圧を入力し、スイッチング制御により所定の直流電圧として負荷に供給する力率改善回路と、この力率改善回路を制御するＰＦＣ制御部とを含む電源装置であって、力率改善回路は、整流回路からの電圧を入力するチョークコイルとダイオードとコンデンサと電流検出部とを直列的に接続し、チョークコイルに流れる電流をスイッチング制御するトランジスタとを含む構成を有し、電流検出部は、少なくとも高低の電流検出値を切替える切替手段を備えた構成を有し、ＰＦＣ制御部は、前記整流回路からの入力電圧と、前記負荷に供給する出力電圧と、前記電流検出部により検出した電流とを基に、前記トランジスタのオン、オフを制御する構成を有し、且つ整流回路に入力する交流電圧のピーク検出を行った検出値と基準電圧と比較して、交流電圧の電圧ディップの有無を検出し、この電圧ディップの検出時に、電流検出部の電流検出値を低くするように切替手段を制御する電圧ディップ検出部を備えている。

又電圧ディップ検出部は、整流回路の入力交流電圧を印加するダイオードと複数の抵抗との直列回路と、複数の抵抗により分圧された電圧を印加するコンデンサと、このコンデンサの端子電圧と基準電圧とを比較して電圧ディップの有無を検出するコンパレータと、このコンパレータによる電圧ディップ検出時に、コンデンサに印加される前記分圧された電圧を更に低い値に切替える構成を有するものである。

又電圧ディップ検出部は、電圧ディップを検出するコンパレータと、このコンパレータによる電圧ディップ検出時に、電圧ディップ継続期間が予め設定した期間を超えたか否かを監視する手段と、この手段により電圧ディップ継続期間が予め設定した期間を超えたと判定した時に、力率改善回路の電流検出部の切替手段を復帰させる構成を有するものである。

又電圧ディップ検出部は、電圧ディップを検出するコンパレータと、このコンパレータによる電圧ディップ検出時に、電圧ディップ継続期間が予め設定した期間を超えたか否かを監視する手段と、この手段により電圧ディップ継続期間が予め設定した期間を超えたと判定した時に、力率改善回路に接続した負荷の動作を停止させる制御信号を、この負荷の動作を制御する制御部に入力する構成を有するものである。

又電圧ディップ検出部は、電圧ディップを検出するコンパレータと、このコンパレータによる電圧ディップ検出時に、電圧ディップ継続期間が予め設定した期間を超えたか否かを監視する手段と、この手段により電圧ディップ継続期間が予め設定した期間を超えたと判定した時に、力率改善回路に接続した複数の負荷の中の少なくとも一つの負荷の動作を停止させる制御信号を、この負荷の動作を制御する制御部に入力する構成を有するものである。

商用交流電源から供給される交流電圧が低下する電圧ディップ検出により、力率改善回路に流れる電流の制限値を大きくするように電流検出部を切替制御することにより、電圧ディップによる負荷への電流増大時の電流波形のピークカットとなる状態を回避して、電流波形を正弦波形に維持させる。即ち、電圧ディップ時の力率低下を防止することができる。又電圧ディップ検出時に、電圧回復検出の為の値を高くするように、即ち、検出ヒステリシス特性として、電圧ディップ検出と回復検出とに於けるチャタリング現象を回避して、安定動作を行うことができる。

本発明の電源装置は、図１を参照して説明すると、商用交流電源１からの交流電圧を整流回路２により整流した電圧を入力し、スイッチング制御により所定の直流電圧として負荷に供給する力率改善回路３と、この力率改善回路３を制御するＰＦＣ制御部４とを含む電源装置であって、力率改善回路３は、チョークコイルＬ１に流れる電流をトランジスタＱ１によりスイッチング制御し、チョークコイルＬ１の誘起電圧をダイオードＤ１により整流してコンデンサＣ１を充電し、このコンデンサＣ１の充電電圧を前記負荷に供給し、この負荷に供給する電流を電流検出部７により検出する構成を有し、且つ電流検出部７は、少なくとも高低の電流検出値の切替えを行うトランジスタＱｂ等の切替手段を有し、ＰＦＣ制御部４は、整流回路２からの入力電圧と、負荷に供給する出力電圧と、負荷に供給する電流とをそれぞれ検出した信号を、入力電圧監視信号、出力電圧監視信号、入力電流監視信号として入力し、トランジスタＱ１のオン、オフを制御する構成を有し、整流回路２に入力する交流電圧を入力して、ダイオードＤ６と抵抗Ｒ１，Ｒ２とコンデンサＣ３とを含む構成によりピーク検出を行って基準電圧Ｒｅｆ１と比較し、交流電圧の電圧ディップの有無を検出し、電圧ディップの検出時に、電流検出部７の電流検出値を低くするようにトランジスタＱｂによる切替手段を制御する電圧ディップ検出部８を備えている。

図１は、本発明の実施例１の説明図であり、１は商用交流電源、２は整流回路、３は力率改善回路（ＰＦＣ）、４はＰＦＣ制御部、５は直流負荷としてのＤＣ／ＤＣコンバータ、６はＤＣ／ＤＣコンバータ制御部、７は電流検出部、８は電圧ディップ検出部を示す。整流回路２は、従来例と同様に全波整流回路とすることができる。又力率改善回路３は、チョークコイルＬ１と、ダイオードＤ１と、コンデンサＣ１と、トランジスタＱ１と、電流検出部７とを直列的に接続し、コンデンサＣ１の電圧を出力電圧Ｖｐｆｃとして負荷のＤＣ／ＤＣコンバータ５に供給する構成を有し、トランジスタＱ１は、ＰＦＣ制御部４によってオン、オフが制御され、オン時に、チョークコイルＬ１に整流回路２の整流出力電圧により電流が流れ、オフ時に、チョークコイルＬ１に電圧が誘起し、コンデンサＣ１にダイオードＤ１を介して充電され、その充電電圧が出力電圧Ｖｐｆｃとなる。又電流検出部７は、抵抗Ｒａ，ＲｂとトランジスタＱｂとを含む構成を有し、トランジスタＱｂは、抵抗Ｒａ，Ｒｂを並列接続するか否かの切替手段を構成し、電圧ディップ検出部８により制御されるものであるが、電圧ディップ状態でない場合及び電圧ディップ状態が所定の期間以上継続した場合はオフ状態とする。従って、トランジスタＱｂがオフの定常状態では、抵抗Ｒａにより、力率改善回路３を流れる電流Ｉｐｆｃを検出した入力電流監視信号がＰＦＣ制御部４に入力される。又トランジスタＱｂが電圧ディップ検出部８からのＱｂオン信号によりオンとなると、抵抗Ｒａに並列に抵抗Ｒｂが接続された状態に切替えられ、同一の電流Ｉｐｆｃが流れる場合でも、入力電流監視信号は低い値となる。

又直流電圧で動作する電気機器としてのＤＣ／ＤＣコンバータ５は、スイッチング用のトランジスタＱ２，Ｑ３と、ダイオードＤ２，Ｄ３と、トランスＴ１と、ダイオードＤ２〜Ｄ５と、チョークコイルＬ２と、コンデンサＣ２とを含む一般的な構成を有する場合を示し、その出力電圧Ｖｏｕｔを出力電圧監視信号として入力するＤＣ／ＤＣコンバータ制御部６から、ＤＣ／ＤＣコンバータ制御信号がトランジスタＱ２，Ｑ３のゲートに印加されてオン、オフ制御が行われ、出力電圧Ｖｏｕｔの安定化制御が行われ、この出力電圧Ｖｏｕｔが図示を省略した電子回路等に印加される。

又電圧ディップ検出部８は、ダイオードＤ６，Ｄ７，Ｄ８、抵抗Ｒ，Ｒ１〜Ｒ４、コンデンサＣ３，Ｃ４、コンパレータＣＰ１〜ＣＰ４、直流電圧Ｖｃｃ１、基準電圧Ｒｅｆ１，Ｒｅｆ２を含む構成を有し、整流回路２に入力する商用交流電源１からの交流電圧Ｖａｃを、ダイオードＤ６と抵抗Ｒ１，Ｒ２とコンデンサＣ３とによりピーク整流し、コンデンサＣ３の端子電圧、即ち、ピーク値と基準電圧Ｒｅｆ１とをコンパレータＣＰ１により比較し、電圧ディップの有無を検出する。商用交流電源１からの交流電圧Ｖａｃが正常の場合、その交流電圧Ｖａｃのピーク値に相当するコンデンサＣ３の端子電圧は、基準電圧Ｒｅｆ１より高い値であるように設定されており、コンパレータＣＰ１の出力信号はローレベルとなる。又抵抗Ｒ４とコンデンサＣ４とを直列接続して、直流電圧Ｖｃｃ１を印加し、コンパレータＣＰ１の出力端子を抵抗Ｒ４とコンデンサＣ４との接続点に接続する。従って、コンパレータＣＰ１の出力信号がローレベルであると、コンデンサＣ４は充電されない状態であるから、コンデンサＣ４の端子電圧Ｖｔはほぼ０Ｖに近い状態であり、基準電圧Ｒｅｆ２より低いので、コンデンサＣ４の端子電圧Ｖｔと基準電圧Ｒｅｆ２とを比較するコンパレータＣＰ２の出力信号はハイレベルとなり、ダイオードＤ７に対して逆方向の電圧を印加した状態となる。

又コンパレータＣＰ４は、コンパレータＣＰ１と同様に、基準電圧Ｒｅｆ１とコンデンサＣ３の端子電圧とを比較する構成を有し、その出力信号はコンパレータＣＰ３の−端子に入力される。コンパレータＣＰ２の出力信号がハイレベルで、且つコンパレータＣＰ４の出力信号がハイレベルの場合、ダイオードＤ７，Ｄ８に対して逆方向の電圧が印加され、直流電圧Ｖｃｃ１が、Ｑｂオン信号として示すように、電流検出部７のトランジスタＱｂのベースに印加されてオンとし、抵抗Ｒａ，Ｒｂを並列接続状態に切替えて、入力電流監視信号のレベルを低減し、力率改善回路３としては、負荷のＤＣ／ＤＣコンバータ５に供給する電流の増大を許容する状態となる。即ち、電流Ｉｐｆｃの増加によっても交流電流波形のピークカットの状態が発生しない状態となる。又コンパレータＣＰ３は、基準電圧Ｒｅｆ２とコンパレータＣＰ４の出力信号とを比較し、正常時は、コンパレータＣＰ４の出力信号はローレベルであるから、コンパレータＣＰ３の出力信号はハイレベルとなるが、コンパレータＣＰ４の出力信号がハイレベルとなると、コンパレータＣＰ３の出力信号はローレベルとなり、抵抗Ｒ２に並列に抵抗Ｒ３を接続した状態なる。それにより、電圧ディップ検出時点の検出電圧と、それより低い電圧ディップ復旧時の検出電圧として、検出電圧についてヒステリシス特性を持たせることができるから、電圧ディップ検出に於けるチャタリング発生を防止できる。

又電圧ディップ発生により、コンパレータＣＰ１の出力信号がハイレベルとなると、コンデンサＣ４が抵抗Ｒ４を介して電圧Ｖｃｃ１により充電され、その端子電圧Ｖｔが、抵抗Ｒ４とコンデンサＣ４との時定数に従って上昇し、この端子電圧Ｖｔが基準電圧Ｒｅｆ２より高くなると、コンパレータＣＰ２の出力信号はローレベルとなる。それにより、ハイレベルのＱｂオン信号は、ダイオードＤ７を介してローレベルとなり、電流検出部７のトランジスタＱｂはオフとなる。従って、入力電流監視信号は、抵抗Ｒａによる電流Ｉｐｆｃの検出値に相当したものとなり、トランジスタＱｂがオン状態の場合に比較して、入力電流監視信号のレベルが増大し、ＰＦＣ制御部４は、電流Ｉｐｆｃを制限するように、力率改善回路３のトランジスタＱ１のオン期間を短縮することになる。この場合、電圧ディップ発生から規定された期間内では、電流Ｉｐｆｃの増大を許容して力率改善作用を行い、その規定された期間を超えた場合は、その期間を、抵抗Ｒ４とコンデンサＣ４とによる時定数と基準電圧Ｒｅｆ２との設定条件に対応させることにより、ＰＦＣ制御部４は、電流制限を再開して各部の構成を保護することができる。

又電圧ディップ検出部８のコンデンサＣ３と抵抗Ｒ１，Ｒ２とダイオードＤ６とによるコンデンサＣ３の端子電圧が示す交流電圧のピーク電圧と、基準電圧Ｒｅｆ１とを比較するコンパレータＣＰ１により電圧ディップを検出する機能を、４０％，７０％，８０％等の複数の電圧ディップ条件対応に設けることも可能であり、又複数の電圧ディップ条件に従って、抵抗Ｒ４とコンデンサＣ４と基準電圧Ｒｅｆ２とコンパレータＣＰ２とを含むカウンタ機能を複数設けることも可能である。

図２は、動作説明波形図であり、（Ａ）はＡＣ入力電圧、（Ｂ）は電圧ディップ検出部の各部の信号波形、（Ｃ）はＡＣ入力電流Ｉａｃ、（Ｄ）はＰＦＣ電圧Ｖｐｆｃ、（Ｅ）はＤＣ／ＤＣコンバータ５の直流出力電圧Ｖｏｕｔを示し、電圧ディップ検出部の信号波形（Ｂ）は、コンパレータＣＰ１〜ＣＰ４の出力信号波形とコンデンサＣ４の端子電圧Ｖｔの変化とを示す。又ＡＣ入力電圧（Ａ）のＶａｃ１は正常時の商用交流電圧、Ｖａｃ２は電圧ディップによる商用交流電圧、Ｔｄは電圧ディップ期間を示す。商用交流電圧がＶａｃ１の正常状態に於いては、前述のように、コンパレータＣＰ１の出力信号はローレベル、コンデンサＣ４の端子電圧Ｖｔはほぼ０Ｖ、コンパレータＣＰ２の出力信号はハイレベル、コンパレータＣＰ３の出力信号はハイレベル、コンパレータＣＰ４の出力信号はローレベルとなり、ＡＣ入力信号Ｉａｃ（Ｃ）は正常の正弦波形を示し、力率改善回路３の出力電圧Ｖｐｆｃは所定の電圧を維持し、ＤＣ／ＤＣコンバータ５の直流出力電圧Ｖｏｕｔは所定の一定値を維持する。

商用交流電源１からの商用交流電圧ＶａｃがＶａｃ１からＶａｃ２に低下する電圧ディップ発生により、コンパレータＣＰ１の出力信号はローレベルからハイレベルとなり、又コンパレータＣＰ３の出力信号はハイレベルからローレベルとなり、抵抗Ｒ２に抵抗Ｒ３が並列に接続された状態となって、コンデンサＣ３の電圧を低下させる。それにより、商用交流電圧Ｖａｃの電圧ディップ検出電圧より高い電圧に復帰するまで、コンパレータＣＰ１の出力信号をハイレベルに維持する。即ち、電圧検出にヒステリシス特性を与えることができるから、ＣＰ３出力の波形のヒステリシスＯＦＦ、ヒステリシスＯＮとして示すように、電圧ディップ検出電圧より、電圧ディップ回復検出電圧を高い値となるように制御することができる。それにより、電圧ディップ検出と回復検出との電圧値を相違させ、検出動作の安定化を図ることができる。なお、コンパレータＣＰ２の出力信号は、許容電圧ディップ期間で商用交流電圧Ｖａｃが正常の電圧に復旧した場合、図示のようにハイレベルを維持する。

又電圧ディップ検出により、電流検出部７のトランジスタＱｂをオンとして、抵抗Ｒａ，Ｒｂを並列接続状態に切替え、ＰＦＣ制御部４に入力する入力電流監視信号のレベルを低下した状態とし、入力電圧低下によっても同一の電力を供給する為の出力電流増加を許容する制御状態に切替える。それにより、ＡＣ入力電流（Ｃ）として示すように、ピークカットの波形となることはなく、正弦波形を維持した電流を負荷のＤＣ／ＤＣコンバータ５に供給することができる。即ち、電圧ディップ状態に於いても力率改善作用を継続することができる。

図３は、本発明の実施例２の説明図であり、図１と同一符号は同一名称部分を示し、力率改善回路３の負荷として、ＤＣ／ＤＣコンバータ５を接続した場合を示す。この実施例２は、電圧ディップ期間が規定値より長くなった場合、力率改善回路３の負荷のＤＣ／ＤＣコンバータ５の動作を停止させて、力率改善回路３の負荷を軽減して、力率劣化の状態を回避するものである。即ち、電圧ディップにより、コンパレータＣＰ１の出力信号はハイレベルとなり、コンパレータＣＰ４の出力信号もハイレベルとなる。このコンパレータＣＰ４のハイレベルの出力信号は、Ｑｂオン信号として、電流検出部７の切替手段のトランジスタＱｂのゲートに印加し、抵抗Ｒａ，Ｒｂを並列接続状態として、入力電流監視信号のレベルを低下させる。又コンパレータＣＰ４の出力信号がハイレベルとなると、コンパレータＣＰ３の出力信号はローレベルとなり、ピーク検出用の抵抗Ｒ２に並列に抵抗Ｒ３が接続された状態となる。又コンパレータＣＰ１の出力信号がハイレベルとなることにより、抵抗Ｒ４を介してコンデンサＣ４の充電が開始され、Ｒ４・Ｃ４の時定数に従ってコンデンサＣ４の端子電圧Ｖｔが上昇し、基準電圧Ｒｅｆ２を超えると、即ち、電圧ディップ許容時間を超えると、コンパレータＣＰ２の出力信号がローレベルとなる。このローレベルの出力信号をＤＣ／ＤＣコンバータ制御部６に対して、コンバータＯＦＦ信号として入力することにより、ＤＣ／ＤＣコンバータ５の動作を停止させる。それにより、力率改善回路３の負荷がなくなった状態となり、電流Ｉｐｆｃはほぼ零となるから、電圧ディップが継続しても、力率劣化は生じないものとなる。

図４は、電圧ディップ期間が許容限界を超えた場合の動作説明波形図であり、図２と同様に、（Ａ）はＡＣ入力電圧、（Ｂ）は電圧ディップ検出部の各部の信号波形、（Ｃ）はＡＣ入力電流Ｉａｃ、（Ｄ）はＰＦＣ電圧Ｖｐｆｃ、（Ｅ）はＤＣ／ＤＣコンバータ５の直流出力電圧Ｖｏｕｔを示す。電圧ディップ検出によりコンデンサＣ４の端子電圧ＶｔがＲ４・Ｃ４の時定数に従って上昇し、基準電圧Ｒｅｆ２を超えた時に、コンパレータＣＰ２の出力信号はローレベルとなる。なお、ＰＦＣ許容限界時間Ｔｍａｘを超えて電圧ディップ期間Ｔｄが継続した場合、それ以前に、コンパレータＣＰ２の出力信号をローレベルとするように、抵抗Ｒ４とコンデンサＣ４とによる時定数回路が構成され、コンパレータＣＰ２の出力信号がローレベルとなり、電流検出部７の切替手段のトランジスタＱｂはオフとなる。この電圧ディップがＰＦＣ許容限界期間Ｔｍａｘを超えて継続した場合に、ＤＣ／ＤＣコンバータ制御部６を動作状態継続とすると、ＤＣ／ＤＣコンバータ５は、電圧ディップにより低下した電圧に反比例して電流が増加することになり、（Ｄ）のＰＦＣ電圧は低下し、ＤＣ／ＤＣコンバータ５の直流出力電圧Ｖｏｕｔも低下する。又（Ｃ）のＡＣ入力電流Ｉａｃとして示すように、電流波形のピーク点がカットされた状態に制御されることになり、力率が低下する状態となる。

そこで、電圧ディップ期間Ｔｄが許容限界を過ぎると、力率改善回路３の負荷を停止させるように制御する。即ち、図３の電圧ディップ検出部８のコンパレータＣＰ２のローレベルの出力信号を、力率改善回路３の負荷のＤＣ／ＤＣコンバータ５の動作を停止させるように、その制御部のＤＣ／ＤＣコンバータ制御部６にコンバータＯＦＦ信号として印加する。それによる各部の動作波形を図５に示し、図２及び図４と同様に、（Ａ）はＡＣ入力電圧、（Ｂ）は電圧ディップ検出部の各部の信号波形、（Ｃ）はＡＣ入力電流Ｉａｃ、（Ｄ）はＰＦＣ電圧Ｖｐｆｃ、（Ｅ）はＤＣ／ＤＣコンバータ５の直流出力電圧Ｖｏｕｔを示す。即ち、電圧ディップ期間Ｔｄが、抵抗Ｒ４とコンデンサＣ４とによる時定数と、基準電圧Ｒｅｆ２との条件設定による許容限界時間Ｔｍａｘを過ぎても継続する場合、Ｖｔ＞Ｒｅｆ２となる条件となって、コンパレータＣＰ２の出力信号をローレベルとし、そのローレベルの出力信号を、コンバータＯＦＦとして示すように、力率改善回路３の負荷のＤＣ／ＤＣコンバータ５の動作を停止させて、（Ｅ）の直流出力電圧Ｖｏｕｔを０Ｖにする。それにより、（Ｃ）ＡＣ入力電流は、正弦波を維持した小さい電流となる。従って、電圧ディップ期間ＴｄがＰＦＣ許容限界時間Ｔｍａｘを超えた場合の力率劣化を阻止することができる。

図６は、本発明の実施例３の説明図であり、１１は商用交流電源、１２は整流回路、１３は力率改善回路（ＰＦＣ）、１４はＰＦＣ制御部、１５ａ，１５ｂはＤＣ／ＤＣコンバータ、１６は電圧ディップ検出部、１７はプロセッサ（ＣＰＵ）、１８は磁気ディスク装置等の付属機器を示す。商用交流電源１１と整流回路１２と力率改善回路１３とＰＦＣ制御部１４と電圧ディップ検出部１６とについては、図１に示す構成を適用することができる。この実施例は、電源装置を構成する力率改善回路１３の負荷を複数とし、その一つのＤＣ／ＤＣコンバータ１５ａは、多少の電圧ディップによっても動作停止を回避したいプロセッサ１７の電源とし、それ以外のＤＣ／ＤＣコンバータ１５ｂは、電圧ディップにより動作停止可能の周辺機器等の付属機器１８の電源とした場合を示す。

電圧ディップ検出部１６により、商用交流電源１１からの交流電圧が低下する電圧ディップを検出すると、力率改善回路１３に対しては、ＤＣ／ＤＣコンバータ１５ａ，１５ｂに供給する電流の制限を緩和して、電流のピーク値を維持可能とし、力率改善作用を継続する。例えば、図１及び図３に於ける電流検出部７のように、トランジスタＱｂをオンとして、電流検出用の抵抗Ｒａ，Ｒｂを並列接続として、入力電流監視信号のレベルを低くし、負荷に対する供給電流の増加を許容する制御構成とする。この電圧ディップの期間が許容限界期間を過ぎると、ＤＣ／ＤＣコンバータ１５ｂに対して動作停止信号を加え、ＤＣ／ＤＣコンバータ１５ｂの動作を停止して、付属機器１８に対する給電を停止する。それにより、力率改善回路１３の負荷が軽減され、ＤＣ／ＤＣコンバータ１５ａからプロセッサ１７への給電を継続することができる。なお、電圧ディップが更に長く継続した場合には、ＤＣ／ＤＣコンバータ１５ａの動作も停止させる構成とすることも可能である。又電圧ディップ期間を図１及び図３に於いては、抵抗Ｒ４とコンデンサＣ４とによる時定数回路による電圧Ｖｔの上昇を利用して判定する構成以外に、他の既に知られている時間計測手段を適用して、電圧ディップ継続時間を計測し、電流検出部７の切替手段のトランジスタＱｂのオンからオフへの制御を行う構成とすることも可能である。

本発明の実施例１の説明図である。本発明の実施例１の動作説明波形図である。本発明の実施例２の説明図である。電圧ディップ期間が長い場合の動作説明波形図である。本発明の実施例２の動作説明波形図である。本発明の実施例３の説明図である。従来例の説明図である。従来例の動作説明波形図である。

符号の説明

１商用交流電源
２整流回路
３力率改善回路
４ＰＦＣ制御部
５ＤＣ／ＤＣコンバータ
６ＤＣ／ＤＣコンバータ制御部
７電流検出部
８電圧ディップ検出部

Claims

商用交流電源からの交流電圧を整流回路により整流した電圧を入力し、スイッチング制御により所定の直流電圧として負荷に供給する力率改善回路と、該力率改善回路を制御するＰＦＣ制御部とを含む電源装置に於いて、
前記力率改善回路は、前記整流回路の出力電圧を入力するチョークコイルとダイオードとコンデンサと電流検出部とを直列的に接続した構成と、前記チョークコイルに流れる電流をスイッチング制御するトランジスタとを含む構成を有し、
前記電流検出部は、少なくとも高低の電流検出値を切替える切替手段を備えた構成を有し、
前記ＰＦＣ制御部は、前記整流回路からの入力電圧と、前記負荷に供給する出力電圧と、前記電流検出部により検出した電流とを基に、前記トランジスタのオン、オフを制御する構成を有し、
前記整流回路に入力する前記交流電圧のピーク値検出を行った検出値と基準電圧と比較して、前記交流電圧の電圧ディップの有無を検出し、該電圧ディップの検出時に、前記電流検出部の電流検出値を低くするように前記切替手段を制御する電圧ディップ検出部を備えた
ことを特徴とする電源装置。
前記電圧ディップ検出部は、前記整流回路の入力交流電圧を印加するダイオードと複数の抵抗との直列回路と、前記複数の抵抗により分圧された電圧を印加するコンデンサと、該コンデンサの端子電圧と基準電圧とを比較して電圧ディップの有無を検出するコンパレータと、該コンパレータによる電圧ディップ検出時に前記コンデンサに印加される前記分圧された電圧を更に低い値に切替える構成を有することを特徴とする請求項１記載の電源装置。
前記電圧ディップ検出部は、前記電圧ディップを検出するコンパレータと、該コンパレータによる電圧ディップ検出時に、該電圧ディップ継続期間が予め設定した期間を超えたか否かを監視する手段と、該手段により前記電圧ディップ継続期間が予め設定した期間を超えたと判定した時に、前記力率改善回路の前記電流検出部の切替手段を復帰させる構成を有することを特徴とする請求項１記載の電源装置。
前記電圧ディップ検出部は、前記電圧ディップを検出するコンパレータと、該コンパレータによる電圧ディップ検出時に、該電圧ディップ継続期間が予め設定した期間を超えたか否かを監視する手段と、該手段により前記電圧ディップ継続期間が予め設定した期間を超えたと判定した時に、前記力率改善回路に接続した前記負荷の動作を停止させる制御信号を該負荷の動作を制御する制御部に入力する構成を有することを特徴とする前記請求項１又は２又は３記載の電源装置。
前記電圧ディップ検出部は、前記電圧ディップを検出するコンパレータと、該コンパレータによる電圧ディップ検出時に、該電圧ディップ継続期間が予め設定した期間を超えたか否かを監視する手段と、該手段により前記電圧ディップ継続期間が予め設定した期間を超えたと判定した時に、前記力率改善回路に接続した複数の負荷の中の少なくとも一つの負荷の動作を停止させる制御信号を該負荷の動作を制御する制御部に入力する構成を有することを特徴とする請求項１又は２又は３記載の電源装置。