KR20080095755A - 반도체 웨이퍼의 단일면 연마 방법과 이완된Ｓｉ1-ｘＧｅｘ 층을 구비하는 반도체 웨이퍼 - Google Patents

반도체 웨이퍼의 단일면 연마 방법과 이완된Ｓｉ1-ｘＧｅｘ 층을 구비하는 반도체 웨이퍼 Download PDF

Info

Publication number
KR20080095755A
KR20080095755A KR1020080030740A KR20080030740A KR20080095755A KR 20080095755 A KR20080095755 A KR 20080095755A KR 1020080030740 A KR1020080030740 A KR 1020080030740A KR 20080030740 A KR20080030740 A KR 20080030740A KR 20080095755 A KR20080095755 A KR 20080095755A
Authority
KR
South Korea
Prior art keywords
polishing
layer
semiconductor wafer
relaxed
abrasive
Prior art date
Application number
KR1020080030740A
Other languages
English (en)
Inventor
게오르그 핏쉬
토마스 부쉬하르트
위르겐 쉬반트너
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20080095755A publication Critical patent/KR20080095755A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마 방법에 대한 것이다. 상기 방법은 복수의 연마 런으로 다수의 반도체 웨이퍼를 연마하는 단계로서, 하나의 연마 런은 적어도 하나의 연마 공정을 포함하고, 각각의 연마 런이 종료되면 연마된 Si1 - xGex 층이 마련된 다수의 반도체 웨이퍼 중 적어도 하나가 얻어지는 것인 단계; 및 적어도 하나의 연마 공정 중에 적어도 하나의 반도체 웨이퍼를 연마포가 마련된 회전 연마 플레이트 위로 연마 압력을 가하고 연마포와 적어도 하나의 반도체 웨이퍼 사이에 연마제를 공급하면서 움직이게 하는 단계로서, 공급되는 연마제는 알칼리성 성분과 게르마늄을 용해하는 성분을 함유하는 것인 단계를 포함한다. 또한, 본 발명은 상기 방법에 따라 제조될 수 있는 층 구조를 갖는 반도체 웨이퍼에 대한 것이다.

Description

반도체 웨이퍼의 단일면 연마 방법과 이완된 Ｓｉ1-ｘＧｅｘ 층을 구비하는 반도체 웨이퍼{METHOD FOR THE SINGLE-SIDED POLISHING OF SEMICONDUCTOR WAFERS AND SEMICONDUCTOR WAFER HAVING A RELAXED Si1-xGex LAYER}
본 발명은 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마 방법에 관한 발명이다. 또한, 본 발명은 이러한 층을 구비하는 반도체 웨이퍼에 관한 발명이다.
예컨대 정보 통신 기술과 같은, 근래의 마이크로 전자 공학 응용에는 기반이 되는 마이크로 전자 공학 부품의 사상 최대의 직접도와 사상 최단의 반응 시간과 클록 비율이 요구되고 있다. 이러한 부품은 예를 들어 메모리 셀, 스위칭 내지 제어 요소, 트랜지스터, 논리 게이트 또는 이와 유사한 것들이다. 이들은 반도체 재료로 이루어진 기판으로부터 제조된다. 반도체 재료는 실리콘과 같은(또한, 때때로 게르마늄과 같은) 단원소 반도체 또는 갈륨비소(GaAs)와 같은 화합물 반도체를 포함한다. 스위칭 속도에 대한 척도 중 하나는 전하 캐리어(자유 전자, 정공)의 이동도이다. 이동도는, 가해진 전기장(거리 단위당 전기 전압)에 대한 전하 캐리 어의 반도체 재료 결정 격자에서의 평균 드리프트 속도이다. 순수 실리콘에 대한 전자 이동도는 예컨대 GaAs의 경우보다 실질적으로 낮다. 그럼에도 불구하고, 실리콘은 다양한 이유 때문에 마이크로 전자 공학에 대한 표준 재료이다. 실리콘은 적절하게, 서슴없이 그리고 사실상 제한없이 이용가능하고, 무독성이며, 매우 깨끗하게 제조되고, 매우 양호하며 불순물이 거의 없게 제조될 수 있으며, 안정적인 산화물(유전체)을 갖는다. 따라서 특히 신속하면서 마찬가지로 실리콘 기술에 기초하여 제조되는 부품이 요구되고 있다.
주어진 재료에 대해, 전하 캐리어 이동도는 결정 격자 물성에 대한 인위적인 조작에 의해서만 증가될 수 있다. 구체적으로, 결정 격자의 변형(팽창, 뒤틀림)이 이동도를 증가시킨다는 것이 이론적인 연구로부터 알려져 있다. 실리콘과 동족 원소인 게르마늄의 평균 원자 간격(격자 상수)은 실리콘의 평균 원자 간격보다 약 4%만큼 크다. 따라서 게르마늄 원자와 혼합된 실리콘 결정은 순수 실리콘보다 큰 격자 상수를 갖는다. 이를 얻기 위해서, 층 두께에 따라 점차적으로 증가하게 게르마늄 성분을 갖는 실리콘층이 결함이 없고 편평하며 순수 실리콘으로 이루어진 시작 표면에 적층된다. 이는 게르마늄을 함유하는 기체 상태 전구체(예컨대, GeH4, GeCl4, GeHCl3)의 표면 상에서의 열분해에 의해(화학적 증착, CVD) 또는 입자 빔을 이용한 증발 코팅에 의해(분자 빔 에피택시, MBE) 기체 상태로 이루어진다. Si/Ge 화학량이 변화하는 이러한 구배층 덕분에, 실리콘과 게르마늄의 격자 부정합에 의해 결정 내에 발생되는 변형은 성장 중에 작게 유지된다. 추가적인 이완이 Si1 - xGex 구배층 중 마지막 층의 게르마늄 함유량을 갖는, 화학량적으로 일정한 버퍼층을 후속하여 적층함으로써 이루어진다. 전체적인 층 구조는 변형-이완층이라 불린다.
순수 실리콘이 이완층 상에 얇은 두께로 적층되면, 층은 실리콘 원자 상에 원자 간격을 유발한다. 적층된 실리콘층은 측방향으로 신장되고 따라서 변형 실리콘 격자라 불린다. 이러한 변형된 실리콘층으로 구성된 부품은 변형 정도와 이에 따른 이완층의 게르마늄 성분에 따라 증가하는 전하 캐리어 이동도를 갖는다.
짧은 스위칭 및 전하 캐리어 이송 시간을 갖는 부품의 기능 보전을 위한 전제조건은 변형 실리콘층이 결함으로부터 실질적으로 자유로워야 한다는 것이다. 격자 부정합으로 인한 Si1 - xGex 구배층의 변형 중 일부가, 일반적으로 발생하는 격자 결함의 형성으로 이완된다는 것이 밝혀졌다. 이는 성장 표면과의 교차점에서 소위 전위 결함(나사형 전위) 네트워크를 형성한다. 이러한 결함 네트워크는 표면의 통상적인 높이 변화(modulation)를 유발한다. 바람직한 Si(100) 기판 상에서, 이러한 결점은 표면의 다이아몬드형 쉐이딩과 유사하고, 따라서 "크로스 해치 결함 무늬"라고 불린다.
미국특허 제6,475,072호와 사와노 등의 재료 과학 및 재료 공학 B89 2002년판 406쪽 내지 409쪽에는 매끄러운 Si1 - xGex 층을 얻기 위한 연마법을 개시한다. 이 방법은 화학적 기계적 연마(CMP)를 포함하는데, CMP에서 반도체 웨이퍼는 연마 압력을 가하는 중에 연마포가 마련된 회전 연마 플레이트 위에서 움직여지며, 동시에 연마포과 연마되어야 하는 Si1 - xGex 층 사이에 연마제가 공급된다. AFM(원자간력 현 미경)에 의해 측정된, 잔류 조도(roughness)는 최적의 경우 면적이 10 ㎛ * 10 ㎛인 측정 그리드(grid)에 대해 5 Å RMS(제곱 평균)이다.
그렇지만, 이러한 방식으로 연마된 표면은, 준마이크로미터 범위의 전형적인 폭 및 깊이로 인해 "나노 크레이터"라고도 종종 불리는, 섭동(perturbing) 크레이터를 포함한다. 도 1은 선행 기술에 따라 연마된 이완된 Si1 - xGex 층의 AFM 이미지를 보여주며, 여기서 많은 수의 나노 크레이터를 볼 수 있다. AMF 이미지 상에서 나노 크레이터가 거의 보이지 않거나 전혀 보이지 않는 경우라 하더라도, 더 긴 "공간 파장(spatial wavelengths)"에서의 산란광 측정법은 비교적 정도가 더한 표면 마이크로 조도와 개별적인 광점 결함(light point defects)의 존재를 보여준다.
산란광 측정법은 표면 품질에 대한 표준 측정법이다. 시준 광빔(레이저광)은 표면을 조준한다. 예컨대 표면상의 이질적인 재료 입자나 코팅으로 인한 조도 또는 유전 상수 변화는, 탐지된 불규칙성이 측정에 이용되는 광파장 범위 내의 크기를 갖거나 이 범위에서 서로 관련될 때마다, 입사광 세기(incident light intensity) 중 일부가 반사빔으로부터 산란되도록 유도한다. 실질적으로 암영역 내로 균일하게 산란된, 산란광 세기(scattered light intensity) 요소는 "헤이즈(haze)"라 불리며, 입사광 세기의 분율(fraction)로 측정된다. 이는 표면의 마이크로 조도를 나타낸다. 암영역 내로 산란된 세기 중 국부적으로 변화하는 비율은 개별적인 "광점 결함"(LPDs)을 식별하고, 알려진 크기의 입자의 특징적인 산란광 세기 단위[LSE, "광 산란 당량(light scattering equivalent)"]로 구체화된다.
도 2 및 도 3은 선행 기술에 따라 연마된 이완된 Si0 .8Ge0 .2 층의 산란광 측정의 결과를 보여준다. 도 2는 DNN 채널에서 측정되며 LSE 크기가 0.13 ㎛ 이상인 모든 LPD 결함(2)의 분포를 보여준다. 채널의 명칭은 반사 측정 빔 주변의 암영역 내의 수용각과 반도체 웨이퍼 상의 측정 빔의 입사각의 크기에 대응한다. DNN은 "암영역, 좁은 수용, 수직 입사 빔(dark field, narrow acceptance, normal incidence beam)"을 의미하고, DWN은 "암영역, 넓은 수용, 수직 입사 빔(dark field, wide acceptance, normal incidence beam)"을 의미하며, DCN은 "암영역, 혼합 수용, 수직 입사 빔(dark field, composite acceptance, normal incidence beam)"을 의미한다. DCN 채널은 DNN 채널과 DWN 채널에 기록된 LPD 결함 및 소위 "면 결함"으로 이루어진 채널이며, 복수의 개별적인 채널에 기록된 LPD 결함은 한 번만 세어진다(count). DNN, DWN 및 DCN은 각각 LSE 크기 등급에 따른 LPD 결합의 값을 구한다. 도 2에 제시된 예시의 DCN에서, 37개의 LPD 결함이 0.13 ㎛ 내지 0.16 ㎛의 산란 당량 크기에 대해 측정되었고, 16개가 0.16 ㎛ 내지 0.20 ㎛에 대해 측정되었으며, 1개의 결함이 0.20 ㎛ 내지 0.24 ㎛에 대해 측정되었다. LSE 크기가 0.24 ㎛ 이상인 LPD 결함이 면 결함으로 분류된다. 제시된 예시에서 7개의 면 결함이 기록되어 있다. 따라서, 제시된 예시에는 DCN 채널에서 0.13 ㎛ 이상의 LSE 크기를 갖는 총 37 + 16 + 1+ 7 = 61 개의 LPD 결함을 보여준다.
도 3은 DNN 채널 내의 반도체 웨이퍼를 걸쳐 측정된 산란광 세기(I)에 대한 진동수(C)를 (백분율로) 나타낸다(입사빔 세기의 ppm으로서; ppm = 백만분의 일, 10-6). 이 산란광은 "DNN 헤이즈"라 불린다. 헤이즈는 반도체 웨이퍼 표면의 마이크로 조도에 대한 척도이다. 도 3에 제시된 예시에 대해, 모든 세기를 걸쳐 통합되고, 세기에 대해 결정된 진동수로 가중된 DNN 헤이즈는 0.221 ppm이다.
선행기술에 따라 연마된 이완된 Si1 - xGex 층의 높은 조도는 도 3에 제시된 헤이즈의 스펙트럼의 특징적인 불균일 프로파일로 명백히 나타나며, 여기서 산란광 세기가 증가함에 따라 진동수가 비단조적으로[픽(3)과 픽(4)을 갖는 멀티모달(multimodal)] 감소한다.
따라서, 공지된 방법에 따라 평탄화된 Si1 - xGex 층은, 이를 특히 필요로 하는 응용에서 결함이 충분히 적고 매끄러우며 편평한 변형 실리콘층이 그 위에 적층되기에 여전히 너무 거칠다.
따라서, 본 발명의 목적은 이완된 Si1 - xGex 층을 연마하는 방법으로서, 변형 실리콘층이 이를 특히 필요로 하는 고속 마이크로 전자공학 부품의 구성에 적합하도록 결함이 적고 매끄러우며 편평한 변형 실리콘층의 성장에 적합한 표면을 제공하는 것을 마련하는 것이다.
상기 목적은 복수의 연마 런으로 다수의 반도체 웨이퍼를 연마하는 단계로서, 하나의 연마 런은 적어도 하나의 연마 공정을 포함하고, 각각의 연마 런이 종료되면 연마된 Si1 - xGex 층이 마련된 다수의 반도체 웨이퍼 중 적어도 하나가 얻어지는 것인 단계; 및
적어도 하나의 연마 공정 중에 적어도 하나의 반도체 웨이퍼를 연마포가 마련된 회전 연마 플레이트 위로 연마 압력을 가하고 연마포와 적어도 하나의 반도체 웨이퍼 사이에 연마제를 공급하면서 움직이게 하는 단계로서, 공급되는 연마제는 알칼리성 성분과 게르마늄을 용해하는 성분을 함유하는 것인 단계
를 포함하는 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법에 의해 달성된다.
본 발명에 따라 Si1 - xGex 층은 결함이 적고 매끄러우며 편평한 변형 실리콘층 의 성장에 적합한 표면을 갖는다.
발명자들은 게르마늄을 함유하고 실리콘이 화학적 기계적 연마 조건 하에 용해된 후 잔류하는 입자가 연마 후의 상대적으로 높은 조도와 나노 크레이터에 대한 원인이라고 여긴다. 발명자들은 이러한 입자를 예컨대 연마포를 처리하는 과정에서 기계적으로 제거하는 것은 불충분하다는 것을 알아냈다. 그 대신, 연마 중이라 할지라도 이러한 입자를 화학적으로 용해하기 시작하는 것이 필요하다. 이는 게르마늄을 수용성 산화물로 변환시키는 산화제를 그 성분 중 하나로 함유하는 연마제로 바람직하게 달성된다. 과산화수소(H2O2), 오존(O3), 하이포아염소산나트륨(NaOCl), 과염소산나트륨(NaClO4), 염소산나트륨(NaClO3) 및 다른 산화제들이 특히 적합하다. 또한, 상기 산화제들 중 적어도 두 개의 혼합물이 사용가능하다. 산화제는 연마제에 수용액의 형태로 바람직하게 공급된다.
게르마늄을 용해시키는 성분 외에도, 연마제는 알칼리성 성분, 바람직하게는 탄산칼륨(K2CO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 수산화암모늄(NH4OH), 테트라메틸암모늄히드록사이드[N(CH3)4OH] 또는 이 물질들의 어떠한 혼합물, 특히 바람직하게는 탄산칼륨과 수산화칼륨 또는 탄산칼륨과 테트라메틸암모늄히드록사이드의 혼합물을 또한 함유한다. 연마제 내의 알칼리성 성분의 농도는 연마제가 바람직하게 9 내지 11.5의 pH를 갖도록 선택된다. 산화제는 일반적으로 불안정하고 따라서 그 농도가 특히 연마제 내의 불순물과의 상호작용으로 인해 감소하기 때문에, 연마제 내의 게르마늄 용해 성분은 연마제의 "이용 지점"과 최대한 가까운 곳에서 반도체 웨이퍼에 공급되는 것이 바람직하다. 대안으로서, 산화제는 초기에 더 높은 농도로 연마제 배치(batch)에 첨가될 수 있고, 연마제의 "저장 수명"은 연마제가 반도체 웨이퍼와 상호작용하는 지점에서 바람직한 농도가 정확하게 이용 가능하도록 제한될 수 있다.
도 4는 산화제의 공급 조건이 복수의 연마 "런(run)"(R)에 걸쳐 변화된다는 연구 결과를 도시한다. 제1 단계(8) 중에, 공급된 연마제는 게르마늄 용해 성분을 함유하지 않았고 연마포는 각각의 런 후에 세척되었다. 연마 표면의 산란광 측정은 처음부터 높은 수준이며 단계(8)가 진행됨에 따라 증가하는 "헤이즈"의 수준을 보여준다.
조도의 증가는 게르마늄 입자가 연마포에 시간이 흐름에 따라 축적되고 후속하여 연마되는 반도체 웨이퍼 상의 나노 크레이터에 점점 잔류한다는 것으로 설명할 수 있다. 연마된 표면의 조도는 연마제가 과산화수소와 같은 산화제를 추가적으로 함유하는 경우에는 단계(9) 중에서와 같이 상당히 감소하며, 산화제가 제거되는 경우에는 단계(7) 중에서와 같이 다시 증가한다.
연마제 내의 산화제 농도는 바람직하게는 0.01 mol/kg 내지 0.2 mol/kg, 특히 0.06 내지 0.12 mol/kg이다. 또한 산화제의 농도가 이완된 Si1 - xGex 층의 게르마늄 성분의 농도와 맞추어지는 것이 바람직하다. 게르마늄 성분이 많을수록 산화제 농도가 높아야 한다. 그렇지만 연마의 제거율(RR)이 너무 낮게 되지 않도록 산화 제 농도가 너무 높아서는 안 된다. 물질 제거 공정으로 구성된 연마 공정에서, 제거율은 바람직하게는 적어도 1.5 nm/s, 특히 바람직하게는 2 nm/s이다. 제거율은 실리콘이 연마를 보다 강하게 방해하는 이산화규소(이산화실리콘)로 산화됨에 따라 대응하여 감소한다. 산화제의 최적 농도는 산화제의 농도를 변화시켜 달성된 연마 결과를 비교하는 실험에 의해 최적으로 결정될 수 있다. 도 5는 산화제로서 과산화수소를 사용한 Si0 .8Ge0 .2 층에 대한 대응 연구 결과를 요약한다. 도 5에서, 도면부호 10은 게르마늄 용해 첨가제(산화제)의 작은 농도로 인해 낮은 제거율이 얻어지는 영역을 나타낸다. 도면부호 12는 게르마늄 용해 성분과 실리콘을 파괴하는 알칼리성 성분 사이의 평형 상태가 게르마늄 용해 성분이 우세하게 이동되어 마찬가지로 낮은 제거율을 야기하는 영역을 나타낸다. 도면부호 11은 연마제 내의 알칼리성 성분과 게르마늄 용해 성분의 균형잡힌 비율로 인해 연마 제거가 높게 이루어지는 영역을 나타낸다. 따라서, 연마의 제거율은 연마제 내의 H2O2 농도가 0.1 내지 0.3 wt%의 특히 바람직한 범위에 있을 때 최대이다.
또한, 연마포를 처리하는 것이 유리하고 바람직하며, 여기서 연마포 처리란 연마포에 게르마늄 용해 세척제를 공급함과 동시에 이루어지는 연마포에 대한 기계적인 또는 유체역학적인 처리를 의미한다. 적합한 처리 공구는 예컨대, 브러쉬, 바람직하게는 폴리이미드로 이루어진 강모, 또는 다이아몬드 내지 탄화 규소(탄화 실리콘)과 같은 경질 물질로 덮인 처리 헤드, 또는 초음파가 선택적으로 가해지는 워터젯이 고압으로 연마포 상에 충돌하게 하는 노즐이다. 세척제는 9 내지 11.5의 pH를 갖는 것이 바람직하고, 연마제와 같은 산화제를 함유하는 것이 필수적인 것은 아니지만 유리하다. 연마포는 연마 공정 중에 또는 연마 공정 후에 또는 특정 수의 연마 런 후에 처리될 수 있으며, 또한 상기 시점은 서로 임의로 섞일 수 있다. 연마 공정 중에 처리가 일어나는 경우 즉, 연마되어야 하는 반도체 웨이퍼의 존재 하에 처리가 일어나는 경우, 세척제 내의 산화제 농도가 연마제 내의 산화제 농도의 범위에 있는 것이 바람직하다. 연마포가 반도체 웨이퍼의 부존재 하에 처리되는 경우, 세척제가 0.01 mol/kg 내지 1.5 mol/kg의 농도로 산화제를 함유하는 것이 바람직하다. 이 경우에, 추가적인 연마 단계 전에 연마 천을 물로 씻어주는 것이 유리하다. 연마포가 처리되는 빈도수는 완료된 연마 런의 수와 함께 또한 증가될 수 있으며, 이는 시간이 흐름에 따라 게르마늄 입자가 연마포에 축적되는 것을 방지하기 위함이다.
본 발명에 따라 이용되는 연마제는 추가적인 물성을 바람직하게 가지며, 이는 특히 매끄러운 연마 이완된 Si1 - xGex 층을 유발한다. 연마제는, 평균 입자 크기가 5 내지 70 nm인 고체 입자로 이루어진 모노모달(monomodal) 크기 분산을 갖는 실리카 콜리이드 분산(실리카졸)을 물 속에 함유하는 것이 바람직하다. 적합한 예는 Levasil® 및 Glanzox 라는 명칭으로 판매되는 연마제 성분이다. 또한, 연마제 내의 고체 함유량이 0.25 내지 20 wt%인 것이 마찬가지로 바람직하다. 연마제의 pH는 바람직하게 9 내지 11.5이다.
연마제는 하나 이상의 추가적인 첨가제, 예컨대 마모(abrasive) 첨가제, 표 면 활성 첨가제(습윤제, 계면 활성제), 안정제(보호 콜로이드), 방부제, 오르가노스태틱(organostatics), 알코올 및/또는 분리제(sequestrants)를 포함할 수 있다.
또한, 연마 중에, 연마 압력이 7 내지 70 kpa의 범위에 있고 반도체 웨이퍼가 사이클로이드(하이포사이클로이드 또는 에피사이클로이드) 경로 곡선 상에서 이동하는 것이 바람직하며, 이 경우 반도체 웨이퍼의 반경방향 이동이 또한 이 이동 상에 포개질 수 있다.
본 발명에 따른 방법의 특히 바람직한 실시예에 따르면, 연마 런은 단지 하나의 연마 공정만을 포함하고, 연마 공정 중에 이완된 Si1 - xGex 층을 구비하는 하나 이상의 반도체 웨이퍼가 연마 플레이트 상에서 연마된다.
본 발명에 따른 방법의 또 다른 특히 바람직한 실시예에 따르면, 연마 런은 적어도 두 개의 연마 공정, 구체적으로 재료 제거 공정과 다듬질 공정(smoothing step)을 포함한다. 이 경우 재료 제거 및 다듬질 공정은 서로 다른 연마제 혼합물이 이용된다는 점에서 본질적으로 다르다. 마모 공정은 높은 재료 제거율 및 양호한 장파 다듬질 작동을 얻기 위해 선택되고, 이는 반도체 웨이퍼의 전체적인 편평도를 설정하며, 제2 다듬질 공정은 결과 표면의 가능한 최소한의 조도를 얻기 위해 선택된다. 두 개의 서브 공정은 두 개의 서로 다른 연마 플레이트 상에서 바람직하게 수행되어, 연마제의 교차 오염을 방지하도록 한다. 제2 연마 공정에서, 연마제는 더 작은 농도로 산화제를 함유할 수 있고, 또는 산화제 즉, 게르마늄을 용해하는 성분이 심지어 연마제에서 제거될 수 있다. 다듬질 공정은 비교적 낮은 제거 율로 비교적 적은 재료 제거를 달성하는데 목적이 있고, 이러한 이유 때문에 게르마늄 입자로 인한 문제는 부수적으로 중요한 사항이다.
반도체 웨이퍼와 연마포 표면 사이의 간극을 채우는 연마제는 반도체 웨이퍼 상에 마지막 연마 공정의 종료 후에 제어되고 균일하며 계속하여 재현가능한 반도체 웨이퍼의 리프팅(lifting)을 방해하는 강한 모세관 현상을 가할 수 있다. 리프팅 오프되는 경우 연마제 박막이 분쇄되는 방식은 연마제 혼합물 및 연마제와 연마포의 물성에 의해 결정된다. 반도체 웨이퍼가 리프팅 오프된 후에 잔류하며 불규칙하게 분산되어 집중되어 있는 연마제 스팟은, 특히 높은 pH를 갖는 연마제인 경우에, 바로 전에 연마된 반도체 웨이퍼 표면의 손상을 야기한다. 연마제를 물로 점진적으로 교체하여 연마 런을 마무리하거나, 잔류물을 덜 남기면서 연마 플레이트로부터 반도체 웨이퍼가 리프팅 오프되게 하는 연마제로 연마 런을 마무리하는 것이 결과적으로 유리하고 바람직하다.
구체적으로, 반도체 기판 웨이퍼의 화학적 기계적 연마에 이용되는 장치, 다층 마이크로 전자공학 부품의 층간에 대한 화학적 기계적 편평화에 이용되는 장치 또는 마이크로 전자기계 부품(MEMS)을 편평하게 하는데 이용되는 장치가 본 발명에 따른 방법을 수행하는데 적합하다. 이들은 일반적으로 각각 하나 이상의 반도체 웨이퍼를 이송하는 하나 이상의 연마 헤드와 하나 이상의 연마 플레이트를 포함한다. 연마 헤드는 연마포로 덮인 회전 연마 플레이트 위에서 반도체 웨이퍼가 회전하게 유도한다. 연마제는 이 경우 반도체 웨이퍼와 연마포 표면 사이의 작업 간극에 공급된다. 연마 헤드에 의해 반도체 웨이퍼는 진공, 접착, 접착성 본딩(시멘트 연마)을 수단으로 후방 상에, 또는 공기 내지 물 쿠션 상에 연마 중에 유도되고, 선택적으로 "리테이너 링"에 의해 측방향으로 느슨하게 지지된다. 리테이너 링은 가동성일 수 있으며 연마포를 향해 독립적으로 압박될 수 있다.
반도체 웨이퍼를 지지하는 연마 헤드의 표면은 강성적으로(시멘트 연마) 구성되거나 소위 "백킹 패드"로 코팅될 수 있고, 또는 후방에 압력이 가해지는 멥브레인으로 구성될 수 있다. 백킹 패드가 공기 내지 물 쿠션으로 구성되는 경우, 이는 압력과 부피 유량에 의해 개별적으로 구동될 수 있는 복수의 부분으로 다시 나뉠 수 있다. 예컨대 압전 액츄에이터에 의해 이동 가능한 다수의 개별적인 부분을 갖는 연마 헤드가 또한 이용될 수 있다.
도 6은 본 발명에 따른 방법을 수행하는데 적합하며 연마 헤드를 갖는 장치를 예로서 개략적으로 도시한다. 이는 그 위에 연마포(18)가 놓인 연마 플레이트(17)를 포함한다. 연마 헤드(19)와 하부 단부에 조여진 리테이너 링(20)은 연마 공정 중에 소정의 경로 곡선 상에서 반도체 웨이퍼(21)를 지지하는데, 소정의 경로 곡선은 연마 플레이트와 연마 헤드의 움직임에 의해 본질적으로 결정된다. 연마 플레이트와 연마 헤드는 회전축(22, 26)을 중심으로 회전 방향(25, 23)으로 회전 운동한다. 회전 운동에 추가하여, 연마 헤드는 또한 반경방향으로 진동 운동(24)한다. 연마포와 면하지 않는 반도체 웨이퍼의 후방은 연마 헤드의 기초 플레이트의 보어를 통해 압축 공기가 공급되어 생성되는 공기 쿠션, 내부 압력 구역(28) 및 외부 압력 구역(27)을 이용하여 압력에 노출된다.
도 7은 표 1에 규정된 운동 파라미터에 대해 반도체 웨이퍼의 엣지 상의 기 준점이 지나는, 연마포(18)를 갖는 연마 플레이트(17) 위에서의 계산된 경로(31) 곡선(31)을 도시하며, 도시된 실시예에서 시작점(29)과 끝점(30) 사이의 경과 시간은 6초이다. 연마 헤드(23)와 연마 플레이트(25)의 회전 센스(rotation sense)는 동일하기 때문에, 그리고 선택된 파라미터로 인해, 바깥쪽을 향하는 특징적인 루프로 신장된 하이포사이클로이드가 얻어진다. 축소된 또는 신장된 하이포사이클로이드는 또한 하이포트로코이드라고도 불린다. 연마 헤드의 반경방향 진동 운동은 이 루프의 교류 진폭(alternating amplitude)에서 예컨대 또한 경로 곡선(31)의 시작점(29)에 가장 근접한 점(32)이 1회전 후에 그 전의 위치에 대해 반경방향으로 배치되는 것으로 명백하게 된다.
도 7 도 8
Φ 반도체 웨이퍼 0.3 m 0.3 m
Φ 연마포 0.8 m 0.8 m
Φ 연마포 선회 서브사이클 0.4 m 0.4 m
반경방향 진동 진폭 0.05 m 0.05 m
반경방향 진동 진동수 5/min 5/min
연마 플레이트 회전 속도 +67 RPM +67 RPM
총 지속 시간 6 s 6 s
연마 헤드 회전 속도 +11 RPM -11 RPM
평균 경로 속도 1.634 m/s 1.628 m/s
경로 속도 변화 ±0.158 m/s ±0.167 m/s
경로 곡선 길이 9.807 m 9.769 m
도 8은 연마 헤드(23)의 회전 방향이 역전되고 다른 운동 조건은 유지되는 경우의 경로 곡선(33)을 도시한다. 에피사이클로이드 경로 곡선(33)은 안쪽을 향하는 특징적인 루프로 얻어진다(에피사이클로이드, 에피트로코이드). 하이포트로코이드와 에프트로코이드에서 평균 경로 속도, 경로 곡선을 따라 이동할 때의 속도 변화 및 지나게 되는 경로 곡선의 길이에 대한 서로 다른 값이 얻어진다.
본 발명에 따른 방법을 수행하는데 특히 적합한 연마포는 다공성 폴리우레탄폼으로 구성된다. 연마천은 하나 또는 수개의 층으로 바람직하게 구성되며, 각각의 경우에 두께, 경도, 층의 수 및 층의 순서는 점 탄성, 표면 탄성, 연마제 테이크업, 연마제 릴리즈 및 다수의 다른 물성을 결정한다. 처리 중에 반도체 웨이퍼 표면과 접촉하는 천의 상층에 대한 섬유 첨가제는 재료 제거 거동과 표면 품질에 영향을 미친다. Rohm & Haas Electronic Materials, CMP technologies의 SPM 3100 타입의 연마포를 이용하는 것이 특히 바람직하다.
또한, 본 발명은 단결정 실리콘으로 이루어진 기판층을 기저층으로서 포함하고, 이완된 Si1 - xGex 층을 상부 층으로서 포함하며, 상기 상부 층은 변형 실리콘의 적층에 대한 기초가 되고, 상기 Si1 - xGex 층은 면적이 10 ㎛ × 10 ㎛인 측정 그리드에 대해 0.7 Å RMS보다 작은 AFM 조도를 갖고, 80 ㎛ 필터에 대해 3 Å보다 작은 Chapman 조도를 갖는 것인 반도체 웨이퍼에 대한 발명이다.
Chapman Instruments는 극단적으로 매끄러운 표면의 조도를 측정하는 표준 측정 기구의 제조업체이다. MP2000 측정 기구는 입력 테스트 광 빔과 출력 테스트 광 빔을 위한, 분석(스캔)되어야 하는 표면에 수평하게 유도되는 공통의 빔 경로를 갖는 반사 간섭계이다. 스캔 길이는 조도 값(필터)에 기여하는 최대 측방향 상관 길이를 결정한다. 주어진 조도 값은 입사 및 반사 서브빔 사이에서 측정된 위상차를 푸리에 변환하여 결정된다.
Si1 - xGex 층의 게르마늄 성분 x는 0.10 내지 0.30의 범위에 있는 것이 바람직하다. 30 ㎛ 필터에 대해, Chapman 조도는 바람직하게 0.8 Å보다 작다. 250 ㎛ 필터에 대한 Chapman 조도는 바람직하게 5 Å보다 작다. 이완된 Si1 - xGex 층의 추가적인 바람직한 파라미터는, 300 mm의 지름을 갖는 웨이퍼 표면에 대해, 0.07 ppm보다 작은 DNN 헤이즈 및 12개보다 적은 DCN 채널에서의 크기 등급이 0.13 ㎛ 이상인 LPD 결함이다. Si1 - xGex 층과 기판층 사이의 전체적인 편평도 차이(ΔGBIR)는 바람직하게 0.2 ㎛보다 작다.
본 발명은 두 개의 예시적인 실시예를 참조하여 추가적으로 후술된다. 이완된 Si0.8Ge0.2 층을 갖고 지름이 300 mm인 다수의 실리콘 반도체 웨이퍼의 일측면 상을 연마하여 층을 매끄럽게 하도록 했다. Strasbaugh, Inc.의 nHance 6EG CMP 타입 기기가 예시적인 실시예에서 이용되었다. 추가적인 테스트가 Applied Materials, Inc.의 Reflection 타입 기기 상에서 수행되었다. 연마 후에, 반도체 웨이퍼는 세척되고 건조되었으며, 그 후 연마된 표면이 연구되었다.
Strasbaugh, Inc.의 연마 장치는 연마포과 연마 헤드를 갖는 연마 플레이트를 갖으며, 반도체 웨이퍼를 완전히 자동으로 처리한다. 연마 헤드는 일반적으로 장착되며, "백킹 패드"로 코팅된 견고한 기초 플레이트 및 가동성 리테이너 링을 포함한다. 연마 중에 반도체 웨이퍼가 부유하는 공기 쿠션이, 두 개의 동심상의 압력 구역 즉, 외부 및 내부 압력 구역에 기초 플레이트의 보어를 통해 설비될 수 있다. 압축 공기 주머니에 의해 가동성 리테이너 링에 압력이 가해질 수 있으며, 이에 따라 연마포를 미리 팽팽하게 하고 반도체 웨이퍼와 접촉할 때 평평하게 유지시킨다.
Applied Material, Inc.의 연마 장치는 다양한 연마포를 수용할 수 있는 세 개의 연마 플레이트를 갖고 고정된 상호 위치에서 복수의 연마 헤드를 수용하는 터렛을 포함하며, 각각의 연마 플레이트는 하나의 반도체 웨이퍼를 받는다. 반도체 웨이퍼는 하나의 연마 플레이트로부터 다음 연마 플레이트로 동시에 전진하여 이동될 수 있고, 각각 세 개의 연마 플레이트 중 하나에서 계속하여 처리된다.
예시적인 첫번째 실시예에서 연마 런은 하나의 연마 공정을 포함하였으며, 연마 런이 종료되면 하나의 연마된 반도체 웨이퍼가 각각 얻어졌다.
pH가 10.4이고, 게르마늄을 용해하는 성분으로 0.178 wt%의 농도로 과산화수소를 갖는 수용성 혼합물이 연마제로서 이용되었다. 연마포는 연마 중에 연마제로 처리되었다. 연마에 있어서의 연마제와 파라미터에 대한 추가적으로 자세한 사항을 표 2에 모아놓았다.
파라미터 값 단위
연마 시간 230 초
연마 압력 4.25 psi(29.3 kpa)
리테이너 링 압력 2.25 psi(15.51 kpa)
헤드 속도 60 rpm
플레이트 속도 70 rpm
내부 구역 압력 2 psi(13.79 kpa)
외부 구역 압력 6 psi(41.37 kpa)
연마제 유량 530 ml/min
Levasil® 200 *) 3.44 wt%
K2CO3 0.2 wt%
H2O2 0.178 wt%
pH 10.4
*) 연마제 내의 고체 함유량
두번째 예시적인 실시예에서 연마 런은 두 개의 연마 공정 즉, 재료 제거 공정과 다듬질 공정을 포함하였고, 이 두 공정은 서로 다른 연마제와 함께 수행되었다. 과산화수소의 농도를 제외하고 첫번째 예시적인 실시예에서와 같은 연마제가 재료 제거 공정에서 이용되었다. 과산화수소의 농도는 0.355 wt%였다. 다듬질 공정에서는 산화제가 첨가되지 않은 연마제가 이용되었다. 다듬질 공정에 있어서의 연마제와 파라미터에 대한 추가적으로 자세한 사항을 표 3에 모아놓았다.
파라미터 값 단위
연마 시간 80 초
연마 압력 3 psi(20.68 kpa)
리테이너 링 압력 1.5 psi(10.34 kpa)
헤드 속도 10 rpm
플레이트 속도 70 rpm
내부 구역 압력 6 psi(41.37 kpa)
외부 구역 압력 2 psi(13.79 kpa)
연마제 유량 400 ml/min
Galnzox 3900 *) 1 wt%
pH 10.4
*) 연마제 내의 고체 함유량
도 9와 도 10은 두번째 예시적인 실시예에 따라 수행된 이완된 Si0 .8Ge0 .2 층의 연마에 대한 산란광 측정 결과를 보여준다. DCN 채널에서, 7개의 LPD 결함이 0.13 ㎛ 내지 0.16 ㎛의 LSE 크기에 대해 세어지고, 3개가 0.16 ㎛ 내지 0.20 ㎛에 대해 세어지며, 0개가 0.20 ㎛ 내지 0.24 ㎛에 대해 세어지고, 9개가 "면 카운트"(0.24 ㎛ 이상)에 대해 세어진다. 따라서 0.13 ㎛ 이상의 LPD 결함은 총 7 +3 + 0 + 9 = 19개이다(도 9의 표면에 걸친 결함 분포 표시는 모든 측정된 LPD 결함 즉, 0.13 ㎛ 이하인 LPD 결함마저 반영한다). 도 10의 DNN 헤이즈 스펙트럼은 매우 낮은 산란광 세기(I, 도 3 참조)에서의 진동수(C)만을 포함하며, 세기가 높아질 수록 단조롭게 감소한다[낮은 세기 영역(3)과 높은 세기 영역(4)이 실질적으로 균일하게 서로 병합된다). 모든 세기(I)에 걸쳐 적분되고 반도체 웨이퍼에 걸친 진동수(C)로 가중된 DNN 헤이즈는 단지 0.048 ppm의 입사 측정 빔 산란광 세기를 갖는다.
산란광 측정은 이완된 Si0 .8Ge0 .2 층이 연마된 바로 다음에 그리고 연마제 찌꺼기가 제거된 후에 수행된다. 연마 결과를 손상시키는 조잡하게 접착된 입자를 제거하기 위해, 연마된 반도체 웨이퍼는 세척되었다. DCN 채널에서 LSE 크기가 0.13 ㎛ 이상인 LPD 결함은 단지 3개만이 실질적으로 세어졌다(도 11).
이완된 Si1 - xGex 층을 연마하는 경우, 매끄러운 표면을 얻기 위해 최소한의 재료 제거가 필요하다는 것이 밝혀졌다. 구체적으로 이는 더욱 긴 상호 길이를 갖는 조도에 적용된다. 도 12는 250 ㎛(36), 80 ㎛(37) 및 30 ㎛(38)의 상호 길이에서의 RMS Chapman 조도를 보여준다. 매우 긴 상호 길이(36)에 대해, 심지어 5000 Å를 초과하게 재료 제거를 증가시키더라도 여전히 조도가 어느 정도 더 감소되지만, 짧은 상호 길이(37, 특히 38)에서는 추가적인 다듬질이 5000 Å의 재료 제거를 넘어서는 달성되지 않는다. 매우 짧은 상호 길이에 대해, 재료 제거를 증가시키더라도 조도가 본질적으로 감소하지 않는다. 따라서, 40 ㎛ × 40 ㎛(39), 10 ㎛ × 10 ㎛(40) 및 1 ㎛ × 1 ㎛(41) AFM 측정으로부터의 RMS 조도에 대해 계산된 모든 값은 최소한의 연마 재료 제거가 수행되고 난 후(즉, 3000 Å) 이미 일정하다(도 13). 발명자들은 연마천의 탄성으로 인해 이를 단파 불규칙성이 초기에 우선적으로 서서히 파괴되고, 그 후 장파 불규칙성이 증가하는 재료 제거로만 점진적으로 제거되었다는 것으로 설명한다.
특히 필요한 부품을 구성하기 위해, 더 긴 상호 길이에서조차 편평도가 연마된 이완된 Si1 - xGex 층의 적합성에 결정적이고, 본 발명에 따른 방법을 수행하는 경우 적어도 3500 Å(350 nm)의 재료 제거가 바람직하다.
도 1은 종래 기술에 따라 연마된 이완된 Si1 - xGex 층의 AFM 이미지를 보여주는 도면.
도 2는 종래 기술에 따라 연마된 이완된 Si0 .8Ge0 .2 층의 DNN 채널에서 측정된 LSE 크기가 0.13 ㎛ 이상인 LPD 결함을 보여주는 도면.
도 3은 종래 기술에 따라 연마된 이완된 Si0 .8Ge0 .2 층의 산란광 세기에 대한 진동수를 보여주는 도면.
도 4는 본 발명에 따른 방법에 대한 산화제 공급 조건과 복수의 연마 런 사이의 관계를 보여주는 도면.
도 5는 산화제로서 과산화수소를 이용한 본 발명에 따른 방법에 대한 산화제 농도와 제거율 사이의 관계를 보여주는 도면.
도 6은 본 발명에 따른 방법을 수행하는데 적합한 장치를 개략적으로 도시하는 도면.
도 7은 표 1에 규정된 운동 파라미터에 대한 반도체 웨이퍼의 경로 곡선을 도시하는 도면.
도 8은 표 1에 규정된 운동 파라미터에 대한 반도체 웨이퍼의 경로 곡선을 도시하는 도면.
도 9는 본 발명의 일실시예에 따라 연마된 이완된 Si0 .8Ge0 .2 층의 DNN 채널에서 측정된 LSE 크기가 0.13 ㎛ 이상인 LPD 결함을 보여주는 도면.
도 10은 본 발명의 일실시예에 따라 연마된 이완된 Si0 .8Ge0 .2 층의 산란광 세기에 대한 진동수를 보여주는 도면.
도 11은 도 9의 이완된 Si0 .8Ge0 .2 층을 세척한 후 DNN 채널에서 측정된 LSE 크기가 0.13 ㎛ 이상인 LPD 결함을 보여주는 도면.
도 12는 다양한 상호 길이에서의 RMS Chapman 조도를 보여주는 도면.
도 13은 다양한 상호 길이에서의 AFM 조도를 보여주는 도면.
도 14는 본 발명의 일실시예에 따라 연마된 이완된 Si1 - xGex 층의 AFM 이미지를 보여주는 도면.

Claims (22)

  1. 복수의 연마 런으로 다수의 반도체 웨이퍼를 연마하는 단계로서, 하나의 연마 런은 적어도 하나의 연마 공정을 포함하고, 각각의 연마 런이 종료되면 연마된 Si1-xGex 층이 마련된 다수의 반도체 웨이퍼 중 적어도 하나가 얻어지는 것인 단계; 및
    적어도 하나의 연마 공정 중에 적어도 하나의 반도체 웨이퍼를 연마포가 마련된 회전 연마 플레이트 위로 연마 압력을 가하고 연마포와 적어도 하나의 반도체 웨이퍼 사이에 연마제를 공급하면서 움직이게 하는 단계로서, 공급되는 연마제는 알칼리성 성분과 게르마늄을 용해하는 성분을 함유하는 것인 단계
    를 포함하는 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  2. 청구항 1에 있어서, 상기 게르마늄 성분을 용해하는 성분은 적어도 하나의 산화제를 포함하는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  3. 청구항 2에 있어서, 상기 연마제는 산화제를 0.01 mol/kg 내지 0.2 mol/kg의 농도로 함유하는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 게르마늄을 용해하는 성분은 과산화수소, 오존, 하이포아염소산나트륨 또는 이러한 물질들 중 적어도 두개의 혼합물을 포함하는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  5. 청구항 1에 있어서, 상기 알칼리성 성분은 탄산칼륨(K2CO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 수산화암모늄(NH4OH), 테트라메틸암모늄히드록사이드[N(CH3)4OH] 또는 이러한 물질들 중 적어도 두 개의 혼합물을 포함하는 것인 이완된 Si1-xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  6. 청구항 1에 있어서, 상기 연마제는 평균 고체 입자 크기가 5 내지 70 nm인 고체 입자로 이루어진 모노모달 크기 분산을 갖는 실리카졸을 포함하는 것인 이완된 Si1-xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  7. 청구항 1에 있어서, 상기 연마 런 과정에서 적어도 350 nm의 재료 제거가 이루어지는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  8. 청구항 1에 있어서, 상기 적어도 하나의 연마 공정으로서 제거율이 적어도 1.5 nm/s인 재료 제거 연마 공정이 수행되는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  9. 청구항 1에 있어서, 상기 연마제는 0.25 내지 20 wt%의 고체 함유량을 함유하는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  10. 청구항 1에 있어서, 상기 연마제는 9 내지 11.5의 pH를 갖는 것인 이완된 Si1 -xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  11. 청구항 1에 있어서, 상기 연마 압력은 7 내지 70 kPa인 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  12. 청구항 1에 있어서, 상기 적어도 하나의 반도체 웨이퍼는 사이클로이드 경로 곡선 상에서 움직여지는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  13. 청구항 12에 있어서, 상기 적어도 하나의 반도체 웨이퍼는 추가적으로 반경 방향으로 진동 운동하는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  14. 청구항 1에 있어서, 상기 연마포는 연마 공정 중에 또는 연마 공정 후에 또는 특정 수의 연마 런 후에 세척제로 처리되는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  15. 청구항 14에 있어서, 상기 세척제는 게르마늄 용해 성분을 0.01 mol/kg 내지 1.5 mol/kg의 농도로 함유하는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  16. 청구항 1에 있어서, 상기 연마 런은 적어도 두 개의 서로 다른 연마 플레이트 상에서 이루어지는 적어도 두 개의 연마 공정을 포함하는 것인 이완된 Si1 - xGex 층이 마련된 반도체 웨이퍼의 단일면 연마방법.
  17. 단결정 실리콘으로 이루어진 기판층을 기저층으로서 포함하고, 이완된 Si1 -xGex 층을 상부 층으로서 포함하며, 상기 상부 층은 변형 실리콘의 적층용 기부를 형성하고, 상기 Si1 - xGex 층은 면적이 10 ㎛ × 10 ㎛인 측정 그리드에 대해 0.7 Å RMS보다 작은 AFM 조도를 갖고, 80 ㎛ 필터에 대해 3 Å보다 작은 Chapman 조도를 갖는 것인 반도체 웨이퍼.
  18. 청구항 17에 있어서, 상기 Chapman 조도는 30 ㎛ 필터에 대해 0.8 Å보다 작은 것인 반도체 웨이퍼.
  19. 청구항 17에 있어서, 상기 Chapman 조도는 250 ㎛ 필터에 대해 5 Å보다 작은 것인 반도체 웨이퍼.
  20. 청구항 17에 있어서, 상기 Si1 - xGex 층과 기판층의 전체적인 편평도 사이의 차이(ΔGBIR)는 0.2 ㎛보다 작은 것인 반도체 웨이퍼.
  21. 청구항 17 내지 청구항 20 중 어느 한 항에 있어서, 상기 Si1 - xGex 층은 0.07 ppm 보다 작은 DNN 헤이즈라는 파라미터를 포함하는 것인 반도체 웨이퍼.
  22. 청구항 17 내지 청구항 20 중 어느 한 항에 있어서, 상기 Si1 - xGex 층은 지름이 300 mm인 웨이퍼 표면에 대해 크기가 0.13 ㎛ 이상인 LPD 결함이 DCN 채널에서 12개보다 적다는 파라미터를 포함하는 것인 반도체 웨이퍼.
KR1020080030740A 2007-04-25 2008-04-02 반도체 웨이퍼의 단일면 연마 방법과 이완된Ｓｉ1-ｘＧｅｘ 층을 구비하는 반도체 웨이퍼 KR20080095755A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007019565A DE102007019565A1 (de) 2007-04-25 2007-04-25 Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102007019565.8 2007-04-25

Publications (1)

Publication Number Publication Date
KR20080095755A true KR20080095755A (ko) 2008-10-29

Family

ID=39670198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030740A KR20080095755A (ko) 2007-04-25 2008-04-02 반도체 웨이퍼의 단일면 연마 방법과 이완된Ｓｉ1-ｘＧｅｘ 층을 구비하는 반도체 웨이퍼

Country Status (4)

Country Link
US (1) US20080265375A1 (ko)
KR (1) KR20080095755A (ko)
DE (1) DE102007019565A1 (ko)
TW (1) TW200842958A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
US8338301B1 (en) * 2008-11-06 2012-12-25 Stc.Unm Slurry-free chemical mechanical planarization (CMP) of engineered germanium-on-silicon wafers
DE102008059044B4 (de) 2008-11-26 2013-08-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
US20120105385A1 (en) * 2010-11-02 2012-05-03 Qualcomm Mems Technologies, Inc. Electromechanical systems apparatuses and methods for providing rough surfaces
KR20140059216A (ko) 2011-08-01 2014-05-15 바스프 에스이 특정 유기 화합물을 포함하는 CMP 조성물의 존재하에서 원소 게르마늄 및/또는 Si₁­ｘGeｘ 재료의 화학적 기계적 연마를 포함하는 반도체 디바이스의 제조 방법
EP2554612A1 (en) 2011-08-01 2013-02-06 Basf Se A process for the manufacture of semiconductor devices comprising the chemical mechanical polishing of elemental germanium and/or Si1-xGex material in the presence of a CMP composi-tion having a pH value of 3.0 to 5.5
EP2554613A1 (en) 2011-08-01 2013-02-06 Basf Se A process for the manufacture of semiconductor devices comprising the chemical mechanical polishing of elemental germanium and/or si1-xgex material in the presence of a cmp composi-tion comprising a specific organic compound
EP2810997A1 (en) 2013-06-05 2014-12-10 Basf Se A chemical mechanical polishing (cmp) composition
JP6094541B2 (ja) * 2014-07-28 2017-03-15 信越半導体株式会社 ゲルマニウムウェーハの研磨方法
US9530655B2 (en) * 2014-09-08 2016-12-27 Taiwan Semiconductor Manufacting Company, Ltd. Slurry composition for chemical mechanical polishing of Ge-based materials and devices
US9431261B2 (en) 2014-12-01 2016-08-30 The Boeing Company Removal of defects by in-situ etching during chemical-mechanical polishing processing
EP3234049B1 (en) 2014-12-16 2020-12-02 Basf Se Chemical mechanical polishing (cmp) composition for high effective polishing of substrates comprising germanium
US11697183B2 (en) 2018-07-26 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication of a polishing pad for chemical mechanical polishing
US10920105B2 (en) 2018-07-27 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Materials and methods for chemical mechanical polishing of ruthenium-containing materials
CN110739209A (zh) * 2019-11-01 2020-01-31 中国电子科技集团公司第四十六研究所 一种锗单晶单面抛光片的清洗工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157876A (en) * 1990-04-10 1992-10-27 Rockwell International Corporation Stress-free chemo-mechanical polishing agent for II-VI compound semiconductor single crystals and method of polishing
DE19842709A1 (de) * 1998-09-17 2000-03-30 Siemens Ag Polierflüssigkeit zum Polieren von Bauelementen, vorzugsweise Wafern, insbesondere zum Chemisch-Mechanischen Polieren derartiger Bauelemente
US6475072B1 (en) 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
WO2004081987A2 (en) * 2003-03-12 2004-09-23 Asm America, Inc. Sige rectification process
WO2006032298A1 (en) * 2004-09-22 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Planarization of epitaxial heterostructures including thermal treatment
US20060135045A1 (en) * 2004-12-17 2006-06-22 Jinru Bian Polishing compositions for reducing erosion in semiconductor wafers

Also Published As

Publication number Publication date
US20080265375A1 (en) 2008-10-30
DE102007019565A1 (de) 2008-09-04
TW200842958A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
KR20080095755A (ko) 반도체 웨이퍼의 단일면 연마 방법과 이완된Ｓｉ1-ｘＧｅｘ 층을 구비하는 반도체 웨이퍼
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
TWI433226B (zh) 用於拋光具有應力鬆弛Ｓｉ1＿ｘＧｅｘ層之半導體晶圓之方法
JP5628224B2 (ja) 基板表面を研磨するための方法
KR100979737B1 (ko) 반도체 재료 기판의 폴리싱 방법
TWI463555B (zh) 半導體晶圓的製造方法
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
JP5538253B2 (ja) 半導体ウェハの製造方法
JP5127882B2 (ja) 半導体ウェハの両面研磨方法
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
WO2013187441A1 (ja) 半導体ウェーハの製造方法
JP2001244221A (ja) 半導体ウェハの製造方法およびこの種の半導体ウェハ
KR20020040633A (ko) 실리콘웨이퍼의 표면연마방법
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
KR20110057181A (ko) 탄화 규소 단결정 기판
JP2005534516A (ja) ウエハ材の研磨方法
JP2013258227A (ja) 半導体ウェーハの製造方法
JP5286381B2 (ja) 半導体ウエハの研磨方法
JP2004343126A (ja) 半導体ウェハの前面および裏面を同時にポリッシングする方法
JP2004356336A (ja) 半導体ウェーハの両面研磨方法
JP4683233B2 (ja) 半導体ウェーハの製造方法
WO2009110180A1 (ja) テンプレートの製造方法およびこのテンプレートを用いた研磨方法
US4108716A (en) Polishing of CdS crystals
JP3552908B2 (ja) ウェーハの研磨方法
KR101581469B1 (ko) 웨이퍼 연마방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application