KR20080090463A - 구동 장치 - Google Patents

구동 장치 Download PDF

Info

Publication number
KR20080090463A
KR20080090463A KR1020087018270A KR20087018270A KR20080090463A KR 20080090463 A KR20080090463 A KR 20080090463A KR 1020087018270 A KR1020087018270 A KR 1020087018270A KR 20087018270 A KR20087018270 A KR 20087018270A KR 20080090463 A KR20080090463 A KR 20080090463A
Authority
KR
South Korea
Prior art keywords
signal
error
circuit
output
load
Prior art date
Application number
KR1020087018270A
Other languages
English (en)
Other versions
KR100977505B1 (ko
Inventor
도시오 가이호
주니치 마치다
Original Assignee
아사히 가세이 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 일렉트로닉스 가부시끼가이샤 filed Critical 아사히 가세이 일렉트로닉스 가부시끼가이샤
Publication of KR20080090463A publication Critical patent/KR20080090463A/ko
Application granted granted Critical
Publication of KR100977505B1 publication Critical patent/KR100977505B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28Modifications for introducing a time delay before switching
    • H03K17/284Modifications for introducing a time delay before switching in field effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45138Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45526Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

유도성 등의 부하로부터, 입력 신호의 재현성이 좋은 출력 신호의 파형을 출력한다. 부하(L1)의 양단의 출력 단자(50, 51)에 나타나는 출력 신호(Vp-n1)가 입력 단자(9a, 9b)측으로 피드백된 출력 신호(V1a, V1b)를 입력 신호(Vin)와 비교하여 상기 신호 간의 오차를 검출하고, 상기 검출된 신호 간의 오차가 억압되도록, 그 오차를 보정한 제1 오차 억압 신호(Vout1)를 생성하며, 또한, 제1 오차 억압 신호(Vout1)의 기울기를 검출하고, 상기 검출된 기울기 신호보다 입력 신호(Vin)와의 기울기 오차를 억압하는 제2 오차 억압 신호(Vout2)를 생성하며, 상기 오차 억압 신호의 오차량에 따라서, 부하(L1)에 전력을 공급하는 기간과 전력을 공급하지 않는 기간의 비율을 변경한다.
Figure P1020087018270
출력 단자

Description

구동 장치{DRIVE DEVICE}
본 발명은 스피커 등의 부하를 구동하는 구동 장치에 관한 것이다.
한편, 본 명세서의 기술은 본건 출원의 우선권의 기초인 제1 일본 특허 출원(특원 2006-135596, 2006년 5월 15일 출원), 제2 일본 특허 출원(특원 2007-42485, 2007년 2월 22일 출원)의 명세서의 기재에 기초하는 것이며, 이들 일본 특허 출원의 번호를 참조함으로써 이들 일본 특허 출원의 명세서의 기재 내용이 본 명세서의 일부분을 구성하는 것으로 한다.
휴대 전화기 등의 정보 기기는 여러 가지 기능이 내장된 매우 다기능화된 제품으로 되어 있다. 이들 정보 기기의 대부분은, 배터리에 의해 구동되고 있기 때문에 연속 사용 시간이 한정되어 있으며, 금후의 보다 한층의 다기능화를 고려하면, 내장되는 부품의 하나하나가 저소비인 것이 바람직하다. 예컨대, 휴대 전화기에 내장되어 있는 부품에서 대전력을 소비하는 것으로서, 송신용 파워 앰프, 액정 디스플레이용 백라이트 등이 있으나, 착신 멜로디 등의 음성을 재생하는 확성용 스피커도 큰 전력을 소비하는 부품 중 하나이다. 여기 최근, 저소비화 대책의 하나로서, 스피커의 구동 방법을 종래의 AB급 앰프에서 전력 효율이 양호한 스위칭 앰프로 치환한 제품이 많아지고 있다.
도 8은 부하로서 다이내믹형 스피커 등의 유도성 부하를 구비한 스위칭 앰프(D급 앰프)로서 구성한 경우의 구동 장치의 구성예를 도시한다(예컨대, 특허 문헌 1, 2 참조).
구동 장치(3)는 출력 신호(Vp-n2)를 출력하는 구동 회로(20)와, 제1 오차 억압 신호(Vout1)를 생성하는 오차 억압 회로(11)와, 펄스 변조 신호인 스위칭 제어 신호(Vp1, Vp2)를 출력하는 펄스 변조 수단으로서의 펄스폭 변조 회로(PWM)(12)와, 게이트 드라이버(13)와, 제1 피드백 수단으로서의 저역 통과 필터(LPF1, LPF2)(14, 15)를 구비하고 있다.
구동 회로(20)는 복수의 스위칭 소자(101, 102, 103, 104)로 이루어지는 스위칭 회로(100)를 가지며, 구동 회로(20)의 접속점(OUTP와 OUTN)과의 사이의 단자 간에는 부하로서의 유도성 부하(L1)가 접속되어 있다.
각 스위칭 소자(101, 102, 103, 104)(MOSFET 등의 트랜지스터)는, 유도성 부하(L1)의 한쪽의 출력 단자(50)에 접속되는 제1 단자(40)(접속점(OUTP, OUTN))와, 전원(Vcc) 또는 접지의 단자에 접속되는 제2 단자(41)와, 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)가 입력되는 제3 단자(42)를 갖고 있다.
스위칭 회로(100)는 각 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)에 기초하여 각 스위칭 소자(101, 102, 103, 104)를 온, 오프 제어하여, 유도성 부하(L1)로의 전력 공급을 제어한다. 유도성 부하(L1)의 단자와 각 스위칭 소자(101, 102, 103, 104)의 제1 단자(40)와의 접속점(OUTP, OUTN)에 설치된 출력 단자(50, 51)에는, 유도성 부하(L1)의 단자 간 전압으로서의 출력 신호(Vp-n2)가 나타난다.
저역 통과 필터(LPF1, LPF2)(14, 15)는 구동 회로(20)의 출력 단자(50, 51)에 나타나는 출력 신호(Vp-n2)를, 오차 억압 회로(11) 내의 피드백용 저항(RF1, RF2)을 통해, 단자(9a, 9b)로 피드백시킨다. 여기서는, 피드백된 신호로서, 출력 신호(V2a, V2b)를 이용한다.
오차 억압 회로(11)는 차동 증폭 회로(111)와, 단자(9a와 10a) 사이에 접속된 커패시터(C2)와, 단자(9b와 10b) 사이에 접속된 커패시터(C3)와, 입력 단자(8a)-단자(9a) 사이, 입력 단자(8b)-단자(9b) 사이에 각각 접속된 입력용 저항(RS1, RS2)과, 단자(9a, 9b)에 접속된 피드백용 저항(RF1, RF2)으로 이루어지는 적분기로서 구성되어 있다. 이 오차 억압 회로(11)에서는, 저역 통과 필터(LPF1, LPF2)(14, 15)를 통해 피드백된 출력 신호(V2a, V2b)의 진폭과, 입력 단자(8a, 8b)에 입력되는 입력 신호(Vin)의 진폭을 비교하여 신호 간의 진폭의 오차를 검출한다. 그 검출된 신호 간의 진폭의 오차가 억압되도록, 그 오차를 보정한 전압(제1 오차 억압 신호(Vout1))을 생성한다. 여기서는, 이산적이 아니라 연속적으로 처리된다.
여기서, 도 8 중에 있어서, 스위칭 앰프의 입력 재현성을 평가하기 위하여, 편의상, 구동 회로(20)의 출력 단자(50, 51)에 저역 통과 필터(LPF3, LPF4)(16, 17)를 접속하고, 저역 통과 필터(LPF3, LPF4)(16, 17)의 출력 단자(52, 53)로부터 출력 신호(Vp-n20)를 추출하고 있다. 또한, 이들 저역 통과 필터(LPF3, LPF4)(16, 17)는 구동 장치(3)에는 포함하지 않아도 되며, 스위칭 앰프로서의 동작에는 관계하지 않는다.
회로 동작으로서는, 생성된 제1 오차 억압 신호(Vout1)에 기초하여, 펄스폭 변조 회로(PWM)(12)에 의해, 펄스폭이 변조된 펄스 변조 신호로서의 스위칭 제어 신호(Vp1, Vp2)를 작성하고, 이 작성된 스위칭 제어 신호(Vp1, Vp2)는, 게이트 드라이버(13)를 통해 각 스위칭 소자(101, 102, 103, 104)의 제3 단자(42)에 입력됨으로써, 각 스위칭 소자(101, 102, 103, 104)의 온, 오프 제어가 이루어져서, 유도성 부하(L1)에 대하여 전류(I)의 공급 제어가 행해진다.
도 9는 펄스폭 변조 회로(PWM)(12) 및 게이트 드라이버(13)의 내부 구성을 도시한다.
펄스폭 변조 회로(PWM)(12)는, 삼각파 발생기(90)와, 2개의 콤퍼레이터(comparator; 91a, 91b)로 이루어진다. 삼각파 발생기(90)는 기준 신호로서의 삼각파를 발생한다. 발생한 삼각파는 콤퍼레이터(91a, 91b)에 비교 처리용으로서 입력된다. 게이트 드라이버(13)는 2개의 데드 타임 발생 회로(92a, 92b)와, 2개의 드라이브 회로(93a, 93b)로 이루어진다.
도 10은 도 9에 도시하는 펄스폭 변조 회로(PWM)(12) 및 게이트 드라이버(13)로부터 출력되는 각종의 신호 파형의 타이밍차트를 도시한다.
펄스폭 변조 회로(PWM)(12)에서는, 오차 억압 회로(11)의 단자(10a, 10b)로부터 출력된 제1 오차 억압 신호(Vout1)를 기준 신호인 삼각파(302)와 비교하고, 그 비교 결과로서 펄스 변조 신호(Vp1, Vp2)를 출력한다.
게이트 드라이버(13)에서는, 펄스 변조 신호(Vp1)를 데드 타임 발생 회로(92a)에 입력하고, 데드 타임 발생 회로(92a)에 의해 펄스 변조 신호(Vp1)의 상 승 시간 또는 하강 시간을 데드 타임분만큼 각각 지연시킨다. 다음으로, 지연시킨 신호를 드라이브 회로(93a)에 의해 버퍼링하여, 스위칭 제어 신호(Vp1p, Vp1n)로서 출력한다. 이들 스위칭 제어 신호(Vp1p, Vp1n)에 기초하여 트랜지스터(101)와 트랜지스터(102)가 구동 제어된다.
마찬가지로, 펄스 변조 신호(Vp2)를 데드 타임 발생 회로(92b)에 입력하고, 데드 타임 발생 회로(92b)에 의해 펄스 변조 신호(Vp2)의 상승 시간 또는 하강 시간을 데드 타임분만큼 각각 지연시킨다. 다음으로, 지연시킨 신호를 드라이브 회로(93b)에 의해 버퍼링하여, 스위칭 제어 신호(Vp2p, Vp2n)로서 출력한다. 이들 스위칭 제어 신호(Vp2p, Vp2n)에 기초하여 트랜지스터(103)와 트랜지스터(104)가 구동 제어된다.
이와 같이 게이트 드라이버(13)에서는, 도 10에 도시하는 바와 같이, 펄스 변조 신호(Vp1, Vp2)의 각각에, 수 ns∼수십 ns 정도의 논 오버랩(non overlap) 기간(데드 타임)을 삽입하기 위하여, 출력선은 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)의 4개가 된다. 그 결과, 트랜지스터(101)와 트랜지스터(102)의 페어(pair), 또는 트랜지스터(103)와 트랜지스터(104)의 페어가, 각각 신호가 변화하는 순간에 동시에 온되어, 전원으로부터 접지로 대전류가 흐르는 일이 없도록 하고 있다.
특허 문헌 1: 미국 특허 제6614297호 명세서
특허 문헌 2: 미국 특허 제6262632호 명세서
도 8의 스위칭 앰프에서는, 스위칭 신호의 상승 지연, 전원 전압의 변동, 각 스위칭 소자의 온 저항의 부정합에 기인하는 스위칭 파형의 전압 오차 등의 여러 가지 오차 발생 요인에 기초하여, 왜곡된 출력 파형이 된 출력 신호(V2a, V2b)를 단자(9a, 9b)로 피드백시키고, 이 피드백된 출력 신호(V2a, V2b)와 입력 신호(Vin)와의 오차 성분을 오차 억압 회로(11)로 검출하며, 피드백 루프 게인에 의해 그 오차가 억압되고, 그 오차를 보정한 전압으로서 제1 오차 억압 신호(Vout1)를 생성하고 있다. 이 제1 오차 억압 신호(Vout1)는 펄스폭 변조 회로(PWM)(12)에 입력되어 처리된다.
도 11은 펄스폭 변조 회로(PWM)(12)에 입력되는 입력 신호 파형의 신호 레벨의 변화를 도시한다. 여기서, 입력 신호 파형으로서, 오차 억압 회로(11)로부터 펄스폭 변조 회로(PWM)(12)에 입력되는 제1 오차 억압 신호(Vout1) 중, 오차 억압 회로(11)의 단자(10a)에서의 신호 파형을 나타내고 있다.
입력 신호 파형(300)은 도 8의 방식에 의한 입력 신호 파형을 나타낸다. 한편, 입력 신호 파형(301)은 기대하는 입력 재현성이 양호한 입력 신호 파형을 나타낸다. 이 도면으로부터 알 수 있듯이, 입력 신호 파형(300)은 기대하는 입력 신호 파형(301)과 비교하면, 기대치로부터 오차량 Δ만큼 어긋나 있는 것을 알 수 있다. 또한, 도면 부호 302는 펄스폭 변조 신호를 작성할 때에 이용되는 기준 신호로서의 삼각파이다.
이와 같이, 펄스폭 변조 회로(PWM)(12)에 있어서, 입력 신호 파형(300)을 도 8의 방식과 같이 피드백 루프 게인으로 보정한 것만으로는, 파형 왜곡을 억제하는 것은 자연히 한계가 있어, 기대하는 입력 재현성이 양호한 신호를 출력할 수 없고 출력 신호(Vp-n2)의 출력 파형에 왜곡을 발생시켜(예컨대, 후술하는 도 4의 (C)의 파형과 같이 왜곡됨), 제품에 고성능을 요구하는 경우에는, 사양을 만족할 수 없게 되어 버린다.
도 8에 도시한 스위칭 앰프에서는, 출력 신호(V2a, V2b)를 피드백하여, 피드백 루프의 게인에 의해 신호 파형의 왜곡을 억압하고 있으나, 출력 신호의 입력 재현성을 더욱 개선하는 것이 요망된다.
그래서, 본 발명의 목적은 스위칭 앰프가 출력하는 신호 파형의 왜곡을 보다 효과적으로 억압하고, 출력 신호의 입력 재현성을 더욱 개선한 신호 파형을 생성할 수 있는 구동 장치를 제공하는 것에 있다.
본 발명은 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 구동 장치로서, 상기 부하에 접속된, 복수의 스위칭 소자로 이루어지는 스위칭 회로를 갖는 구동 수단과, 상기 부하의 출력 단자에 나타나는 출력 신호를, 입력 신호가 입력되는 입력 단자측으로 피드백시키는 제1 피드백 수단과, 상기 입력 단자에 접속되며, 상기 제1 피드백 수단에 의해 피드백된 출력 신호를 상기 입력 신호와 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 오차 억압 수단과, 상기 오차 억압 신호에 기초하여, 상기 구동 수단의 상기 복수의 스위칭 소자의 동작 전환을 제어하는 제어 수단과, 상기 오차 억압 수단으로부터 출력된 신호의 기울기 성분을 검출하고, 상기 기울기 성분을 상기 오차 억압 수단의 입력 단자측으로 피드백시키는 제2 피드백 수단을 구비하며, 상기 오차 억압 수단은, 상기 제1 피드백 수단에 의해 피드백된 출력 신호에 상기 제2 피드백 수단에 의해 피드백된 상기 기울기 성분을 더한 합성 신호와 상기 입력 신호를 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 것을 특징으로 한다.
또한, 본 발명은, 상기 제2 피드백 수단은 상기 오차 억압 수단으로부터 출력된 신호를 미분하는 미분 회로인 것을 특징으로 한다.
또한, 본 발명은, 상기 제2 피드백 수단은 고역 필터 또는 대역 통과 필터인 것을 특징으로 한다.
또한, 본 발명은, 상기 부하는 용량성 부하 또는 유도성 부하인 것을 특징으로 한다.
또한, 본 발명은, 상기 부하는 압전 스피커 또는 다이내믹형 스피커인 것을 특징으로 한다.
또한, 본 발명의 정보 기기는, 상기 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 상기 구동 장치와, 통신 기능 및 정보 처리 기능을 가지며 상기 구동 장치를 제어하는 정보 처리부와, 상기 구동 장치 및 상기 정보 처리부에 대하여 전력을 공급하는 전지를 구비한 것을 특징으로 한다.
본 발명에 따르면, 부하의 양단의 출력 단자에 나타나는 출력 신호가 입력 단자측으로 피드백된 출력 신호를 입력 신호와 비교하여 상기 신호 간의 오차를 검출하고, 상기 검출된 신호 간의 오차가 억압되도록, 그 오차를 보정한 제1 오차 억압 신호를 생성하는 것에 더하여, 제1 오차 억압 신호의 기울기를 검출하고, 상기 검출한 기울기 신호보다 입력 신호와의 기울기 오차를 억압하도록, 그 기울기 오차도 보정한 제2 오차 억압 신호를 생성하며, 상기 오차 억압 신호에 따라서, 부하에 대한 전력의 공급을 제어함으로써, 출력 신호 파형의 입력 신호의 재현성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 상기 구동 장치를 정보 기기에 편입시켜서, 부하에 대한 전력의 공급을 제어하도록 하였기 때문에, 예컨대, 스피커의 음질을 현격히 향상시킬 수 있다.
도 1은 본 발명의 제1 실시형태인 스위칭 앰프로 이루어지는 구동 장치의 구성예를 도시하는 회로도이다.
도 2는 연산 회로(18)의 일례로서의 미분 회로를 도시하는 도면이다.
도 3은 구동 장치에서의 기본적인 회로 동작을 설명하는 흐름도이다.
도 4는 구동 장치의 회로 내의 각부에서 생성되는 각종 신호의 파형을 도시하는 파형도이다.
도 5는 연산 회로에 입력되는 파형을 미분한 경우의 파형을 도시하는 파형도이다.
도 6은 본 발명의 제2 실시형태인 스위칭 앰프로 이루어지는 구동 장치의 구성예를 도시하는 회로도이다.
도 7은 본 발명의 제3 실시형태인 휴대 전화기 등의 휴대 정보 단말로 이루어지는 정보 기기의 구성예를 도시하는 블록도이다.
도 8은 종래의 형태인 스위칭 앰프로 이루어지는 구동 장치의 구성예를 도시 하는 회로도이다.
도 9는 펄스 변조 수단 및 게이트 드라이버의 구성을 도시하는 블록도이다.
도 10은 펄스폭 변조 회로(PWM)(12) 및 게이트 드라이버(13)로부터 출력되는 각종의 신호 파형의 타이밍차트를 도시한다.
도 11은 펄스폭 변조 회로(PWM)에 입력되는 입력 신호 파형의 신호 레벨의 변화를 도시하는 파형도이다.
<부호의 설명>
1, 2, 3: 구동 장치 8a, 8b: 입력 단자
9a, 9b: 단자 10: 구동 회로
11: 오차 억압 회로 12: 펄스폭 변조 회로(PWM)
13: 게이트 드라이버 14, 15: 저역 통과 필터(LPF1, LPF2)
16, 17: 저역 통과 필터(LPF3, LPF4)
18: 연산 회로
19a, 19b: 오차 억압 회로 출력(11), 펄스 변조 회로(12), 연산 회로(18)의 접속점
30a, 30b: 연산 회로(18)의 출력 단자
40: 제1 단자(접속점(OUTP, OUTN)) 41: 제2 단자
42: 제3 단자 50, 51: 출력 단자
52, 53: 단자 100: 스위칭 회로
101, 102, 103, 104: 스위칭 소자 200: 휴대 정보 단말
201: 스피커 202: 정보 처리부
203: 전지 204: LSI
L1: 유도성 부하 C1: 용량성 부하
이하, 도면을 참조하여, 본 발명의 실시형태를 상세하게 설명한다.
[제1 예]
본 발명의 제1 실시형태를 도 1 내지 도 5에 기초하여 설명한다. 또한, 전술한 도 8의 구성과 동일 부분에 대해서는 그 설명을 생략하고, 동일 부호를 붙인다.
본 예에서는, 본 발명에 따른 구동 장치로서, 부하로서 다이내믹형 스피커 등의 유도성 부하를 구비한 스위칭 앰프(D급 앰프)로서 구성한 경우의 예에 대해서 설명한다.
(회로 구성)
도 1은 스위칭 앰프용 구동 장치(1)에, 제2 피드백 수단으로서 연산 회로(18)를 설치한 경우의 구성예를 도시한다.
구동 장치(1)는 출력 신호(Vp-n1)를 출력하는 구동 회로(10)와, 제1 오차 억압 신호(Vout1)의 기울기를 검출하여 기울기 신호를 생성하는 연산 회로(18)와, 제1 오차 억압 신호(Vout1)의 기울기 신호가 피드백됨으로써 새로운 제2 오차 억압 신호(Vout2)를 생성하는 것이 가능해진 오차 억압 회로(11)와, 펄스 변조 신호(Vp1, Vp2)를 출력하는 펄스 변조 수단으로서의 펄스폭 변조 회로(PWM)(12)와, 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)를 구동 회로(10)의 각 스위칭 소 자(101, 102, 103, 104)에 출력하는 게이트 드라이버(13)와, 제1 피드백 수단으로서의 저역 통과 필터(LPF1, LPF2)(14, 15)를 구비하고 있다. 여기서는, 오차 억압 회로(11)는 적분기로서 구성되어 있다.
구동 회로(10)는 복수의 스위칭 소자(101, 102, 103, 104)로 이루어지는 스위칭 회로(100)를 가지며, 구동 회로(10)의 접속점(OUTP와 OUTN) 사이의 단자 간에는 부하로서의 유도성 부하(L1)가 접속되어 있다.
여기서, 스위칭 앰프의 입력 재현성을 평가하기 위하여, 편의상, 구동 회로(10)의 출력 단자(50, 51)에 저역 통과 필터(LPF3, LPF4)(16, 17)를 접속하고, 저역 통과 필터(LPF3, LPF4)(16, 17)의 출력 단자(52, 53)로부터 출력 신호(Vp-n10)를 추출하고 있다. 또한, 이들 저역 통과 필터(LPF3, LPF4)(16, 17)는, 구동 장치(1)에는 포함하지 않아도 되며, 스위칭 앰프로서의 동작에는 관계하지 않는다.
각부의 구성에 대해서 설명한다.
연산 회로(18)는 오차 억압 회로(11)와 펄스폭 변조 회로(PWM)(12) 사이에 접속되어 있다. 이 입력측의 접속선(19a, 19b)은 오차 억압 회로(11)로부터 제1 오차 억압 신호(Vout1)가 출력되는 출력 라인에 분기되어 접속되고, 그 출력측의 접속선(30a, 30b)은 오차 억압 회로(11) 내의 저항(RF3, RF4)에 접속되어 있다.
연산 회로(18)는 신호의 기울기를 검출하기 위한 회로이며, 예컨대 미분 회로를 이용하여 구성되지만, 이 구성에 한정되는 것은 아니다. 이 외에 예컨대, 설정한 차단 주파수보다도 높은 주파수 성분을 통과시키는 고역 필터나, 통과 대역을 제한한 대역 통과 필터를 이용하여 구성하도록 해도 좋다.
도 2는 연산 회로(18)의 일례로서의 미분 회로를 도시한다. 연산 회로(18)는 차동 증폭 회로(112)와, 입력 단자(19a, 19b)와 차동 증폭 회로(112)의 입력 단자 사이에 각각 접속된 커패시터(C4, C5)와, 차동 증폭 회로(112)의 입력 단자와 출력 단자(30a, 30b) 사이에 각각 접속된 저항(R1, R2)으로 이루어진다. 이 경우, 입력된 신호를 미분함으로써 기울기를 검출한 후, 이 검출된 기울기를 포함하는 미분 신호가 출력된다.
연산 회로(18)에 있어서, 오차 억압 회로(11)로부터 출력된 제1 오차 억압 신호(Vout1)의 기울기를 검출한 후, 이 검출된 기울기를 포함하는 검출 신호(Vfb2)는 피드백된 출력 신호(V1a, V1b)와 함께 오차 억압 회로(11)에 입력된다.
그리고, 오차 억압 회로(11)에서는, 그 검출 신호(Vfb2)의 기울기를 포함하는 출력 신호(V1a, V1b)와 입력 신호(Vin)의 기울기를 비교하고, 상기 신호 간의 기울기의 오차가 억압되도록, 그 오차를 보정한 제2 오차 억압 신호(Vout2)를 생성한다.
여기서, 입력 신호(Vin)는 차동 신호여도 입력 단자(8a 또는 8b)를 기준 신호 레벨에 접속한 싱글 엔드 입력이어도 좋다. 또한, 오차 억압 회로(11)도 싱글 엔드 구성으로 하고, 차동 출력인 OUTP, OUTN을 싱글 엔드로 변환하여, 오차 억압 회로(11)로 피드백해도 좋다.
또한, 구동 회로(10)는 풀 브리지(full-bridge) 구성이어도 좋고, 하프 브리지(half-bridge) 구성이어도 좋다. 하프 브리지 구성의 경우, 유도성 부하(L1)의 한쪽의 단자가 접지되며, 구동 회로(10)는 2개의 스위칭 소자(101, 102)(또는 103, 104)로 이루어지는 구성이 된다.
(회로 동작)
우선, 도 1에 도시하는 구동 장치(1)의 동작 개요에 대해서 설명한다.
도 3은 구동 장치(1)에서의 기본적인 회로 동작을 설명하는 흐름도이다.
단계 S1에서는, 유도성 부하(L1)의 단자와 각 스위칭 소자(101, 102, 103, 104)의 제1 단자(40)와의 접속점에 설치된 출력 단자(50, 51)에 나타나는 출력 신호(Vp-n1)를, 저역 통과 필터(LPF1, LPF2)(14, 15)를 통해 입력측의 단자(9a, 9b) 측으로 출력 신호(V1a, V1b)로서 피드백시킨다. 이 피드백된 출력 신호(V1a, V1b)의 전압값은 차동 증폭 회로(111)의 커패시터(C2, C3)에 축적된다.
단계 S2에서는, 피드백된 출력 신호(V1a, V1b)의 크기(진폭)와 입력 신호(Vin)의 크기(진폭)를 비교하여 상기 신호 간의 크기(진폭)의 오차를 검출하고, 상기 검출된 신호 간의 진폭의 오차가 억압되도록, 그 오차를 보정한 제1 오차 억압 신호(Vout1)를 생성한다.
단계 S3에서는, 제2 피드백 수단을 구성하는 연산 회로(18)가 검출한 제1 오차 억압 신호(Vout1)의 기울기 성분을 포함하는 검출 신호(Vfb2)를 오차 억압 회로(11)에 RF3, RF4를 통해 입력하고, 입력 신호(Vin)의 기울기 성분의 오차가 억압되도록, 그 오차를 보정한 제2 오차 억압 신호(Vout2)를 생성한다.
단계 S4에서는, 생성된 제2 오차 억압 신호(Vout2)에 기초하여, 펄스폭 변조 회로(PWM)(12)에 의해, 펄스폭이 변조된 펄스 변조 신호(Vp1, Vp2)를 작성한다. 이 작성된 펄스 변조 신호(Vp1, Vp2)는, 게이트 드라이버(13)를 통해 각 스위칭 소 자(101, 102, 103, 104)의 제3 단자(42)에 입력됨으로써, 각 스위칭 소자(101, 102, 103, 104)의 온, 오프 제어가 이루어져서, 유도성 부하(L1)에 대하여 전류(I)의 공급 제어가 행해진다.
(기울기)
기울기란, 연속 신호의 시간 변화에 대한 전압의 진폭의 변위량을 나타내는 것이다.
예컨대, 검출 신호(Vfb2)는 연산 회로(18)에 의해 출력되는 제1 오차 억압 신호(Vout1)를 미분한 신호이다. 이 출력 미분 신호(Vfb2)는 제1 오차 억압 신호(Vout1)의 기울기의 변화를 나타내고 있고, 출력은 기울기가 급준한 변화일수록 크게 변화한다.
(제2 오차 억압 신호)
제2 오차 억압 신호(Vout2)의 움직임에 대해서 설명한다.
도 4의 (A)∼(C)는, 구동 장치(1)의 회로 내의 각부에서 생성되는 각종 신호의 파형을 도시한다.
전술한 도 1의 구동 장치(1)에 있어서, 구동 회로(10)로부터의 출력 신호(Vp-n1)를, 피드백 회로를 구성하는 저역 통과 필터(14, 15)에 입력한다. 그리고, 저역 통과 필터(14, 15)에 의해 피드백된 출력 신호(V1a, V1b)와, 입력 신호(Vin)를 비교한다. 이에 따라, 차동 증폭 회로(111)의 이득을 포함하는 루프 이득으로부터, 피드백된 출력 신호(V1a, V1b)와 입력 신호(Vin)와의 신호 간의 오차 성분이 억압된 제1 오차 억압 신호(Vout1)를 생성한다.
이 생성된 제1 오차 억압 신호(Vout1)는 펄스 변조 신호인 스위칭 제어 신호(Vp1, Vp2)의 듀티비를 변화시키지만, 오차 억압 회로(11)에 의해 억압할 수 없었던 파형의 오차 성분이 존재한다. 이 제1 오차 억압 신호(Vout1)에 포함되는 오차 성분은 출력 신호 파형의 기울기와 입력 신호 파형의 기울기의 차이라고 생각할 수 있다.
그래서, 본 예에서는, 그 기울기 성분의 차이를 포함한 제1 오차 억압 신호(Vout1)를, 미분 회로로 구성되는 연산 회로(18)로 유도하고, 기울기 성분인 출력 미분 신호(Vfb2)를 귀환 저항(RF3, RF4)을 통해 오차 억압 회로(11)에 입력시킨다.
연산 회로(18)가 미분 회로인 경우, 그 검출 신호(Vfb2)는 제1 오차 억압 신호(Vout1)를 미분한 신호를 반전시킨 신호이다. 예컨대, 도 5의 (A)에 도시하는 바와 같이, 제1 오차 억압 신호(Vout1)가 사인파인 경우, 도 5의 (B)에 도시하는 검출 신호(Vfb2)와 같은 파형이 된다.
오차 억압 회로(11)는 검출 신호(Vfb2)의 변화분을 연산하여, 제2 오차 억압 신호(Vout2)를 출력한다. 제1 오차 억압 신호(Vout1)가 왜곡되지 않은 파형인 경우, 제2 오차 억압 신호(Vout2)는 제1 오차 억압 신호(Vout1)로부터 생성된 검출 신호(Vfb2)의 변화량에 상당하는 분의 위상이 진행된 파형이 될 뿐이며, 파형의 품질에 변화는 없다.
제1 오차 억압 신호(Vout1)가 도 4의 (B)와 같이, 신호 파형이 제로 크로스 포인트로부터 정점을 향하는 방향의 정점 부근에서, 그 기울기가 완만해지는 것이 지연되도록 왜곡된 경우, 도 4의 (A)에 도시하는 검출 신호(Vfb2')는, 도 5의 (B)에 도시하는 왜곡되지 않은 경우의 검출 신호(Vfb2)의 파형에 비해서, 기울기가 급준하게 된 분만큼 전압 레벨이 상승한다.
이 검출 신호(Vfb2')가 오차 억압 회로(11)에 입력되면, 신호 파형의 기울기가 급준한 포인트만이 가산량이 많아지기 때문에, 신호 파형의 기울기가 급준했던 포인트만의 기울기가 완화되어, 도 4의 (B)에 도시하는 바와 같이 왜곡이 개선된 파형으로서 제2 오차 억압 신호(Vout2)가 생성된다. 또한, 검출 신호(Vfb2')를 가산함으로써 커진 분의 신호 레벨은, 제1 피드백 수단(저역 통과 필터(14, 15))을 통해 오차 억압 회로(11)에 의해 보정된다.
여기서, 식을 사용하여 설명하면, 제1 오차 억압 신호(Vout1)가 a×sin(ωt)라고 하면, 검출 신호(Vfb2')가 b×cos(ωt)가 되고, 보정된 신호인 제2 오차 억압 신호(Vout2)가 r×sin(ωt+α), r=√(a2+b2), α=tan-1(b/a)가 된다. 따라서, 고조파 왜곡이 없는 경우는 입력 신호를 충실하게 재현하고(진폭, 위상만이 약간 변함), 고조파 왜곡이 있는 경우만, 왜곡 요소인 입력 신호보다도 기울기가 가파른 부위의 가산량이 왜곡이 없는 경우보다도 커지기 때문에, 기울기가 완만해지도록 보정이 가해져서, 왜곡 성분을 저감할 수 있는 것을 알 수 있다.
그 개선 효과로서, 입력 재현성을 평가하기 위하여, 도 1의 구동 회로(10)의 출력 단자(50, 51)에 편의상 접속한 저역 통과 필터(16, 17)로부터의 출력 신호(Vp-n10)와, 도 8의 구동 회로(20)의 출력 단자(50, 51)에 편의상 접속한 저역 통과 필터(16, 17)로부터의 출력 신호(Vp-n20)를 비교하면, 도 4의 (C)에 도시하는 바와 같이, 출력 신호(Vp-n20)에 비해서 신호 간의 기울기의 오차량에 대응하여 ΔVp-n만큼 보정된 출력 신호(Vp-n10)를 출력할 수 있다.
즉, 제2 피드백 수단인 연산 회로(18)의 효과로서 생성되는 제2 오차 억압 신호(Vout2)를 이용함으로써, 유도성 부하(L1)에 나타나는 파형의 왜곡을 개선하여 입력 재현성을 더욱 높일 수 있다.
이상 설명한 바와 같이, 제1 피드백만으로 구성되는 스위칭 앰프(도 8 참조)에서는, 파형 품질의 평가 방법 중 하나인 THD(전 고조파 왜곡)의 값은, 회로를 구성하는 저항, 용량값을 IC에 내장할 수 있는 현실적인 최량의 값을 선택한 경우, 65 dB∼70 dB 정도가 좋다.
이에 대하여, 본 발명에 따른 제2 피드백을 구성하는 연산 회로(18)를 구비한 스위칭 앰프(도 1 참조)에서는, IC에 내장할 수 있는 현실적인 최량의 값을 선택한 경우, 시간 영역에서의 신호 파형은, 도 4의 (C)에 도시하는 바와 같이 정현파의 정점 부근의 뾰족한 부분이 완화되어, 입력 신호의 재현성이 개선된다.
이것을 주파수 영역에서 보면, 짝수차, 홀수차 모두 왜곡 성분이 전체적으로 저하되어, THD는 80 dB 정도까지 향상된다. 이 THD를, 제1 피드백만으로 구성되는 스위칭 앰프(도 8 참조)와 비교하면, 10 dB 정도의 특성 개선을 실현할 수 있다.
또한, IC의 칩 사이즈는 최근 채용이 증가하고 있는 스테레오에 대응하기 위하여, 스위칭 앰프를 2 ch 내장한 경우를 대상으로 한 2 ㎜×2 ㎜ 정도의 사이즈를 참고로 한다.
[제2 예]
본 발명의 제2 실시형태를 도 6에 기초하여 설명한다.
본 예에서는, 본 발명에 따른 구동 장치로서, 부하로서 압전 스피커 등의 용량성 부하를 구비한 스위칭 앰프(D급 앰프)로서 구성한 경우의 예에 대해서 설명한다. 또한, 전술한 제1 예와 동일 부분에 대해서는 그 설명을 생략하고, 동일 부호를 붙인다.
도 6은 스위칭 앰프용 구동 장치(2)에, 제2 피드백 수단으로서 연산 회로(18)를 설치한 경우의 구성예를 도시한다.
구동 회로(10)는 복수의 스위칭 소자(101, 102, 103, 104)로 이루어지는 스위칭 회로(100)를 가지며, 구동 회로(10)의 접속점(OUTP와 OUTN) 사이의 단자 간에는 부하로서의 용량성 부하(C1)가 접속되어 있다.
도 1에 도시한 제1 실시형태와는 부하가 다를 뿐이며, 연산 회로(18)를 포함하는 다른 부분은 동일하다.
다음으로, 전술한 도 3의 흐름도를 이용하여, 구동 장치(1)에서의 기본적인 회로 동작을 설명한다.
단계 S1에서는, 용량성 부하(C1)의 단자와 각 스위칭 소자(101, 102, 103, 104)의 제1 단자(40)와의 접속점에 설치된 출력 단자(50, 51)에 나타나는 출력 신호(Vp-n1)를, 저역 통과 필터(LPF1, LPF2)(14, 15)를 통해 입력측의 단자(9a, 9b) 측으로 출력 신호(V1a, V1b)로서 피드백시킨다. 출력 신호(V1a, V1b)의 전압값은 차동 증폭 회로(111)의 커패시터(C2, C3)에 축적된다.
단계 S2에서는, 피드백된 출력 신호(V1a, V1b)의 크기(진폭)와 입력 신호(Vin)의 크기(진폭)를 비교하여 상기 신호 간의 크기(진폭)의 오차를 검출하고, 상기 검출된 신호 간의 진폭의 오차가 억압되도록, 그 오차를 보정한 제1 오차 억압 신호(Vout1)를 생성한다.
단계 S3에서는, 제2 피드백 수단을 구성하는 연산 회로(18)가 검출한 제1 오차 억압 신호(Vout1)의 기울기 성분을 포함하는 검출 신호(Vfb2)를 오차 억압 회로(11)에 RF3, RF4를 통해 입력하고, 입력 신호(Vin)의 기울기 성분과의 오차가 억압되도록, 그 오차를 보정한 제2 오차 억압 신호(Vout2)를 생성한다.
단계 S4에서는, 생성된 제2 오차 억압 신호(Vout2)에 기초하여, 펄스폭 변조 회로(PWM)(12)에 의해, 펄스폭이 변조된 펄스 변조 신호(Vp1, Vp2)를 작성한다. 이 작성된 펄스 변조 신호(Vp1, Vp2)는 게이트 드라이버(13)에 입력되고, 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)가 작성된다.
게이트 드라이버(13)로부터 출력된 스위칭 제어 신호(Vp1p, Vp1n, Vp2p, Vp2n)는, 각 스위칭 소자(101, 102, 103, 104)의 제3 단자(42)에 입력된다. 이에 따라, 각 스위칭 소자(101, 102, 103, 104)의 온, 오프 제어가 이루어져서, 유도성 부하(C1)에 대하여 전류(I)의 공급 제어가 행해진다.
따라서, 제2 피드백 수단인 연산 회로(18)의 효과로서 생성되는 제2 오차 억압 신호(Vout2)를 이용하여 신호의 보정 처리를 행함으로써, 유도성 부하(C1)에 나타나는 파형의 왜곡을 개선하여 입력 재현성을 더욱 높일 수 있다.
[제3 예]
본 발명의 제3 실시형태를 도 7에 기초하여 설명한다. 또한, 전술한 각 예와 동일 부분에 대해서는 그 설명을 생략하고, 동일 부호를 붙인다.
본 예는, 전술한 도 1의 구동 장치(1) 또는 도 6의 구동 장치(2)를 구비한 정보 기기의 예를 도시하는 것이다.
도 7은 휴대 전화기 등의 휴대 정보 단말(200)로 이루어지는 정보 기기의 구성예를 도시한다.
휴대 정보 단말(200)은 부하(유도성 부하, 용량성 부하)로서의 다이내믹형 스피커 또는 압전 스피커 등의 스피커(201)와, 스피커를 구동하는 도 1의 구동 장치(1) 또는 도 6의 구동 장치(2)와, 통신 기능, 정보 처리 기능, 및 조작 처리 기능을 갖는 정보 처리부(202)와, 구동 장치(1) 또는 구동 장치(2), 정보 처리부(202)에 대하여 전력을 공급하는 전지(203)를 갖고 있다. 정보 처리부(202)는 입력 신호(Vin)를 구동 장치(1) 또는 구동 장치(2)에 출력한다. 구동 장치(1) 또는 구동 장치(2)는 입력 신호(Vin)에 기초하여 스피커(201)에 출력 신호(Vp-n1)를 출력하고, 스피커(201)에 전력을 공급한다. 또한, 구동 장치(1) 또는 구동 장치(2),정보 처리부(202)는, LSI(204)로서 집적화해도 좋다.
이상 설명한 바와 같이, 구동 장치(1 또는 2)를 정보 기기(200)에 편입시켜서, 부하에 대한 전력의 공급을 제어하도록 하였기 때문에, 예컨대 스피커의 음질을 현격히 향상시킬 수 있다.

Claims (6)

  1. 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 구동 장치로서,
    상기 부하에 접속되고, 복수의 스위칭 소자로 이루어지는 스위칭 회로를 갖는 구동 수단과,
    상기 부하의 출력 단자에 나타나는 출력 신호를, 입력 신호가 입력되는 입력 단자측으로 피드백시키는 제1 피드백 수단과,
    상기 입력 단자에 접속되며, 상기 제1 피드백 수단에 의해 피드백된 출력 신호를 상기 입력 신호와 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 오차 억압 수단과,
    상기 오차 억압 신호에 기초하여, 상기 구동 수단의 상기 복수의 스위칭 소자의 동작 전환을 제어하는 제어 수단과,
    상기 오차 억압 수단으로부터 출력된 신호의 기울기 성분을 검출하고, 상기 기울기 성분을 상기 오차 억압 수단의 입력 단자측으로 피드백시키는 제2 피드백 수단을 구비하며,
    상기 오차 억압 수단은 상기 제1 피드백 수단에 의해 피드백된 출력 신호에 상기 제2 피드백 수단에 의해 피드백된 상기 기울기 성분을 더한 합성 신호와 상기 입력 신호를 비교하여 상기 신호 간의 오차를 검출하고, 상기 오차를 보정한 오차 억압 신호를 생성하는 것을 특징으로 하는 구동 장치.
  2. 제1항에 있어서, 상기 제2 피드백 수단은,
    상기 오차 억압 수단으로부터 출력된 신호를 미분하는 미분 회로인 것을 특징으로 하는 구동 장치.
  3. 제1항에 있어서, 상기 제2 피드백 수단은,
    고역 통과 필터 또는 대역 통과 필터인 것을 특징으로 하는 구동 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 부하는 용량성 부하 또는 유도성 부하인 것을 특징으로 하는 구동 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 부하는 압전 스피커 또는 다이내믹형 스피커인 것을 특징으로 하는 구동 장치.
  6. 스위칭 소자를 이용하여 부하에 대한 전력의 공급을 제어하는 제1항 내지 제5항 중 어느 한 항에 기재된 구동 장치와,
    통신 기능 및 정보 처리 기능을 가지며, 상기 구동 장치를 제어하는 정보 처리부와,
    상기 구동 장치 및 상기 정보 처리부에 대하여 전력을 공급하는 전지
    를 구비한 것을 특징으로 하는 정보 기기.
KR1020087018270A 2006-05-15 2007-05-15 구동 장치 KR100977505B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00135596 2006-05-15
JP2006135596 2006-05-15
JPJP-P-2007-00042485 2007-02-22
JP2007042485 2007-02-22

Publications (2)

Publication Number Publication Date
KR20080090463A true KR20080090463A (ko) 2008-10-08
KR100977505B1 KR100977505B1 (ko) 2010-08-23

Family

ID=38693932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018270A KR100977505B1 (ko) 2006-05-15 2007-05-15 구동 장치

Country Status (5)

Country Link
US (1) US7463090B2 (ko)
EP (1) EP2019488B1 (ko)
JP (1) JP4759050B2 (ko)
KR (1) KR100977505B1 (ko)
WO (1) WO2007132842A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101443998B (zh) * 2006-05-15 2011-05-04 旭化成电子材料元件株式会社 驱动装置
TWI353718B (en) * 2007-12-25 2011-12-01 Anpec Electronics Corp Switching amplifier
US7999610B2 (en) * 2009-11-11 2011-08-16 Amazing Microelectronic Corp. Class D amplifier capable of setting restraint power
WO2011064787A1 (en) * 2009-11-30 2011-06-03 ST-Ericsson India Pvt. Ltd. Pop-up noise reduction in a device
TWI411224B (zh) * 2009-12-07 2013-10-01 Faraday Tech Corp D級放大器
JP5324417B2 (ja) * 2009-12-25 2013-10-23 旭化成エレクトロニクス株式会社 駆動用ドライバ、駆動用アンプおよび情報機器
US9000690B2 (en) 2012-06-13 2015-04-07 Texas Instruments Incorporated Driver for capacitive loads
DK201770859A1 (en) * 2016-11-14 2018-05-28 Tymphany Hk Ltd Class-d power amplifier nested inside low-noise differential op-amp feedback loop
US20220190554A1 (en) * 2020-12-16 2022-06-16 Macom Technology Solutions Holdings, Inc. Pam driver with distributed modulation current setpoint feedback

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728181B2 (ja) * 1988-12-28 1995-03-29 パイオニア株式会社 パルス幅変調増幅回路
US5672998A (en) * 1995-08-09 1997-09-30 Harris Corporation Class D amplifier and method
US5805020A (en) * 1996-06-27 1998-09-08 Harris Corporation Silent start class D amplifier
US6229389B1 (en) * 1998-11-18 2001-05-08 Intersil Corporation Class D modulator with peak current limit and load impedance sensing circuits
US6262632B1 (en) 1999-11-16 2001-07-17 Texas Instruments Incorporated Concept and method to enable filterless, efficient operation of Class-D amplifiers
US6211728B1 (en) 1999-11-16 2001-04-03 Texas Instruments Incorporated Modulation scheme for filterless switching amplifiers
US6441685B1 (en) * 2000-03-17 2002-08-27 Jl Audio, Inc. Amplifier circuit and method for providing negative feedback thereto
US6614297B2 (en) 2001-07-06 2003-09-02 Texas Instruments Incorporated Modulation scheme for filterless switching amplifiers with reduced EMI
JP3499236B1 (ja) 2002-08-28 2004-02-23 株式会社フライングモール ディジタル電力増幅器
JP3776392B2 (ja) * 2002-10-03 2006-05-17 三菱電機株式会社 D級増幅器
JP4770292B2 (ja) * 2004-07-02 2011-09-14 ヤマハ株式会社 パルス幅変調増幅器
JP2006060549A (ja) * 2004-08-20 2006-03-02 Yamaha Corp ディジタルアンプ
JP4535819B2 (ja) * 2004-09-24 2010-09-01 Necアクセステクニカ株式会社 駆動回路および該駆動回路を備える携帯機器
JP4515926B2 (ja) 2005-01-24 2010-08-04 旭化成エレクトロニクス株式会社 デジタルスイッチングアンプ
US7227408B2 (en) * 2005-05-26 2007-06-05 Bhc Consulting Pty., Ltd. Low distortion class-D amplifier using sampling of a servo-loop amplifier output
US7355473B2 (en) * 2005-11-03 2008-04-08 Amazion Electronics, Inc. Filterless class D power amplifier

Also Published As

Publication number Publication date
EP2019488A4 (en) 2013-02-27
JP4759050B2 (ja) 2011-08-31
JPWO2007132842A1 (ja) 2009-09-24
KR100977505B1 (ko) 2010-08-23
US7463090B2 (en) 2008-12-09
EP2019488B1 (en) 2014-12-24
EP2019488A1 (en) 2009-01-28
WO2007132842A1 (ja) 2007-11-22
US20070273437A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
KR100977505B1 (ko) 구동 장치
CN101443998B (zh) 驱动装置
EP1770855B1 (en) Class D amplifier
US7948313B2 (en) Class D amplifier circuit
US6788137B2 (en) Switching amplifier and signal amplifying method
US6778011B2 (en) Pulse-width modulation circuit and power amplifier circuit
JP4535819B2 (ja) 駆動回路および該駆動回路を備える携帯機器
US8013677B2 (en) One-sided switching pulse width modulation amplifiers
US7417503B2 (en) Method for high efficiency audio amplifier
EP2654205B1 (en) Class D Amplifiers
US7209003B2 (en) Asynchronous BTL design for a Class-D audio amplifier
JP2004048333A (ja) Pwm変調方式d級アンプ
JP5073580B2 (ja) 信号増幅装置
US20060114057A1 (en) Power multiplier system and method
US20220216835A1 (en) Class-d amplifier, a method of generating a carrier wave signal in a class-d amplifier
Jasielski et al. Cancellation of common-mode output signal in Class-BD audio amplifiers
JP5733838B2 (ja) D級増幅器
KR100952176B1 (ko) 디지털 오디오 증폭장치의 구조
JP3117597U (ja) Dクラスオーディオアンプの方形波変調設計回路
JP2007005980A (ja) D級アンプ
JP2013066055A (ja) 受信回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 9