KR20080088315A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20080088315A KR20080088315A KR1020070031177A KR20070031177A KR20080088315A KR 20080088315 A KR20080088315 A KR 20080088315A KR 1020070031177 A KR1020070031177 A KR 1020070031177A KR 20070031177 A KR20070031177 A KR 20070031177A KR 20080088315 A KR20080088315 A KR 20080088315A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor device
- film
- metal film
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.1A to 1D are cross-sectional views illustrating processes for manufacturing a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 반도체 기판 102 : 하드마스크막100
104 : 금속막 106 : 금속 파티클104: metal film 106: metal particles
108 : 실리콘 막대108: silicon rod
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 축적 캐패시터(Reservoir Capacitor)의 용량(Capacitance)을 증가시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of increasing the capacitance of a storage capacitor.
최근 반도체 제조 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있으며, 동작 전압의 저전압화가 이루어지고 있다. 이에 따라, 소자의 리플레쉬 시간(Refresh Time)이 단축되고 소프트 에러(Soft Error)가 발생한다는 문제점들이 야기되고 있고, 이러한 문제를 방지하기 위해, 높 은 용량을 갖고 누설 전류의 발생이 적은 캐패시터의 개발이 지속적으로 요구되고 있는 실정이다. Recently, as the integration of memory products is accelerated due to the development of semiconductor manufacturing technology, the unit cell area is greatly reduced, and the operating voltage is reduced. As a result, problems such as shortening the refresh time of the device and a soft error occur, and in order to prevent such a problem, a capacitor having a high capacity and low leakage current is prevented. Development is constantly required.
주지된 바와 같이, 상기 캐패시터의 용량은 전극의 표면적 및 유전체의 유전상수에 비례하고, 전극 간 거리에 해당하는 유전막의 두께에 반비례한다. 그러므로, 소망하는 캐패시터의 용량을 확보하기 위해서는 전극의 표면적을 최대한 확보할 수 있도록 캐패시터의 높이를 최대한 높여주어야 하며, 아울러 유전상수가 큰 유전막을 사용하고 그 두께를 얇게 만들어야 한다. As is well known, the capacitance of the capacitor is proportional to the surface area of the electrode and the dielectric constant of the dielectric and inversely proportional to the thickness of the dielectric film corresponding to the distance between the electrodes. Therefore, in order to secure the desired capacitor capacity, the height of the capacitor should be increased as much as possible to secure the maximum surface area of the electrode, and a dielectric film having a large dielectric constant should be used and the thickness thereof should be made thin.
이하에서는, 종래 기술에 따른 캐패시터의 형성 공정을 포함한 반도체 소자의 제조방법을 간략하게 설명하도록 한다.Hereinafter, a manufacturing method of a semiconductor device including a process of forming a capacitor according to the prior art will be briefly described.
먼저, 활성 영역을 정의하는 소자분리막과 비트라인 및 스토리지 노드 콘택플러그를 비롯한 소정의 하부 구조물이 구비된 반도체 기판 상에 PSG(Phosphours Silicate Glass)막과 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막의 적층막으로 캡산화막을 증착한다.First, a PSG (Phosphours Silicate Glass) film and a Plasma Enhanced-Tetra Ethyl Ortho Silicate (PE-TEOS) layer are formed on a semiconductor substrate including a predetermined structure including a device isolation layer, a bit line, and a storage node contact plug defining an active region. The cap oxide film is deposited as a laminated film of the film.
그 다음, 상기 캡산화막을 식각하여 상기 스토리지 노드 콘택플러그를 노출시키는 스토리지 노드용 홀을 형성한다. 이때, 상기 스토리지 노드용 홀은 캐패시터의 용량을 확보하기 위해 충분히 높은 높이로 형성해주어야 한다. 계속해서, 상기 스토리지 노드용 홀에 베리어막과 도전막을 증착한 후, 에치백(Etch Back)해서 스토리지 노드를 형성한다.The cap oxide layer is then etched to form holes for the storage node exposing the storage node contact plug. In this case, the hole for the storage node should be formed to a high enough height to secure the capacity of the capacitor. Subsequently, a barrier film and a conductive film are deposited in the holes for the storage node, and then etched back to form a storage node.
이어서, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 형성하여 캐패시터를 형성한 다음, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실 시예에 따른 반도체 소자를 완성한다.Subsequently, a dielectric film and a plate node are formed on the storage node to form a capacitor, and then a series of known subsequent processes are sequentially performed to complete a semiconductor device according to an exemplary embodiment of the present invention.
한편, 고집적 반도체 소자의 제조시 급격한 전원 전압 레벨의 변화(High Frequency)를 필터링하여 전원 공급을 안정화시키기 위해 축적 캐패시터를 삽입하는 방법이 제안된 바 있다. 즉, 상기 축적 캐패시터는 디지털 로직(Digital Logic)에서 스위칭(Switching)에 의한 노이즈(Noise)의 발생을 방지하는 역할을 한다.Meanwhile, a method of inserting an accumulator capacitor to filter a sudden change in power supply voltage level (High Frequency) in order to stabilize a power supply when manufacturing a highly integrated semiconductor device has been proposed. That is, the accumulation capacitor prevents generation of noise due to switching in digital logic.
또한, 상기 축적 캐패시터는 파워(Power)에 들어오는 고주파 노이즈를 제거하거나, 또는, 고주파에서 소자가 필요로 하는 전원을 직접 끌어다 사용할 수 있으므로, 외부 파워와의 연결시 보이는 인덕턴스(Inductance) 성분 등을 배제하여 상기 파워단 에서 보이는 임피던스(Impedance)를 낮추는 효과를 가져 온다. 그러므로, 고집적 반도체 소자의 고주파 동작과 안정적인 전원 공급을 위해 가능한 많은 양의 축적 캐패시터를 삽입하는 것이 바람직하다.In addition, since the accumulation capacitor can remove high frequency noise that enters power, or directly draw and use power required by the device at high frequency, the accumulation capacitor eliminates inductance components when the external capacitor is connected to external power. This results in an effect of lowering the impedance seen in the power stage. Therefore, it is desirable to insert as much accumulation capacitors as possible for high frequency operation and stable power supply of highly integrated semiconductor devices.
이러한 축적 캐패시터는 평판형 캐패시터를 사용해 왔으나, 이후 전기 용량을 증가시키기 위하여 캐패시터의 면적을 증가시킬 수 있는 리세스형(Recess Type) 캐패시터를 적용하게 되었다. Such accumulator capacitors have been using flat capacitors, but later, recess type capacitors, which can increase the area of the capacitor, have been applied to increase the electric capacity.
그러나, 상기 리세스형 캐패시터는 기존의 평판 캐패시터의 2차원적인 구조를 3차원적인 구조로 전환한 구조이나, 현재의 리소그라피(Lithography) 공정의 기술 수준에 의존하는 것으로, 상기 캐패시터의 면적 증대는 탑 다운(Top Down)방식에 의존할 수 밖에 없기 때문에, 상기 축적 캐패시터를 복잡하고 세밀한 모양을 만들 수 없다는 한계가 있으며, 따라서, 소망하는 축적 캐패시터의 용량을 충분히 확보할 수 없다.However, the recessed capacitor is a structure in which a two-dimensional structure of a conventional flat plate capacitor is converted to a three-dimensional structure, but depends on the current level of technology of lithography, and the area of the capacitor is increased. Since it is inevitable to rely on the Top Down method, there is a limit in that the accumulation capacitor cannot be made in a complicated and detailed shape, and thus, the capacity of the desired accumulation capacitor cannot be sufficiently secured.
본 발명은 고집적 반도체 소자의 제조시 전원 공급을 안정화시키기 위한 축적 캐패시터(Reservoir Capacitor)의 용량(Capacitance)을 효과적으로 증가시킬 수 있는 반도체 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device that can effectively increase the capacity (Capacitance) of the storage capacitor for stabilizing the power supply when manufacturing a highly integrated semiconductor device.
본 발명에 따른 반도체 소자의 제조방법은, 반도체 소자의 전원 공급을 안정화시키기 위해 주변 회로 영역에 축적 캐패시터(Reservoir Capacitor)를 형성해 주는 반도체 소자의 제조방법으로서, 반도체 기판의 축적 캐패시터 형성 영역을 리세스하는 단계; 상기 리세스된 기판 부분의 저면에 금속막을 형성하는 단계; 상기 금속막이 형성된 기판 결과물을 제1열처리하여 상기 금속막을 금속 파티클(Particle)로 변환시키는 단계; 및 상기 금속막이 금속 파티클로 변환된 기판 결과물을 제2열처리하여 상기 금속 파티클과 접촉된 기판 부분으로부터 상기 기판과 수직하는 방향으로 실리콘 막대를 성장시키는 단계;를 포함한다.The method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a storage capacitor is formed in a peripheral circuit area in order to stabilize power supply of the semiconductor device, and recesses the storage capacitor formation area of the semiconductor substrate. Doing; Forming a metal film on a bottom surface of the recessed substrate portion; Converting the metal film into metal particles by first heat treating a substrate product on which the metal film is formed; And growing a silicon rod in a direction perpendicular to the substrate from a portion of the substrate contacted with the metal particles by performing a second heat treatment on the substrate resultant of the metal film converted into metal particles.
여기서, 상기 반도체 기판의 축적 캐패시터 형성 영역을 리세스하는 단계는, 폴리실리콘막을 하드마스크막으로 사용하여 수행한다.Here, the step of recessing the accumulation capacitor formation region of the semiconductor substrate is performed using a polysilicon film as a hard mask film.
상기 리세스된 기판 부분의 저면에 금속막을 형성하는 단계는, 상기 리세스된 기판 부분을 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의해 노출된 기판 부분에 금속막을 형성하는 단계; 및 상기 마스크 패턴을 제거하는 단계;를 포함한다.Forming a metal film on a bottom surface of the recessed substrate portion may include forming a mask pattern exposing the recessed substrate portion; Forming a metal film on a portion of the substrate exposed by the mask pattern; And removing the mask pattern.
상기 금속막은 Au막, Ni막 및 Ni Silicide막 중 어느 하나의 막으로 형성한 다.The metal film is formed of any one of Au film, Ni film and Ni Silicide film.
상기 금속막은 50∼1000Å의 두께로 형성한다.The metal film is formed to a thickness of 50 to 1000 GPa.
상기 금속막을 금속 파티클로 변환시키는 제1열처리는, 700∼900℃의 온도에서 수행한다.The first heat treatment for converting the metal film into metal particles is performed at a temperature of 700 to 900 ° C.
상기 실리콘 막대를 성장시키는 단계는, 실리콘 함유 가스 분위기에서 수행한다.The growing of the silicon rod is performed in a silicon-containing gas atmosphere.
상기 실리콘 함유 가스는 SiCl4 가스이다.The silicon containing gas is a SiCl 4 gas.
상기 실리콘 막대를 성장시키는 단계 후, 상기 실리콘 막대 상의 금속 파티클을 제거하는 단계; 및 상기 실리콘 막대가 성장된 기판 부분에 축적 캐패시터를 형성하는 단계;를 더 포함한다.하는 것을 특징으로 하는 반도체 소자의 제조방법.After growing the silicon rod, removing metal particles on the silicon rod; And forming an accumulation capacitor in the portion of the substrate where the silicon rod is grown.
또한, 본 발명에 따른 반도체 소자의 제조방법은, 반도체 소자의 전원 공급을 안정화시키기 위해 주변 회로 영역에 축적 캐패시터(Reservoir Capacitor)를 형성해 주는 반도체 소자의 제조방법으로서, 반도체 기판의 축적 캐패시터 형성 영역을 리세스하는 단계; 상기 리세스된 기판 부분의 저면에 금속막을 형성하는 단계; 상기 금속막이 형성된 기판 결과물을 제1열처리하여 상기 금속막을 금속 파티클(Particle)로 변환시키는 단계; 및 상기 금속막이 금속 파티클로 변환된 기판 결과물을 Zn 함유 가스 분위기에서 제2열처리하여 상기 금속 파티클과 접촉된 기판 부분으로부터 상기 기판과 수직하는 방향으로 ZnO 막대를 성장시키는 단계;를 포함한다.In addition, the method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a storage capacitor is formed in a peripheral circuit area to stabilize power supply of the semiconductor device. Recessing; Forming a metal film on a bottom surface of the recessed substrate portion; Converting the metal film into metal particles by first heat treating a substrate product on which the metal film is formed; And growing a ZnO rod in a direction perpendicular to the substrate from a portion of the substrate contacted with the metal particles by performing a second heat treatment on the substrate product in which the metal film is converted into metal particles in a Zn-containing gas atmosphere.
상기 반도체 기판의 축적 캐패시터 형성 영역을 리세스하는 단계는, 폴리실리콘막을 하드마스크막으로 사용하여 수행한다.The step of recessing the accumulation capacitor formation region of the semiconductor substrate is performed using a polysilicon film as a hard mask film.
상기 리세스된 기판 부분의 저면에 금속막을 형성하는 단계는, 상기 리세스된 기판 부분을 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의해 노출된 기판 부분에 금속막을 형성하는 단계; 및 상기 마스크 패턴을 제거하는 단계;를 포함한다.Forming a metal film on a bottom surface of the recessed substrate portion may include forming a mask pattern exposing the recessed substrate portion; Forming a metal film on a portion of the substrate exposed by the mask pattern; And removing the mask pattern.
상기 금속막은 Au막, Ni막 및 Ni Silicide막 중 어느 하나의 막으로 형성한다.The metal film is formed of any one of Au film, Ni film and Ni Silicide film.
상기 금속막은 50∼1000Å의 두께로 형성한다.The metal film is formed to a thickness of 50 to 1000 GPa.
상기 금속막을 금속 파티클로 변환시키는 제1열처리는, 700∼900℃의 온도에서 수행한다.The first heat treatment for converting the metal film into metal particles is performed at a temperature of 700 to 900 ° C.
상기 ZnO 막대를 성장시키는 단계 후, 상기 ZnO 막대 상의 금속 파티클을 제거하는 단계; 및 상기 ZnO 막대가 성장된 기판 부분에 축적 캐패시터를 형성하는 단계;를 더 포함한다.After growing the ZnO rod, removing metal particles on the ZnO rod; And forming an accumulation capacitor in the portion of the substrate where the ZnO rod is grown.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은, 반도체 소자의 전원 공급을 안정화시키기 위해 주변 회로 영역에 축적 캐패시터(Reservoir Capacitor)를 형성해 주는 반도체 소자의 제조방법으로서, 상기 반도체 기판의 리세스 게이트의 형성시 주변 회로 영역에 리세스 형(Recess Type)으로 축적 캐패시터를 함께 형성할 때, 리세스된 기판 표면에 촉매 금속을 사용하여 실리콘 막대를 성장시킨다.SUMMARY OF THE INVENTION The present invention is a method of manufacturing a semiconductor device in which a storage capacitor is formed in a peripheral circuit area to stabilize power supply of the semiconductor device. The present invention provides a recess type in a peripheral circuit area when a recess gate of the semiconductor substrate is formed. When forming accumulation capacitors together in a recess type, a silicon metal is grown using catalytic metal on the recessed substrate surface.
이렇게 하면, 상기 기판 부분에 실리콘 막대를 성장시킴으로써 종래보다 상기 축적 캐패시터의 유효 표면적을 넓힐 수 있으며, 이를 통해, 상기 축적 캐패시터의 용량(Capacitance)을 증가시켜 고집적 반도체 소자에 요구되는 충분한 용량(Capacitance)을 확보할 수 있다.In this way, by growing a silicon rod on the substrate portion, the effective surface area of the storage capacitor can be wider than in the related art, thereby increasing the capacity of the storage capacitor, thereby increasing the capacity required for the highly integrated semiconductor device. Can be secured.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.1A to 1D are cross-sectional views of processes for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 1a를 참조하면, 셀 영역(도시안됨) 및 주변 회로 영역으로 구획되며, 상기 주변 회로 영역에 축적 캐패시터 형성 영역을 갖는 반도체 기판(100) 상에 상기 축적 캐패시터 형성 영역을 노출시키는 하드마스크막(102)을 형성한다. 상기 하드마스크막(102)은 폴리실리콘막으로 형성한다.Referring to FIG. 1A, a hard mask layer partitioned into a cell region (not shown) and a peripheral circuit region and exposing the accumulation capacitor formation region on a
그런 다음, 상기 하드마스크막(102)에 의해 노출된 기판(100) 부분을 식각하여 상기 축적 캐패시터 형성 영역을 리세스한다. 이때, 상기 식각은 건식 식각(Dry Etch) 방식으로 수행한다.Then, the portion of the
도 1b를 참조하면, 상기 리세스된 부분을 포함한 기판(100) 전면 상에 상기 리세스된 기판(100) 부분을 노출시키는 마스크 패턴(도시안됨)을 형성한다. 상기 마스크 패턴은 감광막으로 형성한다. 이어서, 상기 마스크 패턴에 의해 노출된 리세스된 기판(100) 부분의 저면에 금속막(104)을 형성한다.Referring to FIG. 1B, a mask pattern (not shown) exposing a portion of the
그리고 나서, 상기 마스크 패턴을 제거한다. 이때, 상기 마스크 패턴의 제거 시 리세스된 기판(100) 부분을 제외한 나머지 부분에 형성된 금속막 부분도 함께 제거하는 것이 바람직하다.Then, the mask pattern is removed. In this case, when the mask pattern is removed, the metal film portion formed on the remaining portion except for the
여기서, 상기 금속막(104)은 후속 실리콘 막대의 성장시 촉매 역할을 하기 위해 형성해 주는 것이며, Au막, Ni막 및 Ni Silicide막 중 어느 하나의 막을 사용하여 50∼1000Å 정도의 두께로 형성한다.Here, the
도 1c를 참조하면, 상기 금속막이 형성된 기판(100) 결과물을 700∼900℃ 정도의 온도 분위기에서 제1열처리하여 상기 금속막을 금속 파티클(106)로 변환시킨다. Referring to FIG. 1C, the
이때, 상기 금속 파티클(106)의 크기는 상기 금속막의 두께 및 상기 제1열처리시의 온도와 시간 및 상기 제1열처리가 수행되는 공정 챔버 내의 분위기 등의 요인에 따라 결정되며, 상기 요인들을 적절히 제어(Control)하여 후속 실리콘 막대의 소망하는 직경(Diameter)을 얻을 수 있다.In this case, the size of the
도 1d를 참조하면, 상기 금속막이 금속 파티클(106)로 변환된 기판(100) 결과물을 제2열처리하여 상기 금속 파티클(106)과 접촉된 기판(100) 부분으로부터 상기 기판(100)과 수직하는 방향으로 나노(Nanno) 사이즈(Size)의 실리콘 막대(108)를 성장시킨다. 상기 실리콘 막대(108)는 상기 금속 파티클(106)의 크기에 비례하는 직경을 가진다.Referring to FIG. 1D, a second heat treatment of a resultant of the
여기서, 상기 실리콘 막대(108)를 성장시키기 위한 제2열처리시 공정 챔버 내부를 실리콘 함유 가스, 예컨데, SiCl4 가스 분위기로 만들어 주는 것이 바람직하 다.Here, during the second heat treatment for growing the
또한, 상기 제2열처리시 공정 챔버 내부를 상기 실리콘 함유 가스 분위기 대신에 Zn 함유 가스 분위기로 만들어 주는 것도 가능하며, 이 경우에는, 상기 실리콘 막대(108) 대신 상기 금속 파티클(106)과 접촉된 기판(100) 부분으로부터 상기 기판(100)과 수직하는 방향으로 나노 사이즈의 ZnO 막대가 성장된다.In addition, during the second heat treatment, the inside of the process chamber may be made into a Zn-containing gas atmosphere instead of the silicon-containing gas atmosphere. In this case, the substrate is in contact with the
이후, 도시하지는 않았지만 상기 실리콘 막대 상의 금속 파티클을 제거한 다음, 상기 실리콘 막대의 표면을 포함한 축적 캐패시터 형성 영역에 축적 캐패시터를 형성하고, 계속해서, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.Subsequently, although not shown, metal particles on the silicon rods are removed, the accumulation capacitors are formed in the accumulation capacitor formation region including the surface of the silicon rods, and subsequently, a series of well-known subsequent steps are sequentially performed to carry out the present invention. The semiconductor device according to the example is completed.
여기서, 본 발명은 반도체 소자의 전원 공급을 안정화시키기 위해 주변 회로 영역에 형성되는 축적 캐패시터를 나노 사이즈의 실리콘 막대가 성장된 리스세된 기판 부분에 형성함으로써, 이렇게 하면, 상기 축적 캐패시터의 유효 표면적을 넓힐 수 있다.Here, the present invention forms an accumulation capacitor formed in the peripheral circuit region to stabilize the power supply of the semiconductor device in the portion of the substrate where the nano-sized silicon rods are grown, thereby reducing the effective surface area of the accumulation capacitor. You can widen it.
따라서, 본 발명은 상기 축적 캐패시터의 유효 표면적을 넓힘으로써, 축적 캐패시터의 용량을 효과적으로 증가시킬 수 있으며, 이를 통해, 고집적 반도체 소자에 요구되는 충분한 용량(Capacitance)을 확보할 수 있다.Accordingly, the present invention can effectively increase the capacitance of the accumulation capacitor by widening the effective surface area of the accumulation capacitor, thereby securing sufficient capacity required for the highly integrated semiconductor device.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
이상에서와 같이, 본 발명은 축적 캐패시터 형성 영역을 리세스한 후에 실리콘 막대를 성장시킴으로써, 상기 축적 캐패시터(Reservoir Capacitor)의 유효 표면적을 증가시킬 수 있다.As described above, the present invention can increase the effective surface area of the storage capacitor by growing a silicon rod after recessing the storage capacitor formation region.
또한, 본 발명은 상기 축적 캐패시터의 유효 표면적을 증가시킴으로써, 축적 캐패시터의 용량(Capacitance)을 증가시킬 수 있으며, 이를 통해, 고집적 반도체 소자에 요구되는 충분한 용량을 확보할 수 있다.In addition, the present invention can increase the capacity of the storage capacitor by increasing the effective surface area of the storage capacitor, thereby ensuring a sufficient capacity required for the highly integrated semiconductor device.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070031177A KR20080088315A (en) | 2007-03-29 | 2007-03-29 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070031177A KR20080088315A (en) | 2007-03-29 | 2007-03-29 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080088315A true KR20080088315A (en) | 2008-10-02 |
Family
ID=40150611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070031177A KR20080088315A (en) | 2007-03-29 | 2007-03-29 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080088315A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11015244B2 (en) | 2013-12-30 | 2021-05-25 | Advanced Material Solutions, Llc | Radiation shielding for a CVD reactor |
-
2007
- 2007-03-29 KR KR1020070031177A patent/KR20080088315A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11015244B2 (en) | 2013-12-30 | 2021-05-25 | Advanced Material Solutions, Llc | Radiation shielding for a CVD reactor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4111427B2 (en) | Capacitor manufacturing method for semiconductor device | |
TWI770986B (en) | Semiconductor device with air gap and boron nitride cap and method for forming the same | |
KR100799129B1 (en) | Method of manufacturing capacitor for semiconductor memory device | |
KR20080088315A (en) | Method of manufacturing semiconductor device | |
KR100379331B1 (en) | Bottom electrode of capacitor and fabricating method thereof | |
KR20010059517A (en) | Method for forming cylinder type bottom electrode intergrated memory device | |
CN113517288A (en) | Semiconductor structure and forming method thereof | |
CN101097891A (en) | Method of manufacturing a flash memory device | |
CN108269806B (en) | The method for making semiconductor element | |
KR100587071B1 (en) | Method for forming capacitor of semiconductor device | |
KR100762869B1 (en) | A method for fabricating capacitor | |
KR100483575B1 (en) | Method for forming charge storage electrode of semiconductor device | |
KR20030056805A (en) | Capacitor of semiconductor memory device having uneven cylindrical lower electrode and formation method thereof | |
KR100842911B1 (en) | Method for forming capacitor of semiconductor device | |
US6329291B1 (en) | Method of forming a lower storage node of a capacitor for dynamic random access memory | |
KR20060133700A (en) | Method for manufacturing semiconductor device | |
KR100400247B1 (en) | Method for forming a bottom electrode of integrated memory device | |
KR100424715B1 (en) | Method of manufacturing capacitor in semiconductor device | |
KR100291410B1 (en) | Selective hemispherical silicon grain charge storage electrode formation method of semiconductor device | |
KR100781865B1 (en) | Method for manufacturing of semiconductor device | |
CN113517230A (en) | Semiconductor structure and forming method thereof | |
KR20090044833A (en) | Method of forming capacitor of semiconductor device | |
KR100653982B1 (en) | Method for manufacturing storage node electrode of semiconductor memory device | |
CN114823540A (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
KR20030025317A (en) | Method for fabricating capacitor of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |