KR100653982B1 - Method for manufacturing storage node electrode of semiconductor memory device - Google Patents

Method for manufacturing storage node electrode of semiconductor memory device Download PDF

Info

Publication number
KR100653982B1
KR100653982B1 KR1020000052171A KR20000052171A KR100653982B1 KR 100653982 B1 KR100653982 B1 KR 100653982B1 KR 1020000052171 A KR1020000052171 A KR 1020000052171A KR 20000052171 A KR20000052171 A KR 20000052171A KR 100653982 B1 KR100653982 B1 KR 100653982B1
Authority
KR
South Korea
Prior art keywords
insulating film
storage node
node electrode
sacrificial insulating
film
Prior art date
Application number
KR1020000052171A
Other languages
Korean (ko)
Other versions
KR20020018873A (en
Inventor
김남경
이종민
김동준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000052171A priority Critical patent/KR100653982B1/en
Publication of KR20020018873A publication Critical patent/KR20020018873A/en
Application granted granted Critical
Publication of KR100653982B1 publication Critical patent/KR100653982B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

본 발명은 반도체 메모리장치의 스토리지노드 전극 제조 방법에 관한 것으로서, 특히 반도체소자가 형성된 반도체 기판의 하부 구조물에 층간절연막을 형성하고, 층간절연막의 콘택홀을 통해서 하부 기판의 접합면과 수직으로 연결되는 도전형 콘택 플러그를 형성한 후에 그 결과물에 희생 절연막을 형성하고 희생 절연막을 식각해서 스토리지노드 전극의 패턴 영역을 정의하며 콘택 플러그의 표면이 드러나는 개구부를 형성하고, 개구부가 형성된 희생 절연막에 TiN 함유 도전체를 증착하고 희생 절연막 표면이 노출될 때까지 결과물을 평탄화한 후에, 도전체막에 저온 플라즈마처리를 실시하여 막질 결합력을 증대시키고, 희생 절연막을 제거하여 도전체막으로 이루어진 스토리지노드 전극을 형성한다. 이에 따라, 본 발명은 스토리지노드 전극에 저온 플라즈마처리를 하여 스토리지노드 전극의 표면뿐만 아니라 막의 내부까지 열처리해서 결합력을 향상시킴으로써 희생 절연막 제거를 위한 습식 세정 공정시 습식 케미컬로부터 스토리지노드 전극을 안전하게 보호할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a storage node electrode of a semiconductor memory device. In particular, an interlayer insulating film is formed in a lower structure of a semiconductor substrate on which a semiconductor device is formed, and is vertically connected to a junction surface of a lower substrate through a contact hole of the interlayer insulating film. After the conductive contact plug is formed, a sacrificial insulating film is formed on the resultant, the sacrificial insulating film is etched to define a pattern region of the storage node electrode, an opening is formed to expose the surface of the contact plug, and the TiN-containing conductive film is formed in the sacrificial insulating film having the opening formed therein. After depositing the sieve and planarizing the resultant until the surface of the sacrificial insulating film is exposed, the conductor film is subjected to low temperature plasma treatment to increase the film quality bonding force, and the sacrificial insulating film is removed to form a storage node electrode made of the conductor film. Accordingly, the present invention provides a low-temperature plasma treatment to the storage node electrode to heat-treat not only the surface of the storage node electrode but also to the inside of the film to improve the bonding force, thereby safely protecting the storage node electrode from the wet chemical during the wet cleaning process for removing the sacrificial insulating layer. Can be.

저온 플라즈마 처리된 스토리지노드 전극Low Temperature Plasma Treated Storage Node Electrode

Description

반도체 메모리장치의 스토리지노드 전극 제조 방법{Method for manufacturing storage node electrode of semiconductor memory device} Method for manufacturing a storage node electrode of a semiconductor memory device             

도 1a 내지 도 1d는 종래 기술에 의한 반도체 메모리장치의 스토리지노드 전극을 형성하기 위한 공정 순서도,1A to 1D are process flowcharts for forming a storage node electrode of a semiconductor memory device according to the prior art;

도 2a 내지 도 2e는 본 발명에 따른 반도체 메모리장치의 스토리지노드 전극 제조 방법을 설명하기 위한 공정 순서도.
2A to 2E are flowcharts illustrating a method of manufacturing a storage node electrode of a semiconductor memory device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100: 실리콘 기판 102: 층간 절연막100 silicon substrate 102 interlayer insulating film

104: 콘택 플러그 106: 식각방지막104: contact plug 106: etch barrier

108: 희생 절연막 110: TiN 함유 도전체막108: sacrificial insulating film 110: TiN-containing conductor film

110a: 저온 플라즈마처리된 스토리지노드 전극
110a: low-temperature plasma-treated storage node electrode

본 발명은 반도체 메모리 장치의 커패시터 제조방법에 관한 것으로서, 특히 고커패시턴스 확보와 제조 수율을 높일 수 있는 반도체 메모리장치의 스토리지노드 전극 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor memory device, and more particularly, to a method of manufacturing a storage node electrode of a semiconductor memory device capable of securing a high capacitance and increasing a manufacturing yield.

현재 반도체 소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스는 증가되어야만 한다.In order to achieve high integration of semiconductor devices, research / development has been actively conducted on reduction of cell area and reduction of operating voltage. In addition, as the integration of semiconductor devices increases, the area of the capacitor decreases drastically, but the charge required for the operation of the memory device, that is, the capacitance secured in the unit area must be increased.

한편, DRAM 등의 메모리소자의 셀에 사용되는 커패시터의 기본 구조는 스토리지노드(storage node) 전극, 유전체막 및 플레이트노드(plate node) 전극으로 구성된다. 이러한 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가하거나, 셋째 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.Meanwhile, a basic structure of a capacitor used in a cell of a memory device such as a DRAM is composed of a storage node electrode, a dielectric film, and a plate node electrode. In order to obtain a larger capacitance in a small area, such a capacitor may have a first thin dielectric film thickness, a second three-dimensional capacitor structure to increase the effective area, or a third dielectric material using a high dielectric constant material. Some conditions must be met.

최근에는, 초고집적 반도체 소자의 커패시터를 위해 스토리지노드 전극과 플레이트노드 전극을 TiN 함유 도전체 물질을 사용하고 있다.Recently, TiN-containing conductor materials are used for storage node electrodes and plate node electrodes for capacitors of ultra-high density semiconductor devices.

도 1a 내지 도 1d는 종래 기술에 의한 반도체 메모리장치의 스토리지노드 전극을 형성하기 위한 공정 순서도이다.1A to 1D are process flowcharts for forming a storage node electrode of a semiconductor memory device according to the prior art.

우선, 도 1a에 도시된 바와 같이 반도체기판으로서 실리콘 기판(10)에 필드 산화막(미도시함)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하며, 그 기판 상부면에 일련의 소자 공정으로 게이트산화막, 게이트전극, 스페이서 및 소스/ 드레인 영역을 갖는 트랜지스터(미도시)를 형성한다.First, as shown in FIG. 1A, a field oxide film (not shown) is formed on a silicon substrate 10 as a semiconductor substrate to define an active region and an inactive region of a device, and the gate is formed on the upper surface of the substrate by a series of device processes. A transistor (not shown) having an oxide film, a gate electrode, a spacer, and a source / drain region is formed.

그리고, 그 기판 전면에 USG(Undoped Silicate Glass), BPSG(Boro Phospho Silicate Glass) 및 SiON 중에서 선택한 물질을 증착하고 화학적기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 층간절연막(12)을 형성한 후에 층간절연막(12)내에 커패시터의 스토리지노드 전극과 연결될 도전체 콘택 플러그(14)를 형성한다. 그 다음, 콘택 플러그(14)가 형성된 기판 전면에 식각정지막(16)을 형성한다. 그리고나서, 스토리지노드 전극의 영역을 정의하기 위하여 희생절연막(18)을 두껍게 증착한다. 여기서, 희생절연막(18)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate), LP-TEOS(Plasma Pressure TEOS) 등의 산화물질 중에서 어느 하나를 이용한다.After depositing a material selected from USG (Undoped Silicate Glass), BPSG (Boro Phospho Silicate Glass) and SiON on the entire surface of the substrate, and performing a chemical mechanical polishing process to form an interlayer insulating film 12, A conductive contact plug 14 to be connected to the storage node electrode of the capacitor is formed in the insulating film 12. Next, the etch stop layer 16 is formed on the entire surface of the substrate on which the contact plug 14 is formed. Then, the sacrificial insulating film 18 is thickly deposited to define the region of the storage node electrode. The sacrificial insulating film 18 may be formed of any one of oxides such as USG, PSG, BPSG, Plasma Enhanced Tetra Ethly Ortho Silicate (PE-TEOS), and Plasma Pressure TEOS (LP-TEOS).

그 다음, 도 1b에 도시된 바와 같이, 스토리지노드 전극 영역을 정의하는 마스크를 이용한 사진 및 식각 공정을 진행하여 희생절연막(18) 내에 개구부를 형성한다. 그리고, 개구부가 형성된 결과물에 도전체로서 TiN을 포함한 도전체막(20)을 증착한다. Next, as shown in FIG. 1B, an opening is formed in the sacrificial insulating layer 18 by performing a photolithography and an etching process using a mask defining a storage node electrode region. Then, a conductor film 20 including TiN is deposited on the resultant in which the openings are formed.

그리고나서, 도 1c에 도시된 바와 같이, 화학적기계적 연마(chemical mechanical polishing) 또는 전면 식각(etch back) 공정을 실시하여 희생절연막(18) 표면이 드러날 때까지 결과물을 연마한다. 즉, 이 연마 공정은 희생절연막(18) 표면의 도전체막(20)을 제거하기 위함이다.Then, as illustrated in FIG. 1C, the resultant is polished until the surface of the sacrificial insulating film 18 is exposed by performing a chemical mechanical polishing or an etch back process. That is, this polishing process is for removing the conductor film 20 on the surface of the sacrificial insulating film 18.

이에, 도 1d에 도시된 바와 같이, 희생절연막(18)만을 제거하고자 HF 또는 BOE 등의 산화물 식각 용액을 이용한 딥아웃(dip-out) 공정을 실시한다. 이로 인 해, 3차원 구조의 스토리지노드 전극(20')이 형성된다.Thus, as shown in FIG. 1D, a dip-out process using an oxide etching solution such as HF or BOE is performed to remove only the sacrificial insulating layer 18. As a result, the storage node electrode 20 'having a three-dimensional structure is formed.

그러나, 딥 아웃 공정과 세정 공정의 습식 케미컬(pyranha, HF, BOE 등)에 의해 스토리지노드 전극(20')이 침식(F)을 받아 급격하게 녹거나 3차원 구조가 불균형하게 되어 실린더 부분이 쓰러지는 경우가 있었다.
However, the storage node electrode 20 'is eroded (F) by wet chemicals (pyranha, HF, BOE, etc.) of the dip-out process and the cleaning process, and the cylinder part collapses due to rapid melting or unbalance of the three-dimensional structure. There was a case.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 스토리지노드 전극에 저온 플라즈마처리를 하여 스토리지노드 전극의 표면뿐만 아니라 막의 내부까지 열처리 되어 결합력을 향상시킴으로써 희생 절연막 제거를 위한 습식 세정 공정시 스토리지노드 전극을 습식 케미컬로부터 안전하게 보호할 수 있는 반도체 메모리장치의 스토리지노드 전극 제조 방법을 제공하는데 있다.
An object of the present invention is to provide a low-temperature plasma treatment to the storage node electrode in order to solve the problems of the prior art as described above, during the wet cleaning process to remove the sacrificial insulating film by heat-treating not only the surface of the storage node electrode but also the inside of the film to improve the bonding force. The present invention provides a method of manufacturing a storage node electrode of a semiconductor memory device that can safely protect the storage node electrode from wet chemical.

상기 목적을 달성하기 위하여 본 발명은 반도체 메모리장치의 스토리지노드 전극 제조방법에 있어서, 반도체소자가 형성된 반도체 기판의 하부 구조물에 층간절연막을 형성하는 단계와, 층간절연막의 콘택홀을 통해서 하부 기판의 접합면과 수직으로 연결되는 도전형 콘택 플러그를 형성하는 단계와, 결과물에 희생 절연막을 형성하고 희생 절연막을 식각해서 스토리지노드 전극의 패턴 영역을 정의하며 콘택 플러그의 표면이 드러나는 개구부를 형성하는 단계와, 개구부가 형성된 희생 절연막에 TiN 함유 도전체를 증착하고 희생 절연막 표면이 노출될 때까지 결과물을 평탄화하는 단계와, 도전체막에 저온 플라즈마처리를 실시하는 단계와, 희생 절연막을 제거하여 도전체막으로 이루어진 스토리지노드 전극을 형성하는 단계를 포함한다.
In order to achieve the above object, the present invention provides a method of manufacturing a storage node electrode of a semiconductor memory device, the method comprising: forming an interlayer insulating film on a lower structure of a semiconductor substrate on which a semiconductor device is formed, and bonding the lower substrate through a contact hole of the interlayer insulating film; Forming a conductive contact plug perpendicular to the surface, forming a sacrificial insulating film on the resultant, etching the sacrificial insulating film to define a pattern region of the storage node electrode, and forming an opening in which the surface of the contact plug is exposed; Depositing a TiN-containing conductor in the sacrificial insulating film having an opening and planarizing the resultant until the surface of the sacrificial insulating film is exposed, performing a low temperature plasma treatment on the conductive film, and removing the sacrificial insulating film, the storage consisting of the conductive film Forming a node electrode.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명에 따른 반도체 메모리장치의 스토리지노드 전극 제조 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 제조 방법은 다음과 같다.2A to 2E are flowcharts illustrating a method of manufacturing a storage node electrode of a semiconductor memory device according to the present invention. Referring to this, the manufacturing method of the present invention is as follows.

우선, 도 2a에 도시된 바와 같이 반도체기판으로서 실리콘 기판(100)에 필드 산화막(미도시함)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하며, 그 기판 상부면에 일련의 소자 공정으로 게이트산화막, 게이트전극, 스페이서 및 소스/드레인 영역을 갖는 트랜지스터(미도시)를 형성한다.First, as shown in FIG. 2A, a field oxide film (not shown) is formed on a silicon substrate 100 as a semiconductor substrate to define an active region and an inactive region of a device, and the gate is formed on the upper surface of the substrate by a series of device processes. A transistor (not shown) having an oxide film, a gate electrode, a spacer, and a source / drain region is formed.

그리고, 그 기판(100) 전면에 USG(Undoped Silicate Glass), BPSG(Boro Phospho Silicate Glass) 및 SiON 중에서 선택한 물질을 증착하고 화학적기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 층간절연막(102)을 형성한 후에 층간절연막(102)내에 스토리지노드 전극과 연결될 도전체 콘택 플러그(104)를 형성한다. 그 다음, 콘택 플러그(104)가 형성된 기판 전면에 식각정지막(106)을 형성한다. 그리고나서, 스토리지노드 전극의 영역을 정의하기 위하여 희생절연막(108)을 두껍게 증착한다. 여기서, 희생절연막(108)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate), LP-TEOS(Plasma Pressure TEOS) 등의 산화물질 중에서 어느 하나를 이용한다.Then, the interlayer insulating film 102 is formed by depositing a material selected from USG (Undoped Silicate Glass), BPSG (Boro Phospho Silicate Glass) and SiON on the entire surface of the substrate 100 and performing a chemical mechanical polishing process. Thereafter, a conductor contact plug 104 to be connected to the storage node electrode is formed in the interlayer insulating film 102. Next, an etch stop layer 106 is formed on the entire surface of the substrate on which the contact plug 104 is formed. Then, the sacrificial insulating film 108 is thickly deposited to define the region of the storage node electrode. The sacrificial insulating film 108 may be formed of any one of oxides such as USG, PSG, BPSG, Plasma Enhanced Tetra Ethly Ortho Silicate (PE-TEOS), and Plasma Pressure TEOS (LP-TEOS).

그 다음, 도 2b에 도시된 바와 같이, 스토리지노드 전극 영역을 정의하는 마스크를 이용한 사진 및 식각 공정을 진행하여 희생절연막(108) 내에 콘택 플러그(104) 표면이 드러나는 개구부를 형성한다. 그리고, 개구부가 형성된 결과물에 도전체로서 TiN을 함유한 도전체막(110)을 증착한다. 여기서, TiN 함유 도전체(110)는 TiN, TiON, TiOCN, TixNy이다.Next, as shown in FIG. 2B, a photolithography and an etching process using a mask defining a storage node electrode region are performed to form an opening in which the surface of the contact plug 104 is exposed in the sacrificial insulating layer 108. Then, the conductor film 110 containing TiN as a conductor is deposited on the resultant in which the openings are formed. Here, the TiN-containing conductor 110 is TiN, TiON, TiOCN, TixNy.

그리고나서, 도 2c에 도시된 바와 같이, 화학적기계적 연마(chemical mechanical polishing) 또는 전면 식각(etch back) 공정을 실시하여 희생절연막(108) 표면이 드러날 때까지 결과물을 연마한다. 즉, 이 연마 공정은 희생절연막(108) 표면의 도전체막(110)을 제거하기 위함이다.Then, as illustrated in FIG. 2C, the resultant is polished until the surface of the sacrificial insulating film 108 is exposed by performing a chemical mechanical polishing or an etch back process. That is, this polishing process is for removing the conductor film 110 on the surface of the sacrificial insulating film 108.

그리고, 도 2d에 도시된 바와 같이, 도전체막(110)에 저온 플라즈마처리를 실시하여 스토리지노드 전극용 도전체막(110)의 표면뿐만 아니라 막의 내부까지 열처리되어 결합력을 향상시켜 습식 케미컬에 저항성을 갖도록 한다.And, as shown in Figure 2d, by performing a low temperature plasma treatment on the conductor film 110 to the heat treatment not only to the surface of the storage node electrode conductor film 110 but also to the inside of the film to improve the bonding force to have resistance to the wet chemical do.

이때, 저온 플라즈마처리는 1mTorr∼10Torr의 압력하에서 200℃∼700℃의 온도로 진행하고 플라즈마 전원을 50W∼800W로 한다. 그리고 저온 플라즈마처리시 반응가스는 NH3, NH4, NH3 라디칼, N2를 이용하는 것이 바람직하다.At this time, the low temperature plasma treatment is performed at a temperature of 200 ° C to 700 ° C under a pressure of 1mTorr to 10Torr, and the plasma power source is 50W to 800W. In addition, it is preferable to use NH 3 , NH 4 , NH 3 radicals and N 2 as the reaction gas during the low temperature plasma treatment.

또, 저온 플라즈마처리시 반응 초기 플라즈마 상태에서 N2를 이용하고 후속으로 NH3 가스를 흘려줄 수도 있다. In addition, in the low-temperature plasma treatment, N 2 may be used in a reaction initial plasma state and NH 3 gas may be subsequently flowed.

그 다음 도 2e에 도시된 바와 같이, 희생절연막(108)만을 제거하고자 HF 또는 BOE 등의 산화물 식각 용액을 이용한 딥아웃(dip-out) 공정을 실시한다. 이로 인해, 희생절연막(108)이 모두 제거되어 TiN 도전체로 이루어진 3차원 구조의 스토리지노드 전극(110a)이 형성된다. 이 딥아웃 공정 또는 이후 실시되는 세정 공정시 상기 저온 플라즈마처리된 스토리지노드 전극은 습식 케미컬로부터 안전하게 보호되어 식각 손상으로 인한 수율 저하를 막을 수 있다.Next, as illustrated in FIG. 2E, a dip-out process using an oxide etching solution such as HF or BOE is performed to remove only the sacrificial insulating layer 108. As a result, all of the sacrificial insulating film 108 is removed to form the storage node electrode 110a having a three-dimensional structure made of a TiN conductor. During the deep-out process or a subsequent cleaning process, the low-temperature plasma-treated storage node electrode may be safely protected from the wet chemical to prevent a decrease in yield due to etching damage.

그리고나서, 도면에 도시되지 않았지만, 이러한 스토리지노드 전극(110a) 상부에 유전체박막과 플레이트 노드 전극을 순차 형성하여 본 발명에 따른 반도체 메모리장치의 커패시터 제조 공정을 종료한다.
Then, although not shown in the drawing, the dielectric thin film and the plate node electrode are sequentially formed on the storage node electrode 110a to terminate the capacitor manufacturing process of the semiconductor memory device according to the present invention.

상기한 바와 같이, 본 발명은 스토리지노드 전극에 저온 플라즈마처리를 하여 스토리지노드 전극의 표면뿐만 아니라 막의 내부까지 열처리해서 결합력을 향상시킴으로써 희생 절연막 제거를 위한 습식 세정 공정시 습식 케미컬로부터 스토리지노드 전극을 보호할 수 있어 고용량 및 고집적 반도체 메모리장치의 커패시터 제조 수율을 크게 증대시킬 수 있다.As described above, the present invention protects the storage node electrode from the wet chemical during the wet cleaning process to remove the sacrificial insulating layer by performing a low temperature plasma treatment on the storage node electrode to heat-treat not only the surface of the storage node electrode but also the inside of the film to improve the bonding force. It is possible to greatly increase the yield of capacitor manufacturing of high capacity and highly integrated semiconductor memory devices.

Claims (5)

반도체 메모리장치의 스토리지노드 전극 제조방법에 있어서,In the method of manufacturing a storage node electrode of a semiconductor memory device, 반도체소자가 형성된 반도체 기판의 하부 구조물에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on a lower structure of the semiconductor substrate on which the semiconductor device is formed; 상기 층간절연막의 콘택홀을 통해서 하부 기판의 접합면과 수직으로 연결되는 도전형 콘택 플러그를 형성하는 단계;Forming a conductive contact plug vertically connected to a junction surface of a lower substrate through a contact hole of the interlayer insulating film; 상기 결과물에 희생 절연막을 형성하고 희생 절연막을 식각해서 스토리지노드 전극의 패턴 영역을 정의하며 상기 콘택 플러그의 표면이 드러나는 개구부를 형성하는 단계;Forming a sacrificial insulating film on the resultant, etching the sacrificial insulating film to define a pattern region of the storage node electrode, and forming an opening through which the surface of the contact plug is exposed; 상기 개구부가 형성된 희생 절연막에 TiN 함유 도전체를 증착하고 상기 희생 절연막 표면이 노출될 때까지 결과물을 평탄화하는 단계;Depositing a TiN-containing conductor in the sacrificial insulating film having the opening and planarizing the resultant until the sacrificial insulating film surface is exposed; 상기 도전체막에 저온 플라즈마처리를 실시하는 단계; 및Performing a low temperature plasma treatment on the conductor film; And 상기 희생 절연막을 제거하여 도전체막으로 이루어진 스토리지노드 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.And removing the sacrificial insulating film to form a storage node electrode made of a conductor film. 제 1항에 있어서, 상기 TiN 함유 도전체는 TiN, TiON, TiOCN, TixNy인 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.The method of claim 1, wherein the TiN-containing conductor is TiN, TiON, TiOCN, or TixNy. 제 1항에 있어서, 상기 저온 플라즈마처리는 1mTorr∼10Torr의 압력하에서 200℃∼700℃의 온도로 진행하고 플라즈마 전원을 50W∼800W로 하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.The method of claim 1, wherein the low temperature plasma treatment is performed at a temperature of 200 ° C to 700 ° C under a pressure of 1mTorr to 10Torr, and a plasma power source is 50W to 800W. 제 1항에 있어서, 상기 저온 플라즈마처리시 반응가스는 NH3, NH4, NH3 라디칼, N2를 이용하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.The method of claim 1, wherein the reaction gas is NH 3 , NH 4 , NH 3 radicals, or N 2 during the low temperature plasma treatment. 제 1항에 있어서, 상기 저온 플라즈마처리시 반응 초기 플라즈마 상태에서 N2를 이용하고 후속으로 NH3 가스를 흘려주는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.The method of claim 1, wherein N 2 is used in a reaction initial plasma state and NH 3 gas is subsequently flowed during the low temperature plasma treatment.
KR1020000052171A 2000-09-04 2000-09-04 Method for manufacturing storage node electrode of semiconductor memory device KR100653982B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000052171A KR100653982B1 (en) 2000-09-04 2000-09-04 Method for manufacturing storage node electrode of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000052171A KR100653982B1 (en) 2000-09-04 2000-09-04 Method for manufacturing storage node electrode of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20020018873A KR20020018873A (en) 2002-03-09
KR100653982B1 true KR100653982B1 (en) 2006-12-05

Family

ID=19687252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000052171A KR100653982B1 (en) 2000-09-04 2000-09-04 Method for manufacturing storage node electrode of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100653982B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053946A (en) * 1995-12-16 1997-07-31 김주용 Semiconductor memory device and manufacturing method thereof
JPH11135756A (en) * 1997-10-22 1999-05-21 Samsung Electron Co Ltd Formation of capacitor having di-tantalum pentoxide dielectric film
KR20000008401A (en) * 1998-07-13 2000-02-07 윤종용 Fabricating method of dram device
KR20010019012A (en) * 1999-08-24 2001-03-15 윤종용 Method of forming a self-aligned contact pad for a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053946A (en) * 1995-12-16 1997-07-31 김주용 Semiconductor memory device and manufacturing method thereof
JPH11135756A (en) * 1997-10-22 1999-05-21 Samsung Electron Co Ltd Formation of capacitor having di-tantalum pentoxide dielectric film
KR20000008401A (en) * 1998-07-13 2000-02-07 윤종용 Fabricating method of dram device
KR20010019012A (en) * 1999-08-24 2001-03-15 윤종용 Method of forming a self-aligned contact pad for a semiconductor device

Also Published As

Publication number Publication date
KR20020018873A (en) 2002-03-09

Similar Documents

Publication Publication Date Title
JP4111427B2 (en) Capacitor manufacturing method for semiconductor device
KR100655774B1 (en) Etching stop structure, method of manufacturing the etching stop structure, semiconductor device having the etching stop structure and method of manufacturing the semiconductor device
US6777305B2 (en) Method for fabricating semiconductor device
KR100666387B1 (en) Method of manufacturing a conductive pattern and semiconductor device using the same
KR20040063205A (en) Storage node of a capacitor in a semiconductor device and method for forming the storage node
KR100808597B1 (en) Method of forming metal-insulator-metal capacitor
KR100341654B1 (en) Semiconductor memory device and manufacturing method thereof
KR100667653B1 (en) Semiconductor device and method of manufacturing the same
KR100653982B1 (en) Method for manufacturing storage node electrode of semiconductor memory device
KR100721579B1 (en) Method for fabrication of capacitor
KR100598983B1 (en) Method for manufacturing storage node electrode of the semiconductor device
KR20020024738A (en) Method for manufacturing storage node electrode of semiconductor memory device
KR100877093B1 (en) Method for manufacturing capacitor of semiconductor memory device
KR20080055215A (en) Method of fabricating cylindric storage node of capaciter
KR20030000695A (en) Method for forming the storage node of semiconductor device
KR100325703B1 (en) Method of forming a capacitor for a semiconductor device
KR100482754B1 (en) Method for manufacturing a capacitor in semiconductor device
KR100680945B1 (en) Capacitor of a semiconductor device and method for forming the same
KR100507364B1 (en) Method for fabricating capacitor of semiconductor device
KR20040008626A (en) Method for fabricating cylinder type capacitor
KR100406602B1 (en) Method of forming a storage node electrode in a capacitor
KR100881751B1 (en) Method for fabricating capacitor in semiconductor device
KR20090042465A (en) Method for fabricating bit line in semicondutor device
KR100792393B1 (en) Manufacturing method for semiconductor device
KR100307967B1 (en) Mehtod of forming IPO layer of MML device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee