KR20080087717A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080087717A
KR20080087717A KR1020080027567A KR20080027567A KR20080087717A KR 20080087717 A KR20080087717 A KR 20080087717A KR 1020080027567 A KR1020080027567 A KR 1020080027567A KR 20080027567 A KR20080027567 A KR 20080027567A KR 20080087717 A KR20080087717 A KR 20080087717A
Authority
KR
South Korea
Prior art keywords
wiring
pixel
light emitting
substrate
signal
Prior art date
Application number
KR1020080027567A
Other languages
English (en)
Other versions
KR101446353B1 (ko
Inventor
가쯔히데 우찌노
데쯔로 야마모또
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080087717A publication Critical patent/KR20080087717A/ko
Application granted granted Critical
Publication of KR101446353B1 publication Critical patent/KR101446353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

화소는, 인접하는 화소와의 경계을 따라서 선형으로 연장하는 외측 영역과 상기 외측 영역의 내측을 따라서 연장하는 내측 영역을 갖는다. 배선은 상기 외측 영역 및 내측 영역을 가로질러 배치된다. 상기 배선으로 인한 단차(level differences)에 의해 상기 기판 위에 상기 외측 영역을 따라서 외측의 요철대(uneven zone)가 형성된다. 유사하게, 상기 배선으로 인한 단차에 의해 또한 상기 기판 위에 상기 내측 영역을 따라서 내측의 요철대가 형성된다. 상기 배선을 구성하는 도체막의 패턴을 적절하게 배치하여, 상기 외측의 요철대의 오목부가 화소의 내부로부터 보이는 바와 같이 상기 내측의 요철대의 볼록부의 그 대응하는 배후에 직접 위치되도록 한다.
화소 어레이 기판, 화소, 신호 셀렉터, 제어용 스캐너, 격벽, 도너 기판, 발광 재료, 평탄화막, 샘플링용 트랜지스터, 구동용 트랜지스터, 축적 용량, 발광 소자, 주사 배선, 전원 배선, 신호 배선

Description

표시 장치 및 그 제조 방법{DISPLAY APPARATUS AND METHOD FOR MAKING THE SAME}
본 발명은 2007년 3월 26일 일본 특허청에 출원된 일본 특허 출원 JP 2007-78221호의 기술내용을 포함하고, 그 전체 내용은 이하 참조된다.
본 발명은 그 각각이 발광 소자를 포함하는 화소를 구비한 액티브 매트릭스형의 표시 장치 및 액티브 매트릭스형 표시 장치의 제조 방법에 관한 것이다.
발광 소자로서 유기 EL 디바이스를 이용한 평면 자발광형의 표시 장치의 개발이 최근 성행하고 있다. 유기 EL 디바이스는 유기 박막에 전계를 걸면 발광하는 현상을 이용한 디바이스이다. 유기 EL 디바이스는 인가 전압이 10V 이하에서 구동하기 때문에 저소비 전력이다. 또한 유기 EL 디바이스는 스스로 광을 발하는 자발광 소자이기 때문에, 조명 부재를 필요로 하지 않고 경량화 및 박형화가 용이하다. 또한 유기 EL 디바이스의 응답 속도는 수 ㎲ 정도로 매우 고속이기 때문에, 동화상 표시시의 잔상이 발생하지 않는다.
유기 EL 디바이스를 화소에 이용한 평면 자발광형의 표시 장치 중에서도, 특히 구동 소자로서 박막 트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형의 표시 장치가 활발하게 개발되고 있다. 액티브 매트릭스형 평면 자발광 표시 장치는, 예를 들면 일본특허공개 제2003-255856호, 일본특허공개 제2003-271095호, 일본특허공개 제2004-133240호, 일본특허공개 제2004-029791호, 일본특허공개 제2004-093682호, 및 일본특허공개 제2005-166687호에 기재되어 있다.
종래의 액티브 매트릭스형 표시 장치는, 열 형상으로 배치된 신호 배선, 행 형상으로 배치된 주사 배선 및 소정의 전원 배선을 포함하는 배선이 형성된 기판과, 각 신호 배선과 각 주사 배선이 교차하는 부분에 행렬 형상으로 배치된 화소로 이루어진다. 배선은 패터닝된 도체막으로 이루어지고, 각 화소는, 이 배선에 접속한 박막 트랜지스터(TFT) 등의 능동 소자 및 유기 EL 디바이스 등의 발광 소자를 포함하고 있고, 주사 배선으로부터 공급된 제어 신호에 따라서 동작하고, 신호 배선으로부터 공급된 영상 신호에 따라서 전원 배선으로부터 공급된 구동 전류를 발광 소자에 흘린다.
종래의 액티브 매트릭스형 표시 장치는, 화소 단위로 발광 소자나 이것을 구동하는 박막 트랜지스터가 형성되어 있다. 이 화소 단위를 매트릭스 형상으로 집적 형성한 기판에는, 신호 배선, 주사 배선 및 전원 배선 등의 배선이 개개의 화소를 횡단 혹은 종단하도록 형성되어 있다. 기판 위에 다수의 배선을 형성하기 때문에, 기판 표면에 요철이 생긴다. 이 요철은 배선을 구성하는 금속 등의 도체막의 단차에 기인하는 것이며, 기판의 표면에는 각 화소의 경계를 따라서 배선의 요철이 생겨 있다.
한편, 각 화소에 형성된 발광 소자는, 예를 들면 유기 EL 디바이스로 이루어지고, 애노드와 캐소드 사이에 유기 EL 발광 재료를 유지한 적층 구조로 되어 있다. 컬러 표시를 행하기 위해서는, 각 화소에 서로 다른 색(예를 들면 RGB 3원색)으로 발광하는 유기 EL 발광 재료를 각각 형성할 필요가 있다. 이 방법의 하나로서, 열 전사 방식이 있다. 이것은, 기판 위에 집적 형성된 각 화소를 1개씩 격벽으로 둘러싸고, 그 꼭대기부에 도너 기판을 겹친다. 이 도너 기판에는 RGB 3원색 중 1색분의 발광 재료가 화소에 대응해서 형성되어 있다. 격벽을 개재하여 서로 겹쳐진 도너 기판을 가열하고, 도너 기판측으로부터 발광 재료를 증착해서 대응하는 화소에 전사한다. 이 방법을 RGB 3원색으로 3회 행함으로써, 각 화소마다 서로 다른 색으로 발광하는 유기 EL 재료를 피착할 수 있다.
이때 증착 재료가, 서로 다른 색이 할당된 화소 사이에서 서로 섞이지 않도 록 하는 것이 중요하다. 만약 서로 다른 색의 발광 재료가 1개의 화소로 서로 섞이게 되면 소위 혼색이 생겨, 선명하고 색 재현성이 좋은 컬러 화상이 얻어지지 않는다. 그러나, 종래의 방식으로는, 각 화소의 경계를 따라서 전술한 배선의 요철이 있기 때문에, 이것을 따라서 격벽을 형성한 경우라도, 격벽의 정상에 요철이 나타나게 된다. 요철이 생긴 격벽의 꼭대기부에 도너 기판을 맞닿게 한 경우, 간극이 생기기 때문에, 발광 재료를 격벽으로 둘러싸서 대응하는 화소에 전사하려고 하여도, 간극으로부터 증발한 발광 재료가 이웃의 화소에 누설되어, 혼색이 생긴다고 하는 과제가 있었다.
전술한 종래의 기술의 과제를 감안하여, 본 발명은 배선 패턴을 개량함으로써 혼색을 방지 가능한 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해서 이하의 수단을 강구했다.
본 발명의 실시예에 따르면, 적어도 열 형상으로 배치된 신호 배선, 행 형상으로 배치된 주사 배선, 및 소정의 전원 배선을 포함하는 배선이 형성된 기판과, 각 신호 배선과 각 주사 배선이 교차하는 부분에 행렬 형상으로 배치된 화소로 이루어지고, 상기 배선은 패터닝된 도체막으로 이루어지고, 각 화소는, 해당 배선에 접속한 능동 소자 및 발광 소자를 포함하고 있고, 해당 주사 배선으로부터 공급된 제어 신호에 따라서 동작하고, 해당 신호 배선으로부터 공급된 영상 신호에 따라서 해당 전원 배선으로부터 공급된 구동 전류를 해당 발광 소자에 흘리는 표시 장치로서, 상기 화소는, 인접하는 화소와의 경계를 따라서 띠 형상으로 배치된 외측 영역 과 그 내측을 따라서 배치된 내측 영역을 가지며, 상기 배선은 이들 외측 영역 및 내측 영역을 가로질러 배설되어 있고, 해당 배선의 단차에 의해 기판 위에 해당 외측 영역을 따라서 외측의 요철대가 생겨 있고, 동일하게 해당 배선의 단차에 의해 기판 위에 해당 내측 영역을 따라서 내측의 요철대가 생겨 있고, 상기 배선을 구성하는 도체막의 패턴을 적절하게 배치하고, 해당 외측의 요철대의 오목부가 화소의 내부로부터 보아 해당 내측의 요철대의 볼록부의 배후에 들어가는 위치 관계로 되도록 한 것을 특징으로 한다.
바람직하게는, 상기 도체막은 하층의 도체막과 상층의 도체막을 포함하고, 상기 배선은, 상층의 도체막을 패터닝한 상층 배선과, 하층의 도체막을 패터닝한 하층 배선을 포함하고, 하층의 도체막의 패턴을 적절하게 배치하고, 해당 외측의 요철대의 오목부가 화소의 내부로부터 보아 해당 내측의 요철대의 볼록부의 배후에 들어가는 위치 관계로 되도록 하고 있다. 일 양태에서는, 상기 도체막의 패턴은, 해당 배선과 전기적으로 접속해서 해당 배선의 일부를 구성하고 있다. 다른 양태에서는 상기 도체막의 패턴은, 해당 배선과 전기적으로 분리하고 있고, 해당 배선의 단차를 메우는 패드로 된다.
본 발명의 실시예에 따르면, 적어도 열 형상으로 배치된 신호 배선, 행 형상으로 배치된 주사 배선, 및 소정의 전원 배선을 포함하는 배선이 형성된 기판과, 각 신호 배선과 각 주사 배선이 교차하는 부분에 행렬 형상으로 배치된 화소로 이루어지고, 상기 배선은 패터닝된 도체막으로 이루어지고, 각 화소는, 해당 배선에 접속한 능동 소자 및 발광 소자를 포함하고 있고, 해당 주사 배선으로부터 공급된 제어 신호에 따라서 동작하고, 해당 신호 배선으로부터 공급된 영상 신호에 따라서 해당 전원 배선으로부터 공급된 구동 전류를 해당 발광 소자에 흘리는 표시 장치의 제조 방법으로서, 상기 화소는, 인접하는 화소와의 경계를 따라서 띠 형상으로 배치된 외측 영역과 그 내측을 따라서 배치된 내측 영역을 가지며, 이들 외측 영역 및 내측 영역을 가로질러 해당 배선을 배설하고, 해당 배선의 단차에 의해 기판 위에 해당 외측 영역을 따라서 외측의 요철대가 생겨 있고, 동일하게 해당 배선의 단차에 의해 기판 위에 해당 내측 영역을 따라서 내측의 요철대가 생겨 있고, 상기 배선을 구성하는 도체막의 패턴을 적절하게 배치하고, 해당 외측의 요철대의 오목부가 화소의 내부로부터 보아 해당 내측의 요철대의 볼록부의 배후에 들어가는 위치 관계로 되도록 하고, 외측의 요철대 및 내측의 요철대를 따라서 화소의 내부를 둘러싸도록 격벽을 형성하고, 각 화소와 대응하도록 미리 발광 색이 서로 다른 발광 재료가 각 화소로 분리되어 성막된 작업용 기재를 준비하고, 해당 작업용 기재를 해당 격벽의 꼭대기부에 맞닿게 한 상태에서 해당 기판에 대향 배치하고, 각 화소의 내부를 해당 격벽으로 둘러싼 상태에서, 대응하는 발광 색의 발광 재료를 대응하는 화소의 내부에 증착하여, 각 화소에 발광 소자의 발광층을 형성하는 것을 특징으로 한다.
본 발명에 따르면 서로 인접하는 화소의 경계를 따라서 외측 영역과 내측 영역이 띠 형상으로 배치되어 있다. 환언하면 개개의 화소는 내측 영역과 외측 영역에 의해 2중으로 둘러싸여 있다. 이 외측 영역 및 내측 영역은 서로 인접하는 화 소의 경계에 따라서 규정되어 있기 때문에, 이들 영역을 가로지르도록 다수의 배선이 기판 위에 배설되어 있다. 배선은 금속막 등의 도체막을 패터닝한 것으로, 단차가 있기 때문에 기판 위에는 요철이 나타난다. 특히 각 화소의 경계를 따라서 이 요철이 나타나기 때문에, 외측 영역을 따라서 외측의 요철대가 생기고, 내측 영역을 따라서 내측의 요철대가 생긴다. 종래의 구조에서는, 내측 및 외측의 구별이 없기 때문에, 요철대는 단순한 구조로 되어 있고, 그 위에 격벽을 형성해도 요철대의 패턴이 그대로 나타나게 된다.
이에 대하여 본 발명에서는 배선을 구성하는 도체막의 패턴을 적절하게 레이아웃함으로써, 외측의 요철대의 오목부가 화소의 내측으로부터 보아 내측의 요철대의 볼록부의 배후에 들어가는 위치 관계로 되도록 연구하고 있다. 외측의 오목부가 내측의 볼록부의 그늘로 되기 때문에, 직진하는 입자는 외측의 오목부를 지나도 내측의 볼록부에서 차단되기 때문에, 화소의 내부에 진입하는 것이 없어진다. 이에 따라서 전사 방식으로 서로 다른 발광 색의 유기 EL 재료를 서로 다른 화소에 가열 증착한 경우라도, 화소 사이에서 혼색이 생기지 않게 되어, 색 재현성이 높은 표시 패널을 작성하는 것이 가능하게 된다.
이하 도면을 참조하여 본 발명의 실시 형태를 상세하게 설명한다. 도 1은 본 발명에 따른 표시 장치의 전체 구성을 도시하는 블록도이다. 도시하는 바와 같이, 본 표시 장치는, 화소 어레이부(화소 어레이 기판)(1)와 이것을 구동하는 구동부(3, 4, 5)로 이루어진다. 화소 어레이부(1)는, 행 형상의 주사 배선 WS와, 열 형상의 신호 배선 SL과, 양자가 교차하는 부분에 배치된 행렬 형상의 화소(2)와, 각 화소(2)의 각 행에 대응해서 배치된 전원 배선 DS를 구비하고 있다. 구동부 (3, 4, 5)는, 각 주사 배선 WS에 순차적으로 제어 신호를 공급해서 화소(2)를 행 단위로 선 순차 주사하는 제어용 스캐너(기입 스캐너)(4)와, 이 선 순차 주사에 아울러 각 전원 배선 DS에 제1 전위와 제2 전위로 절환하는 전원 전압을 공급하는 전원 스캐너(드라이브 스캐너)(5)와, 이 선 순차 주사에 아울러 열 형상의 신호 배선 SL에 영상 신호로 되는 신호 전위와 기준 전위를 공급하는 신호 셀렉터(수평 셀렉터)(3)를 구비하고 있다. 또한 기입 스캐너(4)는 외부로부터 공급되는 클럭 신호 WSck에 따라서 동작해서 동일하게 외부로부터 공급되는 스타트 펄스 WSsp를 순차적으로 전송함으로써, 각 주사 배선 WS에 제어 신호를 출력하고 있다. 드라이브 스캐너(5)는 외부로부터 공급되는 클럭 신호 DSck에 따라서 동작하고, 동일하게 외부로부터 공급되는 스타트 펄스 DSsp를 순차적으로 전송함으로써, 전원 배선 DS의 전위를 선 순차로 절환하고 있다.
도 2는, 도 1에 도시한 표시 장치에 포함되는 화소(2)의 구체적인 구성을 도시하는 회로도이다. 도시하는 바와 같이 본 화소 회로(2)는, 유기 EL 디바이스 등으로 대표되는 2단자형(다이오드형)의 발광 소자 EL과, N채널형의 샘플링용 트랜지스터 T1(능동 소자)과, 동일하게 N채널형의 구동용 트랜지스터 T2(능동 소자)와, 박막 타입의 축적 용량 C1로 구성되어 있다. 샘플링용 트랜지스터 T1은 그 게이트가 주사 배선 WS에 접속하고, 그 소스 및 드레인의 한쪽이 신호 배선 SL에 접속하고, 다른 쪽이 구동용 트랜지스터 T2의 게이트 G에 접속하고 있다. 구동용 트랜지 스터 T2는, 그 소스 및 드레인의 한쪽이 발광 소자 EL에 접속하고, 다른 쪽이 전원 배선 DS에 접속하고 있다. 본 형태는 구동용 트랜지스터 T2가 N채널측이며, 드레인측이 전원 배선 DS에 접속하고, 소스 S측이 발광 소자 EL의 애노드측에 접속하고 있다. 발광 소자 EL의 캐소드는 소정의 캐소드 전위 Vcat에 고정되어 있다. 축적 용량 C1은 구동용 트랜지스터 T2의 소스 S와 게이트 G 사이에 접속하고 있다. 이러한 구성을 갖는 화소(2)에 대하여, 제어용 스캐너(기입 스캐너)(4)는, 주사 배선 WS를 저전위와 고전위 사이로 절환함으로써 순차적으로 제어 신호를 출력하고, 화소(2)를 행 단위로 선 순차 주사한다. 전원 스캐너(드라이브 스캐너)(5)는, 선 순차 주사에 아울러 각 전원 배선 DS에 제1 전위 Vcc와 제2 전위 Vss로 절환하는 전원 전압을 공급하고 있다. 신호 셀렉터(수평 셀렉터)(3)는, 선 순차 주사에 아울러 열 형상의 신호 배선 SL에 영상 신호로 되는 신호 전위 Vsig와 기준 전위 Vofs를 공급하고 있다.
이러한 구성에서, 샘플링용 트랜지스터 T1은, 주사 배선 WS로부터 공급된 제어 신호에 따라서 도통하고, 신호 배선 SL로부터 공급된 신호 전위 Vsig를 샘플링해서 축적 용량 C1에 유지한다. 구동용 트랜지스터 T2는, 제1 전위 Vcc에 있는 전원 배선 DS로부터 전류의 공급을 받아 축적 용량 C1에 유지된 신호 전위 Vsig에 따라서 구동 전류를 발광 소자 EL에 흘린다. 제어용 스캐너(4)는, 신호 배선 SL이 신호 전위 Vsig에 있는 시간대에 샘플링용 트랜지스터 T1을 도통 상태로 하기 때문에, 소정의 시간 폭의 제어 신호를 주사 배선 WS에 출력하고, 또한 축적 용량 C1에 신호 전위 Vsig를 유지함과 동시에 구동용 트랜지스터 T2의 이동도 μ에 대한 보정 을 신호 전위 Vsig에 더한다.
도 3은, 도 2에 도시한 발광 소자 EL의 형성 방법을 도시하는 모식도이다. 본 예에서는, 발광 소자 EL의 발광 재료가 열 전사 방식에 의해 형성된다. 도시하는 바와 같이 우선 화소 어레이 기판(1)을 준비한다. 이 화소 어레이 기판(1)에는 미리 반도체 제조 프로세스에서 화소마다 박막 트랜지스터 등의 능동 소자나 박막용량 소자가 집적 형성되어 있다. 또한 애노드로 되는 전극도 화소마다 형성되어 있다. 각 화소(2)는 미리 RGB 3원색 중 어느 하나가 할당되어 있고, 컬러 표시가 가능하게 되어 있다. 각 화소(2)의 경계를 따라서 격벽(51)이 형성되어 있고, 개개의 화소(2)를 둘러싸고 있다.
이 화소 어레이 기판(1)과는 별도로 도너 기판(작업용 기재)(52)을 준비한다. 이 도너 기판(52)의 표면에는 꼭 R화소에 대응하는 부분에 적색(R)의 발광 재료(53)가 성막되어 있다.
이렇게 해서 미리 애노드를 형성한 화소 어레이 기판(1)과 적색의 발광 재료(53)를 성막한 도너 기판(52)을 준비하고, 양자를 격벽(51)을 개재하여 서로 겹치게 한다. 이에 따라서 개개의 화소(2)는 격벽(51)과 화소 어레이 기판(51)의 내면과 도너 기판(52)의 내면에 의해 둘러싸여, 밀실 상태로 된다. 이와 같이 화소(2)를 밀실 상태로 한 후 도너 기판(52)의 뒤측을 가열하여, 적색의 발광 재료(53)를 증발시켜서, 화소 어레이 기판(1)측의 애노드 위에 증착한다. 이러한 열 전사 방식에 의해 도너 기판(52)측의 적색 발광 재료를 정밀하게 화소 어레이 기판(1)측의 R화소에 전사 형성할 수 있다. 그때, 화소(2)를 완전한 밀폐 상태로 할 수 있으면, 증발한 발광 재료(53)가 인접하는 화소에 누출하지 않아, 혼색을 방지할 수 있다.
R화소의 애노드 위에 적색 발광 재료(53)의 막이 전사된 후에, 사용된 도너 기판(52)을 화소 어레이 기판(1)으로부터 분리한다. 다음에, 다음의 공정에서, 녹색(G)의 발광 재료가 선택적으로 형성된 다른 도너 기판을 준비하고, 동일한 열 전사 공정을 실시함으로써, G화소의 애노드 위에 녹색 발광 재료를 선택적으로 전사할 수 있다. 동일하게 해서 B화소의 애노드 위에 청색 발광 재료를 선택적으로 도너 기판측으로부터 화소 어레이 기판(1)측에 열 전사할 수 있다.
도 4는, 화소(2)에 형성된 배선의 레이아웃의 일례를 도시하는 모식적인 평면도이다. 도 4에 도시한 배선 패턴의 레이아웃은 참고예로서, 본 발명의 배선 레이아웃과는 서로 다르다. 도 4를 참조하면, 화소(2)의 영역에는 게이트 라인, 캐소드 라인, 전원 라인 등의 배선이 횡단하고 있다. 게이트 라인은 예를 들면 도 2에 도시한 주사선 WS에 상당하고 있다. 여기에서는 게이트 라인을 WS로 나타내고 있다. 또한 전원 라인은 도 2에 도시한 전원 배선 선 DS에 대응하고 있다. 여기에서는 이 전원 라인을 DS로 나타내고 있다. 또한 캐소드 라인은 도 2에 도시한 발광 소자 EL의 캐소드에 소정의 캐소드 전압을 공급함으로써, 여기서는 캐소드 라인을 KL로 나타내고 있다. 일반적으로 전원 라인 DS는 각 화소에 충분한 전류를 공급하기 위해서, 그 전기 저항을 낮출 필요가 있고, 다층 배선의 구성을 취하는 경우가 많다. 이에 아울러 캐소드 라인 KL이나 게이트 라인 WS도 다층 배선 구조로 하는 경우가 있다. 한편 각 화소(2)를 종단하도록 신호 배선 SL이 형성되어 있 다. 이 신호 배선 SL은 인접하는 화소의 경계를 따라서 배치되어 있고 또한 각 화소(2)를 횡단하는 게이트 라인 WS, 캐소드 라인 KL 및 전원 라인 DS의 하측에 위치하고 있다. 게이트 라인 WS, 캐소드 라인 KL 및 전원 라인 DS를 상하 2층의 다층 배선으로 하는 경우, 하측의 도체층은 신호 배선 SL과 동층으로 하는 예가 있다.
도 3에 도시한 열 전사 방식을 채용하는 경우, 각 화소를 둘러싸는 격벽은, 신호 배선 SL을 따라서 형성된다. 이 경우 신호 배선 SL 상에는 게이트 라인 WS, 캐소드 라인 KL 및 전원 라인 DS가 가로지르고 있기 때문에, 각 배선 재료의 두께에 기인한 단차가 나타나, 요철대가 신호선 SL을 따라서 생기게 된다.
도 5는, 도 4에 도시한 쇄선을 따른 단면 구조를 나타내고 있다. 화소 어레이 기판(1) 위에는 기초의 절연막(55)을 개재하여 신호 배선 SL이 형성되어 있다. 그 위에는 층간 절연막(56)을 개재하여 게이트 라인 WS, 캐소드 라인 KL 및 전원 라인 DS가 신호 배선 SL과 교차하도록 레이아웃되어 있다. 이들 배선 WS, KL 및 DS를 피복하도록 평탄화막(57)이 형성되어 있다. 평탄화막(57)의 두께는 반드시 충분히 확보하는 것이 어렵고, 평탄화막(57)은 배선 WS, KL 및 DS의 단차를 충분히 메울 수 없다. 따라서 평탄화막(57)의 표면에는 신호 배선 SL을 따라서 볼록부(58) 및 오목부(59)가 생긴다. 이 볼록부(58)와 오목부(59)는 신호 배선 LS를 따라서 연속하고 있고, 요철대로 되어 있다. 도면으로부터 분명한 바와 같이, 볼록부(58)는 각 배선 WS, KL 및 DS 상에 나타나고, 오목부(59)는 인접하는 배선 WS, KL, DS 사이에 생겨 있다. 결국 화소 어레이 기판(1)은 평탄화막(57)으로 덮어져 있지만, 그 위에는 각 화소의 경계를 따라서 볼록부(58) 및 오목부(59)가 연속하는 요철대가 생기게 된다.
열 전사 방식을 채용하는 경우, 이 요철대를 따라서 격벽을 형성하고, 그 위에 도너 기판측을 맞닿게 하게 된다. 그러나 격벽은 반드시 볼록부(58) 및 오목부(59)를 완전하게 평탄화할 수는 없고, 격벽의 꼭대기부에도 볼록부(58)나 오목부(59)에 대응한 요철대가 나타나기 때문에, 도너 기판을 맞닿게 한 경우라도 오목부(59)와 대응하는 부분에 약간의 간극이 생긴다. 이 간극을 통해서 서로 다른 색의 발광 재료가 누출하여 혼색이 원인으로 된다.
도 6은, 본 발명에 따라서 레이아웃된 배선 패턴을 도시하는 모식적인 평면도이다. 이해를 쉽게 하기 위해서, 도 4에 도시한 참고예에 따른 배선 패턴과 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 도 4의 참고예와 동일하게, 각 화소(2)를 횡단하도록 게이트 라인 WS, 캐소드 라인 KL 및 전원 라인 DS가 띠 형상으로 배치되어 있다. 또한 각 화소(2)를 종단하도록 신호 배선 SL이 형성되어 있다.
화소(2)는 인접하는 화소와의 경계를 따라서 띠 형상으로 배치된 외측 영역과 그 내측을 따라서 배치된 내측 영역을 갖는다. 도 6에서는 외측 영역이 쇄선 A를 따라서 규정되어 있고, 내측 영역은 쇄선 B를 따라서 규정되어 있다. 쇄선 A는 신호 배선 SL을 따른 것이다. 따라서 외측 영역은 신호 배선 SL을 따른 영역이다. 원래 신호 배선 SL은 인접하는 화소의 경계를 따라서 패터닝 형성되어 있다. 한편 내측 영역(B)은 외측 영역(A)과 평행하게 배치되어 있고, 화소(2)를 2중으로 둘러싸도록 되어 있다.
외측 영역(A)을 따라서 게이트 라인 WS, 캐소드 라인 KL, 전원 라인 DS의 단차가 나타나기 때문에, 이것이 요철대로 된다. 마찬가지로 내측 영역(B)을 따라서 이들 배선 WS, KL, DS의 단차에 기인하는 요철대가 생긴다. 본 발명에서는 배선 패턴을 연구하고 있기 때문에, 내측 영역(B)을 따라서 패드(60)가 형성되어 있다. 이 패드(60)는 신호 배선 SL과 동일한 도체층으로 형성되어 있지만, 신호선 SL과는 전기적으로 분리되어 있다. 도시된 바와 같이, 패드(60)와 대응하도록 그 위에 일부 게이트 라인 WS로부터 연장한 부분이나 캐소드 라인 KL로부터 연장한 부분이 형성되어 있다.
도 7a 및 7b는, 도 6에 도시한 쇄선 A 및 B를 따른 단면 상태를 나타내고 있다. 도 7a는 외측 영역(A)을 따른 외측 요철대의 단면 구조를 도시하는 한편, 도 7b는 내측 영역 B를 따른 내측 요철대의 단면 구조를 나타내고 있다.
외측 영역(A)에서는 게이트 라인 WS, 캐소드 라인 KL 및 전원 라인 DS의 단차와 대응하도록, 평탄화막(57) 위에 볼록부(58) 및 오목부(59)가 연속한 요철대가 나타나 있다.
한편 내측 영역(B)에서는, 신호 배선 SL과 동층의 패드(60) 위에 게이트 라인 WS의 일부가 연장하여 형성되어 있기 때문에, 여기가 볼록부(58)로 된다. 마찬가지로 다른 패드(60) 위에 캐소드 라인 KL의 연장부가 겹쳐져 있기 때문에, 여기에도 볼록부(58)가 나타난다. 양쪽 볼록부(58) 사이에 오목부(59)가 생긴다.
외측 영역(A)의 요철대와 내측 영역(B)의 요철대를 보면 분명한 바와 같이, 게이트 라인 WS, 캐소드 라인 KL, 전원 라인 DS를 구성하는 도체막의 패턴(패 드(60)나 게이트 라인 WS 및 캐소드 라인 KL의 연장부 등)를 적절하게 배치하고, 외측의 요철대의 오목부(59)가 화소의 내측으로부터 보아 내측의 요철대의 볼록부(58)의 배후에 들어가는 위치 관계로 되도록 적절하게 형성된다. 이와 같이 하면, 화소의 내부로부터 보아 외측의 오목부(59)는 내측의 볼록부(58)의 그늘에 들어간다. 만약 이 요철 패턴이 그대로 격벽의 꼭대기부에도 나타나는 것으로 하면, 외측의 오목부(59)를 통해서 서로 다른 색의 발광 재료가 열 전사 처리일 때 진입해 온다. 그러나 외측의 오목부(59)를 통한 발광 재료의 입자는 내측의 볼록부(58)에서 차단되기 때문에, 그 이상 화소의 내부에는 들어가지 않는다. 따라서 이웃의 화소에 증착할 발광 재료가 잘못해서 해당 화소의 내부에 진입하는 경우 없이, 혼색을 유효하게 방지할 수 있다.
이상의 설명으로부터 분명한 바와 같이, 본 발명에 따르면, 패드(60)는 전원 배선(DS) 레이어의 오목부 옆에 신호 배선과 동층에 제공되며, 또한 게이트선 WS등은 패드(60)위에 배치된다. 따라서, 평탄화막(57)의 표면상에 볼록부(58)가 형성된다. 또한 평탄화막(57)의 표면에 격벽을 부가함으로써 발광 재료의 혼색을 방지해 색 재현성이 높은 패널을 작성하는 것이 가능하게 된다. 또한 본 발명에서는 전원 라인 DS에 부가하여 캐소드 라인 KL이나 게이트 라인 WS도 다층 배선화함으로써 개구율을 크게 하는 것이 가능해지고, 발광시 유기 EL 디바이스 등의 발광 소자에 흘리는 전류 밀도를 작게 할 수 있다. 그 결과 장기 수명화가 가능하게 된다. 캐소드 라인 KL을 다층화한 전원 라인 DS와 동일한 레이어에서 배선함으로써 배선 코스트를 억제하는 것이 가능하다. 본 발명에 의해 캐소드 배선을 다층화함으로써 캐소드 입력단으로부터 가장 먼 부분의 캐소드의 전압 상승을 작게 억제할 수 있어, 균일한 화질을 얻는 것이 가능하다.
도 8a 내지 8c는 도 6에 도시한 패턴 레이아웃을 변형하여 얻어진 예시적인 패턴 레이아웃을 도시하는 개략적인 평면도이다.
도 8a는 패드와 신호 라인 SL이 서로 결합된 수정된 패턴 레이아웃을 도시하고, 즉, 패드는 신호 배선 SL의 일부를 구성한다. 동시에, 패드 위에 게이트 라인 WS나 캐소드 라인 KL의 연장부를 배치하고 있다. 이에 따라서 외측의 오목부(59)와 내측의 볼록부(58)가 화소(2)의 내측으로부터 보아 겹치도록 되어 있다.
도 8b는 내측 영역에 배치한 패드 대신에, 부가적인 신호 배선 SL이 제공되는 수정된 패턴 레이아웃을 도시한다. 이와 같이 외측 영역과 내측 영역에 각각 신호 배선 SL을 형성함으로써, 신호 배선의 전기 저항도 낮출 수 있다. 도 8b의 변형 패턴 레이아웃에서, 외측의 신호 배선 SL이 외측 영역에 대응하고, 내측의 신호 배선 SL이 내측 영역에 대응하고 있다. 내측 영역의 신호 배선 SL 상에 게이트 라인 WS로부터 연장부가 배치되고, 캐소드 라인 KL로부터도 연장부가 배치되어 있다. 이러한 구성에 의해, 외측 영역의 오목부(59)와 내측 영역의 볼록부(58)가 화소(2) 안으로부터 보아 겹치도록 되어 있다.
도 8c는 신호 배선 SL의 양측에 패드가 배치된 변형된 패턴 레이아웃을 도시한다. 이에 따라서 화소(2)를 둘러싸는 영역은 3중 구조로 된다. 이와 같이 화소(2)를 둘러싸는 영역을 2중 구조보다도 3중 구조로 함으로써 보다 확실하게 혼색을 방지할 수 있다. 또한 4중 구조나 5중 구조로 함으로써 한층 혼색을 방지할 수 있다.
도 9는 도 6의 패턴 레이아웃을 변형하여 얻어진 다른 예시적인 패턴 레이아웃을 도시하는 평면도이다. 도 9의 패턴 레이아웃에서, 세로 방향의 신호 배선 SL과 가로 방향의 게이트 라인 WS, 캐소드 라인 KL 및 전원 라인 DS는 동층의 금속막으로 형성되어 있고, 다층 배선으로 되어 있지 않다. 이 경우에서도 각 배선의 패턴을 적절하게 레이아웃함으로써, 외측 영역의 오목부(59)와 내측 영역의 볼록부(58)가 화소(2)의 내부로부터 보아 겹치도록 할 수 있다. 또한 도 9의 예는 신호 배선 SL을 상측의 금속막(예를 들면 알루미늄)과 하측의 다결정 실리콘막을 겹친 적층 구조로 하고 있다. 하측의 다결정 실리콘막은 예를 들면 박막 트랜지스터 TFT의 소자 영역과 동층이며, 그 두께는 상측의 금속 알루미늄에 비하여 무시할 수 있을 정도로 얇다. 전술한 바와 같이, 가로 방향의 전원 배선 레이터와 세로 방향의 신호 배선 레이어가 동일층에 속하는 경우라도, 패턴 레이아웃은 단차가 보상될 수 있도록 형성된다. 따라서, 상이한 색을 발광하는 발광 재료의 혼색을 방지할 수 있다.
도 10은, 도 2에 도시한 화소의 동작 설명을 하는 타이밍차트이다. 또한 이 타이밍차트는 일례로서, 도 2에 도시한 화소 회로의 제어 시퀀스는 도 10의 타이밍차트에 한정되는 것은 아니다. 이 타이밍차트는 시간 축을 공통으로 하고, 주사 배선 WS의 전위 변화, 전원 배선 DS의 전위 변화, 신호 배선 SL의 전위 변화를 나타내고 있다. 주사 배선 WS의 전위 변화는 제어 신호를 나타내고, 샘플링용 트랜지스터 T1의 개폐 제어를 행하고 있다. 전원 배선 DS의 전위 변화는, 전원 전압 Vcc, Vss의 절환을 나타내고 있다. 또한 신호 배선 SL의 전위 변화는 입력 신호의 신호 전위 Vsig와 기준 전위 Vofs의 절환을 나타내고 있다. 또한 이들 전위 변화와 병행으로, 구동용 트랜지스터 T2의 게이트 G 및 소스 S의 전위 변화도 나타내고 있다. 전술한 바와 같이 게이트 G와 소스 S의 전위차가 Vgs이다.
도 10의 타이밍 차트에서, 화소의 동작의 천이에 아울러 기간을 (1)∼(7)과 같이 편의적으로 구획하고 있다. 해당 필드에 들어가기 직전의 기간(1)에서는 발광 소자 EL이 발광 상태에 있다. 그 후 선 순차 주사의 새로운 필드에 들어가서 우선 최초의 기간(2)에서 전원 배선 DS를 제1 전위 Vcc로부터 제2 전위 Vss로 절환한다. 다음의 기간(3)으로 진행하여 입력 신호를 Vsig로부터 Vofs로 절환한다. 또한 다음의 기간(4)에서 샘플링 트랜지스터 T1을 온한다. 이 기간(2)∼(4)에서 구동용 트랜지스터 T2의 게이트 전압 및 소스 전압을 초기화한다. 그 기간(2)∼(4)는 임계 전압 보정을 위한 준비 기간이며, 구동용 트랜지스터 T2의 게이트 G가 Vofs로 초기화되는 한편, 소스 S가 Vss로 초기화된다. 계속해서 임계값 보정 기간(5)에서 실제로 임계 전압 보정 동작이 행해지고, 구동용 트랜지스터 T2의 게이트 G와 소스 S 사이에 임계 전압 Vth에 상당하는 전압이 유지된다. 실제로는 Vth에 상당하는 전압이, 구동용 트랜지스터 T2의 게이트 G와 소스 S 사이에 접속된 축적 용량 C1에 기입되게 된다. 이 후 기입 기간/이동도 보정 기간(6)으로 진행한다. 여기에서 영상 신호의 신호 전위 Vsig가 Vth에 산입되는 형태로 축적 용량 C1에 기입됨과 함께, 이동도 보정용의 전압 ΔV가 축적 용량 C1에 유지된 전압으로부터 차감된다. 이 기입 기간/이동도 보정 기간(6)에서는, 신호 배선 SL이 신호 전 위 Vsig에 있는 시간대에 샘플링용 트랜지스터 T1을 도통 상태로 할 필요가 있다. 이 후 발광 기간(7)으로 진행하고, 신호 전위 Vsig에 따른 휘도로 발광 소자가 발광한다. 그때 신호 전위 Vsig는 임계 전압 Vth에 상당하는 전압과 이동도 보정용의 전압 ΔV에 의해 조정되어 있기 때문에, 발광 소자 EL의 발광 휘도는 구동용 트랜지스터 T2의 임계 전압 Vth나 이동도 μ의 변동의 영향을 받는 경우는 없다. 또한 발광 기간(7)의 최초로 부트스트랩 동작이 행해지고, 구동용 트랜지스터 T2의 게이트 G/소스 S 사이 전압 Vgs를 일정하게 유지한 채, 구동용 트랜지스터 T2의 게이트 전위 및 소스 전위가 상승한다.
계속해서 도 11∼도 18을 참조하여, 도 2에 도시한 화소 회로의 동작을 상세하게 설명한다.
도 11은 발광 기간(1) 동안 화소 회로의 상태를 도시한다. 우선 도 11에 도시한 바와 같이 발광 기간(1)에서는, 전원 전위가 Vcc로 세트되고, 샘플링용 트랜지스터 T1은 오프하고 있다. 이때 구동용 트랜지스터 T2는 포화 영역에서 동작하도록 세트되어 있기 때문에, 발광 소자 EL에 흐르는 구동 전류 Ids는 구동용 트랜지스터 T2의 게이트 G/소스 S 사이에 인가되는 전압 Vgs에 따라서, 이하의 트랜지스터 특성식으로 나타내지는 값을 취한다.
Ids=(1/2)μ(W/L)Cox(Vgs-Vth)2
여기에서 μ은 구동용 트랜지스터의 이동도, W는 구동용 트랜지스터의 채널 폭, L은 동일하게 채널 길이, Cox는 동일하게 게이트 절연 용량, Vth는 동일하게 임계 전압이다. 이 특성식으로부터 분명한 바와 같이 구동용 트랜지스터 T2는 포화 영역에서 동작할 때, 게이트 전압 Vgs에 따라서 드레인 전류 Ids를 공급하는 정전류원으로서 기능한다.
도 12는 준비 기간 (2), (3) 동안 화소 회로의 상태를 도시한다. 기간 (2)의 시작에서, 도 12에 도시하는 바와 같이 전원 배선(전원 라인)의 전위를 Vss로 한다. 이때 Vss는 발광 소자 EL의 임계 전압 Vthel과 캐소드 전압 Vcat의 합보다도 작아지도록 설정되어 있다. 즉 Vss <Vthel+Vcat이기 때문에, 발광 소자 EL은 소등하고, 전원 라인측이 구동용 트랜지스터 T2의 소스로 된다. 이때 발광 소자 EL의 애노드는 Vss에 충전된다.
도 13은 준비 기간 (4) 동안 화소 회로의 상태를 도시한다. 이 기간 동안, 신호 배선 SL의 전위가 Vofs로 유지되는 한편 샘플링용 트랜지스터 T1이 온하고, 구동용 트랜지스터 T2의 게이트 전위를 Vofs로 한다. 이렇게 해서 구동용 트랜지스터 T2의 소스 S 및 게이트 G가 초기화되고, 이때의 게이트 전압 Vgs는 Vofs-Vss의 값으로 된다. Vgs=Vofs-Vss는 구동용 트랜지스터 T2의 임계 전압 Vth보다도 큰 값으로 되도록 설정되어 있다. 이와 같이 Vgs>Vth로 되도록 구동용 트랜지스터 T2를 초기화함으로써, 다음에 오는 임계 전압 보정 동작의 준비가 완료된다.
도 14는 임계 전압 보정 기간(5) 동안 화소 회로의 상태를 도시한다. 이 기간의 시작에서, 전원 배선 DS(전원 라인)의 전위가 Vcc로 되돌아간다. 전원 전압을 Vcc로 함으로써 발광 소자 EL의 애노드가 구동용 트랜지스터 T2의 소스 S로 되고, 도시와 같이 전류가 흐른다. 이때 발광 소자 EL의 등가 회로는 도시와 같이 다이오드 Tel과 용량 Cel의 병렬 접속으로 나타낸다. 애노드 전위(즉 소스 전위 Vss)가 Vcat+Vthel보다도 낮기 때문에, 다이오드 Tel은 오프 상태에 있고, 거기에 흐르는 리크 전류는 구동용 트랜지스터 T2에 흐르는 전류보다도 상당히 작다. 따라서 구동용 트랜지스터 T2에 흐르는 전류는 대부분이 축적 용량 C1과 등가 용량 Cel을 충전하기 위해서 사용된다.
도 15는 임계 전압 보정 기간(5)에서의 구동용 트랜지스터 T2의 소스 전압의 시간 변화를 나타내고 있다. 도시하는 바와 같이, 구동용 트랜지스터 T2의 소스 전압(즉 발광 소자 EL의 애노드 전압)은 시간과 함께 Vss로부터 상승한다. 임계 전압 보정 기간(5)이 경과하면 구동용 트랜지스터 T2는 컷오프하고, 그 소스 S와 게이트 G 사이의 전압 Vgs는 Vth로 된다. 이때 소스 전위는 Vofs-Vth로 공급된다. 이 값 Vofs-Vth는 여전히 Vcat+Vthel보다도 낮아져 있고, 발광 소자 EL은 차단 상태(off-state)에 있다.
도 16은 기입 기간/이동도 보정 기간(6) 동안 화소 회로의 상태를 도시한다. 기입 기간/이동도 보정 기간(6)의 시작에서, 샘플링용 트랜지스터 T1을 계속해서 온한 상태에서 신호 배선 SL의 전위를 Vofs로부터 Vsig로 절환한다. 이때 신호 전위 Vsig는 계조에 따른 전압으로 되어 있다. 구동용 트랜지스터 T2의 게이트 전위는 샘플링용 트랜지스터 T1을 온하고 있기 때문에 Vsig로 된다. 한편 소스 전위는 전원 Vcc로부터 전류가 흐르기 때문에 시간과 함께 상승해 간다. 이 시점에서도 구동용 트랜지스터 T2의 소스 전위가 발광 소자 EL의 임계 전압 Vthel과 캐소드 전압 Vcat의 합을 초과하고 있지 않기 때문에, 구동용 트랜지스터 T2로부터 흐르는 전류는 오로지 등가 용량 Cel과 축적 용량 C1의 충전에 사용된다. 이때 이미 구동용 트랜지스터 T2의 임계 전압 보정 동작은 완료하고 있기 때문에, 구동용 트랜지스터 T2가 흘리는 전류는 이동도 μ을 반영한 것으로 된다. 구체적으로 말하면 이동도 μ이 큰 구동용 트랜지스터 T2는 이때의 전류량이 크고, 소스의 전위 상승분 ΔV도 크다. 반대로 이동도 μ이 작은 경우 구동용 트랜지스터 T2의 전류량이 작고, 소스의 상승분 ΔV는 작아진다. 이러한 동작에 의해 구동용 트랜지스터 T2의 게이트 전압 Vgs는 이동도 μ을 반영해서 ΔV만큼 압축되고, 이동도 보정 기간(6)이 완료한 시점에서 완전하게 이동도 μ을 보정한 Vgs가 얻어진다.
도 17은, 전술한 이동도 보정 기간(6)에서의 구동용 트랜지스터 T2의 소스 전압의 시간적인 변화를 나타내는 그래프이다. 도시하는 바와 같이 구동용 트랜지스터 T2의 이동도가 크면 소스 전압은 빠르게 상승하여, 그만큼 Vgs가 압축된다. 즉 이동도 μ이 크면 그 영향을 없애도록 Vgs가 압축되어, 구동 전류를 억제할 수 있다. 한편 이동도 μ이 작은 경우 구동용 트랜지스터 T2의 소스 전압은 그만큼 빠르게 상승하지 않기 때문에, Vgs도 강하게 압축을 받는 경우는 없다. 따라서 이동도 μ이 작은 경우, 구동용 트랜지스터의 Vgs는 작은 구동 능력을 보충하도록 상당히 감축되지 않는다.
도 18은 발광 기간(7) 동안 화소 회로의 상태를 도시하고 있다. 이 발광 기간(7)에서는 샘플링용 트랜지스터 T1을 오프해서 발광 소자 EL을 발광시킨다. 구동용 트랜지스터 T2의 게이트 전압 Vgs는 일정하게 유지되어 있고, 구동용 트랜지스터 T2는 전술한 특성식에 따라서 일정한 전류 Ids´를 발광 소자 EL에 흘린다. 발광 소자 EL의 애노드 전압(즉 구동용 트랜지스터 T2의 소스 전압)은 발광 소자 EL에 Ids´ 라고 하는 전류가 흐르기 때문에, Vx까지 상승하여 이것이 Vcat+Vthel을 초과한 시점에서 발광 소자 EL이 발광한다. 발광 소자 EL은 발광 시간이 길어지면 그 전류/전압 특성은 변화되게 된다. 그 때문에 도 18에 도시한 소스 S의 전위가 변화된다. 그러나 구동용 트랜지스터 T2의 게이트 전압 Vgs는 부트스트랩 동작에 의해 일정값으로 유지되어 있기 때문에, 발광 소자 EL에 흐르는 전류 Ids´는 변화되지 않는다. 따라서 발광 소자 EL의 전류/전압 특성이 열화해도, 일정한 구동 전류 Ids´가 항상 흐르고 있어, 발광 소자 EL의 휘도가 변화되는 경우는 없다.
본 발명에 따른 표시 장치는, 도 19에 도시하는 바와 같은 박막 디바이스 구성을 갖는다. 도 19는 절연성의 기판에 형성된 화소의 모식적인 단면 구조를 나타내고 있다. 도시하는 바와 같이, 화소는, 복수의 박막 트랜지스터를 포함하는 트랜지스터부(도면에서는 1개의 TFT를 예시), 축적 용량 등의 용량부 및 유기 EL 소자 등의 발광부를 포함한다. 기판 위에 TFT 프로세스에서 트랜지스터부나 용량부가 형성되고, 그 위에 유기 EL 소자 등의 발광부가 적층되어 있다. 그 위에 접착제를 개재하여 투명한 대향 기판을 접착해서 플랫 패널이 형성된다.
본 발명에 따른 표시 장치는, 도 20에 도시하는 바와 같이 플랫형의 모듈 형상의 것을 포함한다. 예를 들면 절연성의 기판 위에, 유기 EL 소자, 박막 트랜지스터, 박막 용량 등으로 이루어지는 화소를 매트릭스 형상으로 집적 형성한 화소 어레이부를 형성하는, 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하고, 글래스 등의 대향 기판을 접착해서 표시 모듈로 한다. 이 투명한 대향 기판에는 필요에 따라서, 컬러 필터, 보호막, 차광막 등을 형성하여도 된다. 표시 모듈에는, 외부로부터 화소 어레이부에의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 FPC(플렉시블 프린트 서킷)를 설치하여도 된다.
이상 설명한 본 발명에서의 표시 장치는, 플랫 패널 형상을 가지며, 다양한 전자 기기, 예를 들면, 디지탈 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화, 비디오 카메라 등, 전자 기기에 입력된, 혹은, 전자 기기 내에서 생성한 영상 신호를 화상 혹은 영상으로서 표시하는 모든 분야의 전자 기기의 디스플레이에 적용하는 것이 가능하다. 이하 이와 같은 표시 장치가 적용된 전자 기기의 예를 나타낸다.
도 21은 본 발명이 적용된 텔레비전 세트를 도시한다. 텔레비젼 세트는 프론트 패널(12), 필터 글래스(13) 등으로 구성되는 영상 표시 화면(11)을 포함한다. 도 14의 텔레비젼 세트는 영상 표시 화면(11)으로서 본 발명의 실시예에 따라 표시 장치를 이용하여 구현된다.
도 22는 본 발명이 적용된 디지탈 카메라이며, 도 22에서 디지털 카메라의 정면 및 배면이 상부 및 하부에 각각 나타난다. 이 디지탈 카메라는, 촬상 렌즈, 플래시용의 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 도 22의 디지털 카메라는 본 발명의 표시 장치를 그 표시부(16)에 이용함으로써 제작된다.
도 23은 본 발명이 적용된 노트형 퍼스널 컴퓨터이다. 노트북형 퍼스널 컴퓨터의 본체(20)는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버는 화상을 표시하는 표시부(22)를 포함하고, 도 23의 노트북형 퍼스널 컴퓨터는 본 발명의 표시 장치를 그 표시부(22)에 이용함으로써 제작된다.
도 24는 본 발명이 적용된 휴대 단말 장치를 도시한다. 도 24에서는, 좌측이 열린 상태를 나타내고, 우측이 닫힌 상태를 각각 나타내고 있다. 이 휴대 단말 장치는, 상측 케이스(23), 하측 케이스(24), 연결부(여기에서는 힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함하고, 도 24의 휴대 단말은 본 발명의 표시 장치를 그 디스플레이(26) 및/또는 서브 디스플레이(27)에 이용함으로써 제작된다.
도 25는 본 발명이 적용된 비디오 캠코더를 도시한다. 이 비디오 캠코더는 본체부(30), 전방을 향한 측면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 도 25의 비디오 캠코더는 본 발명의 표시 장치를 그 모니터(36)에 이용함으로써 제작된다.
당업자는 다양한 수정, 조합, 서브-조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주내에서 설계 조건 및 여러 팩터에 기초하여 수행될 수 있다는 것을 알 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치의 전체 구성을 도시하는 블록도.
도 2는 도 1에 도시한 표시 장치에 형성되는 화소의 구성을 도시하는 회로도.
도 3은 도 1의 표시 장치의 제조 방법을 도시하는 개략도.
도 4는 도 2의 화소의 배선 레이아웃의 참고예를 도시하는 평면도.
도 5는 도 4의 배선 레이아웃의 단면도.
도 6은 본 발명에 따른 배선 레이아웃의 일례를 도시하는 평면도.
도 7a 및 7b는 도 6의 배선 레이아웃의 단면도.
도 8a 내지 8c는 도 6의 배선 레이아웃의 변형예를 도시하는 평면도.
도 9는 도 6의 배선 레이아웃의 다른 변형예를 도시하는 평면도.
도 10은 도 2에 도시한 화소의 동작 설명을 하기 위한 타이밍차트.
도 11은 도 2에 도시한 화소의 동작 설명을 하기 위한 개략도.
도 12는 도 2에 도시한 화소의 동적 설명을 하기 위한 다른 개략도.
도 13은 도 2에 도시한 화소의 동적 설명을 하기 위한 다른 개략도.
도 14는 도 2에 도시한 화소의 동적 설명을 하기 위한 다른 개략도.
도 15는 도 2에 도시한 화소의 동작 설명을 하기 위한 그래프.
도 16은 도 2에 도시한 화소의 동적 설명을 하기 위한 다른 개략도.
도 17은 도 2에 도시한 화소의 동작 설명을 하기 위한 다른 그래프.
도 18은 도 2에 도시한 화소의 동작 설명을 하기 위한 다른 개략도.
도 19는 본 발명의 실시예에 따른 표시 장치의 디바이스 구성을 도시하는 단면도.
도 20은 본 발명의 실시예에 따른 표시 장치의 모듈 구성을 도시하는 평면도.
도 21은 본 발명의 실시예에 따른 표시 장치를 포함하는 텔레비전 세트를 도시하는 사시도.
도 22는 본 발명의 실시예에 따른 표시 장치를 포함하는 디지털 스틸 카메라를 도시하는 사시도.
도 23은 본 발명의 실시예에 따른 표시 장치를 포함하는 노트북형 퍼스널 컴퓨터를 도시하는 사시도.
도 24는 본 발명의 실시예에 따른 표시 장치를 포함하는 휴대 단말을 도시하는 모식도.
도 25는 본 발명의 실시예에 따른 표시 장치를 포함하는 비디오 카메라를 도시하는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
1: 화소 어레이 기판
2: 화소
3: 신호 셀렉터
4: 제어용 스캐너
5: 전원 스캐너
51: 격벽
52: 도너 기판(작업용 기재)
53: 발광 재료
57: 평탄화막
58: 볼록부
59: 오목부
T1: 샘플링용 트랜지스터
T2: 구동용 트랜지스터
C1: 축적 용량
EL: 발광 소자
WS: 주사 배선
DS: 전원 배선
SL: 신호 배선

Claims (5)

  1. 적어도 열 형상으로 배치된 신호 배선, 행 형상으로 배치된 주사 배선, 및 소정의 전원 배선을 포함하는 배선이 형성된 기판과, 각 신호 배선과 각 주사 배선이 교차하는 부분에 행렬 형상으로 배치된 화소를 포함하는 표시 장치로서,
    상기 배선은 도체막을 패터닝하여 형성되고,
    각 화소는, 그 배선에 접속한 능동 소자 및 발광 소자를 포함하고, 주사 배선으로부터 공급된 제어 신호에 따라서 동작하고, 신호 배선으로부터 공급된 영상 신호에 따라서 전원 배선으로부터 공급된 구동 전류를 발광 소자를 통해 흐르도록 하며,
    상기 화소는, 인접하는 화소와의 경계를 따라서 선형으로 연장하는 외측 영역과 상기 외측 영역의 내측을 따라서 연장하는 내측 영역을 가지며,
    상기 배선은 상기 외측 영역 및 내측 영역을 가로질러 배치되고,
    상기 배선으로 인한 단차(level differences)에 의해 상기 기판 위에 상기 외측 영역을 따라서 외측의 요철대(outer uneven zone)가 형성되고,
    상기 배선으로 인한 단차에 의해 또한 상기 기판 위에 상기 내측 영역을 따라서 내측의 요철대가 형성되고,
    상기 배선을 구성하는 도체막의 패턴을 적절하게 형성하여, 상기 외측의 요철대의 오목부가, 화소의 내부로부터 보이는 바와 같이, 상기 내측의 요철대의 대응하는 볼록부의 배후에 직접 위치되도록 한 표시 장치.
  2. 제1항에 있어서,
    상기 도체막은 상층 및 하층을 포함하고,
    상기 배선은, 상층을 패터닝하여 형성한 상층 배선과, 하층을 패터닝하여 형성한 하층 배선을 포함하고,
    하층의 패턴을 적절하게 형성하여, 상기 외측의 요철대의 오목부가 화소의 내부로부터 보이는 바와 같이, 상기 내측의 요철대의 대응하는 볼록부의 배후에 직접 위치되도록 한 표시 장치.
  3. 제1항에 있어서,
    상기 도체막의 패턴은, 상기 배선과 전기적으로 접속해서 상기 배선의 일부를 구성하는 표시 장치.
  4. 제1항에 있어서,
    상기 도체막의 패턴은, 상기 배선과 전기적으로 분리하고 있고, 상기 배선으로 인한 단차를 메우는 패드를 포함하는 표시 장치.
  5. 적어도 열 형상으로 배치된 신호 배선, 행 형상으로 배치된 주사 배선, 및 소정의 전원 배선을 포함하는 배선이 형성된 기판과, 각 신호 배선과 각 주사 배선이 교차하는 부분에 행렬 형상으로 배치된 화소를 포함하고, 상기 배선은 도체막을 패터닝하여 형성되고, 각 화소는, 그 배선에 접속한 능동 소자 및 발광 소자를 포함하고, 상기 주사 배선으로부터 공급된 제어 신호에 따라서 동작하고, 상기 신호 배선으로부터 공급된 영상 신호에 따라서 상기 전원 배선으로부터 공급된 구동 전류가 상기 발광 소자에서 흐르도록 하는 표시 장치의 제조 방법으로서,
    상기 화소의 외측 영역 및 내측 영역을 가로질러 상기 배선을 배치하는 단계 - 상기 외측 영역은 인접하는 화소와의 경계를 따라서 선형으로 연장하고, 상기 내측 영역은 상기 외측 영역의 내측을 따라서 연장함 -,
    상기 외측의 요철대의 오목부가 상기 화소의 내부로부터 보이는 바와 같이 상기 내측의 요철대의 볼록부의 배후에 직접 위치되도록, 상기 배선을 구성하는 도체막의 패턴을 적절하게 형성하는 단계 - 상기 배선으로 인한 단차에 의해 상기 기판 위에 상기 외측 영역을 따라서 외측의 요철대가 형성되고, 상기 배선으로 인한 단차에 의해 상기 기판위에 상기 내측 영역을 따라서 내측의 요철대가 형성됨-,
    상기 외측의 요철대 및 상기 내측의 요철대를 따라서 상기 화소의 내부를 둘러싸도록 격벽을 형성하는 단계와,
    발광 색이 서로 다른 발광 재료가 각 화소에 대응하는 위치에 배치된 작업용 기재(working base)를 준비하는 단계와,
    상기 작업용 기재를 상기 격벽의 꼭대기부에 접촉한 상태에서 상기 기판에 대향 배치하는 단계와,
    상기 각 화소의 내부 영역을 상기 격벽으로 둘러싼 상태에서, 대응하는 화소의 각 내부 영역으로 다른 색을 발광하는 발광 재료의 막을 증착하여, 각 화소에 상기 발광 소자의 발광층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020080027567A 2007-03-26 2008-03-25 표시 장치 및 그 제조 방법 KR101446353B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00078221 2007-03-26
JP2007078221A JP2008241784A (ja) 2007-03-26 2007-03-26 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080087717A true KR20080087717A (ko) 2008-10-01
KR101446353B1 KR101446353B1 (ko) 2014-10-01

Family

ID=39793411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027567A KR101446353B1 (ko) 2007-03-26 2008-03-25 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (3) US8102336B2 (ko)
JP (1) JP2008241784A (ko)
KR (1) KR101446353B1 (ko)
CN (1) CN101276834B (ko)
TW (1) TWI368990B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008241784A (ja) 2007-03-26 2008-10-09 Sony Corp 表示装置及びその製造方法
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
US9147282B1 (en) 2011-11-02 2015-09-29 Bentley Systems, Incorporated Two-dimensionally controlled intuitive tool for point cloud exploration and modeling
US8963921B1 (en) * 2011-11-02 2015-02-24 Bentley Systems, Incorporated Technique for enhanced perception of 3-D structure in point clouds
US9128289B2 (en) * 2012-12-28 2015-09-08 Pixtronix, Inc. Display apparatus incorporating high-aspect ratio electrical interconnects
US20140071142A1 (en) * 2012-09-13 2014-03-13 Pixtronix, Inc. Display apparatus incorporating vertically oriented electrical interconnects
US10162471B1 (en) 2012-09-28 2018-12-25 Bentley Systems, Incorporated Technique to dynamically enhance the visualization of 3-D point clouds
KR102052644B1 (ko) * 2013-05-27 2020-01-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI511281B (zh) * 2013-06-11 2015-12-01 Ye Xin Technology Consulting Co Ltd 有機發光二極體面板
CN104167427B (zh) * 2014-06-20 2017-02-15 上海和辉光电有限公司 Oled面板及其制造方法
WO2019010638A1 (zh) * 2017-07-12 2019-01-17 深圳市柔宇科技有限公司 显示器的制造方法
JP2022154586A (ja) * 2021-03-30 2022-10-13 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937272A (en) * 1997-06-06 1999-08-10 Eastman Kodak Company Patterned organic layers in a full-color organic electroluminescent display array on a thin film transistor array substrate
JP2005166687A (ja) 1998-12-01 2005-06-23 Sanyo Electric Co Ltd カラーｅｌ表示装置
JP2000228284A (ja) * 1998-12-01 2000-08-15 Sanyo Electric Co Ltd カラーｅｌ表示装置
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
JP2002190598A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
CN101397649B (zh) * 2001-02-01 2011-12-28 株式会社半导体能源研究所 能够将有机化合物沉积在衬底上的装置
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP3925257B2 (ja) * 2002-03-15 2007-06-06 セイコーエプソン株式会社 気密チャンバにおける接続ラインの貫通構造およびこれを備えた吐出装置、並びに液晶表示装置の製造方法、有機ｅｌ装置の製造方法、電子放出装置の製造方法、ｐｄｐ装置の製造方法、電気泳動表示装置の製造方法、カラーフィルタの製造方法、有機ｅｌの製造方法、スペーサ形成方法、金属配線形成方法、レンズ形成方法、レジスト形成方法および光拡散体形成方法
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004054069A (ja) * 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP2004134240A (ja) 2002-10-10 2004-04-30 Keyence Corp 中継端子台装置とそれを用いた制御機器間の配線方法
JP2005062400A (ja) * 2003-08-11 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 平面表示装置およびその製造方法
JP4446707B2 (ja) * 2003-09-30 2010-04-07 三洋電機株式会社 アクティブマトリクス型表示装置
KR100615211B1 (ko) * 2004-02-26 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
JP4517804B2 (ja) * 2004-09-29 2010-08-04 カシオ計算機株式会社 ディスプレイパネル
JP2006179213A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp パターン形成基板、電気光学装置及び電気光学装置の製造方法
JP2006309955A (ja) * 2005-04-26 2006-11-09 Sony Corp 有機電界発光素子の製造方法および有機電界発光素子
JP5036223B2 (ja) * 2005-06-20 2012-09-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2008241784A (ja) * 2007-03-26 2008-10-09 Sony Corp 表示装置及びその製造方法

Also Published As

Publication number Publication date
JP2008241784A (ja) 2008-10-09
CN101276834A (zh) 2008-10-01
US20080238836A1 (en) 2008-10-02
CN101276834B (zh) 2010-06-02
US20120319929A1 (en) 2012-12-20
US8723762B2 (en) 2014-05-13
TWI368990B (en) 2012-07-21
US8319710B2 (en) 2012-11-27
US8102336B2 (en) 2012-01-24
KR101446353B1 (ko) 2014-10-01
US20120112989A1 (en) 2012-05-10
TW200908314A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
KR101446353B1 (ko) 표시 장치 및 그 제조 방법
US11004390B2 (en) Display device and electronic apparatus
US11557248B2 (en) Display device
US8896642B2 (en) Display apparatus and electronic apparatus
JP5056265B2 (ja) 表示装置および電子機器
JP4297169B2 (ja) 表示装置及びその駆動方法と電子機器
US8736521B2 (en) Display device and electronic apparatus have the same
US8379062B2 (en) Electro-optical device and electronic apparatus
TWI444953B (zh) 顯示設備、顯示設備的像素佈局方法及電子裝置
US10720102B2 (en) Driving method for display device
JP2009169071A (ja) 表示装置
TWI423220B (zh) 顯示裝置，在顯示裝置中佈局導線之方法及電子裝置
JP2005215609A (ja) 単位回路、電気光学装置及び電子機器
JP5195409B2 (ja) 表示装置、表示装置の画素レイアウト方法および電子機器
JP2010113042A (ja) パネルおよび電子回路
KR20120115940A (ko) 발광 패널, 표시 장치 및 전자 기기
JP2011221204A (ja) 表示装置、電子機器、表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 6