KR20080085507A - 수직형 발광 소자의 제조방법 - Google Patents
수직형 발광 소자의 제조방법 Download PDFInfo
- Publication number
- KR20080085507A KR20080085507A KR20070027151A KR20070027151A KR20080085507A KR 20080085507 A KR20080085507 A KR 20080085507A KR 20070027151 A KR20070027151 A KR 20070027151A KR 20070027151 A KR20070027151 A KR 20070027151A KR 20080085507 A KR20080085507 A KR 20080085507A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- substrate
- forming
- electrode
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005192 partition Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 87
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 20
- 229910002601 GaN Inorganic materials 0.000 description 19
- 230000008569 process Effects 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 Gallium nitride compound Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 수직형 발광 소자의 제조방법에 관한 것으로 특히, 수직형 발광 소자의 제작을 용이하게 하고 수율을 향상시킬 수 있는 수직형 발광 소자의 제조방법에 관한 것이다. 이러한 본 발명은, 수직형 발광 소자의 제조방법에 있어서, 기판 상에 반도체층을 성장하는 단계와; 상기 반도체층의 단위 소자 구분영역에 상기 반도체층의 격벽이 형성되도록 상기 반도체층을 식각하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 반도체층으로부터 분리하는 단계와; 상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.
발광 소자, 격벽, 반도체, 기판, LED.
Description
도 1 내지 도 12는 본 발명의 수직형 발광 소자의 제조방법의 일 실시예를 나타내는 도로서,
도 1은 기판 상에 반도체층을 형성한 단계를 나타내는 단면도이다.
도 2는 반도체층의 상세 단면도이다.
도 3은 반도체층의 단위 소자 구분 영역에 격벽을 형성한 단계를 나타내는 단면도이다.
도 4는 격벽을 나타내는 평면도이다.
도 5는 격벽을 나타내는 사시도이다.
도 6은 기판 분리시의 상태를 나타내는 단면도이다.
도 7은 반도체층의 패시베이션의 제1예를 나타내는 단면도이다.
도 8은 반도체층의 패시베이션의 제2예를 나타내는 단면도이다.
도 9는 반도체층의 패시베이션의 제3예를 나타내는 단면도이다.
도 10은 패시베이션층과 제1전극을 형성한 단계를 나타내는 단면도이다.
도 11은 결합금속을 형성한 단계를 나타내는 단면도이다.
도 12는 지지층을 형성한 단계를 나타내는 단면도이다.
도 13은 본 발명의 제조방법에 의하여 제조된 발광 소자의 일례를 나타내는 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
10 : 기판 20 : 반도체층
30 : 트렌치 40 : 격벽
50 : 패시베이션층 60 : 제1전극
70 : 결합금속 80 : 지지층
90 : 제2전극
본 발명은 수직형 발광 소자의 제조방법에 관한 것으로 특히, 수직형 발광 소자의 제작을 용이하게 하고 수율을 향상시킬 수 있는 수직형 발광 소자의 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도 대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.
이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.
이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.
이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.
GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다.
상기와 같은, GaN 소자 기술의 급속한 발전에도 불구하고, GaN 소자의 제작에는 비용이 큰 단점을 지닌다. 이는 GaN 박막(epitaxial layers)을 성장시키고 연이어 완성된 GaN 계열의 소자들을 절단하는 어려움과 관련된다.
GaN 계열의 소자들은 일반적으로 사파이어(Al2O3) 기판상에 제조된다. 이는 사파이어 웨이퍼가 GaN 계열의 장치들을 대량 생산하는데 적합한 크기로 상용으로 이용가능하고, 비교적 고품질의 GaN 박막 성장을 지지하며, 광범위한 온도처리 능력 때문이다.
또한, 사파이어는 화학적으로 그리고 열적으로 안정적이며, 고온 제조공정을 가능하게 하는 고융점을 가지고, 높은 결합 에너지(122.4 Kcal/mole)와 높은 유전상수를 갖는다. 화학적으로, 사파이어는 결정성 알루미늄 산화물(Al2O3)이다.
한편, 사파이어는 절연체이기 때문에 사용한 사파이어 기판(또는 다른 절연체 기판)을 사용하는 경우 이용가능한 LED 소자의 형태는, 실제로, 수평(lateral) 또는 수직(vertical) 구조로 제한된다.
상기 수평구조에서는, LED로의 전류를 주입하는데 사용되는 금속 접점(contact)은 상단면에(또는 기판의 동일면상에) 모두 위치한다. 반면, 수직구조에서는 한 금속 접점은 상단면 상에 있고, 다른 접점은 사파이어(절연) 기판이 제거된 후 하단면 상에 위치된다.
또한, LED 칩을 제조한 이후에 이 칩을 열전도도가 우수한 실리콘 웨이퍼나 세라믹 기판 등의 서브마운트에 뒤집어 부착시키는 플립칩 본딩 방식도 많이 이용되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 수직형 발광 소자에 있어서 기판 분리시 기판 분리가 효율적으로 수행되도록 하며, 구조적 안정성을 향상시킬 수 있는 수직형 발광 소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위해, 본 발명은, 수직형 발광 소자의 제조방법에 있어서, 기판 상에 반도체층을 성장하는 단계와; 상기 반도체층의 단위 소자 구분영역에 상기 반도체층의 격벽이 형성되도록 상기 반도체층을 식각하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 반도체층으로부터 분리하는 단계와; 상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.
상기 기술적 과제를 이루기 위한 다른 관점으로서, 본 발명은, 수직형 발광 소자의 제조방법에 있어서, 기판 상에 반도체층을 성장하는 단계와; 상기 반도체층의 단위 소자 구분영역의 양 단부측 따라 길이방향으로 트렌치를 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 반도체층으로부터 분리하는 단계와; 상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의 해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장될 수 있다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.
나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다.
이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.
본 발명의 실시예들은 예를 들어, 사파이어(Al2O3)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다.
본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.
도 1에서 도시하는 바와 같이, 기판(10) 상에는 반도체층(20)이 형성된다. 이러한 반도체층(20)은 도 2에서와 같이, 제1전도성 반도체층(22) 상에 위치하는 활성층(23)과, 이 활성층(23) 상에 위치하는 제2전도성 반도체층(24)으로 이루어질 수 있다.
또한, 이러한 제1전도성 반도체층(22)은 n-형 GaN 반도체층일 수 있으며, 기판(10) 상에 형성되는 저온 버퍼층(21) 상에 형성될 수 있다. 이러한 경우, 제2전도성 반도체층(24)은 p-형 GaN 반도체층일 수 있다.
이와 같은 기판(10) 상에 형성된 반도체층(20)은 도 3과 같이 단위 소자와 단위 소자를 분리하는 단위 소자 구분영역(채널 영역: D) 형성을 위하여 식각된다.
이러한 수직형 발광 소자 구조는 추후 설명되는 기판 분리 공정 이후에도 반 도체층(20)이 지지층 구조(도 참조)에 종속되어 있기 때문에 공정 초반부에 이러한 단위 소자 구분을 위한 식각 공정(isolation)이 수행되어야 추후 단위 소자(chip)의 분리가 용이할 수 있다.
따라서 수직형 발광 소자는 공정 초반부터 반도체층(20) 두께에 상응하는 단차를 가지게 되는데, 이는 수 ㎛에 달하게 되므로 제조공정에 상당한 제약을 받을 수 있다.
특히, 이러한 단위 소자 구분영역의 식각에 의하여 단차를 가지는 상태에서 그 위에 결합금속과 같은 새로운 층을 형성할 경우, 이러한 단차의 측벽부분에서 문제가 야기될 수 있다.
이러한 현상을 보완하기 위해 채널 영역에 패시베이션(passivation) 물질 등으로 채우는 방법이 도입될 수도 있다. 그러나 이는 단위 소자 분리시 채운 물질을 다시 제거하거나 분리해주어야 하는 추가 공정을 필요로 하게 된다.
따라서 단위 소자 구분영역(D)을 식각함에 있어서, 도 3에서와 같이, 이 채널 영역(D)에 격벽(40)이 형성되도록 채널 영역의 단부측, 즉, 채널 영역의 단위 소자 영역의 외측 단부에 트렌치(30)를 형성하도록 식각할 수 있다.
이와 같이 채널 영역에 한 쌍의 트렌치(30)가 형성되도록 식각을 할 수 있으며, 이때, 이러한 트렌치(30)는 동일한 폭으로 형성할 수 있다.
도 4는 이와 같이 기판(10) 상에 트렌치(30)가 형성된 구조의 평면도이고, 도 5는 그 사시도로서, 이러한 트렌치(30)에 의하여 형성되는 격벽(40)은 채널 영역에서 서로 이어지도록 형성될 수 있다.
이러한 트렌치(30)는 하나의 채널 영역에 한 쌍의 트렌치(30)가 존재하게 되며, 이러한 한 쌍의 트렌치(30)의 폭은 채널 영역의 절반 이하로 형성될 수 있다.
이와 같이, 채널 영역에 격벽(40)이 위치하도록 트렌치(30)를 형성하면 상술한 채널 영역을 패시베이션과 같은 물질로 채우는 공정이 생략될 수 있을 뿐 아니라, 도 6에서 도시하는 바와 같이, 추후 레이저의 조사에 의하여 기판(10)을 분리하는 공정에서 레이저에 반응하는 면적이 넓어지므로 기판(10) 분리 공정이 보다 효율적으로 이루어질 수 있다.
즉, 도 6에서 기판(10)에 도시된 화살표는 기판(10) 분리 공정에서 레이저가 조사되는 범위를 나타내며, 도시하는 바와 같이 채널 영역에서는 레이저가 중첩되는 영역(A)이 발생한다. 따라서, 이러한 레이저가 중첩되는 영역(A)에 위치하는 격벽(40)은 상기 반도체층(20)보다 기판(10)과의 분리가 잘 이루어지게 된다.
반면, 이러한 격벽(40)을 형성하지 않고 트렌치(30)를 형성하는 경우에는 도 7과 같이, 채널 영역(D)에 단위 소자의 측면을 감싸주는 패시베이션층(passivation layer; 51)이 존재할 수 있으며, 이러한 패시베이션층(51)은 절연성과 접착력이 매우 우수한 물질을 사용하여 단위 소자 측면의 누설전류를 차단하고 단위 소자를 충격으로부터 보호하는 역할을 수행한다.
그러나 이러한 패시베이션층(51)을 이루는 물질은 기판(10)에도 강하게 접착되어 있기 때문에 기판(10) 분리 공정에서 반도체층(20)이 기판(10)으로부터 분리되는 것을 방해할 수 있으며, 최종적으로 단위 소자를 분리할 때에도 단위 소자와 단위 소자를 연결하는 이러한 패시베이션층(51)은 연성(ductile)이 우수한 물성으 로 인해 정상적인 단위 소자의 분리를 방해할 수 있다.
따라서 채널 영역에서 패시베이션층(51)이 차지하는 비율을 최소화하여야 하는데, 이를 위해서는 도 8과 같이 패시베이션층(51)을 독립시키거나, 도 9에서와 같이, 패시베이션층(52)이 독립된 채널 부위에 또 다른 물질층(53)을 채우는 별도의 공정을 수행할 수 있다.
그러나 도 8과 같이, 패시베이션층(51)을 독립시키게 되면 이 패시베이션층(51)의 측벽에서 반도체층(20 높이보다 더 높은 단차가 생기게 되어 추후 적층하게 될 층의 평탄화가 이루어지지 않는 등, 이후의 공정이 더 난해해질 수 있다.
또한, 도 9와 같은 구조에서는 패시베이션층(52)이 덮지 못하는 부분에서는 추후 적층될 결합금속(seed metal)이나 별도의 물질층(53) 등이 드러나게 되어 버퍼층(21)의 식각이나 광결정 형성 등의 기판(10) 분리 후에 이루어지는 공정에도 많은 어려움을 야기시킬 수 있다.
따라서, 도 3 내지 도 5에서 도시하는 채널 영역 내에 격벽(40)이 위치하는 구조는 채널 영역에서 발생되는 단차를 최소화하고, 추후 단위 소자 분리에도 용이한 구조인 것이다.
뿐만 아니라 도 6에서 도시하는 바와 같이, 레이저를 이용한 기판(10) 분리 단계에서 레이저 조사시 격벽(40)이 이미 양분될 수 있으므로 단위 소자 분리 단계에서도 어려움을 야기하지 않을 수 있다.
반면, 채널 영역에 격벽(40)을 갖는 구조는 기판(10) 분리과정 후 버퍼층(21) 측이 노출되지 않으므로 버퍼층(21)을 식각하거나 표면 처리를 수행할 때, 채널 영역을 보호하기 위한 별도의 패터닝(patterning) 작업을 필요로 하지 않는 장점도 있다.
이후, 도 10과 같이, 반도체층(20) 상에는 제1전극(60)이 형성되고, 이러한 격벽(40)의 양측에 형성되는 트렌치(30)에는 반도체층(20)의 측면과 상면의 일부를 감싸는 패시베이션층(50)이 형성되는데, 이러한 패시베이션층(50)은 트렌치(30)를 채우도록 형성될 수 있다.
이러한 제1전극(60)은 p-형 오믹전극일 수 있으며, 반사형 전극을 포함할 수 있다. 또한 단일층의 반사특성을 갖는 오믹전극이 형성될 수도 있다.
다음에는 도 11에서와 같이, 상기 제1전극(60)과 패시베이션층(50) 상에 결합금속(70)이 형성될 수 있다. 이때, 도시된 부분은 전체 기판(10) 상에 이루어지는 다수의 단위 소자 구조 중 일부를 나타내고 있을 수 있으며, 보다 많은 단위 소자를 이루는 반도체층(20)이 연속적으로 이루어질 수 있음은 물론이다.
또한, 상기 결합금속(70)은 반사도가 높은 금속을 포함할 수 있으며, 제1전극(60)이 보다 넓은 면적을 차지하도록 형성될 수도 있다.
이후, 상기 결합금속(70) 상에는 도 12에서와 같이, 지지층(80)이 형성되거나 본딩될 수 있다. 이러한 지지층(80)은 금속층이거나 Si를 포함하는 반도체층일 수 있다.
다음, 이와 같이 지지층(80)이 형성된 상태에서 기판(10)측에서 레이저를 조사하여 기판(10)을 반도체층(20)으로부터 분리한다.
이와 같이 기판(10)이 분리된 상태에서, 버퍼층(21)이 존재하는 경우에는 이 버퍼층(21)을 제거하고 표면처리를 수행한 후에, 이 표면처리된 면에 제2전극(90)을 형성하고 단위 소자를 분리하면 도 13과 같은 상태가 된다.
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.
첫째, 채널 영역에 격벽을 형성함으로써, 패시베이션층이 기판에 접촉하는 면적을 최소화하여, 기판 분리시 기판분리를 방해하는 힘을 최소할 수 있다.
둘째, 기판 분리시 반도체층이 차지하는 면적을 최대화하여 기판을 분리하는 힘을 증가시킬 수 있다.
셋째, 채널 영역에서 패시베이션층을 서로 독립시켜도 단차가 발생되지 않으며, 채널 부위의 단차를 제거하기 위한 별도의 공정을 생략할 수가 있다.
Claims (12)
- 수직형 발광 소자의 제조방법에 있어서,기판 상에 반도체층을 성장하는 단계와;상기 반도체층의 단위 소자 구분영역에 상기 반도체층의 격벽이 형성되도록 상기 반도체층을 식각하는 단계와;상기 반도체층 상에 제1전극을 형성하는 단계와;상기 기판을 반도체층으로부터 분리하는 단계와;상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 1항에 있어서, 상기 반도체층을 식각하는 단계는, 상기 격벽이 단위 소자 구분영역에서 서로 이어지도록 하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 1항에 있어서, 상기 반도체층을 식각하는 단계는, 상기 단위 소자 구분영역 내에 한 쌍의 트렌치를 형성하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 3항에 있어서, 상기 한 쌍의 트렌치의 폭은 상기 단위 소자 구분영역의 절반 이하인 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 3항에 있어서, 상기 한 쌍의 트렌치는, 각각 상기 단위 소자 구분영역의 외측단부에 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 1항에 있어서, 상기 제1전극을 형성하는 단계는,오믹전극을 형성하는 단계와;상기 오믹전극 상에 반사전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 1항에 있어서, 상기 제1전극을 형성하는 단계 이후에는, 상기 제1전극 상에 결합금속을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 7항에 있어서, 상기 결합금속을 형성하는 단계 이후에는, 상기 결합금속 상에 지지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 1항에 있어서, 상기 제1전극을 형성하는 단계 이후에는, 상기 반도체층의 측면에 패시베이션층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 9항에 있어서, 상기 패시베이션층을 형성하는 단계는, 상기 반도체층을 식각하는 단계에 의하여 형성된 트렌치에 패시베이션 물질을 채우는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 수직형 발광 소자의 제조방법에 있어서,기판 상에 반도체층을 성장하는 단계와;상기 반도체층의 단위 소자 구분영역의 양 단부측 따라 길이방향으로 트렌치를 형성하는 단계와;상기 반도체층 상에 제1전극을 형성하는 단계와;상기 기판을 반도체층으로부터 분리하는 단계와;상기 기판이 분리된 반도체층의 면에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
- 제 11항에 있어서, 상기 트렌치를 형성하는 단계는, 상기 기판이 드러날 때까지 식각하여 형성하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070027151A KR100888966B1 (ko) | 2007-03-20 | 2007-03-20 | 수직형 발광 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070027151A KR100888966B1 (ko) | 2007-03-20 | 2007-03-20 | 수직형 발광 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080085507A true KR20080085507A (ko) | 2008-09-24 |
| KR100888966B1 KR100888966B1 (ko) | 2009-03-17 |
Family
ID=40025222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070027151A KR100888966B1 (ko) | 2007-03-20 | 2007-03-20 | 수직형 발광 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100888966B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3239774B2 (ja) | 1996-09-20 | 2001-12-17 | 豊田合成株式会社 | ３族窒化物半導体発光素子の基板分離方法 |
| US20030189215A1 (en) * | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| JP2005012206A (ja) | 2003-05-29 | 2005-01-13 | Mitsubishi Cable Ind Ltd | 窒化物系半導体素子およびその製造方法 |
-
2007
- 2007-03-20 KR KR1020070027151A patent/KR100888966B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100888966B1 (ko) | 2009-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104704634B (zh) | 用于制造发光二极管显示器的方法和发光二极管显示器 | |
| US7687811B2 (en) | Vertical light emitting device having a photonic crystal structure | |
| RU2477906C2 (ru) | Прочная структура сид (светоизлучающего диода) для отделения подложки | |
| KR100849826B1 (ko) | 발광소자 및 이를 포함하는 패키지 | |
| US9130115B2 (en) | Light-emitting diode with textured substrate | |
| CN111989777B (zh) | 用于制造具有二极管的矩阵的光电器件的方法 | |
| KR20110030542A (ko) | 광전 소자 제조 방법 및 광전 소자 | |
| JP2006344971A (ja) | 半導体発光素子の成長基板を除去する方法 | |
| KR20110128545A (ko) | 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 | |
| CN101675534A (zh) | 配置为发射多个波长的光的半导体发光器件 | |
| US8828756B2 (en) | Wafer level light-emitting device package and method of manufacturing the same | |
| KR101258582B1 (ko) | 나노로드 발광소자 | |
| US20120074384A1 (en) | Protection for the epitaxial structure of metal devices | |
| WO2007111432A1 (en) | Light emitting device having zener diode therein and method of fabricating the same | |
| KR20130025856A (ko) | 나노로드 발광소자 | |
| KR20080033666A (ko) | 질화물계 발광 소자 | |
| KR100850945B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| KR100888966B1 (ko) | 수직형 발광 소자의 제조방법 | |
| KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR100813070B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| KR101252558B1 (ko) | 수직형 발광 소자의 제조방법 | |
| KR101138978B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| KR101198760B1 (ko) | 수직형 발광 소자 및 그 제조방법 | |
| KR101679397B1 (ko) | 수직형 발광 소자 제조 방법 | |
| KR20110113311A (ko) | 기판 분리 기술을 이용한 발광 다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070320 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080124 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080725 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20081230 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20090310 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20090311 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20111220 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20121205 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121205 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131224 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141223 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151216 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151216 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161214 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171212 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171212 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181210 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181210 Start annual number: 11 End annual number: 11 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20201221 |