KR20080080793A - 반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법 - Google Patents

반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법 Download PDF

Info

Publication number
KR20080080793A
KR20080080793A KR1020070020971A KR20070020971A KR20080080793A KR 20080080793 A KR20080080793 A KR 20080080793A KR 1020070020971 A KR1020070020971 A KR 1020070020971A KR 20070020971 A KR20070020971 A KR 20070020971A KR 20080080793 A KR20080080793 A KR 20080080793A
Authority
KR
South Korea
Prior art keywords
unit
post
wafer
transfer
exposure
Prior art date
Application number
KR1020070020971A
Other languages
English (en)
Inventor
박원조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070020971A priority Critical patent/KR20080080793A/ko
Publication of KR20080080793A publication Critical patent/KR20080080793A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41815—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the cooperation between machine tools, manipulators and conveyor or other workpiece supply system, workcell
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 스피너 설비를 제공한다. 상기 스피너 설비는 웨이퍼를 일정 온도로 베이킹하는 노광후 베이킹 유니트와, 상기 노광후 베이킹 유니트로 상기 웨이퍼를 로딩하는 제 1이송부와, 상기 노광후 베이킹 된 웨이퍼를 상기 노광후 베이킹 유니트로부터 언로딩하는 제 2이송부와, 상기 노광후 베이킹 유니트의 근방에 마련되어, 상기 제 1이송부가 대기되는 대기부와, 상기 노광후 베이킹 유니트의 내부에서 상기 웨이퍼가 노광후 베이킹되는 시간동안 상기 제 1이송부를 대기시키고, 상기 제 2이송부의 웨이퍼 이송동작이 끝나면 상기 제 1이송부가 이송되도록 상기 제 1,2이송부의 이송동작을 제어하는 제어부를 구비한다. 또한, 본 발명은 반도체 스피너 설비 및 이를 사용한 노광후 베이킹 공정방법도 제공한다.

Description

반도체 스피너 설비 및 이를 사용한 노광후 베이킹 공정방법{semiconductor spinner equipment and post exposure baking method using the same}
도 1은 종래의 반도체 스피너 설비를 보여주는 구성도이다.
도 2는 종래의 반도체 스피너 설비를 사용한 노광후 베이킹 지연시간의 일예를 보여주는 그래프이다.
도 3은 본 발명의 반도체 스피너 설비를 보여주는 사시도이다.
도 4는 본 발명에 따르는 노광후 베이킹 유니트를 보여주는 단면도이다.
도 5는 본 발명에 따르는 반도체 스피너 설비 및 이를 사용하는 노광후 베이킹 공정방법에 의한 노광후 베이킹 지연시간을 보여주는 그래프이다.
** 도면의 주요 부분에 대한 부호의 설명 **
200 : 노광후 베이킹 유니트
210 : 유니트 바디
211 : 제 1이송홀
212 : 제 2이송홀
220 : 핫 플레이트
310 : 제 1이송부
320 : 제 2이송부
본 발명은 반도체 스피너 설비에 관한 것으로서, 보다 상세하게는 노광후 베이킹이 되도록 핫플레이로 웨이퍼를 이송하는 이송암을 복수개로 마련하여 웨이퍼들에 대한 노광후 베이킹 공정에 의한 지연을 방지할 수 있는 반도체 스피너 설비 및 이를 사용한 노광후 베이킹 공정방법에 관한 것이다.
일반적으로 반도체 제조 공정 중 폴리미드(Polymide)공정은 웨이퍼 상에 보호막을 형성하는 공정으로 보호막의 재질로 비감광성 포토레지스트를 사용하고 있다. 따라서 웨이퍼 상에 포토레지스트를 도포한 후 베이크 장치내에 웨이퍼를 넣고 기 설정된 온도로 가열하여 도포된 포토레지스트를 경화시킴으로 써 보호막이 형성된다.
이러한 반도체 제조공정에서 포토레지스트를 도포하기 위해서는 스피너라는 설비가 사용된다.
상기 스피너는 포토레지스트를 공급하고 분사하는 포토레지스트 공급라인과 포토레지스트 분사노즐이 구비되어 있으며, 이와 별도로 도포공정 후 웨이퍼의 사이드와 이면 등 포토레지스트의 도포가 불필요한 부분에 잔류하는 포토레지스트를 세정, 제거하기 위한 용제 공급라인이 구비되어 있으며, 이 용제라인을 통하여 통상 시너(Thiner)라 불리우는 용제가 공급되어 웨이퍼의 가장자리에 잔류하는 포토레지스트를 린스하는 사이드린스 및 웨이퍼의이면에 잔류하는 포토레지스트를 린스 하는 백린스 등을 수행한다.
도 1은 일반적인 스피너설비의 구성도이다
도 1을 참조하여, 종래의 포토공정을 설명하도록 한다.
스테이지(10)상의 캐리어에 담겨진 상태로 위치되는 웨이퍼는 이송유니트(12)에 의해 HMDS유니트(14)로 이송된다.
HMDS유니트(14)에서는 웨이퍼 상에 포토레지스트를 도포하기 앞서 포토레지스트와 웨이퍼의 부착력을 높이기 위한 접착제(HMDS)를 웨이퍼 상에 도포한다.
상기 접착제(HMDS)가 도포된 웨이퍼는 이송유니트(12)에 의해 제1 쿨링유니트(16)으로 이송되어 상온으로 냉각된 다음 코팅유니트(16)으로 이송된다.
코팅유니트(16)에서는 웨이퍼를 스핀척에 고정시켜 회전하도록 한 후 웨이퍼 표면에 포토레지스트를뿌려서 균일한 두께로 포토레지스가 스핀도포되도록 한다.
그리고 포토레지스트가 도포된 웨이퍼는 이송유니트(12)에 의해 소프트 베이크유니트(20)로 이송되어 대략 100℃ 정도로 포토레지스트막에 포함된 잔액 용제를 휘발시켜 막질이 안정화도리 수 있도록 소정시간 소프트 베이크된다.
이후에, 소프트 베이크된 웨이퍼는 이송유니트(12)에 의해 다시 제2쿨링유니트(22)로 이송되어 상온으로 냉각된 다음 에지제거 유니트(26)로 이송된다.
에지제거 유니트(26)에서는 웨이퍼의 원주 부위에 도포된 불필요한 포토레지스트를 제거한다.
상기 에지제거유니트(26)로부터 불필요한 포토레지스트가 제거된 웨이퍼는 이송유니트(12)에 의해 스테퍼(24)로 이송되어 포토레지스트막이 노광처리된다.
상기 노광처리된 웨이퍼는 이송유니트(12)에 의해 노광후 베이크(PEB)유니트(28)로 이송되어 소정온도로 소정시간동안 베이킹 처리된다.
상기 베이킹처리된 웨이퍼는 이송유니트(12)에 의해 제3쿨링유니트(30)로 이송되어 상온으로 냉각된 다음에 현상유니트(32)로 이송된다.
현상유니트(32)에서는 포토레지스트가 노광된 웨이퍼에 현상액을 뿌려서 포토레지스트의 성질에 따라서 노광된 부분을 제거하고 노광되지 않은 부분은 패턴으로 남기거나 반대로 노광된 부분은 패턴으로 남기고, 노광되지 않은 부분을 제거하게 된다.(106단계) 이어서 웨이퍼에 순수를 뿌려서 잔존하는 현상액을 린스한 다음에 포스트 베이크 유니트(PDB: Post Develop Bake)(34)로 이송한다.
포스트 베이크 유니트(34)에서는 웨이퍼에 도포된 포토레지스트를 경화시키고 내약품성을 향상시킬 수 있도록 소정온도로 베이킹 처리한다.
포스트 베이킹 처리된 웨이퍼는 이송유니트(12)에 의해 제4쿨링유니트(36)로 이송되어 상온으로 냉각된다.
상기 제4쿨링유니트(36)로부터 냉각된 웨이퍼는 이송유니트(12)에 의해 스테이지(10)의 웨이퍼 캐리어로 언로딩된다.
상기와 같은 종래의 반도체 스피너 설비에는 상기와 같은 다수개의 유니트 각각에 공정이 진행되는 웨이퍼를 이송하는 상기 이송유니트(12)가 구비된다. 상기 이송유니트(12)는 상기 웨이퍼를 집어 이송하는 메인암이다.
따라서, 상기 포스트 베이크 유니트(34)와 쿨링유니트(36)의 사이에서 웨이퍼의 이송관계를 설명하자면, 메인암은 노광된 웨이퍼를 집어 포스트 베이크 유니 트(34)로 이송한다. 그리고, 일정 시간 이후에 상기 메인암은 베이킹된 웨이퍼를 집어 쿨링 유니트(36)로 이송한다.
이어, 상기 메인암은 다음 노광된 웨이퍼를 집어 상기의 과정을 반복한다.
따라서, 종래의 스피너 설비는 하나의 메인암을 구비하여 상기와 같이 포스트 베이킹 공정을 진행하기 때문에 노광후 베이킹 지연시간이 발생되는 문제점을 갖는다.
즉, 상기와 같은 종래의 포토공정은 노광공정을 제외한 나머지 공정은 스피너설비에서 이루어지게 되는데, 스피너 설비에서는 여러 단계의 공정을 입력된 베치 플로우 레시피(Batch Flow Recipe)에 따라 일괄 처리하게 된다. 이때, 각 공정의 진행시간 차이로 인해 필연적인 공정 간 지연이 발생하게 되어 다음과 같은 문제가 발생하였다.
도 2를 참조하면, 웨이퍼 13매를 기준으로 하였을 때에, 처음의 웨이퍼와 마지막의 웨이퍼의 시간차가 3분 40초로 노광우 지연 시간이 발생하였으며, 이는 웨이퍼 상에서 균일한 선폭을 얻지 못하는 결과를 가져온다.
이러한 지연이 노광후 베이크(PEB) 후에 발생할 경우에 종래에는 특히, Arf 와 Krf 디바이스는 공정상 CD(선폭)변화나 선폭의 균일도가 불량해지는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결할 수 있도록 안출된 것으로서, 본 발명의 제 1목적은 노광후 베이킹 유니트의 주변부에 웨이퍼를 이송할 수 있는 한 쌍의 이송암을 구비하여, 노광후 베이킹 유니트로의 웨이퍼 로딩과 언로딩을 별도로 수행하도록 하여, 노광후 베이킹 지연 시간을 효율적으로 단축시킬 수 있는 반도체 스피너 설비 및 이를 사용한 노광후 베이킹 공정방법을 제공함에 있다.
본 발명의 제 2목적은 웨이퍼 상에 형성된 패턴의 선폭을 균일하게 하고, 패턴을 균일하게 형성할 수 있는 반도체 스피너 설비 및 이를 사용한 노광후 베이킹 공정방법을 제공함에 있다.
본 발명은 전술한 목적을 달성하기 위하여 반도체 스피너 설비를 제공한다.
상기 반도체 스피너 설비는 웨이퍼를 일정 온도로 베이킹하는 노광후 베이킹 유니트와, 상기 노광후 베이킹 유니트로 상기 웨이퍼를 로딩하는 제 1이송부와, 상기 노광후 베이킹 된 웨이퍼를 상기 노광후 베이킹 유니트로부터 언로딩하는 제 2이송부와, 상기 노광후 베이킹 유니트의 근방에 마련되어, 상기 제 1이송부가 대기되는 대기부와, 상기 노광후 베이킹 유니트의 내부에서 상기 웨이퍼가 노광후 베이킹되는 시간동안 상기 제 1이송부를 대기시키고, 상기 제 2이송부의 웨이퍼 이송동작이 끝나면 상기 제 1이송부가 이송되도록 상기 제 1,2이송부의 이송동작을 제어하는 제어부를 포함한다.
여기서, 상기 노광후 베이킹 유니트와 일정 거리 이격되며, 상기 제 2송부에 의하여 이송받는 상기 베이킹된 웨이퍼를 일정 온도로 냉각시키는 쿨링 유니트를 구비하는 것이 바람직하다.
그리고, 상기 노광후 베이킹 유니트는 양측부에 제 1이송홀과 제 2이송홀이 형성된 유니트 바디와, 상기 유니트 바디의 내부에 설치되며 상기 웨이퍼를 일정온도도 베이킹시키는 핫 플레이트를 구비한다.
또한, 상기 제 1이송홀은 상기 제 1이송부가 이동되는 홀이며, 상기 제 2이송홀은 상기 제 2이송부가 이동되는 홀일 수 있다.
본 발명은 전술한 문제점을 해결하기 위하여 반도체 스피너 설비를 사용한 노광후 베이킹 공정방법을 제공한다.
상기 노광후 베이킹 공정방법은 제 1이송부를 사용하여 노광된 웨이퍼들을 노광후 베이크 유니트로 순차적으로 로딩하여 베이킹하는 단계와, 상기 노광후 베이크 유니트로 로딩된 웨이퍼가 베이킹되는 동안에, 상기 제 1이송부가 상기 노광된 웨이퍼를 집어 일정시간 동안 대기하는 단계와, 제 2이송부를 사용하여 상기 베이킹된 웨이퍼들을 순차적으로 노광후 베이크 유니트의 외부로 언로딩하는 단계와, 상기 제 1이송부가 대기상태에서 벗어나 상기 노광된 웨이퍼를 노광후 베이크 유니트로 로딩하는 단계를 포함한다.
여기서, 상기 제 2이송부를 사용하여 상기 노광후 베이크 유니트의 외부로 언로딩되는 웨이퍼를 일정 온도로 냉각시키는 것이 바람직하다.
그리고, 상기 일정 시간은 상기 노광후 베이크 유니트로 로딩된 웨이퍼가 베이킹되는 시간과 실질적으로 동일하게 제어부를 통하여 제어되는 것이 바람직하다.
이하, 첨부되는 도면들을 참조로 하여 본 발명에 따르는 반도체 스피너 설비 및 이를 사용하는 노광후 베이킹 공정방법을 설명하도록 한다.
도 3은 본 발명의 반도체 스피너 설비를 보여주는 사시도이다. 도 4는 본 발명에 따르는 노광후 베이킹 유니트를 보여주는 단면도이다. 도 5는 본 발명에 따르는 반도체 스피너 설비 및 이를 사용하는 노광후 베이킹 공정방법에 의한 노광후 베이킹 지연시간을 보여주는 그래프이다.
도 3을 참조하면, 스피너 설비(100)는 웨이퍼(W)를 로딩 및 언로딩 시키는 인덱서모듈(110)과, 회전처리과정 및 열처리과정을 실시하는 프로세스모듈(130)과, 포토레지스트 노광 공정을 실시하는 노광장치(150) 및 프로세스모듈(130)과 노광장치(150)를 연결하는 인터페이스유닛(170)으로 구성된다.
여기에서, 프로세스모듈(130)에는 노광된 웨이퍼(W)를 현상해 주는 스핀 디밸로퍼(Spin Developer)장치(131)와, 웨이퍼(W)의 표면에 감광액을 도포하는 스핀 코터(Spin Coater)장치(133)와, 감광액의 도포 또는 현상 전후에 웨이퍼를 가열하는 노광후 베이킹 유니트(200)와, 쿨 플레이트(Cool Plate)를 갖춘 쿨링 유니트(400)와, 웨이퍼(W)의 원주부위에 도포 된 불필요한 감광액을 노광시키는 에지노광장치(137) 등으로 구성되며, 이에 더하여 웨이퍼(W)를 각 처리위치로 반송하는 제 1,2이송부(310,320)와, 인덱서모듈(110)로부터 제 1,2이송부(310,320)로 웨이퍼(W)를 전달하는 인덱서암(113)이 추가로 구성된다.
상기 제 1,2이송부(310,320)는 제어부(500)와 전기적으로 연결된다. 상기 제 1,2이송부(310,320)는 각각 회전되는 제 1,2모터(311,321)를 갖는다.
도 4를 참조하면, 노광후 베이킹 유니트(200)는 웨이퍼(W)를 일정 온도로 베이킹한다.
상기 제 1이송부(310)는 노광후 베이킹 유니트(200)로 상기 웨이퍼(W)를 로딩한다.
상기 제 2이송부(320)는 상기 노광후 베이킹 된 웨이퍼(W)를 상기 노광후 베이킹 유니트(200)로부터 언로딩한다.
대기부(290)는 상기 노광후 베이킹 유니트(200)의 근방에 마련되어, 상기 제 1이송부(310)가 일정 시간 동안 대기된다.
제어부(500)는 상기 노광후 베이킹 유니트(200)의 내부에서 상기 웨이퍼(W)가 노광후 베이킹되는 시간동안 상기 제 1이송부(310)를 대기시키고, 상기 제 2이송부(320)의 웨이퍼(W) 이송동작이 끝나면 상기 제 1이송부(310)가 이송되도록 상기 제 1,2이송부(310,320)의 이송동작을 제어한다.
또한, 상기 노광후 베이킹 유니트(200)와 일정 거리 이격되며, 상기 제 2송부(320)에 의하여 이송받은 상기 베이킹된 웨이퍼(W)를 일정 온도로 냉각시키는 쿨링 유니트(400)를 구비한다.
그리고, 상기 노광후 베이킹 유니트(200)는 양측부에 제 1이송홀(211)과 제 2이송홀(212)이 형성된 유니트 바디(210)와, 상기 유니트 바디(210)의 내부에 설치되며 상기 웨이퍼(W)를 일정온도도 베이킹시키는 핫 플레이트(220)를 구비한다. 상기 핫 플레이트(220)는 제어부(500)와 연결되어 일정 온도로 가열되는 히터(221)가 설치된다.
상기 제 1이송홀(211)은 상기 제 1이송부(310)가 이동되는 홀이며, 상기 제 2이송홀(212)은 상기 제 2이송부(320)가 이동되는 홀이다.
도 4 및 도 5를 참조로 하여, 상기와 같은 구성을 갖는 본 발명의 반도체 스피너 설비를 사용한 노광후 베이킹 공정방법을 설명하도록 한다.
도 4를 참조하면, 제 1이송부(310)는 웨이퍼 케리어(105)로부터 인출되어 노광공정을 마친 웨이퍼(W)를 집어 제 1이송홀(211)의 근방에 위치된다.
이어, 상기 제 1이송부(310)는 상기 웨이퍼(W)를 제 1이송홀(211)을 통하여 핫 플레이트(220)에 안착시킨다. 상기 안착된 웨이퍼(W)는 일정 온도 및 일정 시간으로 베이킹된다. 이 시간은 제어부(500)에 전송될 수 있다.
이어, 상기 제 1이송부(310)는 다시 노광을 마친 새로운 웨이퍼(W)를 집어 대기부(2290)에서 상기 일정 시간동안 대기된다.
이는 제어부(500)에 의하여 동작되고, 상기 제어부(500)는 상기 일정시간을 감지하여 그 시간 만큼 상기 제 1이송부(310)를 대기시키는 것이다.
상기 핫 플레이트(220)에서 일정 시간 동안 베이킹을 마친 웨이퍼(W)는 제 2이송홀(212)로부터 인입되는 제 2이송부(320)에 의하여 노광후 베이킹 유니트(200)의 외부로 언로딩될 수 있다.
이때, 제어부(500)는 상기 제 1이송부(310)를 즉시 동작시키고, 상기 제 1이송부(310)는 집혀져 있던 웨이퍼(W)를 핫 플레이트(220)에 안착시킨다.
따라서, 핫 플레이트(220)에서 웨이퍼(W)가 언로딩되는 즉시 다른 새로운 웨이퍼(W)가 제 1이송부(310)에 의하여 로딩됨으로써, 노광후 베이킹 지연시간을 효 율적으로 감축할 수 있다.
예컨대, 도 5를 참조로 하면, 처음(도 5에서의 0과 3사이)의 웨이퍼(W)와 마지막(도 5에서의 12와 15사이)의 웨이퍼(W)에서의 노광후 베이킹 지연시간의 차이가 도 2에 도시된 결과보다는 적은 차이를 갖는 것을 보일 수 있다.
즉, 본 발명에서와 같이 2개의 이송부(310,320)를 사용하고 노광후 베이킹 유니트(200)에 한 쌍의 이송홀(211,212)을 형성하고, 이송부(310,320) 중 어느 하나는, 베이킹 공정이 진행되는 동안에 다른 웨이퍼(W)를 집은 상태에서 일정시간 대기하게 되며, 베이킹 공정이 끝나면 대기중인 웨이퍼(W)를 즉시 베이킹 공정이 진행될 수 있도록 함으로써, 웨이퍼들(W) 간의 노광후 베이킹 지연시간을 효율적으로 일 수 있는 것이다.
이에 더하여, 본 발명은 상기 제 2이송부(320)를 사용하여 상기 노광후 베이크 유니트(200)의 외부로 언로딩되는 웨이퍼(W)를 일정 온도로 냉각시킬 수도 있다.
특히, 본 발명에서, 상기 일정 시간은 상기 노광후 베이크 유니트(200)로 로딩된 웨이퍼(W)가 베이킹되는 시간과 실질적으로 동일하게 제어부(500)를 통하여 제어될 수 있다.
이상에서 설명한 바와 같이, 본 발명은 노광후 베이킹 유니트의 주변부에 웨이퍼를 이송할 수 있는 한 쌍의 이송암을 구비하여, 노광후 베이킹 유니트로의 웨이퍼 로딩과 언로딩을 별도로 수행하도록 하여, 노광후 베이킹 지연 시간을 효율적 으로 단축시킬 수 있는 효과를 갖는다.
또한, 본 발명은 웨이퍼 상에 형성된 패턴의 선폭을 균일하게 하고, 패턴을 균일하게 형성할 수 있는 효과를 갖는다.

Claims (6)

  1. 웨이퍼를 일정 온도로 베이킹하는 노광후 베이킹 유니트;
    상기 노광후 베이킹 유니트로 상기 웨이퍼를 로딩하는 제 1이송부;
    상기 노광후 베이킹 된 웨이퍼를 상기 노광후 베이킹 유니트로부터 언로딩하는 제 2이송부; 및
    상기 노광후 베이킹 유니트의 근방에 마련되어, 상기 제 1이송부가 대기되는 대기부; 및
    상기 노광후 베이킹 유니트의 내부에서 상기 웨이퍼가 노광후 베이킹되는 시간동안 상기 제 1이송부를 대기시키고, 상기 제 2이송부의 웨이퍼 이송동작이 끝나면 상기 제 1이송부가 이송되도록 상기 제 1,2이송부의 이송동작을 제어하는 제어부를 포함하는 반도체 스피너 설비.
  2. 제 1항에 있어서,
    상기 노광후 베이킹 유니트와 일정 거리 이격되며, 상기 제 2송부에 의하여 이송받는 상기 베이킹된 웨이퍼를 일정 온도로 냉각시키는 쿨링 유니트를 구비하는 것을 특징으로 하는 반도체 스피너 설비.
  3. 제 1항에 있어서,
    상기 노광후 베이킹 유니트는 양측부에 제 1이송홀과 제 2이송홀이 형성된 유니트 바디와, 상기 유니트 바디의 내부에 설치되며 상기 웨이퍼를 일정온도도 베이킹시키는 핫 플레이트를 구비하되,
    상기 제 1이송홀은 상기 제 1이송부가 이동되는 홀이며, 상기 제 2이송홀은 상기 제 2이송부가 이동되는 홀인 것을 특징으로 하는 반도체 스피너 설비.
  4. 제 1이송부를 사용하여 노광된 웨이퍼들을 노광후 베이크 유니트로 순차적으로 로딩하여 베이킹하는 단계;
    상기 노광후 베이크 유니트로 로딩된 웨이퍼가 베이킹되는 동안에, 상기 제 1이송부가 상기 노광된 웨이퍼를 집어 일정시간 동안 대기하는 단계;
    제 2이송부를 사용하여 상기 베이킹된 웨이퍼들을 순차적으로 노광후 베이크 유니트의 외부로 언로딩하는 단계; 및
    상기 제 1이송부가 대기상태에서 벗어나 상기 노광된 웨이퍼를 노광후 베이크 유니트로 로딩하는 것을 특징으로 하는 반도체 스피너 설비를 사용한 노광후 베이킹 공정방법.
  5. 제 4항에 있어서,
    상기 제 2이송부를 사용하여 상기 노광후 베이크 유니트의 외부로 언로딩되는 웨이퍼를 일정 온도로 냉각시키는 것을 특징으로 하는 반도체 스피너 설비를 사용한 노광후 베이킹 공정방법.
  6. 제 4항에 있어서,
    상기 일정 시간은 상기 노광후 베이크 유니트로 로딩된 웨이퍼가 베이킹되는 시간과 실질적으로 동일하게 제어부를 통하여 제어되는 것을 특징으로 하는 반도체 스피너 설비를 사용한 노광후 베이킹 공정방법.
KR1020070020971A 2007-03-02 2007-03-02 반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법 KR20080080793A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020971A KR20080080793A (ko) 2007-03-02 2007-03-02 반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020971A KR20080080793A (ko) 2007-03-02 2007-03-02 반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법

Publications (1)

Publication Number Publication Date
KR20080080793A true KR20080080793A (ko) 2008-09-05

Family

ID=40020899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020971A KR20080080793A (ko) 2007-03-02 2007-03-02 반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법

Country Status (1)

Country Link
KR (1) KR20080080793A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928149A (zh) * 2018-09-20 2020-03-27 长鑫存储技术有限公司 关键尺寸的控制方法及控制系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928149A (zh) * 2018-09-20 2020-03-27 长鑫存储技术有限公司 关键尺寸的控制方法及控制系统
CN110928149B (zh) * 2018-09-20 2024-04-19 长鑫存储技术有限公司 关键尺寸的控制方法及控制系统

Similar Documents

Publication Publication Date Title
KR101070520B1 (ko) 기판 처리 방법 및 장치
JP3442253B2 (ja) 基板処理装置
JP4527670B2 (ja) 加熱処理装置、加熱処理方法、制御プログラムおよびコンピュータ読取可能な記憶媒体
US6851872B1 (en) Substrate processing apparatus and substrate processing method
JP4654120B2 (ja) 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム
US7282675B2 (en) Integrated thermal unit having a shuttle with a temperature controlled surface
JP2008135702A (ja) 集積熱ユニット
US7274005B2 (en) Bake plate having engageable thermal mass
US7297906B2 (en) Integrated thermal unit having a shuttle with two-axis movement
JP2005294460A (ja) 塗布、現像装置
TWI642090B (zh) 基板處理方法、基板處理系統及基板處理裝置
JP3593496B2 (ja) 塗布現像処理装置
JP2003051439A (ja) 熱処理方法及び熱処理装置
KR20080080793A (ko) 반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법
JP3504822B2 (ja) 基板処理装置および基板処理用露光装置
US20070295276A1 (en) Bake plate having engageable thermal mass
KR20040098435A (ko) 웨이퍼 베이킹 공정 불량을 방지하는 스피너설비 및 그스피너설비에서 패턴형방법
US7288746B2 (en) Integrated thermal unit having laterally adjacent bake and chill plates on different planes
KR100793171B1 (ko) 베이크 공정 장치 및 상기 베이크 공정 장치에 구비되는 가열판의 냉각 방법
JPH11333355A (ja) 膜形成方法および基板処理装置
US20060287200A1 (en) Substrate processing system and substrate processing method
JP2005317686A (ja) レジスト処理方法およびレジスト処理装置
JP3695677B2 (ja) 基板処理方法および装置
JP3164739B2 (ja) 塗布膜形成方法及びその装置
JP3668681B2 (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination