KR20080079972A - 전하 트랩형 플래시 메모리 소자의 작동 방법 - Google Patents

전하 트랩형 플래시 메모리 소자의 작동 방법 Download PDF

Info

Publication number
KR20080079972A
KR20080079972A KR1020070037166A KR20070037166A KR20080079972A KR 20080079972 A KR20080079972 A KR 20080079972A KR 1020070037166 A KR1020070037166 A KR 1020070037166A KR 20070037166 A KR20070037166 A KR 20070037166A KR 20080079972 A KR20080079972 A KR 20080079972A
Authority
KR
South Korea
Prior art keywords
pulse
perturbation
erase
program
memory device
Prior art date
Application number
KR1020070037166A
Other languages
English (en)
Other versions
KR101281683B1 (ko
Inventor
설광수
박상진
이성훈
박성일
김종섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to CN2008100741982A priority Critical patent/CN101256837B/zh
Priority to US12/071,961 priority patent/US7929349B2/en
Priority to JP2008048341A priority patent/JP2008217972A/ja
Priority to US12/071,960 priority patent/US8018781B2/en
Priority to JP2008048339A priority patent/JP2008217971A/ja
Priority to CN2008100828030A priority patent/CN101256836B/zh
Publication of KR20080079972A publication Critical patent/KR20080079972A/ko
Priority to US13/064,265 priority patent/US8320186B2/en
Application granted granted Critical
Publication of KR101281683B1 publication Critical patent/KR101281683B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

전하 트랩층을 가지는 전하 트랩형 플래시 메모리 소자에 프로그램이나 소거 동작을 수행하는 작동 방법이 개시되어 있다. 개시된 작동 방법은, 전하 트랩형 플래시 메모리 소자에 DC 펄스와 섭동 펄스의 복합 펄스를 인가하여 프로그램이나 소거를 행하는 것을 특징으로 한다.

Description

전하 트랩형 플래시 메모리 소자의 작동 방법{Operating method of charge trap flash memory device}
도 1은 본 발명에 따른 작동 방법이 적용되어 프로그램이나 소거동작이 이루어질 수 있는 전하 트랩형 플래시 메모리 소자의 일 예를 개략적으로 보여준다.
도 2는 본 발명의 일 실시예의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 복합 펄스를 종래의 작동 방법에 따른 DC 펄스와 비교하여 보여준다.
도 3 내지 도 5는 본 발명의 다른 실시예들의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 복합 펄스들을 보여준다.
도 6은 R. D. Gould and S. A. Awan, Thin Solid Films, 443, 309 (2003)에 개시된 AC 전도도의 주파수 의존도를 보여주는 그래프이다.
도 7a 및 도 7b는 깊은 트랩에 트랩되어 움직일 수 없는 전자가 존재할 때, AC 섭동이 없는 경우와 AC 섭동이 있는 경우의 전자-정공의 재결합 가능 여부를 비교하여 보여준다.
도 8는 본 발명의 또 다른 실시예의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 소거 전압을 보여준다.
도 9는 비교예로 종래의 작동 방법에 따른 소거 전압을 보여준다.
도 10은 도 8의 복합 펄스로 소거시, 전하 트랩형 플래시 메모리 소자의 메 모리 셀에서의 시간 경과에 따른 드레인 전류(Id) 변화를 보여준다.
도 11은 도 9의 DC 펄스만으로 이루어진 소거 펄스 전압 인가시 전하 트랩형 플래시 메모리 소자의 메모리 셀에서의 드레인 전류(Id) 변화를 보여준다.
도 12는 도 8의 본 발명의 복합 펄스 인가시와, 도 9에 보여진 기존의 DC 펄스만으로 이루어진 소거 펄스 전압 인가시의, 시간 경과에 따른 드레인 전류(Id) 변화를 비교하여 보여준다.
도 13, 도 14a 및 도 14b는 각각 본 발명의 또 다른 실시예들의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 소거 전압을 보여준다.
도 15a 및 도 15b는 각각 본 발명의 실시예들의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 프로그램 전압을 보여준다.
도 16a 및 도 16b는 각각 도 15a 및 도 15b의 프로그램 전압을 이용하여 ISPP 방식으로 프로그램시의 프로그램 전압을 보여준다.
<도면의 주요부분에 대한 부호의 간단한 설명>
10...전하 트랩형 플래시 메모리 소자 21...터널 절연막
23...전하 트랩층 25...블록킹 절연막
27...게이트 전극
본 발명은 전하 트랩형 플래시 메모리 소자의 작동 방법에 관한 것으로, 보 다 상세하게는 전하의 안정화 및 전자(electron)와 정공(hole)의 재결합(recombination)을 촉진시켜, 프로그램/소거 상태의 안정성을 확보할 수 있도록 하는 전하 트랩형 플래시 메모리 소자의 작동 방법에 관한 것이다.
반도체 메모리 장치 중 비휘발성 메모리 장치는 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되는 저장장치이다.
비휘발성 반도체 메모리 장치를 구성하는 기본 요소인 메모리 셀의 구성은 비휘발성 반도체 메모리 장치가 사용되는 분야에 따라 달라지게 된다.
현재 널리 사용되고 있는 고용량 비휘발성 반도체 메모리 장치로서, NAND(not and)형 플래시 반도체 메모리 장치의 경우, 그 트랜지스터의 게이트는 전하(charge)가 저장되는, 즉 데이터가 저장되는 플로팅 게이트(floating gate)와 이를 제어하는 컨트롤 게이트(control gate)가 순차적으로 적층된 구조를 갖는다.
이러한 플래시 반도체 메모리 장치에 있어서, 해마다 증가하고 있는 메모리 용량의 확대 요구를 충족시키기 위해서, 메모리 셀 크기는 급속도로 축소되고 있다. 또한, 셀 크기의 축소에 맞추어, 플로팅 게이트의 수직방향의 높이를 효과적으로 줄여 나가는 것이 요구되고 있다.
메모리 셀의 수직방향의 높이를 효과적으로 줄이는 동시에, 메모리 셀이 가지는 메모리 특성, 예를 들어, 저장된 데이터를 장시간 온전하게 유지하는 특성인 리텐션(retention) 특성을 유지하기 위하여, 전하를 저장하는 수단으로서, 플로팅 게이트가 아닌 실리콘 질화막(Si3N4)을 사용하여 구성된 SONOS(Silicon-Oxide- Nitride-Oxide-Semiconductor)나 MONOS(Metal-Oxide- Nitride-Oxide-Semiconductor) 메모리 소자로 대표되는 MOIOS(Metal-Oxide- Insulator-Oxide-Semiconductor)구조를 갖는 반도체 메모리 장치가 제안되었고, 이에 대한 활발한 연구가 진행되고 있다. 여기서, SONOS는 컨트롤 게이트 물질로 실리콘을 사용하고, MONOS는 컨트롤 게이트 물질로 금속을 사용한다는 점에서 차이가 있다.
SONOS형이나 MONOS형 메모리 소자는 전하를 저장하는 수단으로서 플로팅 게이트 대신에 실리콘 질화막(Si3N4)과 같은 전하 트랩층(charge trap layer)을 사용한다. 즉, SONOS형이나 MONOS형 메모리 소자는 플래시 반도체 메모리 장치의 메모리 셀의 구성에서 기판과 컨트롤 게이트 사이의 적층물(플로팅 게이트와 그 상하에 적층된 절연층들로 구성된 적층물)을 산화막(Oxide), 질화막(Nitride) 및 산화막(Oxide)이 순차적으로 적층된 적층물(ONO)로 대체한 것으로, 상기 질화막에 전하가 트랩됨에 따라 문턱전압(threshold voltage)이 이동(shift)되는 특성을 이용하는 전하 트랩형 플래시(CTF: Charge Trap Flash) 메모리 소자이다.
SONOS 메모리 소자에 대한 보다 자세한 내용은 Technical Digest of International Electron Device Meeting(IEDM 2002, December), 927쪽-930쪽에 C.T. Swift외 다수의 이름으로 실린 "An Embedded 90nm SONOS Nonvolatile Memory Utilizing Hot Electron Programming and Uniform Tunnel Erase"에 기재되어 있다.
SONOS형 메모리 소자의 기본 구조는 다음과 같다. 소오스 및 드레인 영역 사이의 반도체 기판 상에, 즉 채널 영역상에 양단이 소오스 및 드레인 영역과 접촉되 도록 터널 절연막으로서 제1실리콘 산화막(SiO2)이 형성되어 있다. 제1실리콘 산화막은 전하의 터널링을 위한 막이다. 제1실리콘 산화막상에 전합 트랩층으로서 실리콘 질화막(Si3N4)이 형성되어 있다. 실리콘 질화막은 실질적으로 데이터가 저장되는 물질막으로써, 제1실리콘 산화막을 터널링한 전하가 트랩된다. 이러한 실리콘 질화막상에 상기 전하가 실리콘 질화막을 통과하여 위쪽으로 이동되는 것을 차단하기 위한 블록킹 절연막으로서 제2실리콘 산화막이 형성되어 있다. 제2실리콘 산화막상에는 게이트 전극이 형성되어 있다.
그러나, 이러한 일반적인 구조의 SONOS형 메모리 소자는 실리콘 질화막과 실리콘 산화막들의 유전율이 낮고, 실리콘 질화막 내에 트랩 사이트(trap site) 밀도가 충분치 못하여, 동작 전압이 높고, 데이터를 기록하는 속도(프로그램 속도)와, 수직, 수평 방향의 전하 리텐션(retension) 시간이 원하는 만큼 충분치 못하다는 문제가 있다.
최근에는, 상기 블로킹 절연막으로서 실리콘 산화막 대신, 이 실리콘 산화막보다 큰 유전 상수를 가지는 알루미늄 산화막(Al2O3)을 사용할 때 상기 실리콘 산화막을 사용하였을 때보다 프로그램 속도 및 리텐션 특성이 개선되었다는 사실이 보고된 바 있다.
상기 보고에 대한 보다 자세한 내용은 Extended Abstract of 2002 International Conf. on Solid State Device and Materials, Nagoya, Japan, Sept. 2002, 162쪽-163쪽에 C. Lee외 다수의 이름으로 실린 "Novel Structure of SiO2/SiN/High-k dielectric, Al2O3 for SONOS type flash memory"에 기재되어 있다.
상기와 같이 플로팅 게이트 대신에 전하 트랩층을 가지는 전하 트랩형 플래시(Charge Trap Flash:CTF) 메모리 소자에서, 프로그램시에는 전하 트랩층에 전자를 주입하여 저장하고, 소거시에는 전하 트랩층에 정공(hole)을 주입하여, 정공-전자 재결합에 의해 전하 트랩층에 저장되어 있던 전자를 제거한다.
그런데, 미사용 전하 트랩형 플래시 메모리 소자에 초기 프로그램시에, 주입되는 전자는 전하 트랩층에 트랩되어 국소화(localized)되는데, 이때 질화막 내부에서 전자가 깊은 트랩으로 안정화(thermalization)되어 가면서 공간적으로는 퍼져간다. 이와 같이 전자가 안정화되면서 공간적으로 퍼져 가는 동안에는 소자의 문턱 전압 값이 변화되므로, 국소화된 전자의 안정화(localized electron thermalization)가 진행됨에 따라 문턱 전압(Vth) 값이 고정되기까지 시간이 걸린다.
이러한 시간에 따른 문턱 전압(time-dependent Vth) 변동은 증가형 스텝 펄스 프로그램(Incremental Step Pulse Programming:ISPP) 방식으로 프로그램시의 문턱 전압 값 산포 제어를 어렵게 한다.
잘 알려져 있는 바와 같이, ISPP 방식은 인가되는 프로그램 펄스 전압의 크기를 단계적으로 증가시키면서, 프로그램 펄스 전압을 인가하고, 이에 뒤따라서 검증(verifying) 전압을 인가하여 메모리 셀의 문턱 전압을 확인하는 과정을 반복해 서 메모리 셀의 문턱 전압이 원하는 값에 도달하도록 하는 방식이다. 메모리 장치를 구성하는 다수의 메모리 셀들은 초기 문턱전압 산포를 가지므로, 이러한 메모리 셀 별 문턱 전압 산포를 고려해서 모든 메모리 셀이 원하는 문턱 전압에 도달하도록 위해 ISPP 방식을 도입한다.
그런데, 상기와 같이 시간에 따라 문턱 전압이 변동되면, ISPP 방식에 의한 문턱 전압 값 산포 제어가 어렵고, 메모리 셀을 원하는 문턱 전압 값 범위내로 프로그램하기가 쉽지 않다.
한편, 프로그램된 정보의 소거시에는, 주입된 정공과 국소화된 전자 또는 필드(field)에 의해 디트랩되어 비국소화되는 전자와의 재결합이 이루어짐과 동시에, 재 결합후 남겨진 정공 및 완전히 제거되지 않은 국소화된 전자의 재배열(re-distribution)이 이루어질 수 있다.
이러한 전자-정공 재결합 및 전하의 재배열이 이루어지는 동안에는, 메모리 소자의 문턱 전압값이 변화되므로, 실질적인 유효 소거 시간(effective erase time)은 정공 주입 시간이 아니라, 재결합 시간 및 재배열이 이루어지는 시간의 총합으로 고려되어야 한다.
LPCVD으로 제조된 실리콘 질화막(silicon nitride)에서 측정된 광 펌핑(optical pumping) 후의 전자-정공의 수명(lifetime:재 결합 시간) 분포에 대해서는 K.S.Seol et al., Phys. Rev. B 62, 1532(2000)에 개시되어 있다.
상기 문헌에 따르면, 전자-정공의 재결합 시간은 ns∼ms로 폭넓게 분포한다. LESR 측정 결과에서는, 재결합 시간이 ∼103s 까지 분포하는 것으로 알려져 있다.
국소화된(localized) 전자와 홀의 재결합 시간(τ)은 수학식 1과 같이 나타낼 수 있다.
τ=τ0 exp(2R/R 0 ) (τ0 = 10-8 s )
여기서, R 0 는 전자 또는 정공의 국소화 거리(localization length)로, R 0 (E) = [h 2/m(E c -E)]1/2 또는 [h 2/m(E v -E)]1/2를 만족할 수 있다. R은 국소화된 전자-정공간 거리이다.
수학식 1로부터 알 수 있는 바와 같이, 깊은 트랩(deep trap)일수록 R 0 가 줄어들고, 재결합 시간이 증가한다.
소거 모드시에, 주입된 정공은 시간이 지남에 따라 안정화되어 깊은 준위로 안정화된다.
프로그램 모드 또는 소거 모드시에, 안정화가 일어남과 동시에 전하가 공간적으로 퍼져 나가는 동안에는 문턱 전압값의 변동이 크다. 안정화가 더 진행되면 문턱 전압 변동이 적은 상태로 되기는 하지만, 동시에 전하가 깊은 준위로 국소화되어 이동하기 힘든 상태가 된다.
따라서, 재결합 시간이 길면, 시간 경과에 따라 안정화되어 깊은 준위로 국소화된 전자 또는 정공은 이동이 불가능해져, 반대의 전하와 재결합하는 것이 어려 워진다. 또한, 안정화에 따라서, 전자 또는 정공의 이동이 제한되면, 안정화 시간이 점차 길어지게 된다.
또한, 재결합 시간이 길어, 시간 경과에 따라 전하가 안정화됨으로써, 충분한 정공-전자 재결합이 이루어지지 않게 되고, 이러한 불완전한 재결합에 의해 트랩된 전자가 소거 후에도 남아 있게 되는 경우, 프로그램시 산포가 증가하게 된다.
예를 들어, 소거 모드시 전자-정공이 불완전하게 재결합되어 정공 뿐만 아니라 전자가 함께 존재하는 상태에서는, 원래 전자-정공이 완전하게 재결합된 경우 남아 있게 되는 정공과 동일한 개수의 전자를 주입해도, 전자와 정공이 불완전하게 재결합되어 전자뿐만 아니라, 정공이 함께 존재하는 상태가 된다. 여기에 전자를 소정 개수만큼 추가 주입해도, 여전히 불완전하게 재결합되어 정공이 함께 존재하는 상태가 될 수 있다. 잔존하는 정공은 ISPP방식에 의해 전자 주입 과정과 검증 과정을 반복하여 프로그램하는 동안 어느 순간에라도 전자와 재결합되어 문턱 전압값에 변화를 초래할 수 있기 때문에, 프로그램 완료시의 문턱 전압 값의 산포가 증가하게 된다.
상기와 같이, 불완전한 재결합에 의해, 반대 전하와의 공존 가능성은 프로그램시의 산포의 원인이 되며, 소거 상태에서 전자가 깨끗하게 제거되어야만 이러한 프로그램시 산포 증가를 막을 수 있다.
이러한 불완전한 재결합에 의해, 반대 전하가 공존하면, 고온 저장(HTS: High Temperature Storage)시에도, 전자-정공의 재결합이 진행되어 문턱 전압 값에 변화가 초래될 수 있다.
따라서, 상기와 같이, 안정화 시간 및 재결합 시간이 길어져, 불완전한 재결합이 이루어지면, 소거 상태(erase state)나 프로그램 상태(program state)의 안정성이 저하되고, 프로그램이나 소거시 문턱 전압 값의 산포 열화 가능성이 커지게 되며, 고온 저장시에는 문턱 전압 값에 변화가 발생하게 된다.
본 발명은 상기한 바와 같은 점을 감안하여 안출된 것으로, 전하의 안정화 및 전자(electron)와 정공(hole)의 재결합(recombination) 속도를 향상시켜, 프로그램 상태나 소거 상태에서 반대 전하가 전하 트랩층내에 남아 있는 것을 방지하여 프로그램/소거 상태의 안정성을 확보할 수 있도록 하는 전하 트랩형 플래시 메모리 소자의 작동 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 전하 트랩층을 가지는 전하 트랩형 플래시 메모리 소자에 프로그램이나 소거 동작을 수행하는 작동 방법에 있어서,
전하 트랩형 플래시 메모리 소자에 DC 펄스와 섭동 펄스의 복합 펄스를 인가하여 프로그램이나 소거를 행하는 것을 특징으로 한다.
상기 섭동 펄스는 AC 섭동 펄스일 수 있다.
이때, 상기 복합 펄스는, DC 펄스에 이어 AC 섭동 펄스가 나타나는 형태로 이루어질 수 있다.
또한, 상기 복합 펄스는, DC 펄스와 AC 섭동 펄스가 교대로 복수 회 나타나는 형태로 이루어질 수 있다.
또한, 상기 복합 펄스는, DC 펄스 신호와 이 DC 펄스 신호와 동일 극성이고 이 DC 펄스 신호보다 작은 크기의 DC레벨에 중첩된 AC 섭동 펄스가 교대로 복수 회 나타나는 형태로 이루어질 수 있다.
또한, 상기 복합 펄스는, 일정 시간 동안의 DC 펄스에 AC 섭동 펄스가 중첩된 형태로 이루어질 수 있다.
여기서, 상기 AC 섭동 펄스는 상기 DC 펄스가 나타나는 시간구간의 역보다 큰 주파수를 가지는 것이 바람직하다.
본 발명의 다른 특징에 따르면, 상기 복합 펄스는 상기 DC 펄스에 이어 상기 섭동 펄스가 나타나는 형태로 이루어지고, 상기 섭동 펄스는 상기 DC 펄스와 반대 극성의 DC 레벨을 가질 수 있다.
이때, 상기 섭동 펄스는 상기 DC 펄스와 반대 극성의 DC 섭동 펄스일 수 있다.
또한, 상기 섭동 펄스는 상기 DC 펄스와 반대 극성인 DC레벨에 AC 섭동 펄스가 중첩된 구조로 이루어질 수 있다.
또한, 상기 섭동 펄스의 DC 레벨의 크기는 상기 DC 펄스보다 작을 수 있다.
상기 복합 펄스는, DC 펄스에 이어 상기 섭동 펄스가 나타나는 형태로 이루어질 수 있다.
상기 복합 펄스는, DC 펄스와 섭동 펄스가 교대로 복수 회 나타나는 형태로 이루어질 수 있다.
이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예들에 따른 전 하 트랩형 플래시 메모리 소자의 작동 방법을 상세히 설명한다.
도 1은 본 발명에 따른 작동 방법이 적용되어 프로그램이나 소거동작이 이루어질 수 있는 전하 트랩형 플래시 메모리 소자의 일 예를 개략적으로 보여준다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자(10)는 기판(11)과, 이 기판(11) 상에 형성된 게이트 구조체(20)를 구비한다.
상기 기판(11)에는 소정의 도전성 불순물이 도핑된 제1 및 제2불순물 영역(13)(15)이 형성될 수 있다. 제1 및 제2불순물 영역(13)(15) 중 하나는 드레인(D), 나머지 하나는 소스(S)로 사용될 수 있다.
상기 게이트 구조체(20)는 기판(11) 상에 형성된 터널 절연막(21), 이 터널 절연막(21) 상에 형성된 전하 트랩층(23) 및 이 전하 트랩층(23) 상에 형성된 블록킹 절연막(25)을 포함한다. 블록킹 절연막(25) 상에는 게이트 전극(27)이 형성될 수 있다. 도 1에서 참조번호 19는 스페이서(spacer)를 나타낸다.
상기 터널 절연막(21)은 전하의 터널링을 위한 막으로, 제1 및 제2불순물 영역(13)(15)과 접촉하도록 상기 기판(11) 상에 형성된다. 상기 터널링 절연막(21)은 터널링 산화막으로서 예컨대, SiO2 또는 다양한 high-k 산화물로 형성되거나 이들의 조합으로 이루어진 산화물로 형성될 수 있다.
대안으로, 상기 터널 절연막(21)은 실리콘 질화막 예컨대, Si3N4로 형성될 수도 있다. 이때, 실리콘 질화막은, 불순물 농도가 높지 않고(즉, 불순물의 농도가 실리콘 산화막과 비견될만하고) 실리콘과의 계면 특성이 우수하도록 형성되는 것이 바람직하다. 이러한 양질의 실리콘 질화막을 형성하기 위해, 상기 터널 절연막(21)을 이루는 실리콘 질화막은 제트 기상 증착(Jet Vapor Depositon)과 같은 특수한 제법을 사용하여 형성될 수 있다.
상기와 같은 특수한 제법에 의해 실리콘 질화막을 형성하면, 실리콘 산화막에 대비하여 불순물 농도가 높지 않고 실리콘과의 계면 특성이 우수한 결함 없는 실리콘 질화막(defect-less Si3N4)을 형성할 수 있다.
또 대안으로, 상기 터널 절연막(21)은 실리콘 질화막과 산화막의 이중층 구조로 이루어질 수도 있다.
상기와 같이, 상기 터널 절연막(21)은 산화물 또는 질화물의 단층 구조로 이루어지거나, 서로 다른 에너지 밴드갭을 가지는 물질로 복수층 구조로 형성될 수도 있다.
상기 전하 트랩층(23)은 전하 트랩에 의해 정보 저장이 이루어지는 영역이다. 이 전하 트랩층(23)은 폴리실리콘, 질화물, 높은 유전율을 가지는 high-k 유전체 및 나노닷(nanodots) 중 어느 하나를 포함하도록 형성될 수 있다.
예를 들어, 전하 트랩층(23)은 Si3N4 와 같은 질화물이나 SiO2, HfO2, ZrO2, Al2O3, HfSiON, HfON 또는 HfAlO와 같은 high-k 산화물로 이루어질 수 있다.
또한, 상기 전하 트랩층(23)은 전하 트랩 사이트(charge trap site)로서 불연속적으로 배치된 복수의 나노닷을 포함할 수 있다. 이때, 상기 나노닷은 미소결정체(nanocrystal) 형태로 이루어질 수 있다.
상기 블록킹 절연막(25)은 전하 트랩층(23)이 형성된 위치를 통과하여 위쪽으로 전하가 이동되는 것을 차단하기 위한 것으로, 산화층으로 이루어질 수 있다.
상기 블록킹 절연막(25)은 SiO2 로 형성되거나, 터널링 절연막(21)보다 높은 유전율을 지닌 물질인 high-k 물질 예컨대, Si3N4, Al2O3, HfO2, Ta2O5 또는 ZrO2로 형성될 수 있다. 블록킹 절연막(25)을 복수층 구조로 형성될 수도 있다. 예를 들어, 블록킹 절연막(25)은 SiO2 와 같은 통상적으로 사용되는 절연 물질로 된 절연층과, 터널링 절연막(21)보다 높은 유전율을 지닌 물질로 형성된 고유전체층을 포함하여 두층 또는 그 이상으로 구성될 수 있다.
상기 게이트 전극(27)은 금속막으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(27)은 알루미늄(Al)으로 형성될 수 있으며, 이외에도, 통상적으로 반도체 메모리 소자의 게이트 전극으로 사용되는 Ru, TaN 금속 또는 NiSi 등의 실리 사이드 물질로 형성될 수도 있다.
상기와 같은 전하 트랩형 플래시 메모리 소자에 전자를 주입하여 주입된 전자가 전하 트랩층의 트랩 사이트에 트랩됨으로써 프로그램 상태의 문턱 전압 예컨대, 3V의 문턱 전압을 갖도록 하는 프로그램을 수행하거나, 상기 메모리 소자에 정공을 주입하여 전자-정공 재결합에 의해 전자를 소거하여 소거 상태의 문턱 전압 예컨대, 0V의 문턱 전압으로 되도록 소거를 수행할 수 있다. 이와 같이 플래시 메모리 소자의 메모리 셀은 2가지 상태 즉, 프로그램 상태와 소거 상태를 가진다. 플래시 메모리 셀의 문턱 전압을 감소시켜 독출(read)시에 게이트 전극(27)에 제공되 는 전압에 의해 비트 라인에 연결된 드레인으로 전류가 흐르는 온(on) 상태를 소거 상태라 하고, 플래시 메모리 셀의 문턱 전압을 증가시켜 독출시 게이트 전극(27)에 제공되는 전압에 의해 비트 라인에 연결된 드레인으로 전류가 흐르지 않는 오프(off) 상태를 프로그램 상태라 한다.
전술한 바와 같이, 프로그램이나 소거시 전하(전자 및/또는 정공)의 안정화가 빠른 시간내에 이루어지고 및 소거시 전자-정공의 불완전한 재결합을 방지하도록, 본 발명의 프로그램이나 소거 동작을 수행하는 전하 트랩형 플래시 메모리 소자 작동 방법에 따르면, DC 펄스와 섭동 펄스의 복합 펄스 형태로 된 전압을 인가하여 프로그램이나 소거 동작을 행한다. 상기 섭동 펄스는 후술하는 실시예들에서와 같이 AC 섭동 펄스나 DC 섭동 펄스일 수 있다.
아래의 도 2 내지 도 5에 보여진 복합 펄스가 전하 트랩형 플래시 메모리 소자에 인가되면 프로그램이나 소거 동작이 이루어진다.
다만, 도 2 내지 도 5에 보여진 복합 펄스는, 프로그램시에는 게이트 전극(27)에 인가되며, 이때 예컨대, 기판(11)은 0V 상태로 둘 수 있다. 또한, 도 2 내지 도 5에 보여진 복합 펄스는, 소거시에는 예컨대, 기판(11)에 인가되며, 이때 게이트 전극(27)은 0V 상태로 둘 수 있다.
따라서, 게이트 전극(27)의 관점에서 보면, 프로그램 전압은 포지티브 전압이고, 소거 전압은 네거티브 전압으로 서로 극성이 반대이며, DC 펄스 구간 및 섭동 펄스 주파수 등을 제외한 기본적인 펄스 구조는 동일하다. 따라서, 도 2 내지 도 5의 복합 펄스는 프로그램이나 소거 동작에 공통으로 적용될 수 있다.도 2는 본 발명의 일 실시예의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 복합 펄스를 종래의 작동 방법에 따른 DC 펄스와 비교하여 보여준다.
도 2에서 알 수 있는 바와 같이, 종래의 방법에 따른 프로그램 또는 소거 동작을 위해 인가되는 전압은 DC 펄스 성분 만으로 구성된다. DC 펄스가 가해지는 DC 펄스 시간구간(time period)은, 프로그램 모드에서는 대략 10μs, 소거 모드에서는 대략 10ms가 될 수 있다.
반면에, 본 발명에 따른 프로그램이나 소거 동작을 위해 인가되는 복합 펄스, DC 펄스(프로그램 펄스 또는 소거 펄스) 성분과 섭동 펄스 성분으로 이루어진다.
도 2에 보여진 실시예에 있어서, 상기 섭동 펄스는 AC 섭동 펄스이다. 이 AC 섭동 펄스는 상기 DC 펄스가 나타나는 구간(time period)의 역보다 큰 주파수를 가지는 것이 바람직하다.
도 2에서는, 본 발명에 따른 프로그램이나 소거 동작을 위해 인가되는 복합 펄스가 일정 시간 동안의 DC 펄스에 이어 AC 섭동 펄스가 나타나는 형태로 이루어진 실시예를 보여준다.
상기 일정 시간은 종래의 방법에 따른 DC 펄스만으로 구성된 프로그램 또는 소거전압의 DC 펄스 구간에 해당할 수 있다. 즉, 종래에는 프로그램이나 소거 동작을 위해 인가되는 전압이 DC 펄스 형태만으로 이루어진 반면에, 본 발명에서의 프로그램이나 소거 동작을 위해 인가되는 복합 펄스는 종래에 대응하는 DC 펄스와 전하의 안정화 및 전자와 정공의 재결합을 촉진시키는 섭동 펄스가 복합된 형태로 이 루어질 수 있다.
도 2의 복합 펄스에서 DC 펄스 구간은 프로그램 모드에서는 예컨대, 대략 10μs, 소거 모드에서는 예컨대, 대략 10ms가 될 수 있다. 이 경우, 프로그램 모드에서는, AC 섭동 펄스 성분은 1/10μs =0.1 MHz보다 큰 주파수를 갖도록 된 AC 펄스가 될 수 있으며, 소거 모드에서는 AC 섭동 펄스 성분은 1/10ms=100Hz보다 큰 주파수를 갖도록 된 AC 펄스가 될 수 있다. 아래의 도 3 내지 도 5의 실시예들의 복합 펄스의 섭동 펄스도 AC 섭동 펄스인데, 이때 이 AC 섭동 펄스도 도 2의 실시예와 마찬가지로 상기의 주파수 범위를 만족할 수 있다.
도 3 내지 도 5는 본 발명의 다른 실시예들의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 복합 펄스들을 보여준다.
도 3을 참조하면, 본 발명의 복합 펄스는 DC 펄스와 AC 섭동 펄스가 교대로 복수 회 나타나는 형태로 이루어질 수 있다. 도 3에서는 프로그램이나 소거 동작을 위해 인가되는 복합 펄스가 DC 펄스와 AC 섭동 펄스 쌍이 세 번 나타나는 형태로 된 예를 보여준다.
도 4를 참조하면, 본 발명의 복합 펄스는 DC 펄스와 이 DC 펄스와 동일 극성이고 이 DC 펄스 신호보다 작은 크기인 DC 레벨에 중첩된 AC 섭동 펄스가 교대로 복수 회 나타나는 형태로 이루어질 수 있다. 도 4에서는 복합 펄스가 DC 펄스와 DC 레벨 + AC 섭동 펄스(중첩) 쌍이 세 번 나타나는 형태로 된 예를 보여준다.
도 5를 참조하면, 본 발명의 복합 펄스는 DC 펄스에 AC 섭동 펄스가 중첩된 형태일 수 있다. 이때, 메모리 전압의 DC 펄스 구간은 종래의 방법에 따른 DC 펄스 만으로 구성된 메모리 전압의 DC 펄스 구간에 해당할 수 있다.
프로그램시에는, 전하 트랩형 플래시 메모리 장치의 메모리 셀에 도 2 내지 도 5 중 어느 하나의 복합 펄스 형태로 이루어진 프로그램 전압을 인가하여 프로그램한다. 이어서 검증 전압을 인가하여 메모리 셀이 프로그램되었는지 여부를 확인하는 프로그램 검증 동작을 수행한다.
ISPP 방식으로 프로그램시에는, 프로그램 전압을 인가하여 프로그램한 다음, 이어서 검증(verifying) 전압을 인가하여 메모리 셀의 문턱 전압을 확인하는 과정을 메모리 셀의 문턱 전압이 프로그램 상태에 도달할 때까지 반복한다.
소거시에는, 전하 트랩형 플래시 메모리 소자의 메모리 셀에 도 2 내지 도 5 중 어느 하나의 복합 펄스 형태로 이루어진 소거 전압을 인가하여 소거한다. 이어서 검증 전압을 인가하여 메모리 셀이 제대로 소거되었는지 여부를 확인하는 소거 검증 동작을 수행한다.
프로그램 또는 소거 전압에 이어 검증 전압을 인가하여 프로그램 또는 소거 상태를 검증하는 것에 대해서는 본 기술분야에서 잘 알려져 있다. 또한 후술하는 다른 실시예들에서 알 수 있는 바와 같이 프로그램 전압과 검증 전압은 동일 극성을 가지며, 소거 전압과 검증 전압은 서로 반대 극성을 가질 수 있다. 따라서, 간략화를 위해 복합 펄스를 프로그램이나 소거 전압으로 공통으로 적용되는 것으로 설명하기 위해, 도 2 내지 도 5에서는 검증 펄스 전압의 도시를 편의상 생략하였다.
이상에서 설명한 바와 같은, 도 2 내지 도 5에 보여진 복합 펄스를 사용하여 프로그램이나 소거 동작을 수행하는 본 발명의 전하 트랩형 플래시 메모리 소자 작동 방법에 따르면, 전하(프로그램 모드에서는 전자, 소거 모드에서는 정공) 주입후, AC 섭동 펄스 성분에 의한 외부 섭동에 의해 전하의 움직임을 일시적으로 원활히 할 수 있으므로, 전하의 안정화 및 전자-정공의 재결합 속도가 크게 향상될 수 있어, 안정화 및 재결합 시간을 크게 단축할 수 있다.
AC 섭동이 안정화 및 재결합 속도를 증진시킬 수 있다는 근거는 R. D. Gould and S. A. Awan, Thin Solid Films, 443, 309 (2003)에 개시된 AC 전도도(conductivity)의 주파수 의존에 대한 문헌으로부터 알 수 있다.
도 6은 상기 문헌에 개시된 AC 전도도의 주파수 의존도를 보여주는 그래프이다.
도 6에서 알 수 있는 바와 같이, AC 전도도는 ac 주파수가 증가함에 따라 증가하며, 본 발명에서 프로그램모드나 소거 모드시에 사용되는 AC 섭동 신호의 주파수인 수백 Hz∼수 MHz 구간에서, AC 전도도는 상당히 큰 값임을 알 수 있다. 주파수가 크면 AC 전도도도 커지므로, 주파수가 크면 전하의 이동 거리도 증가하게 된다.
따라서, AC 섭동 펄스 성분에 의해 전하의 전도가 가능하며, AC 섭동에 의해 전하의 움직임을 보다 활발히 할 수 있다는 것을 알 수 있다.
이때, 절연체내에서 AC 전도는 전하의 방향성이 있는 전도 즉, DC 전도가 아닌, 전하의 평균 이동 거리(mean free path)의 증가로 인한 전도이다.
따라서, 전하 트랩형 플래시 메모리 소자에 AC 섭동 펄스를 인가하면, 전하 트랩층 예컨대, 전하 트랩층을 구성하는 질화물 내에 트랩된 전하의 이동이 활발해지게 된다. 이에 의해, 전하의 안정화 속도가 크게 증진될 수 있다. 또한, 전자-정공의 재결합 속도가 크게 증진될 수 있어, 불완전 재결합 가능성을 현저히 낮출 수 있어 반대 전하와의 공존 가능성을 크게 줄일 수 있다.
또한, 전하가 깊은 트랩에 트랩되어 있는 경우에도, AC 섭동에 의해 깊은 트랩에 트랩된 전하를 움직이기가 쉽기 때문에, 재결합 확률을 크게 높일 수 있다.
도 7a 및 도 7b는 깊은 트랩에 트랩되어 움직일 수 없는 전자가 존재할 때, AC 섭동이 없는 경우와 AC 섭동이 있는 경우의 전자-정공의 재결합 가능 여부를 비교하여 보여준다.
도 7a에 나타낸 바와 같이, AC 섭동이 없는 경우에는, 깊은 트랩에 트랩되어 움직일 수 없는 전자가 정공과 재결합될 확률은 낮다. 하지만, 도 7b에 나타낸 바와 같이, AC 섭동이 있는 경우에는, 깊은 트랩에 트랩되어 있는 전자도 AC 섭동에 의해 움직이기가 쉽기 때문에, 전자가 정공과 재결합될 확률은 높아지게 된다. 이때, AC 섭동에 의해 전하는 방향성이 없이 무작위적(random)으로 움직이기 때문에, AC 섭동이 있다 해도 전하의 실질적인 전달은 없게 된다.
이상의 도 2 내지 도 5에서는, 전하의 안정화 및 전자-정공 재결합 촉진이 가능하도록 프로그램이나 소거를 위해 전하 트랩형 플래시 메모리 소자에 인가되는 복합 펄스에 포함되는 섭동 펄스가 AC 섭동 펄스 보다 구체적으로는, DC 펄스와 반대 극성의 DC 레벨을 포함하지 않는 AC 섭동 펄스인 실시예들을 설명하였다.
또 다른 실시예로서, 본 발명의 복합 펄스에 포함되는 섭동 펄스는 후술하는 도 8, 도 13, 도 14a, 도 14b, 도 15a 및 도 15b에서와 같이, 프로그램 또는 소거용 DC 펄스와 반대 극성의 DC 레벨을 가질 수도 있다. 즉, 프로그램시 DC 펄스가 포지티브 전압이면, 섭동 펄스의 DC 레벨은 네거티브 전압이 되고, 반대로 소거시 DC 펄스가 네거티브 전압이면, 섭동 펄스의 DC 레벨은 포지티브 전압이 된다. 이하에서는, 섭동 펄스가 DC 펄스와 반대 극성의 DC 레벨을 가지는 점을 고려하여, 소거 전압과 프로그램 전압을 분리하여 설명한다.
도 8는 본 발명의 또 다른 실시예의 전하 트랩형 플래시 메모리 소자 작동 방법에 따른 소거 전압을 보여준다. 비교를 위해, 도 9는 종래의 작동 방법에 따른 소거 전압을 보여준다.
도 8을 살펴보면, 소거 동작을 위한 본 발명에 따른 소거 전압은, DC 펄스인 소거 펄스와 섭동 펄스로 이루어진 복합 펄스 형태의 전압이 된다. 이때, 복합 펄스는 소거 펄스에 이어 섭동 펄스가 나타나는 형태로 이루어지고, 섭동 펄스는 상기 소거 펄스와 반대 극성의 DC 레벨을 가진다. 즉, 소거 전압은 네거티브 전압의 소거 펄스와 이어지는 포지티브 전압의 섭동 펄스로 이루어진다.
도 8에서는, 섭동 펄스가 소거 펄스와 반대 극성의 DC 섭동 펄스인 실시예를 보여준다.
소거 동작시, 소거 펄스(DC 펄스) 및 섭동 펄스로 이루어진 복합 펄스 전압을 인가하여 소거를 한다. 이어서 검증 펄스 전압을 인가하여 소거가 제대로 이루어졌는지를 검증한다. 이 검증 펄스 전압은 소거 펄스와는 반대 극성의 전압일 수 있다.
비교예로, 도 9를 살펴보면, 기존에는 소거 동작을 위해, DC 펄스만으로 된 소거 펄스 전압 만을 인가하여 소거를 한 다음, 소정 시간 후에 검증 펄스 전압을 인가하여 소거가 제대로 이루어졌는지 확인하는 방식으로 소거 동작을 수행하였다.
도 10은 도 8의 복합 펄스로 소거시, 전하 트랩형 플래시 메모리 소자의 메모리 셀에서의 시간 경과에 따른 드레인 전류(Id) 변화를 보여준다. 도 11은 도 9의 DC 펄스만으로 이루어진 소거 펄스 전압 인가시 전하 트랩형 플래시 메모리 소자의 메모리 셀에서의 드레인 전류(Id) 변화를 보여준다.
전하 트랩형 플래시 메모리 셀에서, 드레인 전류는 소거 펄스 인가 후 시간 경과에 따라 증가하여 소정 값으로 포화(saturation)된다. 이와 같은 드레인 전류가 시간 경과에 따라 증가하는 Id transient 현상은 전하의 재배치에 기인한 것일 수 있다. 시간 경과에 따른 드레인 전류 증가는 문턱 전압이 소거 펄스 인가 후 감소함을 의미한다.
이와 같이, 전하 트랩층 내에서의 프로그램/소거 후의 전하 이동으로 인하여, 프로그램 후 뿐만 아니라 소거후에도 문턱 전압(Vth) 값이 시간 경과에 따라 변동하는 특성이 있다. 이로 인해, 소거 후에 소거 검증 또는 소거 상태를 독출하는 동작시 오류가 발생한다. 이러한 검증 오류로 인해 소거 실패(erase fail)가 발생하게 된다.
도 9에 도시된 기존 방식으로 소거시에는, 도 11에서와 같이 포화 시간(saturation time)이 대략 1초 이상이 걸리므로, 신속하고 정확한 소거 판정을 하기 어렵다.
따라서, 신속하고 정확한 소거 판정하거나 소거 실패를 방지하기 위해서는, 소거 후 문턱 전압 포화시간(saturation time)을 효과적으로 감소시킬 필요가 있다.
도 8에서와 같이, 소거 펄스에 이어 반대 극성의 DC 섭동 펄스를 인가하는 경우에는, 도 10에서와 같이, 드레인 전류 transient 현상을 가속시켜 단축된 시간 내에 소거 상태를 포화시킬 수 있으므로, 문턱 전압 포화시간을 효과적으로 감소시킬 수 있다. 도 10의 결과는 10ms 폭의 소거 펄스 전압 인가후에 반대 극성의 섭동 펄스 인가시의 transient 드레인(Id) 전류의 시간 경과에 따른 변화를 보여준다. 도 10에서는 대략 15ms후에 드레인 전류가 거의 포화되었다.
도 12는 도 8의 본 발명의 복합 펄스 인가시와, 도 9에 보여진 기존의 DC 펄스만으로 이루어진 소거 펄스 전압 인가시의, 시간 경과에 따른 드레인 전류(Id) 변화를 비교하여 보여준다.
도 12로부터 알 수 있는 바와 같이, 도 8의 본 발명에 따른 복합 펄스 인가시에는 드레인 전류가 포화되는 시간 즉, 문턱 전압이 포화되는 시간을 종래에 비해 크게 단축시킬 수 있다. 따라서, 도 8의 복합 펄스를 소거 동작에 사용하는 본 발명에 따르면, 소거 동작에 이어 검증 펄스 전압을 인가함에 의해 신속한 소거 판정이 가능하며, 소거 후에 소거 검증 또는 소거 상태를 독출하는 동작시 오류 발생에 의한 소거 실패를 방지할 수 있다.
도 8에서는 복합 펄스가 소거 펄스와 이 따르는 반대 극성의 단일 DC 섭동 펄스로 이루어진 형태로 된 예를 보여준다.
다른 실시예로서, 도 13에서와 같이, 소거 동작을 위한 복합 펄스는 소거 펄스와 이 따르는 반대 극성의 복수의 DC 섭동 펄스로 이루어진 형태일 수도 있다.
또한, 도 14a 및 도 14b에서와 같이, 소거 동작을 위한 복합 펄스는 도 8 및 도 13에서 변형되어, 소거 펄스와 반대 극성인 DC 레벨에 AC 섭동 펄스가 중첩된 구조로 이루어질 수도 있다.
도 8 내지 도 14b를 참조로 설명한, DC 펄스와 반대 극성의 DC 레벨을 가지는 섭동 펄스는 프로그램시에도 적용할 수 있다.
도 15a 및 도 15b는 도 8 및 도 13에 대응하는 프로그램 전압의 실시예들을 보여준다.
도 15a에서와 같이, 프로그램 동작을 위한 복합 펄스는 DC 펄스인 프로그램 펄스와 이 따르는 반대 극성의 DC 섭동 펄스로 이루어진 형태일 수 있다.
또한, 도 15b에서와 같이, 프로그램 동작을 위한 복합 펄스는 DC 펄스인 프로그램 펄스와 이 따르는 반대 극성의 복수의 DC 섭동 펄스로 이루어진 형태일 수 있다.
또 다른 예로서, 프로그램 동작을 위한 복합 펄스는 도 14a 및 도 14b의 소거 전압 특성에 대응되게, 프로그램 펄스와 반대 극성인 DC 레벨에 AC 섭동 펄스가 중첩된 구조로 이루어질 수도 있다. 이에 대해서는 도 15a 및 도 15b의 프로그램 전압에 도 14a 및 도 14b의 소거 전압 특성을 응용하여 충분히 유추할 수 있으므로, 여기서는 그 도시를 생략한다.
한편, 도 16a 및 도 16b는 각각 도 15a 및 도 15b의 프로그램 전압을 이용하 여 ISPP 방식으로 프로그램시의 프로그램 전압을 보여준다. 도 16a 및 도 16b는 본 발명의 작동 방법을 ISPP 방식 프로그램시에도 적용할 수 있음을 보여준다. 도 16a 및 도 16b에서 Vpgm은 ISPP 방식 프로그램시의 기본적인 프로그램 펄스 전압, ΔVpgm은 ISPP에서의 프로그램 펄스 전압 증가 크기를 나타낸다.
본 발명의 작동방법을 ISPP 방식의 프로그램에 적용하는 경우에는, 소정 크기의 프로그램 펄스 인가하여 프로그램한 후 이어서 섭동 펄스를 인가하여 문턱 전압의 포화를 촉진시킨다. 이어서 검증 펄스 전압을 인가하여 문턱 전압이 프로그램 상태에 도달하였는지를 확인한다. 프로그램 상태에 도달하지 못하였으면, 프로그램 펄스의 크기를 일정 크기만큼 증가시켜 앞의 과정을 반복한다. 문턱 전압이 프로그램 상태에 도달할 때까지 이러한 과정을 복수 회 반복한다.
상기한 바와 같은 본 발명에 따른 전하 트랩층을 가지는 전하 트랩형 플래시 메모리 소자에 프로그램이나 소거 동작을 수행하는 작동 방법에 따르면, 프로그램이나 소거시, DC 펄스에 부가하여 섭동 펄스를 인가하므로, 전하 트랩층 내에서 전하의 이동을 활발하게 되어, 전하의 안정화 속도 및 재결합 속도를 크게 증진시킬 수 있으며, 불완전 재결합 가능성을 현저히 낮출 수 있어 반대 전하와의 공존 가능성을 크게 줄일 수 있다. 따라서, 소거 상태(erase state)나 프로그램 상태(program state)의 안정성을 확보할 수 있으며, 프로그램이나 소거시 문턱 전압 값의 산포 열화 가능성을 크게 낮출 수 있으며, 고온 저장시에 문턱 전압 값이 변화되는 문제를 방지할 수 있다.

Claims (15)

  1. 전하 트랩층을 가지는 전하 트랩형 플래시 메모리 소자에 프로그램이나 소거 동작을 수행하는 작동 방법에 있어서,
    전하 트랩형 플래시 메모리 소자에 DC 펄스와 섭동 펄스의 복합 펄스를 인가하여 프로그램이나 소거를 행하는 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  2. 제1항에 있어서, 상기 섭동 펄스는 AC 섭동 펄스인 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  3. 제2항에 있어서, 상기 복합 펄스는, DC 펄스에 이어 AC 섭동 펄스가 나타나는 형태로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자 작동 방법.
  4. 제2항에 있어서, 상기 복합 펄스는, DC 펄스와 AC 섭동 펄스가 교대로 복수 회 나타나는 형태로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  5. 제2항에 있어서, 상기 복합 펄스는, DC 펄스 신호와 이 DC 펄스 신호와 동일 극성이고 이 DC 펄스 신호보다 작은 크기의 DC레벨에 중첩된 AC 섭동 펄스가 교대 로 복수 회 나타나는 형태로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  6. 제2항에 있어서, 상기 복합 펄스는, 일정 시간 동안의 DC 펄스에 AC 섭동 펄스가 중첩된 형태로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 AC 섭동 펄스는 상기 DC 펄스가 나타나는 시간구간의 역보다 큰 주파수를 가지는 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  8. 제1항에 있어서, 상기 복합 펄스는 상기 DC 펄스에 이어 상기 섭동 펄스가 나타나는 형태로 이루어지고,
    상기 섭동 펄스는 상기 DC 펄스와 반대 극성의 DC 레벨을 가지는 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  9. 제8항에 있어서, 상기 섭동 펄스는 상기 DC 펄스와 반대 극성의 DC 섭동 펄스인 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  10. 제8항에 있어서, 상기 섭동 펄스는 상기 DC 펄스와 반대 극성인 DC레벨에 AC 섭동 펄스가 중첩된 구조로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 섭동 펄스의 DC 레벨의 크기는 상기 DC 펄스보다 작은 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  12. 제11항에 있어서, 상기 복합 펄스는, DC 펄스에 이어 상기 섭동 펄스가 나타나는 형태로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  13. 제11항에 있어서, 상기 복합 펄스는, DC 펄스와 섭동 펄스가 교대로 복수 회 나타나는 형태로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  14. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 복합 펄스는, DC 펄스에 이어 상기 섭동 펄스가 나타나는 형태로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
  15. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 복합 펄스는, DC 펄스와 섭 동 펄스가 교대로 복수 회 나타나는 형태로 이루어진 것을 특징으로 하는 전하 트랩형 플래시 메모리 소자 작동 방법.
KR1020070037166A 2007-02-28 2007-04-16 전하 트랩형 플래시 메모리 소자의 작동 방법 KR101281683B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN2008100741982A CN101256837B (zh) 2007-02-28 2008-02-28 操作非易失性存储器装置的方法
US12/071,961 US7929349B2 (en) 2007-02-28 2008-02-28 Method of operating nonvolatile memory device
JP2008048341A JP2008217972A (ja) 2007-02-28 2008-02-28 不揮発性メモリ素子の作動方法
US12/071,960 US8018781B2 (en) 2007-02-28 2008-02-28 Method of operating nonvolatile memory device
JP2008048339A JP2008217971A (ja) 2007-02-28 2008-02-28 不揮発性メモリ素子の作動方法
CN2008100828030A CN101256836B (zh) 2007-02-28 2008-02-28 操作非易失性存储装置的方法
US13/064,265 US8320186B2 (en) 2007-02-28 2011-03-15 Method of operating nonvolatile memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070020622 2007-02-28
KR1020070020622 2007-02-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087691A Division KR101243861B1 (ko) 2007-02-28 2007-08-30 전하 트랩형 플래시 메모리 소자의 작동 방법

Publications (2)

Publication Number Publication Date
KR20080079972A true KR20080079972A (ko) 2008-09-02
KR101281683B1 KR101281683B1 (ko) 2013-07-03

Family

ID=39891542

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070037166A KR101281683B1 (ko) 2007-02-28 2007-04-16 전하 트랩형 플래시 메모리 소자의 작동 방법
KR1020070087691A KR101243861B1 (ko) 2007-02-28 2007-08-30 전하 트랩형 플래시 메모리 소자의 작동 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070087691A KR101243861B1 (ko) 2007-02-28 2007-08-30 전하 트랩형 플래시 메모리 소자의 작동 방법

Country Status (2)

Country Link
KR (2) KR101281683B1 (ko)
CN (2) CN101256836B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101855169B1 (ko) 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR102282952B1 (ko) * 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치의 동작 방법
KR102282962B1 (ko) * 2014-12-22 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833585B2 (ja) * 1996-05-17 1998-12-09 日本電気株式会社 半導体不揮発性記憶装置
JP3980874B2 (ja) * 2001-11-30 2007-09-26 スパンション エルエルシー 半導体記憶装置及びその駆動方法
CN1438654A (zh) * 2002-02-10 2003-08-27 旺宏电子股份有限公司 快闪存储器的数据擦除方法
KR20040107967A (ko) * 2003-06-16 2004-12-23 삼성전자주식회사 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법
CN100449646C (zh) * 2004-11-19 2009-01-07 旺宏电子股份有限公司 非易失性记忆体的编程方法及装置
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법

Also Published As

Publication number Publication date
KR20080079977A (ko) 2008-09-02
CN101256837A (zh) 2008-09-03
KR101243861B1 (ko) 2013-03-20
KR101281683B1 (ko) 2013-07-03
CN101256837B (zh) 2013-03-13
CN101256836A (zh) 2008-09-03
CN101256836B (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
US9761314B2 (en) Non-volatile memory devices and methods of operating the same
US8698313B2 (en) Nonvolatile semiconductor memory apparatus
KR100652401B1 (ko) 복수의 트랩막들을 포함하는 비휘발성 메모리 소자
US8320186B2 (en) Method of operating nonvolatile memory device
US7483309B2 (en) Programming and erasing method for charge-trapping memory devices
KR20070076503A (ko) 불휘발성 반도체 기억 장치 및 그 데이터 기입 방법
US20070297244A1 (en) Top Dielectric Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window
US7170794B2 (en) Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
KR100995720B1 (ko) 비휘발성 반도체 기억 장치를 구동하기 위한 방법
KR100684900B1 (ko) 비휘발성 기억 소자 및 그 동작 방법
KR101281683B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
US8018781B2 (en) Method of operating nonvolatile memory device
US7599229B2 (en) Methods and structures for expanding a memory operation window and reducing a second bit effect
US6418062B1 (en) Erasing methods by hot hole injection to carrier trap sites of a nonvolatile memory
US20130320425A1 (en) Nonvolatile semiconductor memory device
KR101244842B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
US7512013B2 (en) Memory structures for expanding a second bit operation window
KR20120121139A (ko) 비휘발성 메모리 소자의 구동 방법
KR101212360B1 (ko) 플래쉬 이이피롬 메모리를 삭제하는 방법
US20080121980A1 (en) Bottom Dielectric Structures and High-K Memory Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window
KR101601101B1 (ko) 전하 트랩을 이용한 메모리 소자 및 그의 제조 방법
US20070177427A1 (en) Nonvolatile memory device and method thereof
KR100806087B1 (ko) 비 휘발성 메모리 및 그 제조방법
Adiono et al. Design and simulation of hafnium dioxide based charge trapping flash memory device
Lue et al. Theoretical Analysis of Planar Flat Floating Gate NAND Flash Device and Experimental Study of Floating-Gate (FG)/Charge-Trapping (CT) Fusion Device for Comprehensive Understanding of Charge Storage and Operation Principle

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7