KR20080077046A

KR20080077046A - 반도체 장치

Info

Publication number: KR20080077046A
Application number: KR1020080013602A
Authority: KR
Inventors: 오사무 우에하라
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2007-02-17
Filing date: 2008-02-14
Publication date: 2008-08-21
Also published as: CN101247079A; JP2008206239A; US20080231247A1; TW200845548A

Abstract

부하가 급격하게 감소된 경우에, 전류 모드형이라도 출력 전압을 발진 상태로 하지 않고, 출력 전압의 오버 슛을 억제하는 스위칭 레귤레이터를 제공한다.

본 발명의 반도체 장치는 직류 전원으로부터 입력되는 입력 직류 전압을, 설정된 직류의 출력 전압으로 변환하여 출력 단자로부터 출력하는 스위칭 레귤레이터용 반도체 장치로서, 목표 전압과 상기 출력 단자에서의 출력 전압을 비교하여 상기 출력 전압이 목표 전압을 초과한 경우, 출력 단자를 방전 상태로 하는 과전압 보호 회로를 갖는다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 직류의 입력 전원을 이용하여 출력 전압 및 출력 전류의 검출값에 의거하여, 출력 전압을 제어하는 전류 모드형 스위칭 레귤레이터용 반도체 장치에 관한 것이다.

직류 전원으로부터 직류 전압을 입력하고 출력 직류 전압을 부하에 공급하는 전류 모드형 강압 스위칭 레귤레이터로서는, 도 5에 나타내는 구성의 회로가 이용되고 있다(예를 들어, 특허 문헌 1 참조). 이 도 5에 나타내는 전류 모드형 강압 스위칭 레귤레이터는 스위치(207), 펄스폭 제어 회로(205), 다이오드(202), 콘덴서(212), 코일(208), 전류 검출 회로(206), 전압 검출 회로(204)로 구성되고, 직류 전원(201)으로부터 입력되는 전압 Vin를 강압하여 강압된 출력 전압을 부하(209)에 공급한다.

이 회로에 있어서, 펄스폭 제어 회로(205)는 스위치(207)에 대해서 소정의 듀티(펄스폭)의 구동 펄스를 출력한다.

이것에 의해, 스위치(207)는, 예를 들어 구동 펄스가 입력되고 있는 기간에 온 상태가 되어 직류 전원(201)으로부터 코일(208)에 전류를 흐르게 한다. 이 때, 코일(208)에는 입력 전압 VIN이 전기 에너지(즉, 전하)로서 축적된다.

한편, 스위치(207)는 구동 펄스가 입력되어 있지 않은 기간에 오프 상태가 되고, 코일(208)에 축적된 전기 에너지가 콘덴서(212)에 전송된다.

따라서, 도 5의 전류 모드형 강압 스위칭 레귤레이터는 코일(208)에 대해서 축적된 전기 에너지가 콘덴서(212)에 의해 평균화(적분)된 전압이 부하에 공급된다.

전술한 동작에 있어서, 부하(209)가 급격하게 감소 혹은 증가하면, 출력 전압을 검출하는 전압 검출 회로(204)의 위상 보상 등의 응답 지연에 의해 출력 전압에 오버 슛 혹은 언더 슛이 발생한다.

즉, 전압 검출 회로(204)가 급격한 부하의 변화에 응답하지 못하여 펄스폭 제어 회로(205)에 대해서 펄스폭을 조정하기 위한 전압 정보가 지연되고, 부하가 감소 혹은 증가한 시점으로부터 지연되어 스위치(207)를 온 오프하는 듀티가 변화하기 때문에, 오버 슛·언더 슛이 발생한다.

이 스위치(207)의 온 오프 제어의 듀티를 부하(209)의 변화의 타이밍에 늦지 않게 제어하기 위해서 전류 검출 회로(206)가 설치되어 있다. 전류 검출 회로(206)는 코일(208)에 흐르는 출력 전류를 검출, 즉 전류 감소나 전류 증가의 전류 변화를 검출하고, 펄스폭 제어 회로(205)에 대해서 전류의 증감의 전류 정보를 출력한다.

펄스폭 제어 회로(105)는 전류 검출 회로(106)로부터 입력되는 전류 정보에 의해, 스위치(207)를 온 오프하는 펄스의 듀티를 변화시키고, 부하(209)의 급격한 증감에 대응하여 스위치(207)의 온 오프 제어를 행하고 있다. 이것에 의해, 부하(209)의 급격한 증감에 대응할 수 있어 오버 슛이나 언더 슛의 발생을 억제하고 있다.

[특허 문헌 1] 일본 공개특허공보 2005－45942호

전술한 바와 같이, 전류 모드형 강압 스위칭 레귤레이터에 있어서는 스위치(207)를 온 오프하는 펄스의 듀티를 변화시켜 코일에 흐르게 하는 전류량을 조정하게 된다.

그러나, 부하가 급격하게 변화하면, 전류 검출 회로(206)에는 항상 흐르고 있는 전류와는 반대 방향의 전류가 흘러 전류 감소에 대한 정상적인 검출을 행할 수 없게 되고, 전류 센스 회로가 오동작하여, 예를 들어 출력 전압이 발진 상태에 빠지는 일이 있다.

본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 부하가 급격하게 감소된 경우에 있어서, 출력 전압의 오버 슛을 억제하고, 전류 모드형이라도 출력 전압의 변화를 검출하여 오동작, 예를 들어 출력 전압을 발진 상태로 되는 것을 방지할 수 있는 과전압 보호 회로를 갖는 전류 모드형 강압 스위칭 레귤레이터를 제공하는 것을 목적으로 한다.

본 발명의 반도체 장치는, 직류 전원으로부터 입력되는 입력 직류 전압을, 설정된 직류의 출력 전압으로 변환하여 출력 단자로부터 출력하는 스위칭 레귤레이터용 반도체 장치로서, 목표 전압과, 상기 출력 단자에서의 출력 전압을 비교하여, 상기 출력 전압이 목표 전압을 초과한 경우, 상기 출력 단자를 방전 상태로 하는 과전압 보호 회로를 갖는다.

여기에서의 목표 전압의 정의는, 출력 전압의 부하에 대해서 부여하는, 제어 목표로서 설정되어 있는 전압을 나타내고 있다. 실시 형태에 있어서, 에러 앰프(3)에 있어서, 분압 회로에 의해 출력 전압을 분압한 분압 전압과 비교되는 기준 전압은 출력 전압이 목표 전압과 일치했을 때의 분압 전압이 설정된다. 따라서, 이 분압 회로에서 출력 전압을 분압한 분압 전압이, 상기 기준 전압을 초과한 경우, 출력 전압이 목표 전압을 초과했다고 하고 있다.

본 발명의 반도체 장치는, 상기 과전압 보호 회로가, 목표 전압과 출력 전압을 비교하여 출력 전압이 목표 전압을 초과한 경우, 제어 신호를 출력하는 콤퍼레이터와, 상기 출력 신호에 의해 온 상태가 되어 상기 출력 단자를 접지점에 접속하는 방전 스위치로 이루어지는 것을 특징으로 한다.

본 발명의 반도체 장치는, 스위칭 레귤레이터에 설치된, 입력 직류 전압을 출력 전압으로 변환하여 부하에 공급하는 코일을 온／오프 하는 스위치와, 상기 스위치의 온／오프 제어를 행하는 제어 회로를 더욱 갖고, 상기 방전 스위치가 MOS 트랜지스터이고, 온 상태가 되었을 때 부하가 최대값인 경우에 상기 코일에 흐르는 전류와, 부하가 최저값인 경우에 코일에 흐르는 전류의 차를, 출력 전압의 설정값에 의해 제산한 수치의 저항값이 되도록 트랜지스터 사이즈가 설정되어 있는 것을 특징으로 한다.

본 발명의 반도체 장치는, 상기 콤퍼레이터가 목표 전압이 입력되는 단자측에 오프셋 전압이 부가되는 구성으로 되어 있는 것을 특징으로 한다.

본 발명의 스위칭 레귤레이터는 직류 전원으로부터 입력되는 입력 직류 전압 을 설정된 직류의 출력 전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 스위칭 레귤레이터로서, 상기 출력 단자에 접속된 코일과, 상기 코일에 전류를 흐르게 하는 스위치와, 상기 스위치를 온 오프 제어하는 제어 회로와, 목표 전압과 출력 전압을 비교하여 출력 전압이 목표 전압을 초과한 경우, 상기 출력 단자를 방전 상태로 하는 과전압 보호 회로를 갖는 것을 특징으로 한다.

이상 설명한 구성을 채용함으로써, 본 발명에 의하면, 전류 모드형 스위칭 레귤레이터에 이용하면, 부하가 급격하게 감소했을 때 출력 전압이 상승하면, 과전압 보호 회로에 의해 출력 전압이 목표값이 되도록 출력 단자의 전압을 직접적으로 방전에 의해서 저하시킬 수 있다.

따라서, 본 발명에 의하면, 항상 코일에 전류가 흐른 상태, 즉 코일에 흐르는 전류를 검출하여 출력 전압의 제어를 행함과 함께, 병행하여 출력 전압에서의 오버 슛을 억제하는 제어를 행하는 것이 가능해지기 때문에, 부하의 변화에 고속으로 대응하여 오버 슛을 억제하고, 전류 모드형 스위칭 레귤레이터라도 오동작(예를 들어, 발진 상태)시키지 않고 안정된 출력 전압을 부하에 공급할 수 있다.

이하, 본 발명의 일실시 형태에 의한 과전압 보호 회로(13)를 이용한, 전류 모드 강압형 스위칭 레귤레이터용 반도체 장치(1)를 도면을 참조하여 설명한다. 도 1은 동 실시 형태에 의한 전압 강하형 스위칭 레귤레이터의 구성예를 나타내는 블록도이다. 본원 발명에서의 가장 특징적인 구성은 부하가 급격하게 감소했을 때, 출력 단자 Pout로부터 부하에 대해서 출력되는 출력 전압 Vout에서의 오버 슛의 발생을 억제하기 위해서 설치된 과전압 보호 회로(13)이며, 상세한 것에 대해서는 상술한다.

이 도 1에 있어서, 본 실시 형태의 전류 모드 강압형 스위칭 레귤레이터는, 전류 모드 강압형 스위칭 레귤레이터용 반도체 장치(1)와, 전압 변환(본 실시형태에 있어서 강압)에 이용하는 코일 L과, 이 코일 L로부터 출력되는 전압을 평활하는 평활용 콘덴서(C2)로 구성되고, P채널형 MOS 트랜지스터(이하, P채널 트랜지스터 : M1)가 온하고, N채널형 MOS 트랜지스터(이하, N채널 트랜지스터 : M2)가 오프함으로써, 단자 Pin를 통해 전원(D1)으로부터 출력 단자(CONT 단자)를 통해 코일 L에 전류가 흘러 전원(D1)의 전압인 입력 전압 Vin이, 전기 에너지(즉, 전하)로서 코일 L에 축적된다. 또한, P채널 트랜지스터(M1)가 오프하고 N채널 트랜지스터(M2)가 온함으로써, 코일 L에 축적된 전기 에너지가 방전된다(이른바 동기 제어 방식). 전원(D1)의 출력 단자와 접지점 사이에는 콘덴서(C1)가 접속되어 있다.

P채널 트랜지스터(M1)는 소스가 단자 Pin에 접속되고, 즉 단자 Pin를 통해 전원(D1)에 소스가 접속되고, N채널 트랜지스터(M2)는 소스가 단자 Ps에 접속되고 즉 단자 Ps를 통해 접지되고 있다. 다른 과전압 보호 회로(13), 에러 앰프(3), 슬로프 보상 회로(4), 커런트 센스 회로(5), PWM 콤퍼레이터(6), 가산기(7), 발진기(8), PWM 제어 회로(9) 및 OR 회로(12)의 각 회로는, 단자 Pin를 통해 전원(D1)과 접속되고 단자 Ps를 통해 접지점에 접속되고 있다.

전술한 바와 같이, 전류 모드 강압형 스위칭 레귤레이터는, 코일 L에 대해서 전기 에너지를 축적하는 기간과 방전하는 기간으로 출력 전압이 조정되고, 코일 L과 콘덴서(C2)에 의해 평균화(적분)된 전압이 부하에 공급된다.

P채널 트랜지스터(M1)는 드레인이 N채널 트랜지스터(M2)의 드레인과 단자 CONT에서 접속(직렬 접속)되고, 코일 L의 일단이 이 단자 CONT에 접속되며 타단이 부하에(즉 출력 단자 Pout에) 접속되고 있다. 또한, P채널 트랜지스터(M1)는 게이트가 PWM 제어 회로(9)의 단자 QB에 접속되고 N채널 트랜지스터(M2)는 게이트가 PWM 제어 회로(9)의 단자 Q에 접속되고 있다.

에러 앰프(3)는 반전 단자에 콘덴서(C2)와 코일 L의 접속점인 출력 단자의 전압, 즉 출력 전압 Vout를 저항(R1) 및 저항(R2)(직렬 접속한 분압 회로)에 의해 분압한 분압 전압이 입력되고, 비반전 단자에 기준 전압원(D2)이 출력하는 기준 전압 Vref이 입력되며, 상기 분압 전압과 기준 전압 Vref의 차를 증폭하여, 증폭된 결과를 검출 전압으로서 PWM 콤퍼레이터(6)의 반전 입력 단자에 출력한다. 또한, 출력 전압 Vout이 입력되는 단자 FD와 저항(R1) 및 저항(R2)의 접속점 사이에 출력 전압의 변화를 저항(R1) 및 저항(R2)의 접속점에 대해서 위상 제어용 콘덴서 C3가 사이에 삽입되어 있다.

여기서, 스위칭 레귤레이터가 출력하는 출력 전압 Vout에 있어서, 부하에 공급하는 전압의 목표값인 목표 전압은, 에러 앰프(3)에 접속된 기준 전압원 D2의 기준 전압 Vref로서 설정되어 있다. 즉, 본 실시 형태에 있어서는, 목표 전압의 정의는 출력 전압의 부하에 대해서 부여하는 제어 목표로서 설정되어 있는 전압을 나타내고 있다. 에러 앰프(3)에 있어서 기준 전압은, 이미 설명한 바와 같이, 분압 회로에 의해 출력 전압이 분압된 분압 전압과 비교되는 전압으로서, 출력 전압이 목표 전압과 일치했을 때의 분압 전압이 설정된다. 따라서, 이 분압 회로에서 출력 전압을 분압한 분압 전압이 상기 기준 전압을 초과한 경우, 출력 전압이 목표 전압을 초과했다고 하고 있다.

슬로프 보상 회로(4)는 발진기(8)가 발진하는 클록 신호의 주파수의 주기 T에 동기하여, 톱니형상의 보상 램프파(후에 설명하는 기울기 m에 의해 선형으로 차례로 변화하는 전압 파형)를 발생하고 가산기(7)의 입력 단자 a에 출력한다

커런트 센스 회로(5)는 코일 L에 흐르는 전류의 전류값을 검출, 즉 부하 용량의 변동에 대응한 전류 변동을 검출하고, 센스 전압(코일에 흐르는 전류값에 대응하고 있음 : S1)을 생성하여 가산기(7)의 입력 단자 b에 출력한다. 이 센스 전압은, 상기 슬로프 보상 회로(4)가 출력하는 보상 램프파의 전압에 의해 슬로프 보상(보정)되게 된다.

여기서, 코일 L에 흐르는 전류의 변화에 대응하여 출력 전압 Vout이 변화하기 때문에, 슬로프 보상의 보상 램프파의 전압값에 대해서, 코일 L에 흐르는 전류의 전류 변화에 대응한 센스 전압을 구하고, 후술하는 바와 같이 보상 램프파에 대해서 피드백함으로써 높은 정밀도의 제어를 행할 수 있다.

즉, 코일 L에 흐르는 전류에 대응시켜 P채널 트랜지스터(M1)를 온하는 기간의 조정을 행한다. 따라서, 코일 L에 흐르는 전류에 대응한 센스 전압이 보상 램프파의 전압에 의해 슬로프 보상되고 코일 L에 흐르는 전류(1차 정보)에 의해 출력 전압이 결정되기 때문에 부하 변동에 대한 제어의 응답 속도가 고속이 된다.

가산기(7)는, 전술한 바와 같이, 슬로프 보상 회로(4)가 출력하는 보상 램프파의 전압값(입력 단자 a에 입력됨)과 커런트 센스 회로(5)로부터 출력되는 센스 전압(입력 단자 b에 입력됨)을 가산함으로써, 코일 L에 흐르는 전류에 대응한 센스 전압을 보상 램프파에 의해 슬로프 보상하여 PWM 콤퍼레이터(6)의 비반전 입력 단자에 출력한다.

PWM 콤퍼레이터(6)는 에러 앰프(3)로부터 출력되는 검출 전압과 가산기(7)로부터 입력되는 상기 보정된 센스 전압의 전압값을 비교하여, 도 2에 나타내는 바와 같이, 보상 램프파의 전압값이 검출 전압이 초과한 경우, PWM 제어 신호를 H레벨의 펄스로서 출력한다.

발진기(8)는 이미 설정되어 있는 주기 T에 의해 주기적으로 클록 신호(H레벨의 펄스)를 출력한다.

PWM 제어 회로(9)는, 도 2에 나타내는 바와 같이, 클록 신호의 상승 에지에 동기하여 P채널 트랜지스터(M1)의 게이트에 출력 단자 QB를 통해 L레벨의 전압을 인가하여 온 상태로 하고, N채널 트랜지스터(M2)의 게이트에 출력 단자 Q를 통해 L레벨의 전압을 인가하여 오프 상태로 한다.

또한, PWM 제어 회로(9)는 PWM 제어 신호(H레벨의 펄스)의 상승 에지에 동기하여, P채널 트랜지스터(M1)의 게이트에 출력 단자 QB를 통해 H레벨의 전압을 인가하여 오프 상태로 하고, N채널 트랜지스터(M2)의 게이트에 출력 단자 Q를 통해 H레벨의 전압을 인가하여 온 상태로 한다.

과전압 보호 회로(13)는, 콤퍼레이터(2) 및 N채널 트랜지스터(M35)로 구성되 어 있고, 콤퍼레이터(2)가 미리 부하에 대해서 설정된 목표 전압을 출력 전압 Vout이 초과한 것을 검출, 즉 이 출력 전압 Vout에 대응하는 분압 전압이 기준 전압 Vref를 초과한 것을 검출한 경우, N채널 트랜지스터(M35)의 게이트에 대해서 「H」레벨의 펄스 신호를 출력하고, 이 N채널 트랜지스터(M35)를 온하여 출력 단자 Pout를 방전 상태로 하며, 부하의 보호 및 스위칭 레귤레이터용 반도체 장치(1)의 보호를 위해 출력 전압 Vout을 저하시킨다. 여기서, 콤퍼레이터(2)는 비반전 입력 단자에 분압 전압이 입력되고 반전 입력 단자에 기준 전압 Vref이 입력되고 있다. N채널 트랜지스터(M35)는 소스가 접지되고 스위칭 레귤레이터의 출력 단자 Pout에 드레인이 접속되며 게이트가 콤퍼레이터(2)의 출력 단자에 접속되고 있다.

전술한 슬로프 보상이란, 전류 모드 스위칭 레귤레이터에 있어서, 코일에 흐르는 전류가 연속 모드에서 연속 50％ 이상의 듀티 사이클에서 동작한 경우, 스위칭 주파수의 정수배의 주기에서 발진, 즉 서브 하모닉 발진을 일으키는 것이 알려져 있다. 여기에서, 코일에 흐르는 전류의 상승 슬로프는 입력 전압 Vin과 코일 L의 인덕턴스값으로 결정되고, 또한 코일에 흐르는 전류의 하강 슬로프는 출력 단자에 접속된 부하의 에너지 소비에 의해 결정되고 있다.

동일한 주기에 있어서도, P채널 트랜지스터(M1)와 N채널 트랜지스터(M2)의 스위칭의 온／오프의 듀티가 불균일해지는 경우가 많고, 도 3에 나타내는 바와 같이, 코일에 흐르는 전류 IL가 △Io 어긋난 점에서 개시되면, 다음의 주기에서는 △Io1＜△Io2가 되고, 개시하는 전류값이 서서히 증가하여 몇 주기째인가에서 안정되는 동작을 행하기 때문에 서브 하모닉 발진을 일으키게 된다.

반대로, 어긋나는 전류를 △Io1＞△Io2가 되도록, 즉 서서히 개시하는 전류 Io가 작아지도록 제어한 경우, 변화가 서서히 수습되어 안정 동작이 된다.

이 때문에, 서브 하모닉 발진을 일으키는 코일 전류가 연속하여 50％ 이상인 듀티 사이클에서도 안정되게 동작시키도록, 다음의 주기에서의 개시 전류를 감소시키기 위해서 전술한 슬로프 보상이 필요하다.

안정 동작을 행하기 위해서는 슬로프 보상의 상승선의 기울기 m은 △io1＞△io2가 되도록, 일반적으로 전류 모드 강압형 스위칭 레귤레이터의 경우, 하기 식에서 나타내는 기울기 m으로 할 필요가 있다.

m≥(m2－m1)／2=(2Vout－Vin)／2L

여기서, m2는 코일 전류의 하강 슬로프의 기울기, 즉 전류 감소율이며, m2=(Vout－Vin)／L로 나타난다.

또한, m1은 코일 전류의 상승 슬로프의 기울기, 즉 전류 증가율이며,

m1=Vin／L로 나타난다.

슬로프 보상 회로(4)는 전술한 m의 기울기를 갖는 톱니파형상의 슬로프 보상의 보상 램프파를 발진기(8)의 출력하는 클록 신호에 동기하여 출력한다.

다음에, 도 4를 이용하여 본 발명의 실시 형태에 의한 과전압 보호 회로(13)를 상세하게 설명한다. 도 4는 본 실시 형태에 의한 과전압 보호 회로(13)의 구성 회로예를 나타내는 개념도이다.

과전압 보호 회로(13)에 있어서, 콤퍼레이터(2)는 P채널 트랜지스터(M8, M9, M10, M11, M12)와 N채널 트랜지스터(M3, M4, M5)와 인버터(NOT 회로 : 25, 26)로 구성되어 있다.

P채널 트랜지스터(M8)는 소스가 전원 전압(Vin)의 배선에 접속되고 게이트가 도시하지 않은 기준 전압에 접속되어 정전류원을 구성하고 있다.

P채널 트랜지스터(M9)는 소스가 P채널 트랜지스터(M8)의 드레인에 접속되고 게이트에 기준 전압 Vref이 입력되어 있다.

P채널 트랜지스터(M10)는 상기 P채널 트랜지스터(M9)와 트랜지스터 사이즈가 동일하고, 소스가 P채널 트랜지스터(M8)의 드레인에 접속되고 게이트에 분압 전압이 입력되어 있다.

P채널 트랜지스터(M11)는 소스가 P채널 트랜지스터(M8)의 드레인에 접속되고 게이트에 분압 전압이 입력되어 있다.

N채널 트랜지스터(M3)는 소스가 접지되고 드레인이 자신의 게이트 및 P채널 트랜지스터(M9)의 드레인에 접속되어 있다.

N채널 트랜지스터(M4)는 소스가 접지되고, 드레인이 P채널 트랜지스터(M10 및 M11)의 드레인에 접속되며 게이트가 상기 N채널 트랜지스터(M3)의 게이트에 접속되고 있다.

P채널 트랜지스터(M12)는 소스가 전원 전압(Vin)의 배선에 접속되고, 게이트가 도시하지 않은 기준 전압에 접속되고, P채널 트랜지스터(M8)와 동일하게 정전류원을 구성하고 있다.

N채널 트랜지스터(M5)는 소스가 접지되고 상기 P채널 트랜지스터(M12)의 드레인과 접속점 Q에 있어서 접속되고, 게이트가 N채널 트랜지스터(M4)의 드레인(즉, P채널 트랜지스터(M10)의 드레인과 N채널 트랜지스터(M4)의 드레인의 접속점)에 접속되어 있다.

인버터(25)는 입력 단자가 P채널 트랜지스터(M12)의 드레인과 N채널 트랜지스터(M5)의 드레인의 접속점에 접속되고, 출력 단자가 인버터(26)의 입력 단자에 접속되어 있다.

인버터(26)는 출력 단자가 N채널 트랜지스터(M35)의 게이트에 접속되어 있다.

전술한 구성에 있어서, N채널 트랜지스터(M3 및 M4)가 커런트 미러 회로를 구성하고 있고, N채널 트랜지스터(M3)가 레퍼런스측이 되고 있다.

또한, P채널 트랜지스터(M11)는 입력되는 분압 전압에 대해서 오프셋을 일으키게 하기 위해서, P채널 트랜지스터(M10)에 대해서 병렬 접속되어 설치되고 있다. 이것에 의해, 종래는 외부에 있어서 기준 전압 Vref의 기준압 전원(D2) 외에, 기준 전압 Vref에 대해서 약간, 예를 들어 10％ 정도 높은 기준 전압 Vref＇을 갖는 기준 전압원을, 과전압 보호 회로용으로 마련하고 있었지만, 본 실시 형태에는 그 필요가 없어진다.

따라서, 콤퍼레이터(2)는 분압 전압이 기준 전압 Vref보다 P채널 트랜지스터(M11)에 의한 오프셋만큼 높은 설정 전압을 초과한 경우(출력 전압에 오버 슛이 발생한 경우), 접속점의 전압을 「H」레벨로 하고, N채널 트랜지스터(M35)의 게이트에 대해서「H(Vin)」레벨의 전압을 출력하며, 한편 분압 전압이 상기 설정 전압을 초과하지 않는 것을 검출한 경우, 접속점의 전압을 「L」레벨로 하고, N채널 트 랜지스터(M35)의 게이트에 대해서 「L(접지 전압)」레벨의 전압을 출력한다.

즉, 과전압 보호 회로(13)는 부하가 급격하게 감소하고, 출력 전압에 오버 슛이 일어난 것을 검출하면, 스위칭 레귤레이터의 출력 단자를 방전 상태(즉 출력 단자를 온 저항을 통해 접지하는 상태)가 되어 오버 슛을 억제하게 된다.

또한, 상기 N채널 트랜지스터(M35)는 트랜지스터 사이즈가 이하의 처리에 의거하여 각각 채용되는 스위칭 레귤레이터에 대응하여 설정된다.

출력 전압에 오버 슛이 발생하는 상태로서, 이미 설명한 바와 같이 부하가 급격하게 중부하로부터 경부하로 변동할 때에 발생한다.

즉, 중부하 시에 소비되고 있던 전력은 경부하로 변동함으로써 이 경부하에 대응하여 삭감될 필요가 있지만, 과제로서 설명한 바와 같이, 삭감하기까지의 딜레이에 의해 필요 이상의 전력이 공급되기 때문에 Vout에 오버 슛이 발생한다.

본 실시 형태에서의 과전압 보호 회로(13)는 상기 딜레이에 있어서 출력 전압 Vout의 제어값으로서 설정한 전압(기준 전압 Vref 혹은 기준 전압 Vref＇)을 초과한 경우에, 출력 전압 Vout을 저하시켜 오버 슛의 발생을 억제하고 있다.

그러나, N채널 트랜지스터(M35)의 트랜지스터 사이즈가 온 상태에 있어서 너무 전류를 많이 흘리면 출력 전압을 필요 이상으로 저하시키게 된다.

그 때문에, 예를 들어 N채널 트랜지스터(M35)의 트랜지스터 사이즈는 이하와 같이 설정될 필요가 있다.

출력 단자에 접속된 부하가 중부하 상태에 있을 때, 이 부하에 공급되는 전력을 PH(전류값 Iouth)로 하고, 상기 부하가 경부하 상태에 있을 때, 이 부하에 공 급되는 전력을 PL(전류값 Ioutl)로 설정하면, 전력 PH 및 PL은 이하의 식에 의해 나타난다.

PH=Iouth×Vout

PL=Ioutl×Vout

여기서, N채널 트랜지스터(M35)의 온 저항을 rD로 하면,

Vout×(Iouth－Ioutl)=Vout²／rD가 되고, 이 식으로부터

rD=Vout／(Iouth－Ioutl)로 구해진다.

즉, N채널 트랜지스터(M35)의 온 저항은 콤퍼레이터(2)로부터 출력되는 「H(Vin)」레벨의 전압에 있어서, 출력 전압 Vout을 중부하 상태의 부하에 흐르는 전류값 Iouth과 경부하 상태의 부하에 흐르는 전류값 Ioutl의 차분에 의해 제산한 값으로 함으로써 출력 전압 Vout을 필요 이상으로 저하시키는 일이 없어진다.

예를 들어, 출력 전압 Vout=4.0(V)인 경우, Iouth=300mA, Ioutl=1mA라고 하면, 상기 식에 의해 tD=13.38(Ω)이 된다. 따라서, Vout=4(V)일 때 온 저항이 13.38(Ω)이 되도록 N채널 트랜지스터(M35)의 트랜지스터 사이즈를 설정한다.

도 2를 이용하여, 본 실시 형태에 의한 과전압 보호 회로(13)의 동작을 포함하여 도 1에 나타내는 전압 강하형 스위칭 레귤레이터의 동작을 이하에 설명한다.

시각 t1에 있어서, 발진기(8)가 클록 신호를 H레벨의 펄스 신호로서 출력하면, PWM 제어 회로(9)는 출력 단자 QB를 H레벨로부터 L레벨에 천이함과 함께 출력 단자 Q를 H레벨로부터 L레벨로 천이시킨다.

이것에 의해, P채널 트랜지스터(M1)가 온 상태가 되고, N채널 트랜지스터(M2)가 오프 상태가 되며, 기준 전압원(D1)으로부터 코일 L에 구동 전류가 흐름으로써 코일 L에 전기 에너지가 축적된다.

이 때, 슬로프 보상 회로(4)는 상기 클록 신호에 동기하여 기울기 m에서 선형으로 변화하는 보상 램프파의 출력을 개시한다.

그리고, 가산기(7)는, 한 쪽의 입력 단자 a에 입력되는 보상 램프파의 전압값에 대해서, 입력 단자 b로부터 입력되는 상기 센스 전압(S1)을 가산하고, 가산 결과를 센스 전압을 램프파의 전압에 의해 슬로프 보상한 전압을 PWM 콤퍼레이터(6)의 반전 입력 단자에 대해서 출력한다.

이것에 의해, PWM 콤퍼레이터(6)는 에러 앰프(3)로부터 입력하는 검출 전압과 코일 L에 흐르는 전류에 대응한 센스 전압(S1)을 보상 램프파의 전압으로 보정한 전압과 비교하게 되고, 리얼타임으로 코일 L에 흐르는 전류값을 피드백하여 P채널 트랜지스터(M1)의 온하고 있는 시간을 제어하는 PWM 제어 신호를 출력할 수 있다.

이 P채널 트랜지스터(M1)가 온 상태에서 코일 L에 전류를 흐르게 하고 있을 때, 부하가 급격하게 감소되면(가벼워지면) 출력 전압 Vout이 서서히 상승한다.

이 때, 에러 앰프(3)의 출력 전압의 검지나, 커런트 센스 회로(5)가 코일 L 에 흐르는 전류의 감소를 검출하고, 보상 슬로프파에 대해서 피드백하지만, P채널 트랜지스터(M1)를 오프 상태로 하기까지 시간이 걸린다.

한편, 과전압 보호 회로(13)는 출력 전압으로부터 생성한 분압 전압이, 미리 설정한 기준 전압 Vref(혹은 Vref보다 높은 기준 전압 Vref＇)을 초과하는 것을 검출하면, N채널 트랜지스터(M35)를 온 상태로 하여 출력 전압 Vout을 급속히 저하시켜 오버 슛의 발생을 억제한다. 또한, 과전압 보호 회로(13)는 출력 전압으로부터 생성한 분압 전압이, 미리 설정한 기준 전압 Vref(혹은 Vref보다 높은 기준 전압 Vref＇) 이하가 되는 것을 검출하면, N채널 트랜지스터(M35)를 오프 상태로 하여 즉석에서 출력 전압 Vout의 방전을 정지한다. 이 과전압 보호 회로(13)는 시각 t1로부터, 이후에 설명하는 시각 t4까지의 반복에서 항상 오버 슛을 억제하는 동작을 행하고 있다.

시각 t2에 있어서, PWM 콤퍼레이터(6)는 기울기 m에서 선형적으로 상승하는 보상 램프파의 전압이 에러 앰프(3)의 출력 전압을 초과하는 것을 검출하면, 출력하는 PWM 제어 신호의 전압을 L레벨로부터 H레벨로 천이시킨다.

그리고, PWM 제어 회로(9)는 PWM 콤퍼레이터(6)로부터 입력되는 PWM 제어 신호의 전압이 L레벨로부터 H레벨로 변화함으로써, 출력 단자 QB로부터 출력하는 전압을 L레벨로부터 H레벨로 천이시키고, 출력 단자 Q로부터 출력하는 전압을 L레벨로부터 H레벨로 천이시킨다.

이것에 의해, P채널 트랜지스터(M1)가 오프하고, N채널 트랜지스터(M2)가 온하며, 코일 L에 축적된 전기 에너지의 방전이 개시된다. 이 방전은 전술한 N채널 트랜지스터(M35)의 온 저항 rD의 기울기에 대응한 속도로 행해진다.

다음에, 시각 t3에 있어서, 슬로프 보상 회로(4)는 보상 램프 파형이 설정된 극대값이 되어 보상 램프파의 출력을 정지시킨다.

이것에 의해, PWM 콤퍼레이터(6)는 보상 램프파의 전압이 에러 앰프(3)의 출력 전압에 대해서 낮아진 것을 검출하면, 출력하는 PWM 제어 신호의 전압을 H레벨로부터 L레벨로 천이시킨다.

다음에, 시각 t4에 있어서, 발진기(8)가 클록 신호를 출력하고, 다음의 주기가 개시되어 전술한 바와 같이 시각 t1로부터 시각 t4의 동작이 반복된다.

또한, 전술한 설명에 있어서, 1개의 주기 내에 의해서 여분의 전하를 방전시키는 처리가 행해지는 기재로 되어 있지만, 축적되어 있는 전하량과 설정하는 N채널 트랜지스터(M35)의 온 저항 rD의 관계를 조정하여 복수의 주기(T×n, n은 주기수)에 의해 오버 슛을 억제시키는 구성으로 해도 좋다.

전술한 구성에 의해, 본 실시 형태의 전류 모드형 스위칭 레귤레이터 반도체 장치는, 이미 설명한 과전압 보호 회로(13)를 이용함으로써 출력 전압 Vout이 급격하게 상승했다고 해도, 콤퍼레이터(2)가 출력 전압 Vout이 기준 전압을 초과한 것을 검출한 시점에, N채널 트랜지스터(M35)에 의해 출력 전압 Vout의 전압값을 저하시키기 때문에, 종래와 같이 출력 전압 Vout을 저하시킬 때까지의 딜레이를 감소시키는 것이 가능해져 출력 전압 Vout에서의 오버 슛을 억제할 수 있다.

또한, 본 실시 형태에 의하면, 오버 슛을 억제할 수 있기 때문에, 전류의 공급을 행하지 않도록 P채널 트랜지스터(M1)를 발진기(8)의 출력하는 클록 신호의 주기 내에 있어서 완전하게 오프 상태인 채(주기 내에 있어서 코일 L에 전류를 전혀 흐르게 하지 않는 상태)로 하는 일이 없고, 즉, 종래예와 같이 0％ 듀티 혹은 100％ 듀티가 되는 제어를 행하는 일이 없기 때문에, 출력 전압 Vout의 전압값을 발진 시키는 일이 없다.

또한, 본 실시 형태에 있어서는, 강압형의 전류 모드형 스위칭 레귤레이터에 의해, 본 발명의 과전압 보호 회로를 설명했지만, 본 발명의 과전압 보호 회로를 승압형의 전류 모드형 스위칭 레귤레이터에 이용해도 좋다.

도 1은 본 발명의 일 실시 형태에 의한 과전압 보호 회로를 이용한 전류 모드형 스위칭 레귤레이터의 구성예를 나타내는 개념도이다.

도 2는 도 1의 전류 모드형 스위칭 레귤레이터의 동작을 설명하기 위한 파형도이다.

도 3은 도 1의 전류 모드형 스위칭 레귤레이터에서의 슬로프 보상의 동작을 설명하기 위한 파형도이다.

도 4는 도 1의 전류 모드형 스위칭 레귤레이터에서의 과전압 보호 회로의 구성예를 나타내는 개념도이다.

도 5는 종래의 오버 슛을 억제하는 기능을 갖는 전압 모드형 스위칭 레귤레이터의 구성례를 나타내는 개념도이다.

<도면의 주요부분에 대한 부호의 설명>

1 : 스위칭 레귤레이터용 반도체 장치

2 : 콤퍼레이터

3 : 에러 앰프

4 : 슬로프 보상 회로

5 : 커런트 센스 회로

6 : PWM 콤퍼레이터

7 : 가산기

8 : 발진기(OSC)

9 : PWM 제어 회로

13 : 과전압 보호 회로

25, 26 : 인버터

C1, C2, C3 : 콘덴서

D1, D2 : 기준 전압원

M1, M8, M9, M10, M11, M12 : P채널 트랜지스터

M2, M3, M4, M5, M35 : N채널 트랜지스터

R1, R2 : 저항

Claims

직류 전원으로부터 입력되는 입력 직류 전압을, 설정된 직류의 출력 전압으로 변환하여 출력 단자로부터 출력하는 스위칭 레귤레이터용 반도체 장치로서,

목표 전압과 상기 출력 단자에서의 출력 전압을 비교하여 상기 출력 전압이 목표 전압을 초과한 경우, 상기 출력 단자를 방전 상태로 하는 과전압 보호 회로를 갖는 것을 특징으로 하는 반도체 장치.
청구항 1에 있어서, 상기 과전압 보호 회로가

목표 전압과 출력 전압을 비교하여 출력 전압이 목표 전압을 초과한 경우, 제어 신호를 출력하는 콤퍼레이터와,

상기 출력 신호에 의해 온 상태가 되어, 상기 출력 단자를 접지점에 접속하는 방전 스위치로 이루어지는 것을 특징으로 하는 반도체 장치.
청구항 2에 있어서, 스위칭 레귤레이터에 설치된, 입력 직류 전압을 출력 전압으로 변환하여 부하에 공급하는 코일을 온／오프하는 스위치와,

상기 스위치의 온／오프 제어를 행하는 제어 회로를 더욱 갖고,

상기 방전 스위치가 MOS 트랜지스터이고, 온 상태가 되었을 때, 부하가 최대값인 경우에 상기 코일에 흐르는 전류와, 부하가 최저값인 경우에 코일에 흐르는 전류의 차를, 출력 전압의 설정값에 의해 제산한 수치의 저항값이 되도록 트랜지스 터 사이즈가 설정되어 있는 것을 특징으로 하는 반도체 장치.
청구항 2 또는 청구항 3에 있어서, 상기 콤퍼레이터가 목표 전압이 입력되는 단자측에 오프셋 전압이 부가되는 구성으로 되어 있는 것을 특징으로 하는 반도체 장치.
직류 전원으로부터 입력되는 입력 직류 전압을, 설정된 직류의 출력 전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 스위칭 레귤레이터로서,

출력 단자에 접속된 코일과,

상기 코일에 전류를 흐르게 하는 스위치와,

상기 스위치를 온／오프 제어하는 제어 회로와,

목표 전압과, 상기 출력 단자에서의 출력 전압을 비교하여, 상기 출력 전압이 목표 전압을 초과한 경우, 상기 출력 단자를 방전 상태로 하는 과전압 보호 회로를 갖는 것을 특징으로 하는 스위칭 레귤레이터.