KR20080074645A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20080074645A
KR20080074645A KR1020070014038A KR20070014038A KR20080074645A KR 20080074645 A KR20080074645 A KR 20080074645A KR 1020070014038 A KR1020070014038 A KR 1020070014038A KR 20070014038 A KR20070014038 A KR 20070014038A KR 20080074645 A KR20080074645 A KR 20080074645A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
manufacturing
iodine atom
forming
Prior art date
Application number
KR1020070014038A
Other languages
English (en)
Inventor
황의성
김준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070014038A priority Critical patent/KR20080074645A/ko
Publication of KR20080074645A publication Critical patent/KR20080074645A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

반도체 소자의 제조방법은, 스퍼터링(Sputtering) 방식을 통해 금속막을 증착하는 반도체 소자의 제조방법에 있어서, 상기 스퍼터링 방식을 통한 금속막의 증착은 상기 금속막의 치밀도 및 표면 거칠기를 향상되도록 요오드 원자가 흡착된 상태의 기판 결과물 상에 수행한다.

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 하부 구조물에 핀-홀이 발생된 모습을 보여주는 반도체 소자의 사진.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
*도면의 주요 부분에 대한 부호의 설명*
200 : 반도체 기판 210 : 절연막
T : 트렌치 212 : 확산방지용 베리어막
A : 요오드 원자 220 : 제1구리막
230 : 제2구리막 300 : 반도체 기판
310 : 소자분리막 312 : 게이트절연막
314 : 제1게이트도전막 316 : 제2게이트도전막
318 : 게이트도전막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 스퍼터링 방식을 통한 금속막의 증착시 상기 금속막의 치밀도 및 표면 거칠기를 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
주지된 바와 같이, 금속배선의 재료로는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하여 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 구리의 경우 배선 형태로 건식 식각하기가 용이하지 않기 때문에, 구리로 금속배선을 형성하기 위해서는 다마신(Damascene)이라는 새로운 공정 기술이 이용된다.
상기 다마신 공정은 절연막을 식각하여 절연막 내에 금속배선용 콘택홀을 먼저 형성한 후, 상기 콘택홀 표면에 절연막과 금속막의 확산을 방지하기 위한 확산방지용 베리어막(Diffusion Barrier)을 증착하고 나서, 상기 베리어막 상에 스퍼터링(Sputtering) 방식을 통해 제1구리막을 증착한 다음, 상기 제1구리막 상에 상기 콘택홀을 완전히 매립하도록 전기도금(Electroplating) 방식을 통해 제2구리막을 증착하여 금속배선을 형성하는 방법이다.
그러나, 종래 기술의 경우에는 상기 스퍼터링 방식을 통해 증착된 제1구리막의 결정구조가 취약하여 막의 치밀도가 저하된다. 또한, 이러한 구리막에 대해 후 속으로 습식, 또는, 건식 식각 공정을 수행하면 균일한 식각이 어려워져 하부 구조물에 핀-홀(Pin-Hole)과 같은 손상이 발생하게 된다.
도 1은 하부 구조물에 핀-홀이 발생된 모습을 보여주는 반도체 소자의 사진이다.
도 1에 도시된 바와 같이, 상기 스퍼터링 방식을 통해 증착된 제1구리막에 대해 습식, 또는, 건식 식각 공정을 수행하게 되면 하부 구조물에 핀-홀과 같은 손상이 발생하게 된다.
또한, 상기 제1구리막 상에 전기도금 방식을 통해 제2구리막을 증착할 때, 상기 제1구리막에 발생된 핀-홀 내에 용액이 침투하여 상기 제1구리막의 손상이 야기된다.
한편, 상기 핀-홀의 발생을 방지하기 위해 제1구리막을 증착하기 위한 스터퍼링 공정 후에 기판 결과물을 열처리하는 방법에 제안된 바 있다. 하지만, 상기 열처리하는 방법은 반도체 소자의 제조 단가를 상승시키는 원인이 되며, 상기 열처리를 통해 구리막의 표면 거칠기가 저하되어 후속 포토(Photo) 공정시 오정렬이 야기된다.
따라서, 본 발명은 스퍼터링(Sputtering) 방식을 통한 구리막의 증착시 상기 구리막의 치밀도 및 표면 거칠기를 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.
일 실시예에 있어서, 반도체 소자의 제조방법은, 스퍼터링(Sputtering) 방식을 통해 금속막을 증착하는 반도체 소자의 제조방법에 있어서, 상기 스퍼터링 방식을 통한 금속막의 증착은 상기 금속막의 치밀도 및 표면 거칠기를 향상되도록 요오드 원자가 흡착된 상태의 기판 결과물 상에 수행한다.
여기서, 상기 금속막은 구리막, 또는, 텅스텐막이다.
상기 요오드 원자는 반응기로서 R-Ix 구조의 화합물을 사용하여 흡착된다.
상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수이다.
상기 요오드 원자는 수소 가스를 주입하면서 수행하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 흡착된다.
상기 요오드 원자는 50∼400℃의 온도에서 흡착된다.
다른 실시예에 있어서, 반도체 소자의 제조방법은, 하부 구조물을 덮도록 형성된 반도체 기판 상의 절연막을 식각하여 금속배선용 패턴을 형성하는 단계; 상기 금속배선용 패턴을 포함한 절연막 상에 확산방지용 베리어막을 형성하는 단계; 상기 확산방지용 베리어막이 형성된 기판 표면 상에 요오드 원자를 흡착시키는 단계; 상기 요오드 원자가 흡착된 확산방지용 베리어막 상에 스퍼터링(Sputtering) 방식을 통해 상기 금속배선용 패턴의 프로파일을 따라 제1구리막을 형성하는 단계; 및 상기 제1구리막 상에 상기 금속배선용 패턴을 매립하도록 제2구리막을 형성하여 금속배선을 형성하는 단계;를 포함한다.
여기서, 상기 금속배선용 패턴은 트렌치, 또는, 콘택홀이다.
상기 확산방지용 베리어막은 TiN막, TaN막, Ru막, RuN막 및 WN막 중 어느 하나의 막이다.
상기 요오드 원자를 흡착시키는 단계는, 반응기로서 R-Ix 구조의 화합물을 사용하여 수행한다.
상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수이다.
상기 요오드 원자를 흡착시키는 단계는, 수소 가스를 주입하면서 수행하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 수행한다.
상기 요오드 원자를 흡착시키는 단계는, 50∼400℃의 온도에서 수행한다.
상기 스퍼터링(Sputtering) 방식을 통해 제1구리막을 형성하는 단계는, 150∼400℃의 온도에서 수행한다.
상기 제2구리막은 전기도금(Electroplating) 방식, 또는, MOCVD(Metal Organic Chemical Vapor Deposition) 방식을 통해 형성한다.
또 다른 실시예에 있어서, 반도체 소자의 제조방법은, 반도체 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 제1게이트도전막을 형성하는 단계; 상기 제1게이트도전막의 표면에 요오드 원자를 흡착시키는 단계; 상기 요오드 원자가 흡착된 제1게이트도전막 상에 스퍼터링 방식을 통해 금속막으로 제2게이트도전막을 형성하는 단계; 및 상기 제2게이트도전막 상에 하드마스크막을 형성하는 단계;를 포함한다.
여기서, 상기 제1게이트도전막은 폴리실리콘막으로 형성한다.
상기 요오드 원자를 흡착시키는 단계는, 반응기로서 R-Ix 구조의 화합물을 사용하여 수행한다.
상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수이다.
상기 요오드 원자를 흡착시키는 단계는, 수소 가스를 주입하면서 수행하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 수행한다.
상기 요오드 원자를 흡착시키는 단계는, 50∼400℃의 온도에서 수행한다.
상기 제2게이트도전막은 텅스텐막으로 형성한다.
상기 스퍼터링 방식을 통해 제2게이트도전막을 형성하는 단계는, 300∼800℃의 온도에서 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 반도체 기판의 표면 상에 반응기로서 R-Ix 구조의 화합물을 사용하여 요오드 원자를 흡착시킨 후에 상기 요오드 원자가 흡착된 기판 결과물 상에 스퍼터링 방식을 통해 금속막을 증착한다.
이렇게 하면, 종래의 스퍼터링 방식을 통해 증착된 금속막 보다 치밀한 구조의 금속막을 형성할 수 있으므로 후속 식각 공정시 불균일한 식각 현상을 방지할 수 있으며, 이를 통해, 하부 구조물에 핀-홀(Pin-Hole)과 같은 손상이 발생되는 것 을 방지할 수 있다.
또한, 본 발명은 상기 요오드 원자가 흡착된 상태에서 스퍼터링 방식을 통해 금속막을 증착함으로써 상기 금속막의 표면 거칠기를 개선할 수 있으며, 따라서, 후속 포토(Photo) 공정시 오정렬이 발생되는 것을 방지할 수 있다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(200) 상에 상기 하부 구조물을 덮도록 산화막 재질의 절연막(210)을 증착한다. 그런 다음, 상기 절연막(210)을 식각하여 금속배선용 트렌치(T)를 형성한다.
도 2b를 참조하면, 상기 트렌치(T)를 포함한 절연막(210) 상에 확산방지용 베리어막(212)을 형성한다. 상기 베리어막(212)은 TiN막, TaN막, Ru막, RuN막 및 WN막 중 어느 하나의 막으로 형성한다.
도 2c를 참조하면, 상기 확산방지용 베리어막(212)이 형성된 기판(200) 표면 상에 상기 반도체 기판(200)이 안착된 공정 챔버 내로 수소 가스를 주입하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 요오드 원자(A)를 흡착시킨다.
이때, 상기 요오드 원자(A)는 R-Ix 구조의 화합물을 반응기로 사용하여 흡착되며, 상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수이다. 그리고, 상기 요오드 원자(A)의 흡착시 흡착 능력을 향상시키기 위해 반도체 기판(200)의 온도를 50∼400 ℃ 정도로 유지함이 바람직하다.
도 2d를 참조하면, 상기 요오드 원자(A)가 흡착된 확산방지용 베리어막(212) 상에 스퍼터링(Sputtering) 방식을 통해 상기 트렌치(T)를 완전히 매립하지 않는 두께로 제1구리막(220)을 형성한다. 상기 스퍼터링 방식을 통한 제1구리막(220)의 증착은 150∼400℃ 정도의 온도에서 수행한다.
여기서, 상기 제1구리막(220)의 증착시 구리 원자와 요오드 원자(A) 간의 자리 이동을 통해 상기 제1구리막(220)의 상부로 요오드 원자(A)가 이동하여 막의 치밀도 및 표면 거칠기가 개선된 제1구리막(220)이 증착된다. 즉, 상기 흡착된 요오드 원자(A)에 의해 원자들 간의 이동을 위한 에리히-슈버벨 장벽(Ehrlich-Schwoebel Barrier)이 낮출 수 있으므로 상기 제1구리막(220)의 치밀도 및 표면 거칠기를 개선할 수 있다.
도 2e를 참조하면, 상기 제1구리막(220)이 증착된 기판(200) 결과물 상에 상기 트렌치(T)를 완전히 매립하도록 제2구리막(230)을 증착한다. 상기 제2구리막(230)은 전기도금(Electroplating) 방식, 또는, MOCVD(Metal Organic Chemical Vapor Deposition) 방식을 통해 증착한다.
이후, 도시하지는 않았지만 상기 제1 및 제2구리막을 패터닝하여 금속배선을 형성하고 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
여기서, 본 발명은 스퍼터링 방식을 통해 금속막을 증착하는 반도체 소자의 제조방법에 있어서, 상기 금속막을 증착하기 전에 기판 표면 상에 요오드 원자를 흡착시킴으로써 상기 스퍼터링에 의해 증착된 금속막의 치밀도 및 표면 거칠기를 향상시킬 수 있다.
한편, 전술한 본 발명의 일 실시예에서는 금속배선을 형성하기 위한 금속막의 증착시 요오드 원자가 흡착된 기판 결과물 상에 스퍼터링 방식을 통해 금속막을 증착함으로써 상기 금속막의 치밀도 및 표면 거칠기를 개선하였지만, 본 발명의 다른 실시예로서 게이트도전막의 증착시에도 요오드 원자를 흡착시킴으로써 동일한 효과를 얻을 수 있다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 셀 영역과 소자분리 영역을 정의하는 소자분리막(310)이 구비된 반도체 기판(300) 상에 게이트절연막(312)을 형성한다. 상기 게이트절연막(312)은 통상 산화막으로 형성한다.
도 3b를 참조하면, 상기 게이트절연막(312) 상에 폴리실리콘막으로 제1게이트도전막(314)을 형성한다.
도 3c를 참조하면, 상기 제1게이트도전막(314)이 형성된 기판(300) 표면 상에 상기 반도체 기판(300)이 안착된 공정 챔버 내로 수소 가스를 주입하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 요오드 원자(A)를 흡착시킨다.
이때, 상기 요오드 원자(A)는 R-Ix 구조의 화합물을 반응기로 사용하여 흡착되며, 상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하 나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수이다. 그리고, 상기 요오드 원자(A)의 흡착시 흡착 능력을 향상시키기 위해 반도체 기판(300)의 온도를 50∼400℃ 정도로 유지함이 바람직하다.
도 3d를 참조하면, 상기 요오드 원자(A)가 흡착된 제1게이트도전막(314) 상에 스퍼터링 방식을 통해 텅스텐막으로 제2게이트도전막(316)을 증착한다. 상기 스퍼터링 방식을 통한 제2게이트도전막(316)의 증착은 텅스텐 원자와 요오드 원자 간의 자리 이동이 가능하도록 300∼800℃ 정도의 온도에서 수행함이 바람직하다.
여기서, 상기 제2게이트도전막(316)의 증착시 텅스텐 원자와 요오드 원자(A) 간의 자리 이동을 통해 상기 제2게이트도전막(316)의 상부로 요오드 원자(A)가 이동하여 막의 치밀도 및 표면 거칠기가 개선된 제2게이트도전막(316)이 증착된다. 즉, 상기 흡착된 요오드 원자(A)에 의해 원자들 간의 이동을 위한 에리히-슈버벨 장벽(Ehrlich-Schwoebel Barrier)이 낮출 수 있으므로 상기 제2게이트도전막(316)의 치밀도 및 표면 거칠기를 개선할 수 있다.
도 3e를 참조하면, 상기 제2게이트도전막(316) 상에 하드마스크막(318)을 형성한다.
이후, 도시하지는 않았지만 상기 하드마스크막과 제2 및 제1게이트도전막 및 게이트절연막을 차례로 식각하여 게이트를 형성한 후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 스퍼터링 방식을 통한 금속막의 증착시 기판 전면 상에 요오드 상태가 흡착된 상태에서 금속막을 증착함으로써, 상기 금속막의 치밀도 및 표면 거칠기를 향상시킬 수 있다.

Claims (23)

  1. 스퍼터링(Sputtering) 방식을 통해 금속막을 증착하는 반도체 소자의 제조방법에 있어서,
    상기 스퍼터링 방식을 통한 금속막의 증착은 상기 금속막의 치밀도 및 표면 거칠기를 향상되도록 요오드 원자가 흡착된 상태의 기판 결과물 상에 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 금속막은 구리막, 또는, 텅스텐막인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 요오드 원자는 반응기로서 R-Ix 구조의 화합물을 사용하여 흡착된 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 요오드 원자는 수소 가스를 주입하면서 수행하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 흡착된 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 요오드 원자는 50∼400℃의 온도에서 흡착된 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 하부 구조물을 덮도록 형성된 반도체 기판 상의 절연막을 식각하여 금속배선용 패턴을 형성하는 단계;
    상기 금속배선용 패턴을 포함한 절연막 상에 확산방지용 베리어막을 형성하는 단계;
    상기 확산방지용 베리어막이 형성된 기판 표면 상에 요오드 원자를 흡착시키는 단계;
    상기 요오드 원자가 흡착된 확산방지용 베리어막 상에 스퍼터링(Sputtering) 방식을 통해 상기 금속배선용 패턴의 프로파일을 따라 제1구리막을 형성하는 단계; 및
    상기 제1구리막 상에 상기 금속배선용 패턴을 매립하도록 제2구리막을 형성 하여 금속배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 금속배선용 패턴은 트렌치, 또는, 콘택홀인 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 확산방지용 베리어막은 TiN막, TaN막, Ru막, RuN막 및 WN막 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 요오드 원자를 흡착시키는 단계는,
    반응기로서 R-Ix 구조의 화합물을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수인 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 7 항에 있어서,
    상기 요오드 원자를 흡착시키는 단계는,
    수소 가스를 주입하면서 수행하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 7 항에 있어서,
    상기 요오드 원자를 흡착시키는 단계는,
    50∼400℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 7 항에 있어서,
    상기 스퍼터링(Sputtering) 방식을 통해 제1구리막을 형성하는 단계는,
    150∼400℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 7 항에 있어서,
    상기 제2구리막은 전기도금(Electroplating) 방식, 또는, MOCVD(Metal Organic Chemical Vapor Deposition) 방식을 통해 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 반도체 기판 상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 제1게이트도전막을 형성하는 단계;
    상기 제1게이트도전막의 표면에 요오드 원자를 흡착시키는 단계;
    상기 요오드 원자가 흡착된 제1게이트도전막 상에 스퍼터링 방식을 통해 금속막으로 제2게이트도전막을 형성하는 단계; 및
    상기 제2게이트도전막 상에 하드마스크막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 제1게이트도전막은 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 16 항에 있어서,
    상기 요오드 원자를 흡착시키는 단계는,
    반응기로서 R-Ix 구조의 화합물을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 18 항에 있어서,
    상기 R은 수소, 알킬, 카보닐, 카르복실, 에테르, 불소 및 염소 중 어느 하 나가 치환된 알킬 화합물이고, 상기 x는 1∼3인 정수인 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 16 항에 있어서,
    상기 요오드 원자를 흡착시키는 단계는,
    수소 가스를 주입하면서 수행하는 방식, 또는, 수소 플라즈마 방식 중 어느 하나의 방식을 통해 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 16 항에 있어서,
    상기 요오드 원자를 흡착시키는 단계는,
    50∼400℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 16 항에 있어서,
    상기 제2게이트도전막은 텅스텐막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  23. 제 16 항에 있어서,
    상기 스퍼터링 방식을 통해 제2게이트도전막을 형성하는 단계는, 300∼800℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070014038A 2007-02-09 2007-02-09 반도체 소자의 제조방법 KR20080074645A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014038A KR20080074645A (ko) 2007-02-09 2007-02-09 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014038A KR20080074645A (ko) 2007-02-09 2007-02-09 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080074645A true KR20080074645A (ko) 2008-08-13

Family

ID=39883942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014038A KR20080074645A (ko) 2007-02-09 2007-02-09 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080074645A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002085A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 소자의 구리 배선 형성 방법
KR20020065574A (ko) * 1999-12-15 2002-08-13 지니텍 주식회사 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법
KR20040008593A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065574A (ko) * 1999-12-15 2002-08-13 지니텍 주식회사 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법
KR20020002085A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 소자의 구리 배선 형성 방법
KR20040008593A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국과학기술원 학위논문 *

Similar Documents

Publication Publication Date Title
KR20020059516A (ko) 반도체 집적 회로의 제조 방법
US20050048765A1 (en) Sealed pores in low-k material damascene conductive structures
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US20080318414A1 (en) Method of manufacturing semiconductor device
US20120007240A1 (en) Metal wire for a semiconductor device formed with a metal layer without voids therein and a method for forming the same
KR20080062006A (ko) 반도체 소자의 다층 금속배선 형성방법
KR100450738B1 (ko) 알루미늄 금속 배선 형성방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR20080074645A (ko) 반도체 소자의 제조방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100876888B1 (ko) 반도체 소자의 배선 형성 방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR20080062556A (ko) 반도체 소자의 금속배선 형성방법
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070049345A (ko) 반도체 소자의 제조방법
KR100895811B1 (ko) 반도체 소자의 금속배선 형성방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR20120024907A (ko) 반도체 소자의 금속배선 형성방법
KR100753420B1 (ko) 반도체 소자의 제조방법
KR100891524B1 (ko) 반도체 소자의 제조방법
KR20030002137A (ko) 구리를 사용한 대머신 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application