KR20080074469A - 초음파를 이용한 발광다이오드의 플립칩 패키징 방법 - Google Patents

초음파를 이용한 발광다이오드의 플립칩 패키징 방법 Download PDF

Info

Publication number
KR20080074469A
KR20080074469A KR1020070013653A KR20070013653A KR20080074469A KR 20080074469 A KR20080074469 A KR 20080074469A KR 1020070013653 A KR1020070013653 A KR 1020070013653A KR 20070013653 A KR20070013653 A KR 20070013653A KR 20080074469 A KR20080074469 A KR 20080074469A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
substrate
ultrasonic waves
flip chip
Prior art date
Application number
KR1020070013653A
Other languages
English (en)
Other versions
KR100864004B1 (ko
Inventor
성현호
박용규
김인회
Original Assignee
(주)아이셀론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이셀론 filed Critical (주)아이셀론
Priority to KR1020070013653A priority Critical patent/KR100864004B1/ko
Publication of KR20080074469A publication Critical patent/KR20080074469A/ko
Application granted granted Critical
Publication of KR100864004B1 publication Critical patent/KR100864004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 발명은 발광다이오드의 패키지 방법에 관한 것으로, 특히 초음파 접합공정을 이용하여 발광다이오드 칩을 기판에 직접 실장하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법에 관한 것이다.
본 발명에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법에 의하면 플립칩 본딩에 있어서 웨이퍼 상에 범프를 형성함으로써 공정시간을 단축할 수 있고 초음파 접합 공정을 이용함으로써 상온에서 공정을 신속히 처리할 수 있으며 그루브(groove) 패턴의 기판을 사용함으로써 발광다이오드 패키지의 발광 효율 및 방열 효과를 향상시킬 수 있는 장점이 있다.
플립 칩(flip-chip), 발광다이오드(LED), 초음파(ultrasonic)

Description

초음파를 이용한 발광다이오드의 플립칩 패키징 방법{Method of Flip-chip packaging of LED using the ultrasonic wave}
도 1은 종래 기술에 따른 발광다이오드 칩이 와이어 본딩에 의하여 실장된 모습을 나타내는 개략도이다.
도 2는 종래 기술에 따른 발광다이오드 칩이 플립칩 본딩에 의하여 실장된 모습을 나타내는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법을 도시한 흐름도이다.
도 4는 초음파 접합 공정 및 열압착 공정을 통하여 기판 위에 발광다이오드칩을 실장하는 것을 나타내는 개략도이다.
도 5는 본 발명의 일 실시예에 따라 제조된 발광다이오드 패키지를 개략적으로 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따라 groove 패턴의 기판위에 형성된 발광다이오드 패키지를 개략적으로 도시한 도면이다.
도 7은 본 발명의 다른 일 실시예에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법을 도시한 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
401, 501 : 발광다이오드 칩 402, 502 : 범프
403, 503 : 기판 504, 604 : 에폭시
505, 605 :형광체 408 : 패드
409 : 초음파 인가 431 : 히팅수단
610 : Groove 512, 612 : 렌즈
본 발명은 발광다이오드의 패키징 방법에 관한 것으로, 특히 초음파 접합공정을 이용하여 발광다이오드 칩을 기판에 직접 실장하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법에 관한 것이다.
일반적으로, 발광다이오드(Light Emitting Diode : 이하 'LED'라 한다)는 화합물 반도체의 특성을 이용하여 전기에너지를 빛으로 변환시켜 신호를 송수신하는데 사용되는 반도체의 일종으로 가전제품, 리모콘, 전광판등에 널리 사용된다.
종래에는 발광다이오드를 메탈 계열 또는 실리콘 기판 등에 Die Attach의 공정을 통하여 일정 위치에 안착을 시킨 후 와이어 본딩(Wire bonding)공정을 이용하여 기판과 발광다이오드를 전기적으로 연결시키는 방법을 통해 발광다이오드 패키지를 제조하였다.
도 1은 종래 기술에 따른 발광다이오드 칩이 와이어 본딩에 의하여 실장된 모습을 나타내는 개략도이다.
도 1에 도시된 바와 같이 발광다이오드(LED) 어셈블리(100)는 발광다이오드 칩(101)이 기판(103)에 와이어(106)로 본딩되어 있다.
그러나 이러한 와이어 본딩(Wire bonding)공정을 이용한 방법은 와이어 본딩을 하는데 많은 시간이 소요되고 제조 비용이 많이 들고 발광다이오드 칩과 기판과의 전기적 연결을 위한 와이어 본딩으로 인해 패키지를 소형화 하는데 한계가 있었다.
최근들어 정보 통신 기기의 소형화 추세에 따라 기기의 각종 부품인 저항, 콘덴서등이 더욱 소형화되고 있으며 LED 램프도 경박단소화가 요구되어 왔다.
이에 대한 대응책으로 LED 칩을 기판에 직접 실장하는 플립칩 본딩(Flip Chip Bonding)을 고안하게 되었다. 플립칩 본딩(Flip Chip Bonding)은 반도체 칩 위에 범프를 형성하고 범프가 형성된 반도체 칩을 뒤집어(Flip) 기판에 접속한 후 열을 가하여 범프를 용융시켜 반도체 칩을 기판에 직접 실장시키는 방법으로 와이어 본딩 과정이 없어서 패키지를 소형화 할 수 있으며 집적도나 성능면에서 우수한 장점이 있다.
도 2는 종래 기술에 따른 발광다이오드 칩이 플립칩 본딩에 의하여 실장된 모습을 나타내는 개략도이다.
도 2에 도시된 바와 같이 발광다이오드(LED) 어셈블리(200)는 발광다이오드 칩(201)이 기판(203)에 솔더링 범프(207)를 통해 직접 플립칩 본딩되며 발광다이오드 칩(201) 주변에 에폭시 재료(211)를 도포하여 발광다이오드 칩(201)의 내환경성을 증가시키다.
그러나 이러한 종래의 플립칩 본딩의 경우 반도체 칩과 기판의 접속을 위해서 솔더링 범프의 용융점 이상으로 온도를 올려야 하고 이에따라 발광다이오드의 특성에 나쁜 영향을 끼치며 접합을 위한 시간이 오래 걸려 생산성이 저하되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 발광다이오드의 플립칩 공정에서 초음파를 이용하여 상온에서 발광다이오드 칩과 기판의 접합을 실시하여 발광다이오드의 특성 저하 없이 고효율의 발광다이오드 패키지를 제조하는 방법을 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법은 발광다이오드 웨이퍼 상에 스터드 범프 또는 플레이트 범프를 형성하는 단계, 상기 웨이퍼를 다수의 발광다이오드 칩으로 분리하는 단계, 상기 분리된 발광다이오드 칩을 기판에 직접 실장하는 단계, 상기 기판에 실장된 상기 발광다이오드 칩 주변에 에폭시 재료를 도포하고 경화시키는 단계, 상기 발광다이오드 칩위에 형광체를 도포하는 단계 및 에폭시를 사용하여 렌즈를 몰딩하는 단계를 포함하고, 상기 분리된 발광다이오드 칩을 기판에 직접 실장하는 단계는 상기 기판 또는 발광다이오드칩에 열과 압력을 가하고 초음파를 인가하여 상기 기판의 패드와 상기 발광다이오드 칩에 형성된 범프를 플립칩 본딩하는 것을 특징으로 한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 의한 초음파를 이용한 발광다이오드의 플립칩 패키징 방법은, 발광다이오드의 플립칩 패키징 방법에 있어서, 기판상에 스터드 범프 또는 플레이트 범프를 형성하는 단계, 발광다이오드칩을 상기 기판에 직접 실장하는 단계, 상기 기판에 실장된 상기 발광다이오드칩 주변에 에폭시 재료를 도포하고 경화시키는 단계, 상기 발광다이오드칩위에 형광체를 도포하는 단계 및 에폭시를 사용하여 렌즈를 몰딩하는 단계를 포함하고,상기 발광다이오드칩을 상기 기판에 직접 실장하는 단계는 상기 기판 또는 발광다이오드칩에 열과 압력을 가하고 초음파를 인가하여 상기 기판에 형성된 범프와 상기 발광다이오드칩을 플립칩 본딩하는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법을 도시한 흐름도이고 도 5는 본 발명의 일 실시예에 따라 제조된 발광다이오드 패키지를 개략적으로 도시한 도면이다.
본 발명의 일 실시예에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법은 도 3에 도시된 바와같이 발광다이오드 웨이퍼에 범프를 형성하는 단계(S301), 상기 웨이퍼를 다수의 발광다이오드칩으로 분리하는 단계(S302), 발광다이오드칩을 기판에 실장하는 단계(S303), 기판에 실장된 발광다이오드칩 주변에 에폭시를 도포하고 경화시키는 단계(S304), 발광다이오드칩 위에 형광체를 도포하는 단계(S305) 및 에폭시를 사용하여 렌즈를 몰딩하는 단계(S306)로 이루어진다.
발광다이오드 웨이퍼에 범프를 형성하는 단계(S301)는 상기 기판(503)의 패 드와의 접속을 위한 범프(502)를 형성하는 단계로 이때 범프의 형성방식은 도금을 이용하여 플레이트(Plate) 형상으로 제작하거나 스터드 범프 공정으로 스터드 범프를 형성할 수 있다. 범프(502)로 사용될 수 있는 물질은 금(Au), 알루미늄(Al) 또는 구리(Cu)등이 바람직하다.
웨이퍼를 다수의 발광다이오드칩으로 분리하는 단계(S302)는 범프(502)가 형성된 웨이퍼를 웨이퍼 블레이드에 의해 단위 발광다이오드칩(501)으로 분리하는 공정이다.
발광다이오드칩을 기판에 실장하는 단계(S303)는 범프(502)가 형성되어 있는 발광다이오드칩(501)을 기판(503)의 패드(미도시)에 정렬하고 열과 압력 및 초음파를 인가하여 접착시키는 공정이다. 즉, 기판(503)에 열을 가하고 발광다이오드칩(501)에 압력을 가하는 동시에 초음파를 인가함으로써 발생되는 에너지를 이용하여 발광다이오드칩(501)을 기판(503)에 접착시키게 된다.
발광다이오드칩(501)이 접합되는 기판(503)은 실리콘(Si), 세라믹 또는 폴리머 계열의 물질로 구성된 기판이 사용될 수 있다. 상기 기판(503)의 패드로 사용되는 물질은 금(Au), 알루미늄(Al) 또는 주석(Sn)이 바람직하다.
또한 접합에 사용되는 초음파의 주파수는 40~110kHz인 것이 바람직하고 기판(503) 및 초음파가 인가되는 발광다이오드칩(501)은 상온(25℃ ~ 100℃)으로 고정하여 열에 의한 발광다이오드의 열화를 방지하도록 한다.
이후 기판(503)에 접합된 발광다이오드칩(501)의 신뢰성 향상을 위해 발광다이오드칩(501) 주변에 에폭시(504)를 도포하고 경화시키는 단계(S304)를 거치고 백 색광을 구현하고 발광 효율을 높이기 위해 발광다이오드칩 위에 형광체(505)를 도포하는 단계(S305) 및 에폭시를 사용하여 렌즈(512)를 몰딩하는 단계(S306)를 거치게 된다.
도 4는 초음파 접합 공정 및 열압착 공정을 통하여 기판 위에 발광다이오드칩을 실장하는 것을 나타내는 개략도이다.
도 4에 도시된 바와같이 히팅수단(431)에 의해 기판(403)에 열을 가하고 발광다이오드에 형성된 범프(402)와 기판(403)에 형성된 패드(408)를 정렬시킨 후 발광다이오드칩(401)에 압력과 초음파를 인가하여(409) 열과 압력 및 초음파에 의해 발광다이오드칩(401)이 기판(403)에 실장된다.
도 6은 본 발명의 일 실시예에 따른 그루브(groove) 패턴의 기판위에 제조된 발광다이오드 패키지를 개략적으로 도시한 도면이다.
이러한 그루브(groove) 패턴의 기판을 사용함으로써 광효율 및 발광효율을 향상시킬 수 있다.
도 7은 본 발명의 다른 일 실시예에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법을 도시한 흐름도이다.
본 발명의 다른 일 실시예에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법은 도 7에 도시된 바와같이 기판에 범프를 형성하는 단계(S701), 발광다이오드칩을 상기 기판에 실장하는 단계(S702), 기판에 실장된 발광다이오드칩 주변에 에폭시를 도포하고 경화시키는 단계(S703), 발광다이오드칩 위에 형광체를 도포하는 단계(S704) 및 에폭시를 사용하여 렌즈를 몰딩하는 단계(S705)로 이루어진 다.
도 7을 참조하면 도 3에 도시된 방법과 달리 발광다이오드에 범프를 형성하는 단계(S301)를 생략하고 대신 기판에 직접 범프를 형성하는 단계(S701)를 이용한다.
이후 발광다이오드칩을 범프가 형성된 기판에 실장하는 단계(S702)로 부터 에폭시를 사용하여 렌즈를 몰딩하는 단계(S705) 까지는 도 3에 도시된 방법과 동일하게 실시된다.
이때 발광다이오드칩이 접합되는 기판은 실리콘(Si), 세라믹 또는 폴리머 계열의 물질로 구성된 기판이 사용될 수 있으며 그루브(groove) 패턴의 기판을 사용함으로써 광효율 및 발광효율을 향상시킬 수도 있다. 상기 기판의 패드로 사용되는 물질은 금(Au), 알루미늄(Al) 또는 주석(Sn)이 바람직하다.
또한 접합에 사용되는 초음파의 주파수는 40~110kHz인 것이 바람직하고 기판 및 초음파가 인가되는 발광다이오드칩은 상온(25℃ ~ 100℃)으로 고정하여 열에 의한 발광다이오드의 열화를 방지하도록 한다.
범프의 형성방식은 도금을 이용하여 플레이트(Plate) 형상으로 제작하거나 스터드 범프 공정으로 스터드 범프를 형성할 수 있다. 범프로 사용될 수 있는 물질은 금(Au), 알루미늄(Al) 또는 구리(Cu)등이 바람직하다.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명 의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 초음파를 이용한 발광다이오드의 플립칩 패키징 방법에 의하면 플립칩 본딩에 있어서 웨이퍼 상에 플레이트(Plate) 범프 또는 스터드 범프를 형성함으로써 공정시간을 단축할 수 있고 초음파 접합 공정을 이용함으로써 상온에서 공정을 신속히 처리할 수 있으며 그루브(groove) 패턴의 기판을 사용함으로써 발광다이오드 패키지의 발광효율 및 방열효과를 향상시킬 수 있는 장점이 있다.

Claims (13)

  1. 발광다이오드의 플립칩 패키징 방법에 있어서,
    발광다이오드 웨이퍼 상에 스터드 범프 또는 플레이트 범프를 형성하는 단계;
    상기 웨이퍼를 다수의 발광다이오드칩으로 분리하는 단계;
    상기 분리된 발광다이오드칩을 기판에 직접 실장하는 단계;
    상기 기판에 실장된 상기 발광다이오드칩 주변에 에폭시 재료를 도포하고 경화시키는 단계;
    상기 발광다이오드칩위에 형광체를 도포하는 단계; 및
    에폭시를 사용하여 렌즈를 몰딩하는 단계를 포함하고,
    상기 분리된 발광다이오드칩을 기판에 직접 실장하는 단계는 상기 기판 또는 발광다이오드칩에 열과 압력을 가하고 초음파를 인가하여 상기 기판의 패드와 상기 발광다이오드칩에 형성된 범프를 플립칩 본딩하는 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  2. 제1항에 있어서,
    상기 범프는 Au, Al 또는 Cu로 구성된 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  3. 제1항에 있어서,
    상기 패드는 Au, Al 또는 Sn 으로 구성된 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  4. 제1항에 있어서,
    상기 기판은 Si, 세라믹 또는 폴리머 계열의 물질로 구성된 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  5. 제1항에 있어서,
    상기 초음파 접합 공정에 사용되는 초음파의 주파수는 40~110kHz인 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  6. 제1항에 있어서, 상기 기판에 가해지는 열은
    25℃ ~ 100℃ 인 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  7. 제1항에 있어서, 상기 기판은
    그루브(groove)가 형성되어 있는 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  8. 발광다이오드의 플립칩 패키징 방법에 있어서,
    기판상에 스터드 범프 또는 플레이트 범프를 형성하는 단계;
    발광다이오드칩을 상기 기판에 직접 실장하는 단계;
    상기 기판에 실장된 상기 발광다이오드칩 주변에 에폭시 재료를 도포하고 경화시키는 단계;
    상기 발광다이오드칩위에 형광체를 도포하는 단계; 및
    에폭시를 사용하여 렌즈를 몰딩하는 단계를 포함하고,상기 발광다이오드칩을 상기 기판에 직접 실장하는 단계는 상기 기판 또는 발광다이오드칩에 열과 압력을 가하고 초음파를 인가하여 상기 기판에 형성된 범프와 상기 발광다이오드칩을 플립칩 본딩하는 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  9. 제8항에 있어서,
    상기 범프는 Au, Al 또는 Cu로 구성된 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  10. 제8항에 있어서,
    상기 기판은 Si, 세라믹 또는 폴리머 계열의 물질로 구성된 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  11. 제8항에 있어서,
    상기 초음파 접합 공정에 사용되는 초음파의 주파수는 40~110kHz인 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  12. 제8항에 있어서, 상기 기판에 가해지는 열은
    25℃ ~ 100℃ 인 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
  13. 제8항에 있어서, 상기 기판은
    그루브(groove)가 형성되어 있는 것을 특징으로 하는 초음파를 이용한 발광다이오드의 플립칩 패키징 방법.
KR1020070013653A 2007-02-09 2007-02-09 초음파를 이용한 발광다이오드의 플립칩 패키징 방법 KR100864004B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070013653A KR100864004B1 (ko) 2007-02-09 2007-02-09 초음파를 이용한 발광다이오드의 플립칩 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013653A KR100864004B1 (ko) 2007-02-09 2007-02-09 초음파를 이용한 발광다이오드의 플립칩 패키징 방법

Publications (2)

Publication Number Publication Date
KR20080074469A true KR20080074469A (ko) 2008-08-13
KR100864004B1 KR100864004B1 (ko) 2008-10-17

Family

ID=39883794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013653A KR100864004B1 (ko) 2007-02-09 2007-02-09 초음파를 이용한 발광다이오드의 플립칩 패키징 방법

Country Status (1)

Country Link
KR (1) KR100864004B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872828A (zh) * 2010-06-21 2010-10-27 深圳雷曼光电科技股份有限公司 一种倒装led芯片的封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280415A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 半導体装置
JP4246134B2 (ja) * 2003-10-07 2009-04-02 パナソニック株式会社 半導体素子の実装方法、及び半導体素子実装基板
KR100708604B1 (ko) * 2005-08-04 2007-04-18 서울옵토디바이스주식회사 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872828A (zh) * 2010-06-21 2010-10-27 深圳雷曼光电科技股份有限公司 一种倒装led芯片的封装方法

Also Published As

Publication number Publication date
KR100864004B1 (ko) 2008-10-17

Similar Documents

Publication Publication Date Title
CN101689590B (zh) 半导体发光器件封装和方法
US8212279B2 (en) Semiconductor chip assembly with post/base heat spreader, signal post and cavity
JP5349755B2 (ja) 表面実装の発光チップパッケージ
US8076182B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and a cavity over the post
US8227270B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and an adhesive between the base and a terminal
CN102185091B (zh) 一种发光二极管器件及其制造方法
US7939375B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and a cavity in the post
US20110079811A1 (en) Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
CN101997074A (zh) 一种基于硅基板的led表面贴片式封装结构及其封装方法
CN102185090B (zh) 一种采用cob封装的发光器件及其制造方法
KR101519062B1 (ko) 반도체 소자 패키지
US8314438B2 (en) Semiconductor chip assembly with bump/base heat spreader and cavity in bump
CN201904369U (zh) 一种基于硅基板的led表面贴片式封装结构
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
TWI829392B (zh) 晶片封裝方法及晶片結構
US8415703B2 (en) Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
JP2003008071A (ja) Ｌｅｄ基板アセンブリを使用したｌｅｄランプ
CN103545436B (zh) 蓝宝石基led封装结构及其封装方法
US20210217679A1 (en) Leadframe spacer for double-sided power module
KR100864004B1 (ko) 초음파를 이용한 발광다이오드의 플립칩 패키징 방법
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
KR20080086178A (ko) 스택 패키지 제조 방법
CN202058786U (zh) 一种采用cob封装的发光器件
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
CN102214779A (zh) 一种高可靠性的发光二极管及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee