KR20080072308A - 실리콘 산화막에 대한 선택적 에칭액 조성물 - Google Patents

실리콘 산화막에 대한 선택적 에칭액 조성물 Download PDF

Info

Publication number
KR20080072308A
KR20080072308A KR1020070010843A KR20070010843A KR20080072308A KR 20080072308 A KR20080072308 A KR 20080072308A KR 1020070010843 A KR1020070010843 A KR 1020070010843A KR 20070010843 A KR20070010843 A KR 20070010843A KR 20080072308 A KR20080072308 A KR 20080072308A
Authority
KR
South Korea
Prior art keywords
acid
etching
weight
silicon oxide
oxide film
Prior art date
Application number
KR1020070010843A
Other languages
English (en)
Other versions
KR101344541B1 (ko
Inventor
이재연
진영준
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020070010843A priority Critical patent/KR101344541B1/ko
Publication of KR20080072308A publication Critical patent/KR20080072308A/ko
Application granted granted Critical
Publication of KR101344541B1 publication Critical patent/KR101344541B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10Objects to be cleaned
    • C11D2111/14Hard surfaces
    • C11D2111/22Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조 공정에 있어서, 웨이퍼 상에 실리콘 산화막과 질화막 또는 티탄나이트라이드막이 동시에 노출되는 경우에 실리콘 산화막을 선택적으로 에칭하는 조성물로서, 조성물 총 중량에 대하여, 불화암모늄(NH4F) 1 내지 40중량%, 불산을 제외한 무기산 1 내지 20중량%, 및 잔량의 물을 포함하는 에칭액 조성물에 관한 것이다.
불화암모늄, 에칭액, 식각, 무기산, 실리콘 산화막

Description

실리콘 산화막에 대한 선택적 에칭액 조성물{Composition of Selective Etching solutions For Silicon Oxide Film}
본 발명은 반도체 제조 공정에 있어서, 웨이퍼 상에 실리콘 산화막과 질화막 또는 티탄나이트라이드막이 동시에 노출되는 경우에 실리콘 산화막을 선택적으로 에칭하는 조성물에 관한 것이다.
반도체 소자 제조 공정은 증착 공정, 사진공정, 식각 공정 및 이온주입 공정 등의 일련의 공정들을 수행하여 이루어지며, 이들 공정을 통하여 웨이퍼 위에 산화막, 질화막, 폴리실리콘막, 금속막 등 다양한 막들을 형성하고, 이들 막을 원하는 형상으로 패터닝하여 원하는 소자들을 완성한다. 반도체 소자 제조 공정 중 원하는 막을 선택적으로 습식 식각 하기 위해서는 식각 대상 막질을 높은 식각 선택비로 제거할 수 있는 식각액이 요구된다.
이러한 실리콘 산화막의 에칭액 조성물로는 지금까지는 BOE(buffered oxide etchant) 식각액이 주로 사용되어 왔으나, BOE의 경우는 불산(HF)과 불화암모 늄(NH4F) 및 물로 구성이 되어 있어 불산으로 인해 취급상 위험할 뿐 아니라, 실리콘 산화막과 함께 노출되어 있는 질화막 등에 대한 식각 선택비도 낮은 것이 문제점으로 인식되고 있다.
따라서, 산화막을 습식 식각 방법으로 제거하는데 있어서 보다 취급이 용이하고, 동시에 외부로 드러날 수 있는 다른 막질에 대한 에칭 선택비가 높은 새로운 식각액 조성물의 개발이 요구된다.
본 발명은 상기에서 언급한 종래기술의 문제점을 해결함으로써 반도체 디바이스 가공에 있어서 실리콘 산화막의 습식 에칭에 유용한 에칭액을 제공하는 것을 목적으로 한다. 보다 구체적으로, 본 발명은 취급 및 사용상 안전하고, 산화막에 대한 식각 속도를 조절하여 적절한 공정 조건을 유지할 수 있으며, 식각시 산화막과 동시에 드러나는 다른 막질에 대한 식각 선택비가 높은 에칭액을 제공하는 것을 목적으로 한다.
본 발명은 반도체 제조 공정에 있어서, 웨이퍼 상에 실리콘 산화막과 질화막 또는 티탄나이트라이드막이 동시에 노출되는 경우에 실리콘 산화막을 선택적으로 에칭하는 조성물로서, 조성물 총 중량에 대하여, 불화암모늄(NH4F) 1 내지 40중량%, 불산을 제외한 무기산 1 내지 20중량%, 및 잔량의 물을 포함하는 에칭액 조성물에 관한 것이다.
본 발명의 에칭액 조성물은 불화암모늄 5 내지 30중량%, 불산을 제외한 무기산 1 내지 15중량%, 및 잔량의 물을 포함하는 것이 더욱 바람직하다.
본 발명의 에칭액 조성물은 상기의 성분 외에, 용도에 따라, 계면활성제 또는 유기 용제를 추가로 더 포함할 수 있다.
본 발명의 에칭액 조성물은 기존의 산화막 에칭액과 달리 불산(HF)을 사용하지 않기 때문에 취급 및 사용상 안전할 뿐 아니라, 무기산의 농도를 조절함으로써 산화막에 대한 식각 속도를 조절하여 적절한 공정 조건을 유지할 수 있으며, 실리콘 산화막과 함께 노출되어 있는 티탄나이트라이드, 질화막 등에 대한 식각 선택비가 높아서 그러한 막에 대한 식각 손실을 줄일 수 있는 특징을 갖는다.
본 발명의 에칭액 조성물의 주성분인 불화암모늄은 실리콘 산화막을 식각할 수 있는 불소이온을 제공하며, 조성물 총 중량에 대하여, 1 내지 40중량%로 포함되는 것이 바람직하며, 더욱 바람직하게는 5 내지 30중량%로 포함되는 것이 좋다. 조성물에 포함되는 함량이 1중량% 미만일 경우, 공정에 맞는 식각 속도나 처리매수를 제공하지 못하며, 40중량%를 초과할 경우, 석출되는 문제가 발생한다.
본 발명의 에칭액 조성물에 사용되는 무기산은 예를 들면, 인산, 염산, 질 산, 황산, 붕불화수소산, 과염소산, 요오드산, 브롬산 등을 들 수 있으며, 이들은 1종 단독 또는 2종 이상을 혼합하여 사용할 수 있다.
본 발명의 에칭액 조성물에서 무기산은 조성물 총 중량에 대하여, 1 내지 20 중량%로 포함되는 것이 바람직하며, 더욱 바람직하게는 1 내지 15중량%로 포함되는 것이 좋다. 무기산이 1중량% 미만으로 포함되면 공정에 적합한 산화막 식각속도를 제공하지 못하며, 20중량%를 초과하면 질화막 등에 대한 식각 손실이 크게 발생하게 된다.
본 발명에서 사용되는 불화암모늄, 각종 무기산 등은 통상적으로 공지된 방법에 따라 제조하는 것이 가능하며, 특히 반도체 공정용 순도를 가지는 것이 바람직하다.
본 발명의 에칭액 조성물은 특히, 미세패턴용 식각액이나 낮은 표면장력을 요구하는 공정에 적용할 경우 등 용도에 따라 계면활성제가 0.001중량% 내지 1중량%까지 함유될 수 있으며, 용액내에서 계면활성제의 용해도가 떨어질 경우, 유기용제 1 내지 30중량%가 함유될 수 있다.
본 발명의 에칭액 조성물에 계면활성제를 첨가하면 미세패턴의 식각에 유리하며, 반도체의 수율 향상을 기대할 수도 있다. 상기 계면활성제로는 표면장력 개선에 유리한 불소계 비이온성 또는 음이온성 계면활성제 사용하는 것이 유리하다.
상기 유기용제의 경우 수용액에 잘 혼합되는 것이 선정될 수 있으나, 반드시 이들에 한정되는 것은 아니다. 유기용제의 바람직한 예로는 디메틸설프옥사이드, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노부틸에테르, N-메틸피롤리돈, 에탄올, 메탄올, 이소프로필알콜, 설포란, 테트라히드로푸란, 아세트알데히드 등을 들 수 있으며, 이들은 1종 단독 또는 2종 이상을 혼합하여 사용할 수 있다.
이하, 본 발명을 실시예 및 시험예를 통하여 보다 상세하게 설명한다. 그러나 본 발명의 범위가 하기의 실시예에 의해서 한정되는 것은 아니다.
실시예 1 내지 6 및 비교예 1 내지 3 : 에칭액 조성물 제조
불화암모늄, 질산, 계면활성제 및 잔량의 물을 하기 표 1에 나타낸 조성비로 혼합하여 실시예 1 내지 6 및 비교예 1 내지 3의 에칭액 조성물을 제조하였다.
시험예 .
반도체 웨이퍼(Si)위에 13,000옹스트롱의 두께로 증착된 실리콘 산화막(PE TEOS)과 700옹스트롱 두께의 질화막(Si3N4)이 형성된 웨이퍼를 준비한 후, 이 웨이퍼를 실시예 1 내지 6 및 비교예 1 내지 3의 에칭용액에 23~26℃의 상온에서 10분간 침적시켜 식각한 후 탈이온수로 세정하고, 건조하여 막두께 측정장비(필름메트릭스)를 이용하여 각각에 대한 식각 속도를 측정하였고, 그 결과를 표1에 나타내었 다.
No 조 성(중량%) 산화막 식각속도A (PE TEOS) (Å/min) 질화막(Si3N4)식각속도B (Å/min) 식각선택비 (A:B)
불화암모늄(NH4F) 질산 계면활성제
실시예 1 5 2 0.02 250 2.2 113:1
실시예 2 10 1 0.02 240 2.0 120:1
실시예 3 10 2 0.02 340 3.0 113:1
실시예 4 10 5 0.02 860 7.0 123:1
실시예 5 10 9 0.02 1400 12.0 117:1
실시예 6 15 5 0.02 900 7.3 123:1
비교예 1 10 0 0.02 <20 1 -
비교예 2 10 25 0.02 1020 16 64:1
비교예 3 10 50 0.02 1900 32 59:1
상기의 시험결과 표 1에 나타낸 바와 같이, 본 발명의 에칭액 조성물인 실시예 1 내지 6의 에칭액 조성물은 불화암모늄과 질산의 함량에 따라 산화막 및 질화막의 식각 속도를 조절하는 것이 가능하며, 산화막의 식각 속도에 비해 질화막의 식각 속도가 현저하게 낮은 100:1 이상의 좋은 식각 선택비를 나타냄을 확인하였다. 그러나, 무기산을 넣지 않고 불화암모늄만을 넣은 비교예 1의 에칭액의 경우는 산화막이 거의 에칭되지 않아 공정 적용에 부적합함을 확인할 수 있었으며, 질산의 함량이 20중량%를 초과하는 비교예 2 및 3의 에칭액의 경우는 질화막의 식각 속도가 상대적으로 빨라져 목적하는 식각 선택비가 얻어지지 않음을 확인하였다.
본 발명에 따른 식각 용액을 사용하면, 불산(HF)을 사용하지 않기 때문에 취급 및 사용상 안전할 뿐 아니라, 무기산의 농도를 조절하여 산화막에 대한 식각 속 도를 조절하여 적절한 공정 조건을 유지할 수 있으며, 질화막과 같은 막에는 식각 손실을 줄일 수 있는 효과를 얻을 수 있다. 또한 계면활성제를 첨가하는 경우는 미세패턴에 적용할 수 있을 뿐 아니라, 반도체의 수율 향상 효과를 얻을 수 있다.

Claims (6)

  1. 반도체 제조 공정에 있어서, 웨이퍼 상에 실리콘 산화막과 질화막 또는 티탄나이트라이드막이 동시에 노출되는 경우에 실리콘 산화막을 선택적으로 에칭하는 조성물로서, 조성물 총 중량에 대하여, 불화암모늄(NH4F) 1 내지 40 중량%, 불산을 제외한 무기산 1 내지 20 중량%, 및 잔량의 물을 포함하는 에칭액 조성물.
  2. 청구항 1에 있어서, 상기 무기산은 인산, 염산, 질산, 황산, 붕불화수소산, 과염소산, 요오드산, 및 브롬산으로 이루어진 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 에칭액 조성물.
  3. 청구항 1에 있어서, 계면활성제 0.001내지 1중량%를 추가로 더 포함하는 것을 특징으로 하는 에칭액 조성물.
  4. 청구항 3에 있어서, 유기용제 1 내지 30 중량%를 추가로 더 포함하는 것을 특징으로 하는 에칭액 조성물.
  5. 청구항 3에 있어서, 상기 계면활성제가 불소계 비이온성 계면활성제 또는 음이온성 계면활성제인 것을 특징으로 하는 에칭액 조성물.
  6. 청구항 4에 있어서, 상기 유기용제가 디메틸설프옥사이드, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노부틸에테르, N-메틸피롤리돈, 에탄올, 메탄올, 이소프로필알콜, 설포란, 테트라히드로푸란, 및 아세트알데히드로 이루어진 군으로부터 선택되는 1종 이상의 것임을 특징으로 하는 에칭액 조성물.
KR1020070010843A 2007-02-02 2007-02-02 실리콘 산화막에 대한 선택적 에칭액 조성물 KR101344541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070010843A KR101344541B1 (ko) 2007-02-02 2007-02-02 실리콘 산화막에 대한 선택적 에칭액 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010843A KR101344541B1 (ko) 2007-02-02 2007-02-02 실리콘 산화막에 대한 선택적 에칭액 조성물

Publications (2)

Publication Number Publication Date
KR20080072308A true KR20080072308A (ko) 2008-08-06
KR101344541B1 KR101344541B1 (ko) 2013-12-26

Family

ID=39882663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010843A KR101344541B1 (ko) 2007-02-02 2007-02-02 실리콘 산화막에 대한 선택적 에칭액 조성물

Country Status (1)

Country Link
KR (1) KR101344541B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
KR20220126964A (ko) * 2021-03-10 2022-09-19 소니드 주식회사 에칭 조성물

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101757639B1 (ko) 2014-09-03 2017-07-13 주식회사 이엔에프테크놀로지 실리콘산화막 및 실리콘질화막 에칭액 조성물

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
US10920141B2 (en) 2013-06-06 2021-02-16 Entegris, Inc. Compositions and methods for selectively etching titanium nitride
KR20220126964A (ko) * 2021-03-10 2022-09-19 소니드 주식회사 에칭 조성물

Also Published As

Publication number Publication date
KR101344541B1 (ko) 2013-12-26

Similar Documents

Publication Publication Date Title
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
US7312159B2 (en) Compositions for dissolution of low-k dielectric films, and methods of use
JP2020017732A (ja) TiNハードマスク除去及びエッチング残渣クリーニング用組成物
KR101805187B1 (ko) 식각액 조성물
KR20150050278A (ko) 질화티타늄막 및 텅스텐막의 적층체용 식각 조성물, 이를 이용한 식각 방법 및 이로부터 제조된 반도체 소자
EP3389083B1 (en) Use of wet etching composition for wet etching of semiconductor substrate having si layer and sin layer
KR20120077676A (ko) 실리콘 질화막 식각액 조성물
KR101769347B1 (ko) 실리콘 질화막 식각용 조성물.
KR20110120422A (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR101344541B1 (ko) 실리콘 산화막에 대한 선택적 에칭액 조성물
KR102415954B1 (ko) 질화 티탄(TiN) 막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
KR102008884B1 (ko) 실리콘계 화합물막 식각액 조성물
CN106555187B (zh) 蚀刻剂组合物,铜基金属层的蚀刻方法,阵列基板制作方法及该方法制作的阵列基板
KR20110046992A (ko) 식각액 조성물
KR101733804B1 (ko) 금속 배선 형성을 위한 식각액 조성물
KR101344629B1 (ko) 실리콘 산화막에 대한 선택적 에칭액 조성물
KR101804573B1 (ko) 식각액 조성물
KR20170066299A (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20190007636A (ko) 니켈계 및 질화티타늄계 금속 제거용 조성물
KR20160099525A (ko) 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20100137746A (ko) 실리콘산화막 기준, 실리콘질화막과 티타늄질화막의 선택적 식각방법에 관한 식각용액 제조방법
KR102527739B1 (ko) 에칭액 조성물 및 에칭 방법
KR20200105221A (ko) 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR102310093B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101381482B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 7