KR20080067026A - 프로브 카드 및 그 제조 방법 - Google Patents

프로브 카드 및 그 제조 방법 Download PDF

Info

Publication number
KR20080067026A
KR20080067026A KR1020070004048A KR20070004048A KR20080067026A KR 20080067026 A KR20080067026 A KR 20080067026A KR 1020070004048 A KR1020070004048 A KR 1020070004048A KR 20070004048 A KR20070004048 A KR 20070004048A KR 20080067026 A KR20080067026 A KR 20080067026A
Authority
KR
South Korea
Prior art keywords
probe
circuit pattern
guide block
guide
test
Prior art date
Application number
KR1020070004048A
Other languages
English (en)
Other versions
KR101369407B1 (ko
Inventor
전태운
김정식
Original Assignee
(주) 미코티엔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 미코티엔 filed Critical (주) 미코티엔
Priority to KR1020070004048A priority Critical patent/KR101369407B1/ko
Publication of KR20080067026A publication Critical patent/KR20080067026A/ko
Application granted granted Critical
Publication of KR101369407B1 publication Critical patent/KR101369407B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브 카드의 성능과 신뢰도와 안정성을 프로브 카드는, 피검사체로 테스트 전류를 인가하기 위한 테스트 헤드, 상기 피검사체와 전기적으로 접속되는 팁부를 갖는 다수의 프로브, 및 상기 프로브가 수용되는 가이드 슬릿과, 상기 테스트 헤드와 상기 프로브를 전기적으로 연결시키는 회로 패턴을 갖는 가이드 블록을 포함한다. 따라서, 프로브와 회로 패턴 사이의 전기적 및 물리적 결합력을 향상시키고, 프로브 카드 성능의 신뢰도와 정확성을 향상시킨다.

Description

프로브 카드 및 그 제조 방법{probe card and method of manufacturing the same}
도 1은 본 발명의 일 실시예에 따른 프로브 카드를 도시한 단면도이다.
도 2는 도 1의 프로브 카드를 도시한 평면도이다.
도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 프로브 카드의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 프로브 카드의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
1,2 : 프로브 카드 10,20 : 베이스 플레이트
11,21 : 산화막 12,22 : 시드막
13 : 제1 도금막 15,15a,25 : 포토레지스트 패턴
100,200 : 가이드 블록 101,201 : 가이드 슬릿
101a : 예비 가이드 슬릿 110,210 : 프로브
111,211 : 팁부 112,212 : 결합부
120,220 : 회로 패턴 121 : 제2 도금막
130,230 : 범프 150,250 : 테스트 헤드
151,251 : 연성회로기판 152,252 : 메인기판
본 발명은 반도체 소자 등의 피검사체의 전기적 특성을 검사하기 위한 프로브 카드 및 그 제조 방법에 관한 것으로, 보다 상세하게는 피검사체로 테스트 전류를 인가하기 위한 테스트 헤드와 프로브 사이의 전기적 연결성을 향상시키고, 성능 및 안정성과 신뢰도를 향상시킨 프로브 카드와, 상기 프로브 카드를 제조하는 방법에 관한 것이다.
최근 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 소자도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 소자는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 소자는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 반도체 공정 기술이 발전되고 있다.
일반적으로 반도체 소자는 반도체 기판으로 사용되는 실리콘 기판 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 다수의 칩의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 칩을 각각 에폭시 수지로 봉지하고 절단하여 개별 칩 단위로 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.
상기 EDS 공정은 상기 패키지 공정을 수행하기 전에 상기 반도체 소자가 정 상적으로 작동하는 지 여부를 체크하는 필수적인 공정으로서, 프로브 카드에 의해 수행된다.
상기 프로브 카드는 피검사체로 테스트 전류를 인가하고, 상기 테스트 전류에 대응하는 응답신호를 검출함으로써 상기 피검사체의 전기적 정상 작동 여부를 확인하는 장치이다. 특히, 상기 프로브 카드는 상기 반도체 소자의 칩에 각각 대응되는 다수의 프로브(probe)를 가진다.
한편, 기술 발전에 의해 상기 반도체 소자는 점차 고집적화 및 소형화됨에 따라, 상기 프로브 카드 역시 상기 프로브를 조밀하게 배치하여야 한다.
그러나, 상기 반도체 소자의 미세 피치에 대응되도록 상기 프로브들을 배치하는 것은 상기 프로브 자체의 두께로 인하여 현실적으로 한계가 있다. 예를 들어, 상기 프로브가 너무 인접하게 배치되었을 경우, 서로 이웃하는 프로브들 사이에 간섭이 발생하여 검사의 정확도가 저하되는 문제점이 있다.
종래의 프로브 카드는 별도의 개체로 프로브를 형성하고, 상기 프로브 및 테스트 헤드를 조립하였다. 따라서, 상기 프로브 카드는, 상기 프로브와 상기 테스트 헤드를 전기적으로 연결시키기 위한 회로 패턴 및 연결 회로 기판 등의 구성 요소를 필요로 한다. 그런데, 종래의 프로브 카드는 상기 프로브와 상기 회로 패턴이 유동적으로 접촉되는 구조를 가지므로, 상기 프로브와 상기 회로 패턴 사이의 전기적 접속이 불안정하고, 이로 인해 프로브 카드의 성능 및 신뢰도가 저하되는 문제점이 있다.
또한, 종래의 프로브 카드는 다수의 구성요소들로 이루어지므로, 그 구조가 복잡하고, 상기 구성요소들 간의 결합이 용이하지 않아 조립성이 떨어지며, 효율 및 생산성이 낮은 문제점이 있다.
본 발명은 상술한 바와 같은 문제점들을 해소하고자 안출된 것으로서, 본 발명의 일 목적은 프로브와 회로 패턴을 안정적이고 견고하게 결합시킬 수 있고, 조립성을 향상시킨 프로브 카드를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 프로브 카드를 제조하는 데 적합한 방법을 제공하는 것이다.
상기 본 발명의 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 프로브 카드는, 피검사체로 테스트 전류를 인가하기 위한 테스트 헤드, 상기 피검사체와 전기적으로 접속되는 팁부를 갖는 다수의 프로브 및 상기 프로브가 수용되는 가이드 슬릿과, 상기 테스트 헤드와 상기 프로브를 전기적으로 연결시키는 회로 패턴을 갖는 가이드 블록을 포함한다.
실시예에서, 상기 프로브 카드는, 상기 회로 패턴과 상기 프로브를 전기적으로 연결시키기 위한 도전성 범프가 상기 가이드 블록 상에 형성될 수 있다. 여기서, 상기 범프는 상기 가이드 슬릿에 인접하게 배치되어 상기 회로 패턴과 상기 프로브를 연결시키도록 형성될 수 있다.
실시예에서, 상기 가이드 슬릿은 상기 프로브를 개별적으로 수용할 수 있도록 형성되는 것이 바람직하다. 또한, 상기 가이드 슬릿은 상기 프로브의 팁부가 상 기 가이드 블록 외부로 노출되도록 상기 가이드 블록을 관통하여 형성될 수 있다.
실시예에서, 상기 테스트 헤드는, 상기 피검사체에 테스트 전류를 인가하기 위한 메인기판과, 상기 메인기판과 상기 회로 패턴을 전기적으로 연결시키는 연성회로기판(flexible printed circuit board, FPCB)을 포함할 수 있다.
실시예에서, 상기 가이드 블록은 실리콘 또는 도전성 재질로 형성될 수 있다. 또한, 상기 가이드 블록의 표면에는 상기 회로 패턴의 전기적 절연을 위한 절연층이 형성될 수 있다. 또는, 상기 가이드 블록은 절연체 또는 부도체로 형성될 수 있다.
또한, 상기 본 발명의 다른 목적을 달성하기 위해 본 발명의 일 실시예에 따른 프로브 카드 제조 방법은, 가이드 블록 상면에 피검사체와 전기적으로 접속하는 프로브를 수용하기 위한 다수의 가이드 슬릿을 형성한다. 다음으로, 상기 가이드 블록 상면에 회로 패턴을 형성하고, 상기 프로브를 상기 가이드 슬릿에 삽입하여 상기 회로 패턴과 상기 프로브를 전기적으로 연결시킨다. 다음으로, 상기 프로브와 회로 패턴을 상기 피검사체로 테스트 전류를 인가하기 위한 테스트 헤드에 전기적으로 연결시킨다.
상기 회로 패턴 형성 단계는, 상기 가이드 블록의 상면에 시드막(seed layer)을 형성하고, 상기 시드막 상에 상기 시드막을 일부 노출시키는 포토레지스트 패턴을 형성한다. 다음으로, 상기 포토레지스트 패턴을 이용하여 상기 시드막 상에 도전성 범프를 형성하고, 상기 포토레지스트 패턴을 제거하여 회로 패턴을 형성할 수 있다.
실시예에서, 상기 시드막은 크롬(Cr), 구리(Cu), 금(Au), 티타늄(Ti) 또는 니켈(Ni) 중 한 금속으로 형성할 수 있다. 또한, 상기 시드막 형성 단계는 스퍼터링 방법을 이용할 수 있다.
실시예에서, 상기 범프는 주석(Sn) 또는 주석과 은(Sn-Ag), 주석과 납(Sn-Pb) 등의 주석계 합금 중 어느 하나를 사용하여 형성할 수 있다. 또한, 상기 범프 형성 단계는 이온 플레이팅(plating) 방법을 이용할 수 있다. 상기 범프는 상기 회로 패턴과 상기 가이드 슬릿을 연결하도록 형성할 수 있다.
실시예에서, 상기 가이드 블록은 실리콘으로 형성될 수 있다. 그리고, 상기 가이드 블록 상에는 상기 회로 패턴의 전기적 절연을 위한 산화막을 형성할 수 있다.
따라서, 프로브와 회로 패턴을 안정적으로 결합시키고, 검사의 정확성과 신뢰도를 향상시킨다. 또한, 프로브 카드의 구조를 단순하게 함으로써 프로브 카드 제조 공정이 단순해지고, 조립효율 및 생산성을 향상시키는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 프로브 카드 및 그 제조 방법에 대해 상세히 설명한다.
하지만, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 구조물들이 다른 구조물들의 "상에", "상부"에 또는 " 하부"에 위치하는 것으로 언급되는 경우에는 각 구조물들이 직접 다른 구조물들 위에 위치하거나 또는 아래에 위치하는 것을 의미하거나, 또 다른 구조물들이 상기 구조물들 사이에 추가적으로 형성될 수 있다. 또한, 각 구조물들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 프로브 카드의 일 예를 설명하기 위한 단면도이고, 도 2는 도 1의 프로브 카드에서 프로브 및 회로 패턴의 배치를 설명하기 위한 평면도이다.
이하, 도 1과 도 2를 참조하여 본 발명에 일 실시예에 따른 프로브 카드에 대해 상세히 설명한다. 여기서, 본 발명의 실시예는 반도체 소자의 전기적 특성을 검사하는 프로브 카드를 예로 들어 설명한다.
도 1과 도 2에 도시한 바와 같이, 프로브 카드(1)는, 피검사체인 반도체 소자로 테스트 전류를 인가하기 위한 테스트 헤드(150)와, 상기 피검사체와 전기적으로 접속되는 다수의 프로브(110) 및 상기 프로브(110)를 지지하는 가이드 블록(100)을 포함한다. 한편, 본 발명이 이에 한정되는 것은 아니며, 상기 피검사체는 반도체 소자를 비롯하여 액정표시장치(LCD)를 포함할 수 있을 것이다.
상기 가이드 블록(100)은 상기 프로브(110)를 수용하는 다수의 가이드 슬릿(101)과, 상기 테스트 헤드(150)와 상기 프로브(110)를 전기적으로 연결시키기 위한 회로 패턴(120)을 포함할 수 있다.
상기 테스트 헤드(150)는 상기 피검사체로 테스트 전류를 인가하고, 상기 테스트 전류에 대응되는 응답 신호를 검출하는 메인기판(152) 및 상기 메인기판(152)과 상기 프로브(110)를 전기적으로 연결시키기 위한 연성회로기판(flexible printed circuit board, FPCB)(151)을 포함할 수 있다.
상기 프로브(110)는 상기 피검사체에 직접 접촉하는 부분으로서, 상기 프로브(110)는 상기 피검사체의 미세 피치에 대응할 수 있도록 박판의 플레이트 형상으로 형성될 수 있다.
상기 프로브(110)는 상기 피검사체와 직접 접촉되는 팁부(111)와, 상기 회로 패턴(120)에 결합되는 결합부(112)를 포함할 수 있다.
여기서, 상기 프로브(110)는, 상기 팁부(111)를 상기 피검사체에 가압 접촉시킴으로써 상기 팁부(111)와 상기 피검사체 사이의 접속 신뢰도를 확보할 수 있다. 예를 들어, 도 1에 도시한 바와 같이, 상기 프로브(110)는 상기 팁부(111)에 해당하는 부분이 절곡되게 형성됨으로써, 상기 팁부(111)에 대한 가압 및 복원이 가능하도록 하는 소정 크기의 탄성력을 가질 수 있다. 또한, 상기 프로브(110)는 절곡부를 통해 소정의 여유 변위(over drive, OD)를 가지게 된다. 여기서, 상기 여유 변위는 다수의 프로브(110)가 동시에 상기 피검사체에 접촉될 수 있도록 한다. 그러나, 상기 프로브(110)의 형상이 이에 한정되는 것은 아니며, 상기 프로브(100)는 상기 피검사체와의 가압 접촉이 가능하도록 소정 크기의 탄성과 여유변위를 가질 수 있는 실질적으로 다양한 형상 및 구조를 가질 수 있을 것이다.
한편, 상기 팁부(111)는 상기 피검사체와의 접속 신뢰성을 높이기 위하여 첨 단부를 가질 수 있다. 예를 들어, 상기 피검사체인 반도체 소자의 패드에서, 상기 패드의 표면에는 산화막이 형성되어 있으므로, 상기 프로브(110)와 상기 피검사체가 전기적으로 접속되기 위해서는 상기 팁부(111)가 상기 산화막을 뚫을 수 있도록 첨단부를 가질 수 있을 것이다. 또한, 상기 팁부(111)는 상기 피검사체와 반복적으로 접촉하게 되므로 소정의 내마모성을 가지는 것이 바람직하다.
상기 결합부(112)는, 상기 프로브(110)는 상기 가이드 슬릿(101)에 수용되었을 때, 상기 가이드 슬릿(101)의 외부로 노출되도록 형성된다. 즉, 상기 결합부(112)는 상기 회로 패턴(120)에 결합됨과 동시에 상기 가이드 블록(100)에 의해 지지됨으로써 상기 프로브(110)를 고정시키는 역할을 한다. 예를 들어, 상기 결합부(112)는 상기 프로브(110)의 양단부가 상기 가이드 슬릿(101)보다 돌출되게 형성될 수 있다. 한편, 상기 프로브(110)는 그 일부가 상기 가이드 슬릿(101)의 외부로 노출되어 상기 회로 패턴(120)과 결합될 수 있도록 하는 실질적으로 다양한 형태를 가질 수 있을 것이다.
상기 가이드 블록(100)의 상면에는 상기 프로브(110)를 개별적으로 수용하는 다수의 가이드 슬릿(101)과, 상기 가이드 슬릿(101)에 수용된 프로브(110)와 상기 테스트 헤드(150)를 전기적으로 연결시키는 회로 패턴(120)이 형성된다.
여기서, 상기 가이드 블록(100)은 도전성 재질로 형성될 수 있으며, 상기 가이드 블록(100) 상에는 상기 회로 패턴(120)의 절연을 위한 절연층이 형성될 수 있다. 예를 들어, 상기 가이드 블록(100)은 실리콘을 포함하는 반도체 블록이고, 상기 절연층은 산화실리콘(SiO2)일 수 있다. 여기서, 상기 산화실리콘막은 상기 실리 콘 블록을 산화시키거나, 또는 상기 실리콘 블록 상에 산화실리콘을 증착시킴으로써 형성될 수 있다. 한편, 본 실시예는 이에 한정되는 것은 아니며, 상기 가이드 블록(100)을 유리 기판과 같이 부도체 또는 절연체로 형성하는 실시예도 가능할 것이다. 이 경우, 상기 회로 패턴(120)의 절연을 위한 절연층은 형성하지 않을 수 있다.
상기 가이드 슬릿(101)은 상기 프로브(110)의 형상에 대응되게 형성되며, 다수의 가이드 슬릿(101)이 조밀하게 배치된다. 예를 들어, 상기 가이드 슬릿(101)은 상기 프로브(110)의 길이 및 두께에 대응되는 장방형으로 형성되고, 최대한 조밀하도록 상기 가이드 슬릿(101)의 장변끼리 인접하여 배치될 수 있다. 또는, 도 2에 도시한 바와 같이, 서로 인접하는 프로브(110)가 소정 길이만큼 어긋나도록 상기 가이드 슬릿(101)을 형성하는 것도 가능할 것이다.
또한, 상기 가이드 슬릿(101)은 상기 프로브(110)가 수용되었을 때, 상기 가이드 블록(100)의 상면과 반대쪽 저면에서 상기 팁부(111)가 상기 가이드 블록(100) 외부로 소정 길이 노출될 수 있도록, 상기 가이드 블록(100)을 관통하여 형성된다. 여기서, 상기 가이드 블록(100)의 두께는 상기 프로브(110)의 높이, 즉, 상기 팁부(111)부터 상기 결합부(112)까지의 길이에 의해 결정된다.
예를 들어, 상기 회로 패턴(120)은 상기 가이드 블록(100) 상면에서 상기 가이드 슬릿(101)으로부터 일측으로 길게 연장된 금속 배선일 수 있다. 즉, 상기 회로 패턴(120)은 각각의 가이드 슬릿(101)으로부터 하나씩 길게 연장된 금속 배선일 수 있으며, 다수의 금속 배선이 일측으로 평행하게 배치될 수 있다. 또한, 상기 회 로 패턴(120)은 상기 가이드 슬릿(101)에 연결된 단부와 반대쪽 단부에는 상기 연성회로기판(151)이 결합된다.
한편, 상기 회로 패턴(120)은 반도체 제조 공정의 박막증착(deposition)과 포토리소그래피(photolithography) 방법을 이용하여 형성할 수 있다. 예를 들어, 상기 회로 패턴(120)은 스퍼터링(sputtering) 방법을 이용하여 구리(Cu) 또는 크롬(Cr)을 포함하는 막을 상기 가이드 블록(100) 상에 형성하고, 상기 막을 포토레지스트 패턴을 식각 마스크로 이용하여 식각하여 형성할 수 있다. 여기서, 반도체 제조 공정을 이용함으로써 미세하고 정밀한 회로 패턴(120)을 형성할 수 있고, 높은 집적도를 갖는 피검사체에 대응되도록 상기 프로브(110)의 조밀한 배치가 가능하여, 상기 피검사체의 집적도가 높아지는 데에 대한 대응이 용이하며, 안정성 및 신뢰도를 향상시킬 수 있다.
상기 가이드 블록(100) 상에는 상기 프로브(110)와 상기 회로 패턴(120)을 물리적으로 결합시키고, 전기적으로 연결시키기 위한 범프(130)가 형성된다. 예를 들어, 상기 범프(130)는 상기 회로 패턴(120) 상에서 상기 결합부(112)를 덮을 수 있도록 상기 가이드 슬릿(101)의 양측에 형성될 수 있다. 그러나, 본 실시예들이 이에 한정되는 것은 아니며, 상기 범프(130)는 상기 프로브(110)와 상기 회로 패턴(120) 사이에서 전기적으로 연결시킬 수 있고, 상기 프로브(110)를 상기 가이드 블록(100)에 고정시킬 수 있는 실질적으로 다양한 형상을 가질 수 있을 것이다.
또한, 상기 범프(130)는 열에 의해 융착되는 도전성 솔더(solder)일 수 있다. 예를 들어, 상기 범프(130)는 결합신뢰도 및 전기전도도가 양호한 주석(Sn) 또 는 주석과 은(Sn-Ag) 및 주석과 납(Sn-Pb) 등의 주석계 합금 중 어느 하나를 포함할 수 있다.
도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 프로브 카드 제조 방법을 설명하기 위한 단면도들이다.
도 3a와 도 3b에 도시한 바와 같이, 베이스 플레이트(10) 상에 프로브(110)를 수용하기 위한 다수의 가이드 슬릿(101)을 형성한다.
상기 베이스 플레이트(10)는 소정의 두께를 갖는 도전성 재질의 블록을 포함할 수 있으며, 예를 들어, 상기 베이스 플레이트(10)는 상기 프로브(110)의 높이에 대응되는 두께를 갖는 실리콘 블록일 수 있다. 여기서, 상기 베이스 플레이트(10)는 상기 프로브(110)가 상기 가이드 슬릿(101)에 수용되었을 때, 상기 프로브(110)의 결합부(112) 및 팁부(111)가 상기 베이스 플레이트(10) 외부로 노출될 수 있도록 하는 두께를 가질 수 있다.
상기 가이드 슬릿(101)은 초박형의 플레이트 형상을 갖는 프로브(110)를 하나씩 개별적으로 수용할 수 있도록 형성될 수 있다. 또한, 상기 가이드 슬릿(101)은 상기 프로브(110)가 최대한 조밀하게 배치될 수 있도록 형성되는 것이 바람직하다.
여기서, 상기 가이드 슬릿(101)은 반도체 제조 공정의 식각 공정을 이용하여 형성될 수 있다. 예를 들어, 상기 가이드 슬릿(101)은 플라즈마를 이용한 건식 식각 또는 화학작용을 이용한 습식 식각 방법을 이용하여 형성될 수 있다.
한편, 상기 가이드 슬릿(101)을 형성하는 방법을 살펴보면, 먼저, 상기 베이 스 플레이트(10) 상면에 포토레지스트를 도포하여 포토레지스트막을 형성한다. 다음으로, 상기 포토레지스트막에 노광 공정 및 현상 공정을 수행하여 상기 베이스 플레이트(10)에서 상기 가이드 슬릿(101)이 형성될 부분을 노출시키는 포토레지스트 패턴을 형성한다. 다음으로, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 베이스 플레이트(10)를 식각하고, 애싱 및/또는 스트립 공정을 이용하여 상기 포토레지스트 패턴을 제거함으로써 가이드 슬릿(101)을 형성할 수 있다.
상기 가이드 슬릿(101)은 상기 가이드 블록(100)을 관통하도록 형성된다. 그런데, 상기 베이스 플레이트(10)와 같이 비교적 두꺼운 블록 상에 상기 가이드 슬릿(101)과 같이 미세한 슬릿을 형성하는 경우, 형성된 가이드 슬릿(101)의 단면적이 균일하지 않을 수 있다. 예를 들어, 식각 방향, 즉, 상기 베이스 플레이트(10)의 깊이 방향을 따라 상기 가이드 슬릿(101)이의 단면적이 점차 축소되어 테이퍼지게 형성될 수 있다.
본 실시예에서는, 균일한 단면적을 갖는 가이드 슬릿(101)을 형성하기 위해, 상기 가이드 슬릿(101)을 적어도 1회 이상의 식각 공정을 수행하여 형성할 수 있다. 예를 들어, 도 3a와 도3b에 도시한 바와 같이, 상기 베이스 플레이트(10)의 상면을 소정 깊이로 식각하여 예비 가이드 슬릿(101a)을 형성한 후, 상기 상면과 반대쪽의 상기 베이스 플레이트(10)의 하면을 상기 예비 가이드 슬릿(101a)과 연결될 때까지 식각함으로써, 상기 가이드 슬릿(101)을 형성할 수 있다.
도 3c에 도시한 바와 같이, 상기 베이스 플레이트(10)의 표면에 산화막(11)을 형성한다.
상기 산화막(11)은, 상기 베이스 플레이트(10)의 표면을 산화시킴으로써 형성할 수 있다. 또는, 상기 산화막(11)은 증착을 이용하여 상기 베이스 플레이트(10)의 상면에 산화물(예를 들어, 산화실리콘(SiO2)) 막을 형성할 수 있다. 한편, 본 실시예에서는 실리콘 재질의 베이스 플레이트(10)를 사용하므로, 상기 회로 패턴(120)의 절연을 위한 산화막(11)을 형성하였으나, 유리를 포함하여 부도체 또는 절연체로 상기 베이스 플레이트(10)를 형성할 수 있으며, 이 경우 별도의 절연막 형성 공정이나 절연처리 공정이 필요하지 않다.
도 3d에 도시한 바와 같이, 상기 산화막(11) 상에 상기 회로 패턴(120)을 형성하기 위한 시드막(seed layer)(12)을 형성한다. 여기서 상기 시드막(12)은 스퍼터링(sputtering) 방법을 이용하여 형성할 수 있으며, 구리(Cu), 크롬(Cr), 금(Au), 티타늄(Ti) 또는 니켈(Ni) 중 한 금속을 포함할 수 있다. 또한, 상기 시드막(12)은 상기 가이드 슬릿(101)을 제외한 상기 산화막(11) 상에 일정한 두께로 형성된다. 여기서, 상기 시드막(12)은 상기 스퍼터링 공정 이외에도, 열증착(thermal evaporation), e-beam 증착(e-beam evaporation), 화학증착(CVD), 유기금속화학증착(MOCVD), 분자빔결정법(MBE) 등의 다양한 방법을 이용하여 형성할 수 있을 것이다.
도 3e와 도 3f에 도시한 바와 같이, 상기 시드막(12) 상에 회로 패턴(120)을 형성하기 위한 포토레지스트 패턴(15)을 형성한다. 예를 들어, 상기 포토레지스트 패턴(15)은 상기 시드막(12) 상에서 상기 회로 패턴(120)이 형성될 부분을 노출시키는 개구(15a)를 가질 수 있다. 즉, 상기 포토레지스트 패턴(15)의 개구(15a)를 매립시킴으로써 상기 회로 패턴(120)을 형성할 수 있다.
여기서, 상기 포토레지스트 패턴(15) 형성 방법을 살펴보면, 상기 시드막(12) 상에 소정의 두께로 균일하게 포토레지스트를 도포하여 포토레지스트막을 형성한다. 다음으로, 상기 포토레지스트막 상에 상기 회로 패턴(120) 정보를 갖는 광을 선택적으로 조사하여 노광시키고, 상기 포토레지스트막에 현상액을 제공하여 노광된 포토레지스트막을 선택적으로 제거함으로써 포토레지스트 패턴(15)을 형성한다.
도 3g에 도시한 바와 같이, 상기 포토레지스트 패턴(15)의 개구(15a)를 매립하여 제1 도금막(13)을 형성한다. 여기서, 상기 제1 도금막(13)은 소정의 금속을 플레이팅(plating) 방법으로 형성될 수 있다. 즉, 상기 제1 도금막(13)은 상기 회로 패턴(120) 상에 형성되는 도금막으로서, 전해성 도금을 하는 것이 바람직하다. 예를 들어, 상기 제1 도금막(13)은 주석 또는 주석계 합금 중 어느 하나를 포함할 수 있다.
한편, 상기 스퍼터링 공정은 회로 패턴 등과 같은 미세 구조물을 형성하기에 적합한 방법이므로, 본 실시예의 프로브 카드(1)의 회로 패턴(1120)과 같이 비교적 크기가 큰 구조물을 형성하는 경우에는, 상기 금속 배선의 두께가 원하는 두께에 비해 얇게 형성될 수 있다. 따라서, 상기 제1 도금막(13)은 상기 회로 패턴(120)의 두께를 보강하는 역할도 하게 된다.
도 3h에 도시한 바와 같이, 상기 포토레지스트 패턴(15)을 애싱(ashing) 및/또는 스트립(strip) 공정을 이용하여 제거함으로써 제2 도금막(121) 패턴을 형성하 고, 상기 제2 도금막(121)을 이용하여 상기 제2 도금막(121)에 의해 노출된 시드막(12)을 제거함으로써 상기 회로 패턴(120)을 형성한다. 예를 들어, 상기 회로 패턴(120)은 상기 제2 도금막(121)을 식각 마스크로 이용하여 상기 산화막(11)이 노출될 때까지 상기 시드막(12)을 식각함으로써 형성할 수 있다. 또한, 상기 시드막(12)은 건식 식각(dry etching)이나 습식 식각(wet etching)을 이용하여 제거할 수 있다.
여기서, 본 실시예들에서와 같이, 상기 시드막(12) 및 회로 패턴(120)의 두께가 두껍고, 상기 회로 패턴(120)이 단순하며, 상기 시드막(12)과 같이 하나의 막에 대해서만 식각 공정이 수행되는 경우에는, 별도의 식각 마스크 없이, 상기 제2 도금막(121) 자체를 식각 마스크로 사용하는 것이 가능할 것이다.
그러나, 상기 회로 패턴(120)을 보다 정밀하게 형성하기 위해서, 상기 시드막(12)에 대한 식각 마스크로 사용할 제2 포토레지스트 패턴을 더 형성하는 실시예도 가능할 것이다. 즉, 상기 제2 도금막(121)을 형성하고, 상기 제2 도금막(121) 상에 제2 포토레지스트 패턴(미도시)를 형성한다. 여기서, 상기 제2 포토레지스트 패턴(미도시)는 상기 제2 도금막(121)을 모두 가리고, 상기 제2 도금막(121)을 제외한 나머지 영역의 시드막(12)을 노출시키도록 형성될 수 있다. 그리고, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 산화막(11)이 노출될 때까지 상기 시드막(12)을 식각하고, 상기 제2 포토레지스트 패턴을 애싱 및/또는 스트립 공정을 이용하여 제거함으로써, 상기 회로 패턴(120)을 형성할 수 있다.
도 3i에 도시한 바와 같이, 상기 회로 패턴(120) 상에 도전성 범프(130)를 형성한다.
예를 들어, 상기 범프(130)는 마스크(미도시)를 형성한 후, 상기 마스크(미도시)를 이용하여 형성할 수 있다. 즉, 상기 회로 패턴(120)과 상기 가이드 슬릿(101)의 일부를 각각 노출시키는 개구를 갖는 마스크(미도시)를 형성하고, 상기 마스크(미도시) 상의 개구를 매립함으로써 형성할 수 있다. 여기서, 상기 마스크(미도시)는 포토레지스트 패턴일 수 있으며, 통상적인 포토리소그래피 공정을 이용하여 형성될 수 있다. 또한, 상기 마스크(미도시)는 애싱 및/또는 스트립 공정을 이용하여 제거될 수 있다. 한편, 상기 범프(130)는 상기 마스크(미도시)를 형성하지 않고 상기 회로 패턴(120) 상에 직접 형성하는 것도 가능할 것이다.
여기서, 상기 범프(130)는 상기 회로 패턴(120)과 상기 프로브(110)를 전기적 및 물리적으로 결합시키기 위한 것으로서, 상기 회로 패턴(120)과 상기 프로브(110)를 연결시킬 수 있도록, 상기 가이드 슬릿(101)에 인접한 위치에 형성된다. 특히, 상기 범프(120)는 상기 회로 패턴(120) 상에 형성되며, 일측에서 상기 프로브(110)의 결합부(112)가 안착될 수 있는 위치에 형성된다. 예를 들어, 상기 범프(130)는 상기 가이드 슬릿(101)의 양쪽 주변부에 형성될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 범프(130)는 상기 가이드 블록(100) 상에서 상기 회로 패턴(120)과 상기 가이드 슬릿(101)을 연결시킬 수 있는 실질적으로 다양한 형상과 위치를 가질 수 있을 것이다.
또한, 상기 범프(130)는 상기 회로 패턴(120)과 상기 프로브(110)가 전기적으로 양호하게 결합시킬 수 있도록, 전기전도도 및 결합신뢰도가 우수한 금속을 사 용하는 것이 바람직하다. 예를 들어, 상기 범프(130)는 주석(Sn) 또는 주석과 은(Sn-Ag), 주석과 납(Sn-Pb) 등의 주석계 합금 중 어느 하나를 사용할 수 있다.
한편, 상기 범프(130)를 별도로 형성하지 않고, 상기 회로 패턴(120)을 상기 범프(130)의 재질로 도금하는 실시예도 가능할 것이다. 즉, 상기 범프(130)의 재질과 동일한 재질로 상기 제2 도금막(121)을 형성할 수 있다. 이 경우, 상기 제2 도금막(121) 자체가 상기 회로 패턴(120)과 상기 프로브(110)를 결합시키는 솔더의 역할을 할 수 있으며, 상기 범프(130)를 별도로 형성하지 않을 수 있다.
도 3j에 도시한 바와 같이, 상기 가이드 슬릿(101)에 상기 프로브(110)를 삽입하고, 상기 회로 패턴(120)의 일측에 연성회로기판(151)을 배치하고, 상기 프로브(110) 및 연성회로기판(151)에 대해 가열 압착시킴으로써, 상기 프로브(110)와 상기 연성회로기판(151)을 상기 회로 패턴(120)에 결합시킬 수 있다.
예들 들어, 상기 연성회로기판(151)은 이방성 도전필름(anisotropic conductive film, ACF)을 사용하여 상기 회로 패턴(120)에 결합될 수 있다. 즉, 상기 연성회로기판(151)은 가열 압착에 의해 이방성 도전필름을 매개로 상기 연성회로기판(151)과 상기 회로 패턴(120)이 물리적 및 전기적으로 결합될 수 있다.
한편, 상기 제2 도금막(121)을 상기 범프(130)와 동일한 솔더 재질로 형성하는 경우에는, 상기 제2 도금막(121)을 매개로 하여 상기 연성회로기판(151)과 상기 회로 패턴(120)이 결합될 수 있다.
상기 프로브(110) 및 연성회로기판(151)은 상기 가이드 블록(100) 및 회로 패턴(120)에 대해 위치가 고정되므로, 상기 구성요소들 사이의 오정렬이 방지되며, 안정적이고 견고하게 결합시킬 수 있다. 또한, 상기 구성요소들 사이의 신호 전달 경로를 최소화하여, 검사의 신뢰도를 향상시킬 수 있다.
다음으로, 도 4a 내지 도 4e를 참조하여 본 발명의 다른 실시예에 따른 프로브 카드 제조 방법에 대해 설명한다. 이하, 도 3a 내지 도 3j에서 설명한 프로브 카드의 구조 및 제조 방법과 동일한 구성 요소에 대해서는 동일한 도면부호를 부여하고, 중복되는 설명은 생략한다.
도 4a에 도시한 바와 같이, 프로브(210)를 수용하기 위한 다수의 가이드 슬릿(201)이 형성된 가이드 블록(200)을 마련한다. 상기 가이드 블록(200)은 실리콘 재질로 형성될 수 있으며, 베이스 플레이트(20) 상에는 회로 패턴(220)의 절연을 위한 산화막(21)을 형성할 수 있다. 한편, 상기 가이드 블록(200)은 유리를 포함하여 절연체 또는 부도체로 형성될 수 있다.
상기 가이드 슬릿(201)은 상기 프로브(210)를 하나씩 개별적으로 수용할 수 있도록 형성되며, 상기 가이드 블록(200)을 관통하여 형성된다. 예를 들어, 상기 가이드 슬릿(201)은 상기 프로브(210)가 수용되었을 때, 상기 프로브(210)의 상부 및 팁부(211)가 상기 가이드 블록(200)의 외부로 노출될 수 있도록 형성될 수 있다. 또한, 상기 가이드 슬릿(201)은 상기 프로브(210)가 최대한 조밀하게 배치될 수 있도록, 상기 가이드 슬릿(201)의 장변끼리 이웃하도록 형성될 수 있다. 또는, 상기 가이드 슬릿(201)은 상기 프로브(210)의 팁부(211)가 엇갈리도록 배치되도록 형성될 수 있다.
도 4b에 도시한 바와 같이, 상기 가이드 블록(200) 상면에 회로 패턴(220)을 형성하기 위한 시드막(22)을 형성한다.
예를 들어, 상기 시드막(22)은 크롬(Cr), 구리(Cu), 금(Au), 티타늄(Ti) 또는 니켈(Ni) 중 한 금속을 포함하며, 상기 시드막(22)은 스퍼터링 방법을 이용하여 형성할 수 있다. 여기서, 상기 시드막(22)은 상기 가이드 슬릿(201)을 제외한 나머지 산화막(21) 상에 일정 두께로 형성될 수 있다.
도 4c에 도시한 바와 같이, 상기 시드막(22) 상에 상기 회로 패턴(220)을 형성하기 위한 포토레지스트 패턴(25)을 형성한다.
도 4d에 도시한 바와 같이, 상기 포토레지스트 패턴(25)은 상기 회로 패턴(220)이 형성될 부분에 형성될 수 있다. 즉, 상기 포토레지스트 패턴(25)은 상기 시드막(22) 상에서 상기 회로 패턴(220)이 형성될 부분을 제외한 나머지 영역의 상기 시드막(22)을 제거하기 위한 식각 마스크의 역할을 한다.
그리고, 상기 포토레지스트 패턴(25)을 이용하여 상기 시드막(22)을 제거하고, 상기 포토레지스트 패턴(25)을 애싱 및/또는 스트립 공정을 이용하여 제거함으로써 상기 회로 패턴(120)을 형성할 수 있다. 여기서, 상기 시드막(22)은 건식 또는 습식 식각 공정을 이용하여 제거할 수 있다.
도 4e에 도시한 바와 같이, 상기 회로 패턴(220) 상에 상기 회로 패턴(220)과 상기 프로브(210)를 결합시키기 위한 범프(230)를 형성하고, 상기 프로브(210) 및 연성회로기판(251)을 배치한다. 여기서, 상기 범프(230)는 상기 프로브(210)가 상기 가이드 슬릿(201)에 수용되었을 때, 상기 프로브(210)의 결합부(212)가 상기 범프(230) 상에 안착될 수 있도록 형성된다.
그리고, 상기 범프(230)가 용융되도록 열과 압력을 가함으로써, 상기 프로브(210) 및 연성회로기판(251)을 상기 회로 패턴(220) 및 가이드 블록200) 상에 고정시킨다. 예를 들어, 상기 범프(230)는 상기 프로브(210) 및 상기 회로 패턴(220)에 대한 결합성 및 전기전도도가 양호한 재질로 형성되며, 주석 또는 주석계 합금 중 어느 하나를 포함할 수 있다.
한편, 상술한 본 발명의 실시예들에서는 반도체 소자를 검사하기 위한 프로브 카드에 대해서 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 예를 들어, 액정표시장치(LCD)의 전기적 특성을 검사하기 위한 프로브 카드에 대해서도 본 발명에 따른 프로브 카드 및 제조 방법을 적용하는 것이 가능할 것이다.
상술한 바와 같이, 본 발명에 따른 프로브 카드는 프로브를 지지하는 가이드 블록 상에 프로브와 테스트 헤드를 전기적으로 연결시키는 회로 패턴을 형성하고, 상기 가이드 블록 상에서 상기 프로브 및 상기 테스트 헤드의 전기적 연결과 물리적 결합이 이루어지므로, 상기 프로브 등의 접속 불량을 방지한다. 또한, 상기 프로브 카드의 안정적인 동작을 가능하게 하고, 검사 성능에 대한 정확성과 신뢰도를 향상시킨다.
그리고, 상기 프로브 카드는 상기 프로브의 지지부와 상기 테스트 헤드와의 결합부를 상기 가이드 블록이 일체로 담당하게 되므로, 상기 프로브 카드의 구조를 단순하게 하고, 조립을 용이하게 하여, 조립 효율 및 생산성을 향상시키고, 불량률을 저하시킨다.
또한, 본 발명의 실시예들에 의하면 다양한 회로 패턴을 형성할 수 있고, 자유롭게 상기 프로브를 배치할 수 있으므로, 피검사체에 대응하기가 용이하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 피검사체로 테스트 전류를 인가하기 위한 테스트 헤드;
    상기 피검사체와 전기적으로 접속되는 팁부를 갖는 다수의 프로브; 및
    상기 프로브가 수용되는 가이드 슬릿과, 상기 테스트 헤드와 상기 프로브를 전기적으로 연결시키는 회로 패턴을 갖는 가이드 블록을 포함하는 프로브 카드.
  2. 제 1 항에 있어서, 상기 가이드 블록 상에 형성되고, 상기 회로 패턴과 상기 프로브를 전기적으로 연결시키기 위한 도전성 범프를 더 포함하는 것을 특징으로 하는 프로브 카드.
  3. 제 2 항에 있어서, 상기 범프는, 상기 가이드 슬릿에 인접하게 배치되어 상기 프로브와 상기 회로 패턴을 연결시키도록 형성된 것을 특징으로 하는 프로브 카드.
  4. 제 1 항에 있어서, 상기 가이드 슬릿은 상기 프로브를 개별적으로 수용하도록 형성된 것을 특징으로 하는 프로브 카드.
  5. 제 4 항에 있어서, 상기 가이드 슬릿은, 상기 프로브가 상기 가이드 슬릿에 삽입되었을 때 상기 가이드 블록 외부로 노출되도록 상기 가이드 블록을 관통하여 형성된 것을 특징으로 하는 프로브 카드.
  6. 제 1 항에 있어서, 상기 테스트 헤드는, 상기 피검사체에 테스트 전류를 인가하기 위한 메인기판과, 상기 메인기판과 상기 회로 패턴을 전기적으로 연결시키는 연성회로기판(flexible printed circuit board, FPCB)을 포함하는 것을 특징으로 하는 프로브 카드.
  7. 제 1 항에 있어서, 상기 가이드 블록은 실리콘을 포함하고, 상기 가이드 블록의 표면에 형성된 절연층을 더 포함하는 것을 특징으로 하는 프로브 카드.
  8. 제 1 항에 있어서, 상기 가이드 블록은 절연성 재질로 형성된 것을 특징으로 하는 프로브 카드.
  9. 가이드 블록을 관통하여 피검사체와 전기적으로 접속하는 프로브를 수용하는 다수의 가이드 슬릿을 형성하는 단계;
    상기 가이드 블록 상면에 회로 패턴을 형성하는 단계;
    상기 프로브를 상기 가이드 슬릿에 삽입하여 상기 회로 패턴과 상기 프로브를 전기적으로 연결시키는 단계; 및
    상기 프로브와 회로 패턴을 상기 피검사체로 테스트 전류를 인가하기 위한 테스트 헤드에 전기적으로 연결시키는 단계를 포함하는 프로브 카드 제조 방법.
  10. 제 9 항에 있어서, 상기 회로 패턴 형성 단계는,
    상기 가이드 블록의 상면에 시드(seed)막을 형성하는 단계;
    상기 시드막 상에 상기 시드막을 일부 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 시드막 상에 도전성 범프를 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하여 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 프로브 카드 제조 방법.
  11. 제 10 항에 있어서, 상기 시드막은 크롬(Cr), 구리(Cu), 금(Au), 티타늄(Ti) 또는 니켈(Ni) 중 어느 하나의 금속을 포함하는 것을 특징으로 하는 프로브 카드 제조 방법.
  12. 제 10 항에 있어서, 상기 시드막 형성 단계는 스퍼터링 방법을 이용하는 것을 특징으로 하는 프로브 카드 제조 방법.
  13. 제 10 항에 있어서, 상기 범프는 주석(Sn) 또는 주석계 합금 중 어느 하나를 포함하는 것을 특징으로 하는 프로브 카드 제조 방법.
  14. 제 10 항에 있어서, 상기 범프 형성 단계는 이온 플레이팅(plating) 방법을 이용하는 것을 특징으로 하는 프로브 카드 제조 방법.
  15. 제 10 항에 있어서, 상기 범프는 상기 회로 패턴과 상기 가이드 슬릿을 연결하도록 형성되는 것을 특징으로 하는 프로브 카드 제조 방법.
  16. 제 9 항에 있어서, 상기 가이드 블록 상에 상기 회로 패턴의 절연을 위한 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프로브 카드 제조 방법.
KR1020070004048A 2007-01-15 2007-01-15 프로브 카드 및 그 제조 방법 KR101369407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070004048A KR101369407B1 (ko) 2007-01-15 2007-01-15 프로브 카드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070004048A KR101369407B1 (ko) 2007-01-15 2007-01-15 프로브 카드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080067026A true KR20080067026A (ko) 2008-07-18
KR101369407B1 KR101369407B1 (ko) 2014-03-06

Family

ID=39821414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070004048A KR101369407B1 (ko) 2007-01-15 2007-01-15 프로브 카드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101369407B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534110B1 (ko) * 2009-01-19 2015-07-20 (주)엠투엔 전기 검사 장치용 프로브 및 이를 포함하는 프로브 어셈블리

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088455Y2 (ja) * 1992-12-08 1996-03-06 日本電子材料株式会社 加熱又は冷却テストに適したプローブカード
JPH10303265A (ja) * 1997-04-25 1998-11-13 Nippon Mektron Ltd 回路基板の電気チェック方法
US6489795B1 (en) * 2001-05-18 2002-12-03 Anthony G. Klele High-frequency test probe assembly for microcircuits and associated methods
JP2006317294A (ja) * 2005-05-13 2006-11-24 Japan Electronic Materials Corp プローブカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534110B1 (ko) * 2009-01-19 2015-07-20 (주)엠투엔 전기 검사 장치용 프로브 및 이를 포함하는 프로브 어셈블리

Also Published As

Publication number Publication date
KR101369407B1 (ko) 2014-03-06

Similar Documents

Publication Publication Date Title
JP4391717B2 (ja) コンタクタ及びその製造方法並びにコンタクト方法
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
JP5801989B2 (ja) 半導体装置および半導体装置の製造方法
JP4247719B2 (ja) 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
WO1996041506A1 (en) Photolithographically patterned spring contact
US7888953B2 (en) Probe card
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2009503535A (ja) 垂直型プローブ、その製造方法及びプローブのボンディング方法
JP2011022001A (ja) プローブカード
KR100830352B1 (ko) 프로브 팁, 프로브 카드, 프로브 팁 제조 방법 및 프로브구조물 제조 방법
KR101369407B1 (ko) 프로브 카드 및 그 제조 방법
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP2001332323A (ja) シリコン電極及び高周波接点シート並びにシリコン電極製造方法
JP2001127256A (ja) 半導体装置
US20010038293A1 (en) Projection electrode, its forming method and apparatus for testing an electronic component
JP2004029035A (ja) 接続装置
JP2009231402A (ja) 半導体装置及び半導体装置の製造方法
JP6305375B2 (ja) 半導体装置および半導体装置の製造方法
JP2004138576A (ja) 電気的接続装置
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
JP3318891B2 (ja) メンブレン型プローブ装置
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
JP2002277486A (ja) コンタクトプローブ及びその製造方法
JP3563361B2 (ja) 半導体装置の製造方法
JP2000294605A (ja) 半導体装置及びその試験装置、並びに試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee