KR20080063751A - 반도체의 표면 처리법 - Google Patents

반도체의 표면 처리법 Download PDF

Info

Publication number
KR20080063751A
KR20080063751A KR1020087005789A KR20087005789A KR20080063751A KR 20080063751 A KR20080063751 A KR 20080063751A KR 1020087005789 A KR1020087005789 A KR 1020087005789A KR 20087005789 A KR20087005789 A KR 20087005789A KR 20080063751 A KR20080063751 A KR 20080063751A
Authority
KR
South Korea
Prior art keywords
temperature
jig
gas
silicon wafer
reaction chamber
Prior art date
Application number
KR1020087005789A
Other languages
English (en)
Other versions
KR100937753B1 (ko
Inventor
미키오 타카기
세이이치 타카하시
히로아키 이노우에
마사유키 사토우
유타카 미우라
Original Assignee
가부시기가이샤 에프티엘
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 에프티엘, 가부시키가이샤 아루박 filed Critical 가부시기가이샤 에프티엘
Publication of KR20080063751A publication Critical patent/KR20080063751A/ko
Application granted granted Critical
Publication of KR100937753B1 publication Critical patent/KR100937753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(과제) 반도체 실리콘 웨이퍼(10)의 자연 산화막을 건식 에칭할 때에, 건식 에칭은 50℃ 이하의 온도에서 행해지고, 다음으로 100℃ 이상의 온도에서 Si의 댕글링 본드(dangling bond)와 수소를 결합하는 처리가 행해진다. 그 후 사용한 지그(jig)(9)에 새로운 반도체 실리콘 웨이퍼(10)를 배치하여, 자연 산화막 제거를 행하면, 수소 결합 처리 시의 열이 지그(9)에 잔존하여, 웨이퍼의 온도를 자연 산화막 제거에 적합한 온도로 유지할 수 없었다.
(해결 수단) 수소 결합 처리 종료 후, 자연 산화막 제거를 행하는 반응조(5) 및/또는 처리 준비실(21)에 0∼-30℃의 범위 내의 온도를 가지는 불활성 가스를 분사한다.
반응조, 지그, 에칭, 웨이퍼, 통체

Description

반도체의 표면 처리법{METHOD FOR SURFACE TREATING SEMICONDUCTOR}
본 발명은, 반도체의 표면 처리법에 관한 것으로, 좀더, 상세하게 기술하면, 미세화의 진행과 함께, 습식 에칭(wet etching)에서는, 액체가, 어스펙트비(aspect ratio)가 높은 구멍 안에 들어가지 않기 때문에, 자연 산화막 제거를 행하는 반도체 디바이스의 제조에 있어서 불가결한 기술이 되고 있는 건식 에칭(dry etching)법에 관한 것이다.
건식 에칭의 적용예는, 실리콘 웨이퍼에 반도체 장치를 제조하는 공정에 있어서, 폴리 Si, 도프트(doped) 폴리 Si, 금속, TiSi2, WSi2, TiN 등의 전극 재료를 매입하는 콘택트 홀 내에 노출되어 있는 실리콘에 형성되어 있는 자연 산화막을 제거하는 에칭이다. 또는, 일반의 에피텍셜 성장은 물론, 선택 에피텍셜 성장, 예를 들면 초고속 SRAM의 트랜지스터를 만들 때에 행해지는 3층 이상의 에피텍셜 성장을 행할 때의 전(前)처리로서 Si 기판 표면의 자연 산화막을 제거하는 건식 에칭으로서도 유효하다.
본 출원인이 제안한 특허 문헌 1(WO01/73832A1 공보)에는, 매엽(枚葉) 처리보다도 생산성이 우수한 배치(batch)형 건식 에칭법이 개시되었다. 그 요지는, 50 ℃ 이하로 유지된 반응실 내에서 종방향으로 배열된 Si 웨이퍼를 회전시키면서, NF3, NH3, H2, N2 등의 에칭 반응 가스를, 반응실보다 압력이 높은 챔버로부터, 반응실로 수평 방향으로 보내고, 그 후 Si 웨이퍼를 100℃ 이상으로 가열하여, 하이드로겐 터미네이션(hydrogen termination)을 행하는 점에 있다.
또한, 특허 문헌 1의 배치형 건식 에칭 장치에서 실제의 조업을 행할 때에는, 가열을 행하는 램프 히터는, 석영창을 통하여, 반응실에 열을 복사하지만, 석영창은 불화물계 착체와 반응하여 파티클의 원인이 되기 때문에, 램프 히터는 배기측에 설치하고 있다. 또한, 반응실을 구성하는 반응조 내면의 알루미늄을 광택 처리하고, 내면으로부터의 복사열이 광택 면에서 반사되어 균일하게 반응실 내에 미치도록 하여, 온도의 균일성을 높이고 있다.
특허 문헌 1의 방법에 의해, 배치 처리를 반복하는 경우는 다음의 조작이 행해진다.
(1) 반응실로 Si 웨이퍼를 도입한다. 통상, 휴지(休止) 중의 반응실 내는 진공으로 유지되고 있기 때문에, 제1회의 조작 시에는, Si 웨이퍼를 도입하기 전에, 반응실을 일단 대기압으로 하여, Si 웨이퍼를 도입한다. 그 후 진공 흡인을 행하고, 질소 가스 등의 퍼지 가스를 흘린다. 또한, 제2회째의 배치 처리에 있어서, 웨이퍼의 온도가 높은 경우는, 액체 질소의 기화 가스 등을 사용하여, Si 웨이퍼를 냉각한다. (2) NF3 가스와 NH3, H2, N2 가스를 도입하여 반응 생성물인 착체에 의해, 두께가 수 옹스트롬(Angstrom)에서 20 옹스트롬 정도의 자연 산화막을 에칭 한다. (3) (NH4)2SiF6 등의 착체를 가열 분해함과 함께, Si 원자의 유리(遊離)팔(댕글링 본드)에 수소를 결합하기 위해서 수소를 포함하는 분위기 중에서 가열하는 하이드로겐 터미네이션을 행한다. (4) Si 웨이퍼를 지지(支持) 지그(jig)와 함께 반응실 밖으로 이동시킨다. (5) Si 웨이퍼를 지지 지그로부터 떼어낸다.
특허 문헌 1의 표면 처리법에서 사용되는 반응실은 알루미늄계 재료로 이루어진다(제7페이지, 제11∼13행). 알루미늄계 재료는, 알루미늄을 양극(陽極) 산화 처리 후 봉공(封孔) 처리를 행하여, 불소계 착체에 대한 내식성을 부여하고 있다. 또한, 불소계 착체에 의한 반응은 60℃ 이상에서는 정지하기 때문에, 이 온도 이상으로 반응조의 온도를 유지하는 것이 바람직하지만, 그 온도가 높아지면 웨이퍼로의 복사열량이 많아지기 때문에, 적절한 온도로 유지되고 있다. 또한 착체가 분해되었을 때에 발생하는 Si, SiO2, SiO, SiN, SiON 등의 파티클이 반응실의 벽면에 부착하여도, 다음의 공정에서 벽면과 부착물의 반응이 진행되지 않도록, 반응실 벽면의 온도는 30∼60℃로 유지되고 있다.
특허 문헌 2(일본공개특허공보 평5-275392호)에서는, NF3, H2 등의 에칭 가스를 마이크로파 발생기를 구비한 관내에 흘려, 다운 스트림 방식으로 웨이퍼에 닿게 하는 매엽 처리가 제안되고 있다. 또한, 이 특허 문헌에서는, 질소 가스 등의 냉각 가스를 서셉터(susceptor) 내로 흘림으로써, 웨이퍼 온도를 -100℃ 이하로 하고, Si의 SiO2에 대한 에칭비(比)를 Si보다 SiO2가 높게 하는 것이 기술되어 있다.
[특허 문헌 1] WO01/73832A1
[특허 문헌 2] 일본공개특허공보 평5-275392호
[특허 문헌 3] 일본공개특허공보 평7-121248호
[비특허 문헌 1] J.Appl.Phys.74(2),15,July,1993, Damage-free selective etching of Si native oxides using NH3/NF3 and SF6/H2O down flow etching 제1347페이지, 도6)
(발명의 개시)
(발명이 해결하고자 하는 과제)
특허 문헌 1에서는, 자연 산화막 제거 및 (NH4)2SiF6 등의 착체 분해, 하이드로겐 터미네이션 후의 냉각에 대해서는 특히 기재하고 있지 않다. 이와 같이, 자연 냉각을 행하는 경우의 웨이퍼 등의 온도 변화를 도17 을 참조하여 설명한다.
우선, 제1회째의 자연 산화막 제거 에칭을 -20∼50℃로 행하고, 다음으로 하이드로겐 터미네이션을 위한 열처리를 200℃에서 행하고, 웨이퍼를 지그로부터 철거하여 다음의 공정으로 보낸다. 100∼200℃ 근방으로 가열되어 있는 지그를 자연 방냉(放冷)으로 냉각하면 100∼150℃에서의 체류 시간이 길고, 실온 정도까지 냉각하려면 상당한 방치 시간이 필요하다. 또한, 지그, 특히 질량이 무거운 지주(支柱)가 충분히 식지 않은 채로, 다음의 처리를 행하고 있었다. 이 때문에, 새로운 배치 처리의 웨이퍼의 온도는 특히 지그와의 접촉부에서 높아진다. 그런데, 웨이퍼의 주연(周緣) 약 3㎜ 정도는 제품으로 하지 않지만, 그것보다 내측은 제품이 되어, 콘택트 홀 등에 있어서의 자연 산화막의 제거가 제품 수율에 영향을 미친다.
특허 문헌 1에 있어서 반응실 내에서 자연 산화막 제거 전에 액체 질소의 기화 가스로 웨이퍼를 냉각하고 있지만, 특히 웨이퍼 주연 영역이 과도하게 냉각되기 때문에, 에칭의 재현성(再現性)이 낮아졌다.
따라서, 본 발명은, 반도체 실리콘 웨이퍼 상에 형성되는 산화막의 건식 에칭을 반복하여 행할 때에, 높은 에칭 속도가 안정하게 얻어지는 방법을 제공하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
본 발명의 제1 및 제2 방법은, 반도체 실리콘 웨이퍼를, 대부분의 표면이 표출되는 지지 방식으로 지그에 의해, 내면이 알루미늄계 재료로 이루어지는 반응실 내에 배치하고, 마이크로파 여기(勵起)된 수소 및 질소의 1종 또는 2종을 포함하는 제1 가스와, 탄소 및 산소를 포함하지 않고, 불소를 함유하는 화합물로 이루어지는 제2 가스와의 반응 생성물에 의해, 50℃ 이하의 온도에서 반도체 실리콘 웨이퍼의 표면에 존재하는 자연 산화막을 제거하는 처리를 행하고, 그 후 100℃ 이상의 온도에서 자연 산화막 제거에 의해 표출되는 Si의 댕글링 본드(dangling bond)와 수소를 결합하는 처리를 행하고, 수소 결합 처리 종료 후, 반도체 실리콘 웨이퍼를 지그와 함께 반응실 밖으로 철거하고, 그 후 반도체 실리콘 웨이퍼를 상기 지그로부터 떼어내고, 새로운 반도체 실리콘 웨이퍼를 지그에 배치하여, 반응실 내에서 자연 산화막 제거 및 수소 결합 처리를 행하는 방법에 관한 것이다.
본 발명의 제1 방법의 특징은, 수소 결합 처리(즉 hydrogen termination) 종료 후에, 0∼-30℃의 범위의 온도를 가지는 불활성 가스를 반응실 내에 분사하는 데에 있다. 특허 문헌 1에서는 반응실보다 압력이 높은 챔버를 통하여 반응 가스를 반응실로 보내고 있지만, 본 발명법에서는, 이 방법을 채용해도 하지 않아도 좋다.
본 발명의 제2 는, 수소 결합 종료 후에, 반도체 실리콘 웨이퍼를 지그와 함께 반응실의 하방, 상방 또는 측방에 형성된 처리 준비실로 이동시켜, 0∼-30℃의 범위의 온도를 가지는 불활성 가스를 처리 준비실 내로 분사하는 데에 있다.
본 발명의 제1 및 제2 방법에 공통되는 특징은, 수소 결합 처리 후에 0∼-30℃의 온도를 가지는 불활성 가스에 의해 반도체 실리콘 웨이퍼(이하 「웨이퍼」라고 함) 및 지그를 냉각하는 것에 있다. 불활성 가스로서는, 반도체와 반응하지 않고 저렴한 질소가 바람직하다. 질소는 0∼-30℃, 특히 -10∼-20℃의 범위에 있어서 냉각에 유효하다. 또한, -30℃보다 저온이면 웨이퍼 온도가 불균일해진다.
질소는, 0∼-30℃의 온도를 가지는 액체, 예를 들면 브라인(brine), 에틸렌글리콜 등과 이중관, 핀(fin) 등을 이용하여 열교환하여, 당해 액체의 온도로 조절하는 것이 바람직하다. 이러한 항온 가스를 제조하는 항온 처리 장치는, 특허 문헌 3(일본공개특허공보 평7-121248호) 등에서 발표되고 있고, 또한 시판의 서모 칠러(thermo chiller)를 사용할 수 있다. 서모 칠러는 주식회사 SMC로부터 판매되고 있고, 에쳐(etcher)의 반응조를 -20에서 +40℃의 일정 온도로 ±3℃의 정밀도로 유지하기 위해서 종래 사용되고 있었다. 본 발명에 있어서 사용하는 항온 처리 장치는, 기존의 에쳐 냉각용 칠러를 이용하고, 그 냉각 가스의 일부를 바이패스시켜서 사용하여도 좋다. 또는, 기존의 에쳐 냉각용 칠러의 브라인 등의 냉각액 탱크를 이용하고, 열교환은 반도체 표면 처리 장치 내에서 행하도록 해도 좋다.
수소 결합 처리 후의 반응실 내는, 100℃ 이상, 통상 0.1∼10torr의 압력 범위로 되어 있다. 본 발명의 제2 방법의 특징은, 웨이퍼 등의 냉각을, 반응실과는 다른 처리 준비실에서 행함으로써, 상기한 반응실 내보다도 저온의 처리 준비실에서 웨이퍼 등의 냉각을 행하고, 한층 더 냉각 효과 증대를 도모하고, 웨이퍼의 온도 환산으로 20℃ 이하, 바람직하게는 5∼10℃로의 냉각을 달성할 수 있다.
처리 준비실은, 웨이퍼가 장입(裝入)되어 있지 않은 상태에서는 진공의 경우와 상압(常壓)의 경우가 있지만, 처리 준비실과 압력차가 있는 경우는, 압력차를 없애고 나서 웨이퍼를 처리 준비실로 이동하는 것이 바람직하다.
본 발명의 제1 방법에 있어서는, 웨이퍼 온도 환산으로 20℃ 이하로 냉각할 수 있다. 냉각 후 지그와 웨이퍼를 손으로 접촉한 관능(官能) 온도 측정에 의하면, 지그는 특히 형상이 복잡하게 되어 있는 부분에서는, 웨이퍼보다도 수℃ 높다고 생각된다. 따라서, 지그의 온도는 20℃를 약간 넘는 온도가 되어, 새로운 Si 웨이퍼의 승온을 적게 할 수 있다. 또한, 약 5℃의 온도 저하에 의해 반응 속도는 약 6배가 되기 때문에(비특허 문헌 1 참조), 일견 근소한 온도 강하라도 자연 산화막 제거 속도의 현저한 증대가 일어난다. 이와 같이, 본 발명법에 의하면 에칭 속도가 상승하기 때문에, 스루풋(throughput)이 안정적으로 증대한다.
특허 문헌 1에 있어서, H, N, NH3 등의 가스를 마이크로파 여기하기 위해서는, 이들 가스가 통과하는 관에 2.45GHz의 마이크로파 발생기를 부착한 어플리케이터를 이용하고 있다.
이러한 어플리케이터를 이용한 경우, 본 발명법에 의하면, 마이크로파의 출력을 적게 할 수도 있기 때문에, 석영 어플리케이터의 손상이 적어져, 석영의 파티클 등의 발생량도 적어진다. 에칭 속도가 증대하기 때문에, 석영관을 파티클이 발생하기 어려운 사파이어 또는 알루미나로 할 수 있다.
이하, 도면에 나타난 실시 형태를 참조하여 본 발명을 상세하게 설명한다.
도1 은 본 발명의 제1 방법에 따른 표면 처리 장치의 일 실시예를 나타내는 평면 단면도이다.
도2 는 도1 의 Ⅱ-Ⅱ선 단면도이다.
도3 은 도1 의 Ⅲ-Ⅲ선 단면도이다.
도4 는 반응 가스 도입관을 반응실측에서 본 정면도이다.
도5 는 웨이퍼 지지 지그에 의한 지지 위치를 나타내는 평면도이다.
도6 은 웨이퍼 지지 지그의 파지부를 나타내는 부분 확대도이다.
도7 은 냉각 가스 분사 노즐의 배치 위치를 나타내는 도이다.
도8 은 냉각 가스 노즐의 정면도이다.
도9 는 본 발명의 제2 방법을 실시하는 표면 처리 장치의 일 실시예를 나타내는 평면 단면도이다.
도10 은 제2 방법의 바람직한 실시 형태를 나타내고, 처리 준비실의 수평 단 면도이다.
도11 은 도10 에 나타난 내측 통체(筒體)의 부분 확대도이다.
도12 는 본 발명의 방법에 의해 매엽 처리를 행하는 표면 처리 장치의 일 실시예를 나타내는 평면 단면도이다.
도13 은 늘어뜨리는 방식의 지그의 도면이다.
도14 는 도12∼13 에서 사용하는 가스 분출기의 평면도 또는 배면도이다.
도15 는 단열부를 구비한 열교환식 냉각 가스 분사 장치도이다.
도16 은 도15 의 X-X선 단면도이다.
도17 은 건식 에칭에 의한 자연 산화막 제거, 착체 분해, 그 후의 방냉을 행할 때의 온도 변화를 나타내는 그래프이다.
(발명을 실시하기 위한 최량의 형태)
이하, 도1∼8 을 참조하여, 본 발명의 제1 방법을 상세하게 설명한다. 이들 도중, 도1 은 본 발명의 제1 방법을 복수매의 웨이퍼에 대해서 실시하는 자연 산화막 제거 장치의 수평 단면도이고, 도2 는 Ⅱ-Ⅱ선의 단면도이고, 도3 은 Ⅲ-Ⅲ선의 단면도이다. 단, 도2 에 있어서의 냉각 가스 분사 노즐(15)은 도1 의 것이 아니고, 도16 의 것으로서 표시하고 있다.
장치의 구성
이들 도에 있어서, H2, N2 등의 분자상(分子狀) 또는 NH3 등의 화합물상(化合 物狀) 제1 가스 유입관(3)에는 2.45GHz의 마이크로파 발생기(4)가 부착되어 있고, 그 출력은 8인치 웨이퍼용 반응실에서는 3000W, 마찬가지로 12인치에서는 6000W이다. 또한, 6000W의 경우는 3000W의 발생기가 2기 병열 배치된다. 이 제1 가스 유입관(3) 및 NF3 등의 제2 가스 유입관(1,2)이, 내면이 양극 산화 처리된 알루미늄으로 형성되어 있는 반응조(5)의 절결(切缺) 개소(5a)에 개구하고, 구분판(5b)에 의해 선단이 지지되어 있다(도1 참조). 이들 가스 유입관(1, 2, 3)은 선단이 세로로 긴 함체(函體) 형상으로 성형되고, 선단에는, 웨이퍼 매수와 거의 같은 가스 분사 구멍(16, 17, 18)(도4 참조)이 형성되어 있다. 따라서, 이들 분사 구멍(16, 17, 18)으로부터 분출된 가스의 대부분은 반응실(30) 내에서 반응한다. 극히 일부는 이들 분사 구멍의 선단에서 반응하여, 분사 구멍의 주위에 부착하는 일이 있다. 이것을 피하기 위해서는, 구조는 복잡해지지만, 가스 유입관(1, 2, 3)을 냉각할 수 있다.
또한, 반응 가스 및 미반응 가스를 로(爐) 밖으로 배출하는 배기관(13)이, 가스 유입관(1, 2, 3)과는 대칭 위치에 형성되어 있다. 이 배기관(13)에는 도시되어 있지 않은 밸브와 펌프가 배설되어 있고, 웨이퍼(10)가 배치된 반응실(30)을 진공으로 흡인한다.
반응실(30)에는 웨이퍼(10)가 지그(9)(도2∼3, 5 참조)에 의해 웨이퍼 면(10b)이 상하 방향을 향하도록 배치되어 있다. 지그(9)는 회전축(11)(도2)에 연결되어 있고, 반응실(30) 내를 승강함과 함께, 도2 에 나타낸 상태에서는 저판(底 板)(8)과 반응조(5)가 O링(29)을 통하여 견고하게 연결되어 있다. 회전축(11)은 베어링(31)을 통하여, 예를 들면 5∼10rpm 정도로 회전한다. 이 회전은, 냉각, 자연 산화막 제거 에칭 및 수소 결합의 처리 중에 행해진다. 지그(9)는, 웨이퍼(10)보다 근소하게 지름이 큰 상판(26)과 저판(27)의 사이를 3개의 수직기둥(28a, 28b, 28c(도1 에는 표시 안함))으로 고정하고, 수직기둥(28a, 28b, 28c)에는 웨이퍼(10)(도5, 6)를 끼우는 파지부(39)를 부착하고 있다. 반응실(30)은 저판(8)에 의해 하측이 폐쇄되어 있고, 저판(8)에 장착된 베어링(31)을 통하여 회전축(11)이 회전하면, 지그(9)와 함께 웨이퍼(10)도 회전한다. 또한, 반응실(30)과 처리 준비실(21)을 상하로 바꿔도 좋다. 부호(22)는 처리 준비실의 반응조이고, 부호(29)는 O링이다.
반응실(30)을 내부에 획성(define)하는 반응조(5)의 안에는, 중공(中空)유로(37)(도1)가 종축 방향으로 사행(蛇行)하고 있고, 내부를 흐르는 항온 가스에 의해 반응조(5)를 침식이 일어나지 않는 적절한 온도로 유지하고 있다. 반응조(5)를 냉각하는 가스는, 분사 노즐(15)로부터 분출되는 항온 가스와 같거나 다른 열교환기로부터 급송된다.
부호(12)는 착체를 분해하기 위한 가열을 행하는 램프 히터이다. 본 실시 형태에서는 배기관(13)의 양측에 2기(基) 배열되어 있고, 각각이 다수의 램프(12a)를 상하 방향으로 배치하고 있다.
도5, 6은 웨이퍼(10)를 주변의 수개 위치에서 지지하는 지그의 일례를 나타낸다. 부호(39)는 웨이퍼(10)를 상하로부터 끼워넣는 파지부이고, 수직기둥(28)으 로부터 튀어나오듯이 고착되어 있다. 즉, 특허 문헌 2에서 사용되고 있는 바와 같은 서셉터에 의한 웨이퍼 전면(全面) 지지 방식은 채용하지 않고, 웨이퍼(10)의 될 수 있는 한 넓은 면적, 바람직하게는 95% 이상의 면적이 표출되도록 한다. 여기서, 「표출」되어 있다는 것은, 하나의 웨이퍼와 대향하는 다른 웨이퍼 또는 그 외의 부재, 예를 들면 더미 웨이퍼, 구분 부재, 지그의 대향면과의 사이에 에칭 가스나 냉각 가스가 흐르는 데에 충분한 공간이 있는 것이며, 통상은 2㎜ 이상의 간극이 있으면 충분하다.
가스의 압력, 종류 등
마이크로파 여기된 제1 가스는 가스 유입관(3)에 의해 반응실 내로 유도한다. 또한, 제1 분사 구멍(16)의 단면적의 총합에 대한 제1 가스 유입관(3)의 내측 면적(마이크로파 발생기(4)의 직후, 즉 반응실측의 개소)이 0.2∼0.8배, 바람직하게는 0.3∼0.7배이면, 반응 생성물 착체의 두께가 웨이퍼 면상에서 균일해진다. 이 결과, 복수매 처리에 있어서의 에칭 두께를 상당히 균일하게 할 수 있다. 또한, 제1 가스 및 제2 가스의 가스 유입관 내에 있어서의 압력은 0.5∼20torr 정도이다.
자연 산화막 등을 제거하는 데에 필요한 제1 가스, 예를 들면 N2, H2, NH3 등을 2.45GHz의 마이크로파로 여기하는 마이크로파 발생기(4)에 의해 여기된 가스는, 분사 구멍(16)으로부터 반응실(30)에 분출된다. 또한, 제2 가스 유입관(3)은 마이크로파 발생기(4)의 부착 위치에서는, 마이크로파에 대하여 안정한 석영으로 구성 되고, 그 외의 개소에서는 알루미늄으로 구성된다.
처리 프로세스(1)
반응실 내를 진공으로 감압한 후, 제1 및 제2 가스로 이루어지는 반응 가스를 도입하여 자연 산화막 등의 제거를 행한다. 분사 구멍(17, 18)(도4)으로부터 NF3 가스를, 분사 구멍(16)으로부터 마이크로파 여기된 N, H 가스 등을 분사하여 자연 산화막의 에칭을 행한다. 이 에칭 조건은 특허 문헌 1의 제7페이지, 제8페이지 제1∼20행, 제9페이지 제3∼10행에서 공지되어 있다.
본 실시 형태에서는, 도2 에 나타나는 위치에서 자연 산화막 등을 제거한 후, 이 위치에서 램프 가열을 행한다. 램프 가열과 함께, 배기를 행하면 착체는 분해되어, 로 밖으로 흡인된다. 제1 가스 유입관(3)으로부터 마이크로파 여기되지 않은 수소 가스가 도입되고, 자연 산화막 등이 제거되어 표출된 Si의 유리Si팔(댕글링 본드)과 수소의 결합이 만들어진다.
처리 프로세스(2)
0∼-30℃의 온도를 가지는 질소 가스는, 단열 피복을 시행한 도입관(23)(도1)에 의해 반응조(5)의 가까이까지 급송되고, 분사 노즐(15)(도1, 2)로부터, 웨이퍼면을 흐르도록, 분출된다. 또한, 전술한 바와 같이, 지그의 기둥(28a, 28b, 28c)(도5, 6)은 상당히 굵기 때문에, 충분히 식지 않고, 다음의 처리에 있어서의 반응 속도의 저하·반응 불균일을 일으키기 때문에, 웨이퍼(10)와 함께 이들 지그 부재도 냉각한다.
분사 노즐(15)은, 회전하는 웨이퍼(10)나 지그(9)와의 간섭이 일어나지 않도록, 반응조(5)가 형성된 오목부(도7)의 안쪽에 수납되어 있다. 또한, 정면에서 볼 때는, 분사 노즐(15)의 선단은 세로로 긴 관체(管體)에 웨이퍼 매수와 거의 같은 분사 구멍(15a)(도8)이 세로로 길게 배열되어 있다.
마찬가지로, 착체 분해 및 댕글링 본드 형성의 열처리 후는 웨이퍼(10)는 상당한 온도가 되지만, 냉각용 질소 가스를 분사 구멍(15a)으로부터 분사함으로써, 웨이퍼 등의 냉각은 가능하다.
계속해서, 냉각용 질소 가스의 분사를 정지하고, 제1 가스 유입관(3)으로부터 질소 가스를 흘려서 반응실 내를 상압(常壓)으로 하고, 웨이퍼(10)를 지그(9) 및 저판(8)과 함께 하강시켜서 처리 준비실(21)에 있어서 방치 냉각하고, 웨이퍼(10)의 온도가 충분히 내려간 시점에서, 포크 형상 지그에 의해 인출한다. 새로운 웨이퍼를 지그(9)에 배열하고, 저판(8)을 재차 동일한 반응실(30)의 하면으로 들어올려, 진공 흡인을 행한다.
-20℃의 액체 질소를 이용하고, 도1∼8에 나타내는 장치를 사용하여 행한 냉각의 데이터를 설명한다. 또한, 웨이퍼의 지름은 12인치, 1배치의 웨이퍼는 50매였다. 웨이퍼는 온도 약 25℃로부터 10분간의 냉각에 의한 온도 강하(℃)를 표 1에 나타낸다.
번호 압력 유량 배기의 유무 온도 강하(℃)
1 대기압 175㎥/min 무 5
2 대기압 125㎥/min 유 6
3 대기압 125㎥/min 유 6
4 7.4×103Pa 50㎥/min 무 0.5
5 2.3×104Pa 50㎥/min 무 0.5
6 9.8×103Pa 100㎥/min 무 5.5
7 6.5×104Pa 100㎥/min 무 2.3
8 5.1×104Pa 85㎥/min 무 2.5
질소 가스에서의 냉각 중에 반응실로부터 배기하지 않는, No.4∼8에 있어서는, 반응실을 일단 진공으로 감압하고, 그 후 질소 가스를 분사하여, 표에 기재한 압력까지 질소 가스를 분사한 예이다. No.1은, 일단 진공 감압 후 대기압까지 질소 가스를 분사하고, 배기를 행하지 않은 예이다. No.2, 3은 일단 진공 감압 후 질소 가스를 대기압까지 분사하고, 그 후 배기를 행하면서 대기압을 유지하면서, 질소 가스룰 분사한 예이다. 어느 경우에도 온도 강하가 일어나고 있다. 이들 데이터로부터, 압력을 될 수 있는 한 낮게 하고, 유량을 될 수 있는 한 많게 하고, 그리고 배기를 하면, 온도 강하가 크게 되는 것을 알 수 있다.
계속해서, 본 발명의 제2 방법의 실시 형태를, 도9 를 참조하여 설명한다.
도9 의 구조는 도1∼8에서 설명한 건식 에칭 장치와 동일하지만, 처리 준비실(21)에 가스 냉각관(42)이 돌입하고 있는 점이 이들 도와 상이하다. 따라서, 전술한 대로 에칭 및 착체의 분해 등을 행하고, 온도가 200∼50℃의 웨이퍼(10)를 지그(9) 및 저판(8)과 함께 처리 준비실(21)로 하강한 상태가 도9 에 나타나 있다.
웨이퍼(10)를 지그(9) 및 저판(8)과 함께 회전시키면서, 가스 냉각관(42)으로부터 냉각용 질소 가스를 분출시켜서, 웨이퍼(10)를 5∼20℃로 냉각한다. 또한, 웨이퍼(10)가 소형, 즉 5인치 이하인 경우는, 웨이퍼 회전은 일반적으로 불필요하다. 질소 가스가 반응실(30)에 침입하는 것은 지장이 없지만, 웨이퍼의 온도가 높은 경우는, 따뜻해진 질소 가스가 반응실 내에 침입하여, 자연 산화막 제거 반응 온도를 높이기 때문에, 반응실(30)과 처리 준비실(21)의 사이에(도시 안함) 개폐가 자유로운 셔터를 마련하여, 상기 질소 가스의 상승을 차단하는 것이 바람직하다.
처리 준비실(21)을 획성하는 반응조(槽)(22)에는 도시되지 않은 냉각 수단을, 예를 들면 내부에 냉각 매체 순환로를 형성함으로써, 내면의 온도를 10∼25℃로 유지하는 것이 가능하다.
도10 및 11에는, 처리 준비실의 바람직한 실시 형태가 나타나 있다. 즉, 처리 준비실(21)의 통체(22)에는 배기를 위한 절결부(54)와, 웨이퍼를 출입시키는 기구가 진퇴(進退)하기 위한 절결부(55)가 형성되어 있다. 또한 통체(52)에는 칠러로부터의 냉각 매체를 흘리기 위한 냉각 매체 유로(50)가 형성되어 있고, 통체(52) 내면을, 처리 준비실의 조(21)보다도 저온으로 냉각한다. 바람직한 냉각 온도는 10∼15℃로 냉각한다. 또한, 한 겹의 반응조(22)만으로, 더욱 저온으로 냉각하려고 하면 반응조의 온도 구배가 커짐과 함께, 외면에 결로가 생겨서 온도 제어가 곤란해진다. 이 결점을 피하기 위해서, 본 발명에 의하면, 반응조(22)의 내측에 통체(52)를 부설하고, 이것도 냉각 매체 유로(53)에 의해, 바람직하게는 0∼15℃로 통체 내면을 냉각한다. 또한, 내설 냉각 유로 대신에, 통체(52)의 외측에 냉각용 상하 사행관을 밀접시켜서 냉각해도 좋다. 처리 준비실(21)의 반응조(22)와 통체(52)의 사이는 공극으로 하거나, 또는 단열재를 사이에 끼우는 구조로 한다.
-20℃의 액체 질소를, 도9∼11에 나타내는 장치를 사용하여, 200㎣/min의 유량으로 분사하여, 50매의 12인치 웨이퍼를 냉각한 바, 60분간에 약 18℃에서 약 7℃의 온도 강하가 일어났다. 단, 감압과 대기압을 비교하면 감압이 대기압보다 약 2℃ 온도 강하가 크고, 웨이퍼의 위치에 관해서는 상부가 저부보다 약 1℃ 온도가 높았다.
매엽 처리의 실시 형태를 도12∼14를 참조하여 설명한다. 이들 도에 있어서, 도1∼3과 공통의 부재에는 공통의 참조 부호를 의미하고 있다. 도 중, 부호(43)는 지그 부품인 지지대, 부호(44)는 지지대 선단에 고착된 L자 선단, 부호(45)는 부호(44)로부터 위쪽으로 연장된 핀, 부호(45a)는 선단이 뾰족한 웨이퍼와의 접촉부이고, 도10 에 나타내는 바와 같은 위치에서 웨이퍼(10)를 지지한다. 부호(46)는 제1 가스, 제2 가스 및 냉각 가스 전체의 분출기를 개념적으로 나타내고 있다. 또한, 도시하지 않은 지그 냉각 전용의 분출기를 마련하여, 지그(9)도 마찬가지로 냉각한다.
도시의 위치에서, 웨이퍼(10)의 자연 산화막 제거 처리, 착체 분해 가열, 하이드로겐 터미네이션 및 냉각의 처리를 순차적으로 행한다. 그 후 웨이퍼(10)를 처리 준비실(21)에 하강시키고, 질소 가스 냉각은 1개의 가스 분사관(42)으로부터, 열교환된 질소 가스를 웨이퍼(10) 등에 분사함으로써 행한다.
도13 은, 도12 와는 다르며, 웨이퍼(10)를 늘어뜨리는 지그를 나타내고 있다.
도14 는 가스 분출기(46)의 평면도 또는 저면도(底面圖)이고, 2개의 관(48, 49)를 소용돌이 형상으로 배치하고 있고, 어느 하나의 관의 분출 구멍으로부터 제1 가스를, 다른 관의 분출 구멍으로부터는 제2 가스를 분출하고, 어느 한쪽 또는 양쪽 관으로부터 질소(냉각) 가스를 분출한다.
계속해서, 항온 처리 장치의 냉각 가스 유입관(35)을 단열한 실시 형태 및 칠러를 사용하는 실시 형태를 도15, 16 을 참조하여 설명한다.
도15 는, 항온 처리 장치의 브라인 등과의 열교환을 행하는 열교환기(15)로 이루어지는 항온 처리 장치, 즉 칠러를 나타내고 있고, 부호(32)는 냉각 가스 유입관(35)의 최외부에 마련되고, 단열재가 충전되거나 또는 진공 구조의 단열부로서, 전체로서 반응실(30) 내에 위치하고 있다(도2). -40℃ 이하에서는 진공 단열이 바람직하고, 이보다 고온에서는 단열재가 바람직하다. 단열부는 착체 분해 열처리 후의 지그(9)로부터 방사되는 열로부터 질소 가스(점으로 표시)를 차폐한다. 도15 에 나타나는 열교환기(15)는, 지름이 크기 때문에, 도7 에 나타난 오목부에 수납하는 것은 곤란하고, 반응실(30) 내에 적절히 설치해도 좋다. 또한, 분사 구멍(15a)을 없애, 3중 관 구조로 하고, 도입관에 의해 질소 가스를 반응 용기 내에 보내도록 한 열교환기를, 반응 용기의 밖에서 그 근방, 예를 들면 간격으로 약 100㎜ 정도로 설치할 수 있다.
냉각 가스 유입관(35)으로부터는 질소 가스가 공급된다. 냉각 가스 유입관은 간접 냉각부에서는 고리 형상으로 구성되고, 그 내부와 외측으로부터 액체 냉각 매체와 간접 접촉하는 구조로 되어 있다. 액체 냉각 매체 안내관(33)은, 개념적으로 나타난 브라인 탱크(40)를 나온 후 일단 고리 형상 유로로 이분(二分)(33a, 33b)되고, 그 후 1개의 중심 유로(33c)로 합류하여, 재차 브라인 탱크(40)로 돌아온다.
이상에서 설명한 바와 같이, 본 발명에 의하면 자연 산화막의 건식 에칭을 안정적이고 고속으로 행할 수 있다. 또한, 건식 에칭 공정을 단축하고 그리고 파티클을 적게 할 수 있다.

Claims (7)

  1. 반도체 실리콘 웨이퍼를, 대부분의 표면이 표출되는 지지 방식으로 지그(jig)에 의해, 내면이 알루미늄계 재료로 이루어지는 반응실 내에 배치하고, 마이크로파 여기(勵起)된 수소 및 질소의 1종 또는 2종을 포함하는 제1 가스와, 탄소 및 산소를 포함하지 않고, 불소를 함유하는 화합물로 이루어지는 제2 가스와의 반응 생성물에 의해, 50℃ 이하의 온도에서 상기 반도체 실리콘 웨이퍼의 표면에 존재하는 자연 산화막을 제거하는 처리를 행하고, 그 후 100℃ 이상의 온도에서 상기 자연 산화막 제거에 의해 표출되는 Si의 댕글링 본드(dangling bond)와 수소를 결합하는 처리를 행하고, 수소 결합 처리 종료 후, 상기 반도체 실리콘 웨이퍼를 상기 지그와 함께 상기 반응실 밖으로 철거하고, 그 후 상기 반도체 실리콘 웨이퍼를 상기 지그로부터 떼어내고, 새로운 반도체 실리콘 웨이퍼를 상기 지그에 배치하여, 상기 반응실 내에서 자연 산화막 제거 및 수소 결합 처리를 행하는 방법에 있어서, 상기 수소 결합 처리 종료 후 0∼-30℃의 범위 내의 온도를 가지는 불활성 가스를 상기 반응실 내에 분사하는 것을 특징으로 하는 반도체의 표면 처리법.
  2. 제1항에 있어서,
    상기 불활성 가스가, 액체 냉매와 항온 처리 장치 내에서 열교환되어 상기 0∼-30℃의 범위 내의 온도로 유지되고 있는 것을 특징으로 하는 반도체의 표면 처리법.
  3. 제1항 또는 제2항에 있어서,
    상기 반응실의 상기 내면의 온도를 30∼60℃로 보온하는 반도체의 표면 처리법.
  4. 반도체 실리콘 웨이퍼를, 대부분의 표면이 표출되는 지지 방식으로 지그에 의해, 내면이 알루미늄계 재료로 이루어지는 반응실 내에 배치하고, 마이크로파 여기된 수소 및 질소의 1종 또는 2종을 포함하는 제1 가스와, 탄소 및 산소를 포함하지 않고, 불소를 함유하는 화합물로 이루어지는 제2 가스와의 반응 생성물에 의해, 50℃ 이하의 온도에서 상기 반도체 실리콘 웨이퍼의 표면에 존재하는 자연 산화막을 제거하는 처리를 행하고, 그 후 100℃ 이상의 온도에서 상기 자연 산화막 제거에 의해 표출된 Si의 댕글링 본드와 수소를 결합하는 처리를 행하고, 수소 결합 처리 종료 후, 상기 반도체 실리콘 웨이퍼를 상기 지그로부터 떼어내고, 새로운 반도체 실리콘 웨이퍼를 상기 지그에 배치하여, 상기 반응실 내에서 자연 산화막 제거 처리 및 수소 결합 처리를 행하는 방법에 있어서, 상기 반응실의 하방, 상방 또는 측방에 설치된 처리 준비실에, 상기 수소 결합 처리 종료 후에 상기 반도체 실리콘 웨이퍼를 상기 지그와 함께 이동시켜, 0∼-30℃의 범위 내의 온도를 가지는 불활성 가스를 상기 처리 준비실 내에 분사하는 것을 특징으로 하는 반도체의 표면 처리법.
  5. 제4항에 있어서,
    상기 처리 준비실의 통체의 내면의 온도를 10∼25℃로 보온하는 것을 특징으로 하는 반도체의 표면 처리법.
  6. 제4항 또는 제5항에 있어서,
    상기 처리 준비실보다 내측에 배설된 다른 통체를, 외측 통체보다 저온으로 냉각하는 것을 특징으로 하는 반도체의 표면 처리법.
  7. 제1항에 기재된 불활성 가스 냉각을 행한 후에 제4항에 기재된 불활성 가스 냉각을 행하는 것을 특징으로 하는 반도체의 표면 처리법.
KR1020087005789A 2005-08-15 2006-08-15 반도체의 표면 처리법 KR100937753B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005235400 2005-08-15
JPJP-P-2005-00235400 2005-08-15

Publications (2)

Publication Number Publication Date
KR20080063751A true KR20080063751A (ko) 2008-07-07
KR100937753B1 KR100937753B1 (ko) 2010-01-20

Family

ID=37757586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087005789A KR100937753B1 (ko) 2005-08-15 2006-08-15 반도체의 표면 처리법

Country Status (4)

Country Link
US (1) US8097541B2 (ko)
JP (1) JP4712806B2 (ko)
KR (1) KR100937753B1 (ko)
WO (1) WO2007020926A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445927B1 (ko) * 2011-09-26 2014-09-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185046B2 (ja) * 2008-09-29 2013-04-17 大日本スクリーン製造株式会社 基板洗浄装置
JP2011049507A (ja) * 2009-08-29 2011-03-10 Tokyo Electron Ltd ロードロック装置及び処理システム
US20210217670A1 (en) * 2020-01-15 2021-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
CN114885450B (zh) * 2022-07-11 2022-09-20 中国飞机强度研究所 一种空天飞机测试用的极高温极低温热强度循环试验系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326771A (ja) * 1997-05-23 1998-12-08 Fujitsu Ltd 水素プラズマダウンストリーム処理装置及び水素プラズマダウンストリーム処理方法
JP2001284307A (ja) 2000-03-29 2001-10-12 Ftl:Kk 半導体の表面処理方法
KR100431657B1 (ko) 2001-09-25 2004-05-17 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
US6597964B1 (en) * 2002-05-08 2003-07-22 Taiwan Semiconductor Manufacturing Co., Ltd Thermocoupled lift pin system for etching chamber

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445927B1 (ko) * 2011-09-26 2014-09-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US9023429B2 (en) 2011-09-26 2015-05-05 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus

Also Published As

Publication number Publication date
US20090117747A1 (en) 2009-05-07
KR100937753B1 (ko) 2010-01-20
US8097541B2 (en) 2012-01-17
WO2007020926A1 (ja) 2007-02-22
JP4712806B2 (ja) 2011-06-29
JPWO2007020926A1 (ja) 2009-02-26

Similar Documents

Publication Publication Date Title
US8148271B2 (en) Substrate processing apparatus, coolant gas supply nozzle and semiconductor device manufacturing method
TWI325600B (ko)
KR100908777B1 (ko) 종형 뱃치 처리 장치 및 반도체 처리 시스템
US6576063B2 (en) Apparatus and method for use in manufacturing a semiconductor device
KR101066933B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP6339057B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム
US20050130451A1 (en) Method for processing a wafer and apparatus for performing the same
US5164012A (en) Heat treatment apparatus and method of forming a thin film using the apparatus
KR100937753B1 (ko) 반도체의 표면 처리법
US20170186634A1 (en) Substrate processing apparatus
TW201843733A (zh) 蝕刻方法及蝕刻裝置
KR20150110338A (ko) 종형 열처리 장치의 운전 방법, 기억 매체 및 종형 열처리 장치
TWI761039B (zh) 處理基板的方法、基板舟以及熱處理系統
JP2002170823A (ja) 半導体製造装置および半導体装置の製造方法並びにそれに使用されるカバー部材
KR20100036255A (ko) 반도체 웨이퍼의 보호 방법 및 반도체 장치의 제조 방법
US20210310739A1 (en) Cleaning method and heat treatment apparatus
JP2009272367A (ja) 基板処理装置
JP2008235393A (ja) 成膜装置及び成膜方法
JP4218360B2 (ja) 熱処理装置及び熱処理方法
JPH10223538A (ja) 縦型熱処理装置
JP2005259902A (ja) 基板処理装置
JP2006093411A (ja) 基板処理装置
US20230100702A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer readable recording medium
US20200243347A1 (en) Method of controlling substrate treatement apparatus, substrate treatment apparatus, and cluster system
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171108

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191115

Year of fee payment: 11