KR20080061040A - 막 형성 방법 - Google Patents
막 형성 방법 Download PDFInfo
- Publication number
- KR20080061040A KR20080061040A KR1020060135790A KR20060135790A KR20080061040A KR 20080061040 A KR20080061040 A KR 20080061040A KR 1020060135790 A KR1020060135790 A KR 1020060135790A KR 20060135790 A KR20060135790 A KR 20060135790A KR 20080061040 A KR20080061040 A KR 20080061040A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thickness
- deposition
- process chamber
- deposition time
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
웨이퍼의 누적 매수 증가에 따라 웨이퍼 상에 형성되는 막의 두께가 변화를 감소시킬 수 있는 막 형성 방법이 개시되어 있다. n(여기서, n은 자연수) 번째 웨이퍼 상에 기준 증착 속도에 의해 산출된 n 번째 증착 시간 동안 n 번째 막을 형성하고, 형성한 막의 두께를 측정한다. 목표 두께와 측정된 n 번째 막의 두께 사이에서 n 번째 에러값을 산출하고, 목표 두께와의 차이값을 기준 증착 속도로 제산하여 n+1 번째 증착 시간을 산출한다. n+1 번째 웨이퍼 상에 산출된 n+1 번째 증착 시간 동안 n+1 번째 막을 형성하고, 형성한 막의 두께를 측정한다. 측정된 n+1 막의 두께 및 기준 증착 속도와 n+1 번째 증착 시간을 이용하여 계산된 두께 사이의 차이값에 제1 가중치를 부여하고, n 번째 에러값에 제2 가중치를 부여함으로써 n+1 번째 에러값을 산출한다. 목표 두께와 n+1 번째 에러값 사이의 차이값을 기준 증착 속도로 제산하여 n+2 번째 증착 시간을 산출한다. 이와 같이, 웨이퍼 상에 형성되는 막의 에러 계산시 이전 웨이퍼의 에러값에 가중치를 부여하여 증착 시간을 보정시킴으로써, 웨이퍼의 누적 매수가 증가하여 증착 챔버 내부의 반응 부산물 형성되어도 웨이퍼 상에 형성되는 막의 두께 변화율을 작게 유지시킬 수 있다.
Description
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 장치로서의 막 형성처리 장치의 주요 구성부를 나타내는 블록도이다.
도 2는 도 1의 막 형성 처리 장치에서 막 형성 공정시 증착 시간의 제어 순서를 나타내는 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 막 형성 처리 장치 12 : 공정 챔버
14 : 막 형성 제어부 16 : 막 두께 컨트롤러
18 : 공정 챔버 컨트롤러 20 : 증착 시간 계산부
22 : 막 증착 시간 판정부 24 : 두께 측정부
본 발명의 막 형성 방법에 관한 것으로서, 보다 상세하게는 증착 챔버 내에서 반도체 웨이퍼 상에 막 형성 처리를 실시하는 막 형성 방법에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 기판에 대하여 진공 처리 공정을 수행하는 공정 챔버 내에서 막 형성 처리, 에칭 처리 등의 각종 진공 처리가 수행된다. 특히, 반도체 웨이퍼에 대하여 1장씩 막 형성 처리를 실행하는 낱장식의 공정 챔버에 있어서, 1장씩 연속하여 막 형성되는 각 반도체 웨이퍼 표면에 형성되는 막의 두께의 재현성을 유지하는 것은 제품의 수율 향상 및 전기적 특성의 안정화 면에서 중요하다.
종래의 낱장식의 공정 챔버에 있어서는, 공정 챔버 내의 서셉터 상에 반도체 웨이퍼를 지지시키고 이것을 히터로 소정의 온도로 승온 유지한다. 동시에 공정 챔버 내에 막 형성을 위한 소스 가스를 소정의 유량으로 공급하면서, 공정 챔버 내의 분위기를 진공 흡인하여 소정의 압력으로 유지한다. 이 상태에서, 상기 웨이퍼에 대하여 소정의 처리 시간동안에만 막 형성을 실행하게 된다. 이 막 형성 처리시에는 공정 챔버 내의 처리 온도 및 처리 압력, 처리 가스의 공급 유량 등의 처리 조건이 피드백 제어에 의해 안정적으로 유지된다.
그런데, 막 형성 처리를 진행하는 웨이퍼의 처리 매수가 많아짐에 따라 공정 챔버의 내측벽, 소스 가스를 공급하는 샤워 헤드의 표면, 서셉터의 표면 등에는 조금씩이지만 불필요한 퇴적막이 부착된다. 일 예로서, 에칭 처리 공정에서 얇은 층과의 선택적 식각 조정에 유리한 SF6, NF3, CF4 등과 같은 불소(F)가 포함된 반응 가스가 사용될 경우, 공정 챔버를 구성하는 덮개와 측벽의 주재질이 대부분 양극 처리된 Al이나 세라믹 재질이므로 반응하여 불화 알루미늄성 반응 부산물이 발생된다. 상기 반응 부산물은 대표적인 비휘발성 물질로서 상기 공정 챔버의 내부에 축적된다. 이 경우 상기 퇴적막 형성에 의해 소스 가스를 공급하는 공급홀의 크기가 감소되고, 공정 챔버 내의 반사율이나 형태 계수(view factor) 등의 상태가 조금씩 변화하는 것은 불가피하다. 이로 인해, 동일한 처리 조건을 유지하도록 제어하고 있음에도 불구하고, 웨이퍼를 1장 처리할 때마다 웨이퍼 상에 형성된 막의 두께가 감소되는 방향으로 변화하여 막의 두께의 재현성이 열화한다는 문제가 있다.
또한, 상기 공정 챔버의 내부는 정기적이거나 부정기적으로 세정(cleaning)되어 불필요하게 부착된 퇴적막이 제거된다. 그러나, 웨이퍼 상에 형성된 막의 두께의 상기와 같은 변동은 공정 챔버 내부를 세정할 때마다 또는 1배치(batch) 단위 예를 들면, 25장 단위의 웨이퍼를 처리할 때마다 주기적으로 변화된다는 문제가 있다.
이 문제를 해결하기 위하여 1장 내지 수 장의 웨이퍼를 처리할 때마다 공정 챔버 내부에 세정 공정을 수행하는 것도 고려할 수 있다. 그러나, 그 경우에는 세정 회수가 과도하게 많아져서 스루풋(throughput)을 대폭 저하시키므로 실제 공정에서는 수행하기 어렵다. 따라서, 작업자가 감소된 증착 속도만큼 증착 시간을 적절히 보상해주는 작업을 직접 수행하는데 상당한 시간이 사용되고 있다.
이와 같이, 반도체 집적 회로의 디자인 룰(design rule)이 점차 좁아짐에 따라 막 형성 처리를 진행하는 공정 파라미터 뿐 아니라 공정 챔버의 세정 관리 기준이 매우 엄격해지고 있는 실정이다. 특히, 동일한 공정 챔버 내에서 서로 다른 막 두께를 갖는 다품종의 제품을 양산하는 경우에 있어서도 공정 처리 결과로서의 막의 두께의 재현성이 보장되지 않는 문제가 발생되고 있다. 따라서, 상기와 같은 문제의 조기 해결이 강하게 요구되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 증착 챔버 내부의 반응 부산물 형성에 의해 웨이퍼 상에 형성된 막의 두께가 변화되는 것을 감소시킬 수 있는 막 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 막 형성 방법에서는 i) n(여기서, n은 자연수) 번째 웨이퍼 상에 기준 증착 속도에 의해 산출된 n 번째 증착 시간 동안 n 번째 막을 형성하는 단계, ii) 상기 n 번째 막의 두께를 측정하는 단계, iii) 목표 두께와 상기 측정된 n 번째 막의 두께 사이에서 n 번째 에러값을 산출하는 단계, iv) 상기 목표 두께와 상기 n 번째 에러값 사이의 차이값을 상기 기준 증착 속도로 제산하여 n+1 번째 증착 시간을 산출하는 단계, v) n+1 번째 웨이퍼 상에 상기 산출된 n+1 번째 증착 시간 동안 n+1 번째 막을 형성하는 단계, vi) 상기 n+1 번째 막의 두께를 측정하는 단계, vii) 상기 측정된 n+1 막의 두께 및 상기 기준 증착 속도와 상기 n+1 번째 증착 시간을 이용하여 계산된 두께 사이의 차이값에 제1 가중치를 부여하고, 상기 n 번째 에러값에 제2 가중치를 부여함으로써 n+1 번째 에러값을 산출하는 단계, viii) 상기 목표 두께와 상기 n+1 번째 에러값 사이의 차이값을 상기 기준 증착 속도로 제산하여 n+2 번째 증착 시간을 산출하는 단계를 포함한다.
바람직하게는, 상기 목표 두께가 변화되는 경우, 상기 산출되는 증착 시간들은 상기 목표 두께의 변화 비율에 비례하여 변경될 수 있다.
여기서, 상기 제1 가중치 및 제2 가중치는 측정된 두께들의 평균이 상기 목표 두께에 얼마나 치우쳤는지를 나타내는 공정능력지수가 최대일 경우의 값에 따라 설정할 수 있다.
이때, 상기 막은 화학 기상 증착 공정을 이용하여 형성된다.
일 예로서, 상기 v) 단계 내지 viii) 단계를 다수의 웨이퍼들에 대하여 반복적으로 수행할 수 있다. 또한, 상기 viii) 단계에 의해 산출된 n+2 번째 에러값이 설정된 범위를 초과하면 상기 i) 단계부터 다시 수행할 수 있다.
언급한 바와 같이, 본 발명의 막 형성 방법에 의하면 n 번째 증착 시간 동안 웨이퍼 상에 형성된 n 번째 막으로부터 n 번째 에러값을 측정하고 상기 n 번째 증착 시간을 보정시킨 다음, n+1 번째 웨이퍼 상에 형성된 n+1 번째 막으로부터 발생된 오차와 상기 n 번째 에러값에 각각 가중치를 부여하여 n+1 번째 에러값을 산출함으로써, 후속하는 n+2 번째 웨이퍼 상에 막을 형성시키기 위한 증착 시간을 보정하여 산출시킬 수 있다. 이에 따라, 웨이퍼의 누적 매수가 증가함에 따른 공정 챔버 내부의 반응 부산물 형성에 의해 웨이퍼 상에 형성되는 막의 두께 변화율이 감소될 수 있다.
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예는 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 막이 다른 막 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막이 개재될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 장치로서의 막 형성처리 장치의 주요 구성부를 나타내는 블록도이다. 도 2는 도 1의 막 형성 처리 장치에서 막 형성 공정시 증착 시간의 제어 순서를 나타내는 흐름도이다.
도 1을 참조하면, 막 형성 처리 장치(10)는 웨이퍼 상에 막 형성 공정이 행해지는 공정 챔버(12)와, 막 형성 처리 장치의 제어 역할을 수행하는 막 형성 제어부(14)를 구비한다.
상기 공정 챔버(12)에서는 웨이퍼 상에 화학 기상 증착(chemical vapor deposition; 이하 'CVD'라 한다.) 방식으로 막을 형성시키는 공정을 수행한다. 일 예로서, 상기 막 형성 공정에서 웨이퍼 상에 고온에서 산화물을 CVD 방식으로 증착시켜 산화막을 형성하는 공정을 수행할 수 있다. 이때, 상기 산화물의 예로서는 USG, PSG, BPSG 등을 들 수 있다.
상기 막 형성 제어부(14)는 막 두께 컨트롤러(16) 및 상기 공정 챔버(12)의 작동 상태를 제어하는 공정 챔버 컨트롤러(18)로 구성된다. 상기 막 두께 컨트롤러(16)는 웨이퍼 상에 목표 두께의 산화막을 형성시키기 위하여 목표 두께와 실제 두께와 사이의 에러값으로부터 증착 시간의 계산 기능을 갖는 증착 시간 계산부(20)와 계산된 막 증착 시간을 판정하는 막 증착 시간 판정부(22)를 갖는다.
상기 공정 챔버 컨트롤러(18)로부터 공정 챔버의 설정 정보가 상기 막 두께 컨트롤러(16)에 제공되고, 상기 공정 챔버 컨트롤러(18)의 제어에 의해 공정 챔버(12)가 작동한다. 상기 공정 챔버 컨트롤러(18)의 내부에는 사전에 설정되어 있는 산화막 형성 공정의 시퀀스가 내장되어 있다. 상기 공정 챔버 컨트롤러(18)는 상기 사전에 설정된 산화막 형성 공정 시퀀스에 따라, 공정 챔버(12) 내로 웨이퍼의 반입, 공정 챔버의 승온 및 설정 온도와 유지 등의 일련의 산화막 형성 공정을 실행시킨다. 이어서, 상기 산화막 형성 공정 시퀀스 내에 설정된 소정의 타이밍에 의해 공정 챔버 컨트롤러(18)로부터 막 두께 컨트롤러(16)로 산화 처리를 개시하는 시작 신호가 송신된다.
상기 막 두께 컨트롤러(16)는 시작 산호를 수신함으로써, 산화막의 목표 두께를 형성하기 위한 증착 시간의 계산을 시작한다. 상기 증착 시간의 계산에는 이전의 웨이퍼 상에 산화막을 형성할 때 공정 챔버(12)의 상부에 부착된 두께 측정부(24)로부터 얻어진 상기 산화막의 두께 측정 데이터가 계산 정보로서 이용된다. 상기 두께 측정부(24)에서는 상기 웨이퍼 상에 증착된 산화막 상으로 광을 조사시키고, 상기 광의 반사광을 수집하여 이를 분석하여 두께로 환산함으로써 상기 증착된 산화막의 두께를 측정한다. 상기 두께 측정부(24)로부터 얻은 상기 두께 측정 데이터와 목표 두께 사이의 오차 계산을 수행하여 초기의 설정된 증착 시간을 보정하는 계산이 수행된다. 여기서, 상기 오차 계산은 다음의 수학식 1 및 2로 나타내는 지수함수적으로 가중된 이동 평균(exponentially weighted moving average) 알고리즘을 사용한 계산 모델에 따라 수행된다.
Er(0) = DT(0)- RD×TD(ref) -------- 수학식 1
Er(n) = λ×{Dmeasured(n)- RD×TD(n)} + (1-λ)×Er(n-1) -------- 수학식 2
상기 수학식 1 및 2에서, Er(0)는 초기 에러값(Å), DT (0)는 초기 타겟막 두께(Å), RD은 공정 챔버에서의 기준 증착 속도(Å/time), TD ( ref )는 레퍼런스 증착 시간(time), Er(n)는 n 번째 웨이퍼의 에러값(Å), λ는 가중치, Dmeasured(n)는 측정된 n 번째 막 두께(Å), TD(n)는 n 번째 증착 시간(time) 등으로 된다. 본 발명에서는, 작업자가 상기 가중치의 조절을 통하여 타겟막 두께 컨트롤러의 성능을 공정의 상황에 맞게 조절할 수 있다.
이어서, 상기 수학식 2로 계산된 오차는 하기 수학식 3으로 나타내는 증착 시간 식에 적용되어 목표 두께를 달리할 경우의 증착 시간도 계산된다.
상기 수학식 3에서, DT(n)은 타겟막의 목표 두께이며, DT2(n+1)는 타겟막의 제2 목표 두께이다. 따라서, 목표 두께가 변화되는 경우, n+1 번째 증착 시간은 상기 목표 두께의 변화 비율에 비례한다.
상기와 같이 공정 챔버(12) 내부의 웨이퍼의 처리 매수에 따라 변화하는 타겟막의 두께를 측정하여 상기 막 두께 컨트롤러(16)의 증착 시간 계산부(20)에 기억시킨다. 이들의 상기 측정된 막의 두께와 목표 두께와의 에러값을 계산하고, 상기 막 두께와 상기 에러값의 차이값을 상기 공정 챔버(12)의 산화막 형성 시퀀스에서의 기준 증착 속도로 제산시킴으로써, 웨이퍼 상에 목표 두께의 막을 오차 없이 형성시키기 위한 증착 시간을 계산할 수 있다.
상기 산화막의 증착 시간 계산 결과, 즉 해석 데이터는 막 증착 시간 판정부(22)에 전달된다. 산화막 형성 시퀀스에 의해 사전에 설정되어 있는 목표 두께가 도달된 시점에서 공정 챔버(12)의 산화막 형성 공정을 정지시키기 위해, 막 두께 컨트롤러(16)로부터 공정 챔버 컨트롤러(18)로 정지신호가 송신된다. 상기 정지 신호는 공정 챔버(12)로 송신되어 산화막 형성 공정을 정지시킨다.
이어서, 상기 웨이퍼 다음으로 투입되는 웨이퍼 상에는 상기 계산된 증착 속도에 따라 타겟막을 형성시킨다. 상기 타겟막의 두께를 측정하여 증착 시간 계산부(20)에 기억시킨다. 상기 측정된 막의 두께 및 계산된 두께 사이의 차이값에 가중치를 부여하고, 이전 웨이퍼에서 얻은 에러값에 가중치를 부여함으로써 보정된 에러값을 계산한다. 상기 목표 두께와 상기 보정된 에러값의 차이값을 상기 기준 증착 속도로 제산시킴으로써, 새로 투입된 웨이퍼 상에 목표 두께를 갖는 막을 형성시키기 위한 증착 시간을 계산할 수 있다.
상기와 같이 새로 투입되는 웨이퍼의 증착 시간을 보정시키는 것은 상기 산화막 형성을 수행하는 웨이퍼의 처리 매수가 많아짐에 따라 공정 챔버의 내측벽, 소스 가스를 공급하는 샤워 헤드의 표면, 서셉터의 표면 등에 불화 알루미늄성 반응 부산물이 부착되어, 상기 기준 증착 속도가 점차 감소되고 있기 때문이다. 이에 따라, 상기 공정 챔버(12) 내의 상기 반응 부산물에 의한 산화막 두께의 변동을 이전 웨이퍼에서의 에러값에 가중치를 부여한 증착 시간 계산을 통해 고려할 수 있다.
이와 같이, 상기 계산 결과 즉, 새로운 해석 데이터를 다음의 웨이퍼를 투입하여 산화막 형성 공정의 수행 시 피드백시켜 공정 챔버(12) 내의 상태 변화에 따른 영향을 감소시킬 수 있다. 즉, 다수 매의 웨이퍼의 사용으로 부산물이 크게 증가하거나, PM 직후와 같은 공정 챔버 내 상태 변화와 상관없이 산화막의 두께를 목표 두께에 가깝도록 균일하게 형성시킬 수 있다.
이어서, 본 발명의 막 형성 처리 장치 내에서 막 형성 공정시 실행되는 증착 시간 제어의 흐름도를 설명하고자 한다.
도 2를 참조하면, 우선 PM 직후에 첫 번째 웨이퍼 상에 형성될 산화막 두께의 에러값 계산의 초기화를 행한다. 이 경우, 막 두께 컨트롤러(16)에 증착하고자 하는 목표 두께에 따른 레퍼런스 증착 시간 TD(ref)을 설정한다. 이때, 공정 챔버(12)에서의 기준 증착 속도 RD(Å/time)는 장치의 종류 및 초기 설정에 따라 일정한 값을 갖는다.
이어서, 공정 챔버 컨트롤러(18)로부터의 시작 신호 및 장치 내부 정보를 수신하여 상기 웨이퍼 상에 상기 기준 증착 속도에 의해 산출된 첫 번째 증착 시간 동안 산화막 형성 공정을 수행한다(S10).
이어서, 상기 웨이퍼 상에 형성된 초기 타겟막 두께 DT(0)를 측정한다(S11). 상기 초기 타겟막 두께는 공정 챔버(12)의 상부에 부착된 두께 측정부(24)로부터 얻는다.
이어서, 상기 목표 두께와 상기 측정된 초기 타겟막 두께 사이에서 상기 수학식 1을 이용하여 초기 에러값 Er(0)을 산출한다(S12).
상기 목표 두께와 상기 초기 에러값 사이의 차이값을 상기 기준 증착 속도로 제산시켜 상기 레퍼런스 증착 시간을 보정하여 2 번째 증착 시간을 산출한다(S13).
이어서, 두 번째 웨이퍼를 투입한다. 이때, 상기 막 두께 컨트롤러(16)에 상기 산출된 2 번째 증착 시간을 설정시키고, 공정 챔버 컨트롤러(18)로부터의 시작 신호 및 장치 내부 정보를 수신하여 상기 기준 증착 속도에 따라 2 번째 증착 시간 동안 2 번째 막 형성 공정을 수행한다(S14).
이어서, 상기 2 번째 웨이퍼 상에 형성된 2 번째 막 두께 DT(2)를 공정 챔버(12)의 상부에 부착된 두께 측정부(24)를 통해 측정한다(S15).
이어서, 상기 측정된 2 번째 막 두께 및 상기 기준 증착 속도와 상기 2 번째 증착 시간을 이용하여 계산된 두께 사이의 차이값에 제1 가중치(λ)를 부여하고, 상기 초기 에러값에 제2 가중치(1-λ)를 부여함으로써 상기 수학식 2를 이용하여 2 번째 에러값을 산출한다(S16).
여기서, 상기 제1 및 제2 가중치는 측정된 막 두께들의 평균이 상기 기준 막 두께에 얼마나 치우쳤는지를 나타내는 공정능력지수(Cpk)가 최대일 경우의 값으로 설정한다. 이때, 상기 제1 가중치(λ)가 0.5보다 작은 경우 상기 공정 능력 지수(Cpk)가 이전 웨이퍼에서의 에러값을 크게 반영할 경우에 안정하다는 나타낸다. 이는 막 형성 공정에 있어서 부산물 형성 등의 오차 요인이 크게 존재한다는 것을 알려준다. 일 예로서, 상기 제1 가중치(λ)가 0.3일 때 상기 공정 능력 지수(Cpk)가 최대인 경우는 이전 웨이퍼에서의 에러값에 제2 가중치(1-λ)로 0.7만큼이 가중되므로 부산물 형성 등의 오차요인이 존재하고 있음을 알 수 있다.
이어서, 상기 산출된 2 번째 에러값이 성정된 범위인 규정치(α)를 초과하고 있는지를 판단한다(18). 이때, 초과한다면 산화막 계산의 에러값 계산을 초기화하고, 초과하지 않으면 상기 산출된 2 번째 에러값을 이용하여 증착 시간을 보정하는 공정을 계속 수행한다.
이어서, 상기 목표 두께와 상기 2 번째 에러값 사이의 차이값을 상기 기준 증착 속도로 제산시켜 상기 2 번째의 증착 시간을 보정하여 상기 수학식 3을 이용하여 3 번째의 증착 시간을 산출한다(S18). 여기서, 상기 수학식 3을 이용하면, 상기 2 번째 웨이퍼 상에 형성되는 막의 목표 두께가 다른 경우에 있어서도 상기 산출되는 증착 시간들은 상기 목표 두께의 변화 비율에 비례하도록 변경시킬 수 있다.
계속해서, 3번째 웨이퍼를 투입하고, 상기 2번째 웨이퍼를 투입한 이후의 공정들을 반복해서 수행한다. 이에 따라 4 번째 증착 시간이 산출된다. 상기와 같이 다수 매의 웨이퍼들에 대해서 상기 공정들을 반복 수행하여 오차가 보정된 증착 시 간을 산출해낼 수 있다.
이상에서 설명한 바와 같이, 웨이퍼 상에 막을 형성하는 공정을 진행시키면서, 측정된 막 두께와 기준막 두께와의 오차를 지수함수적으로 가중된 이동 평균(exponentially weighted moving average) 알고리즘을 사용하여 계산하고, 상기 오차를 제한 막 두께에 대하여 증착 시간을 보정시킬 수 있다. 따라서, 막 형성 처리 장치 내부의 누적 매수 증가에 따른 부산물의 형성 및 PM 수행 등의 오차 요인의 유무에 상관없이 웨이퍼 상에 균일한 두께의 막을 형성시키는 공정을 수행할 수 있다.
상기와 같이 본 발명에 따른 막 형성 방법에 의하면 초기의 레퍼런스 증착 시간 동안 웨이퍼 상에 형성된 초기 막으로부터 2 번째 에러값을 측정하고 상기 레퍼런스 증착 시간을 보정시킨 다음, 후속한 2 번째 웨이퍼 상에 형성된 2번째 막으로부터 발생된 오차와 상기 2 번째 에러값에 각각 가중치를 부여하여 3 번째 에러값을 산출함으로써, 후속하는 3 번째 웨이퍼 상에 형성하고 하는 막의 증착 시간을 보정시킬 수 있다. 이에 따라, 웨이퍼의 누적 매수가 증가함에 따른 공정 챔버 내부에 형성되는 반응 부산물에 의해 웨이퍼 상에 형성되는 막의 두께 변화가 감소될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수
Claims (6)
- i) n(여기서, n은 자연수) 번째 웨이퍼 상에 기준 증착 속도에 의해 산출된 n 번째 증착 시간 동안 n 번째 막을 형성하는 단계;ii) 상기 n 번째 막의 두께를 측정하는 단계;iii) 목표 두께와 상기 측정된 n 번째 막의 두께 사이에서 n 번째 에러값을 산출하는 단계;iv) 상기 목표 두께와 상기 n 번째 에러값 사이의 차이값을 상기 기준 증착 속도로 제산하여 n+1 번째 증착 시간을 산출하는 단계;v) n+1 번째 웨이퍼 상에 상기 산출된 n+1 번째 증착 시간 동안 n+1 번째 막을 형성하는 단계;vi) 상기 n+1 번째 막의 두께를 측정하는 단계;vii) 상기 측정된 n+1 막의 두께 및 상기 기준 증착 속도와 상기 n+1 번째 증착 시간을 이용하여 계산된 두께 사이의 차이값에 제1 가중치를 부여하고, 상기 n 번째 에러값에 제2 가중치를 부여함으로써 n+1 번째 에러값을 산출하는 단계; 및viii) 상기 목표 두께와 상기 n+1 번째 에러값 사이의 차이값을 상기 기준 증착 속도로 제산하여 n+2 번째 증착 시간을 산출하는 단계를 포함하는 막 형성 방법.
- 제1항에 있어서, 상기 목표 두께가 변화되는 경우, 상기 산출되는 증착 시간 들은 상기 목표 두께의 변화 비율에 비례하는 것을 특징으로 하는 막 형성 방법.
- 제1항에 있어서, 상기 제1 가중치 및 제2 가중치는 측정된 두께들의 평균이 상기 목표 두께에 얼마나 치우쳤는지를 나타내는 공정능력지수가 최대일 경우의 값에 따라 설정하는 것을 특징으로 하는 막 형성 방법.
- 제1항에 있어서, 상기 막은 화학 기상 증착 공정을 이용하여 형성되는 것을 특징으로 하는 막 형성 방법.
- 제1항에 있어서, 상기 v) 단계 내지 viii) 단계를 다수의 웨이퍼들에 대하여 반복적으로 수행하는 것을 특징으로 하는 막 형성 방법.
- 제5항에 있어서, 상기 viii) 단계에 의해 산출된 n+2 번째 에러값이 설정된 범위를 초과하면 상기 i) 단계부터 다시 수행하는 것을 특징으로 하는 막 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060135790A KR20080061040A (ko) | 2006-12-28 | 2006-12-28 | 막 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060135790A KR20080061040A (ko) | 2006-12-28 | 2006-12-28 | 막 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080061040A true KR20080061040A (ko) | 2008-07-02 |
Family
ID=39813480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060135790A KR20080061040A (ko) | 2006-12-28 | 2006-12-28 | 막 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080061040A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180071706A (ko) * | 2016-12-20 | 2018-06-28 | 주식회사 원익아이피에스 | 기판 처리 장치 및 그 제어방법 |
-
2006
- 2006-12-28 KR KR1020060135790A patent/KR20080061040A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180071706A (ko) * | 2016-12-20 | 2018-06-28 | 주식회사 원익아이피에스 | 기판 처리 장치 및 그 제어방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8828184B2 (en) | Plasma processing apparatus and plasma processing method | |
US6211094B1 (en) | Thickness control method in fabrication of thin-film layers in semiconductor devices | |
KR100474227B1 (ko) | 반도체 장치의 제조 방법 | |
TWI430364B (zh) | 薄膜形成裝置及使用其之方法 | |
KR20120112202A (ko) | 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체 | |
KR100768580B1 (ko) | 식각 공정 툴에 의해 반도체 웨이퍼를 식각하는 방법 및 시스템과 이에 사용되는 프로그램 저장 장치 | |
US6170492B1 (en) | Cleaning process end point determination using throttle valve position | |
JP6672204B2 (ja) | 反応性スパッタリングの成膜装置、および成膜方法 | |
JP7419342B2 (ja) | トリムプロセスに対する限界寸法の変化の改善をもたらすチャンバおよびプロセスの補償 | |
KR100664771B1 (ko) | 진공 처리 방법 및 진공 처리 장치 | |
US10504803B2 (en) | Substrate processing system, control device, and film deposition method and program | |
KR20080061040A (ko) | 막 형성 방법 | |
JP2022125802A (ja) | 成膜システム、成膜方法 | |
JP6552552B2 (ja) | 膜をエッチングする方法 | |
US20230002901A1 (en) | Pressure batch compensation to stabilize cd variation for trim and deposition processes | |
KR20180102014A (ko) | 기판 처리 시스템, 제어 장치 및 기판 처리 방법 | |
US11721595B2 (en) | Processing method and plasma processing apparatus | |
TWI758514B (zh) | 反應濺射的膜厚控制方法及裝置 | |
JP4363861B2 (ja) | 半導体製造装置 | |
CN111435636A (zh) | 处理方法和等离子体处理装置 | |
JPWO2020185539A5 (ko) | ||
JPH10256241A (ja) | 成膜装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |