KR20080060837A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20080060837A
KR20080060837A KR1020060135409A KR20060135409A KR20080060837A KR 20080060837 A KR20080060837 A KR 20080060837A KR 1020060135409 A KR1020060135409 A KR 1020060135409A KR 20060135409 A KR20060135409 A KR 20060135409A KR 20080060837 A KR20080060837 A KR 20080060837A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating layer
metal wiring
high frequency
interlayer
Prior art date
Application number
KR1020060135409A
Other languages
English (en)
Inventor
임비오
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135409A priority Critical patent/KR20080060837A/ko
Publication of KR20080060837A publication Critical patent/KR20080060837A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치 제조 방법에 관한 것이다. 보다 상세하게는 반도체 기판에 금속간 유전층을 형성한 후 그 표면을 처리하는 방법에 관한 것으로, 제 1 금속배선층이 형성된 반도체 기판의 상기 제 1 금속배선층의 상면에 제 1 층간절연층을 형성하는 단계; 상기 제 1 층간절연층에 고주파 스퍼터링 에칭을 진행하여 계면을 표면처리 하는 단계; 및 상기 표면처리된 제 1 층간절연층 면에 절연막 또는 제 2 금속배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
따라서, 본 발명의 반도체 장치 제조 방법은 층간절연층에 고주파스퍼터링 에칭을 가하여 층간절연층과 금속배선층 또는, 층간절연층과 또 다른 층간 절연막의 층간 결합력이 향상되는 효과가 있다.
고주파 스퍼터링 에칭, 층간 절연층, 금속배선층

Description

반도체 장치 제조 방법{METHOD OF FABRICATIONG SEMICONDUCTOR}
도 1은 종래기술에서 원형 결함이 형성된 반도체 기판의 사진이다.
도 2는 본 발명의 실시예에 따른 반도체 장치 제조 방법의 순서도이다.
도 3은 본 발명의 실시예에 따른 반도체 기판에 제 1 금속배선층과 제 1 층간절연층이 형성된 상태의 부분단면도이다.
도 4는 도 3에서 제 1 층간절연층이 고주파 스퍼터링 에칭 된 상태의 부분단면도이다.
도 5는 도 4의 제 1 층간절연층에 절연막이 형성된 상태의 부분단면도이다.
도 6은 도 4의 제 1 층간절연층에 제 2 금속배선층이 형성된 상태의 부분단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10; 제 1 금속배선층 20; 제 1 층간절연층
30; 절연막 40; 제 2 금속배선층
본 발명은 반도체 장치 제조 방법에 관한 것으로, 보다 상세하게는 반도체 기판에 층간절연층을 형성한 후 그 표면을 처리하는 방법에 관한 것이다.
반도체 기판의 제조공정 가운데, 금속배선층을 형성한 후, 그 위에 또 다른 금속배선층을 형성하는 공정에는 금속배선층들을 절연하는 층간절연층을 형성하는 공정을 진행해야 한다.
이러한 층간절연층은 금속배선층들을 절연함과 동시에 금속배선층들과 맞닿아 형성된다. 또한, 층간절연막은 복수의 성질이 다른 층들로 이루어질 수 있다. 따라서 특정 성질의 층간절연막은 다른 층간절연막들과 맞닿도록 형성될 수 있다.
이때, 층간절연층과 금속배선층 혹은 다른 층간절연막이 맞닿은 부위는 층간 결합력이 일정하지 않고, 맞닿은 부위에서도 어느 특정한 부위의 결합력은 매우 약한 부위가 형성된다. 이러한 부위는 후속 공정을 진행시에 압력이나 열에 의해 계면 응력을 유발 하여 도 1에서 보는 바와 같이, 상부 금속배선층이 떨어져 나가는 원형 결함(Circle Defect)이 발생하는 문제가 있다.
상기한 문제를 해결하기 위한 본 발명의 기술적 과제는 층간절연층의 상부에 형성된 금속배선층이나 또 다른 층간절연층 간에 계면응력이 발생되는 것을 방지하여 층간절연층의 상부에 형성된 금속배선층이나 또 다른 층간절연층의 층간 접합력을 증가시켜 원형 결함의 발생을 방지하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 장치 제조 방법은 제 1 금속 배선층이 형성된 반도체 기판의 상기 제 1 금속배선층의 상면에 제 1 층간절연층을 형성하는 단계(S1); 상기 제 1 층간절연층에 고주파 스퍼터링 에칭을 진행하여 계면을 표면처리 하는 단계(S2); 및 상기 표면처리된 제 1 층간절연층 면에 절연막 또는 제 2 금속배선층을 형성하는 단계(S3)를 포함하는 것을 특징으로 한다.
또한, 상기 층간절연층에 고주파 스퍼터링 에칭을 가하여 계면을 표면처리 하는 단계(S2)는 플라즈마 활성기체로 아르곤을 사용할 수 있다.
또한, 상기 표면처리된 계면의 표면 거칠기는 20Å 내지 1000Å일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예에 대해 상세히 설명하기로 한다.
도 2을 참조하면, 본 발명의 반도체 장치 제조 방법은 제 1 금속배선층이 형성된 반도체 기판의 제 1 금속배선층의 상면에 층간절연층을 형성하는 단계(S1); 제 1 층간절연층에 고주파 스퍼터링 에칭을 진행하여 계면을 표면처리 하는 단계(S2); 및 표면처리된 제 1 층간절연층 면에 절연막 또는 제 2 금속배선층을 형성하는 단계(S3)를 포함하여 형성될 수 있다.
도 3를 참조하면, 제 1 금속배선층이 형성된 반도체 기판의 제 1 금속배선층의 상면에 층간절연층을 형성하는 단계(S1)는 제 1 금속배선층(10)이 형성된 반도체 기판에 물리적 기상 증착(Plasma Vapor Depotion; PVD) 또는 화학적 기상 증착(Chemical Vapor Deposition; CVP)등의 증착 방법을 사용하여 제 1 층간절연층(20)을 형성한다. 이때, 제 1 금속배선층(10)은 구리나 알루미늄 등의 금속재질 로 형성될 수 있으며, 제 1 층간절연층(20)은 실리콘 산화막이나 질화막등의 절연막으로 형성될 수 있다.
도 4를 참조하면, 제 1 층간절연층에 고주파 스퍼터링 에칭을 진행하여 계면을 표면처리 하는 단계(S2)는 반도체 기판을 거의 진공상태인 고주파 스퍼터핑 장치(미도시) 내에 안착시키고 전 단계(S1)에서 형성된 제 1 층간절연층(20)에 고주파 스퍼터링 에칭을 진행한다. 이때, 플라즈마를 활성화시키는 활성기체는 아르곤을 사용하여 플라즈마 분위기를 형성할 수 있다. 그러면, 제 1 층간절연층(20)의 표면은 계면이 활성화되어 울퉁불퉁한 표면을 형성하게 되는데, 이러한 이유는 아르곤의 활성입자가 제 1 층간절연층(20)의 표면을 때려 부분적으로 식각이 진행되기 때문이다. 즉, 아르곤 활성입자는 제 1 층간절연층(20)의 면과 수직 하게 입사되어 제 1 층간절연층(20)의 면에 부딪혀 튕겨져 나가게 되고, 튕겨져 나간 아르곤 활성입자는 제 1 층간절연층(20)을 일면을 부분적으로 식각하여 울퉁불퉁한 표면을 형성하게 된다. 이때, 고주파 스퍼터링 에칭 장치의 고주파 세기와 스퍼터링 에칭 진행시간을 조절하여 표면처리된 표면의 거칠기를 20Å 내지 1000Å로 형성하면, 제 1 층간절연층(20)의 절연기능을 손실시키지 않게끔, 표면처리 할 수 있다.
도 5를 참조하면, 표면처리된 제 1 층간절연층 면에 절연막 또는 제 2 금속배선층을 형성하는 단계(S3)는 표면처리된 제 1 층간절연층(20)의 면에 물리적 기상 증착(Plasma Vapor Deposition; PVD) 또는 화학적 기상 증착(Chemical Vapor Deposition; CVD)등의 증착 방법을 사용하여 절연막(30)을 형성할 수 있다. 이러한 절연막(30)은 제 1 층간절연층(20)을 보호하게 되고, 절연막(30)과 제 1 층간 절연 층(30)은 제 1 층간절연층(20)의 표면처리된 면에 의해 접합면적이 넓어져 층간 결합력이 향상된다.
또는, 도 6을 참조하면, 표면처리된 제 1 층간절연층(20)의 면에 물리적 기상 증착(Plasma Vapor Depotion; PVD) 또는 화학적 기상 증착(Chemical Vapor Deposition; CVP)등의 증착 방법을 사용하여 제 2 금속배선층(40)을 형성할 수 있다. 이때, 제 2 금속 배선층은 비아홀 공정 등으로 제 1 금속 배선층과 전기적으로 접속되는 기능을 가질 수 있다. 이러한 제 2 금속배선층(40)은 표면처리된 제 1 층간 절연층(20)의 면에 의해 접합면적이 넓어져 층간 결합력이 향상된다.
이러한 단계(S1)(S2)(S3)들을 거치면 표면처리된 제 1 층간절연층(20)과 절연막(30) 혹은 제 2 금속배선층(40)은 결합면적이 증가하여 결합력이 향상된다.
본 발명은 상술한 특정의 실시예나 도면에 기재된 내용에 그 기술적 사상이 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 본 발명의 청구범위 내에 있게 된다.
본 발명의 반도체 장치 제조 방법은 층간절연층에 고주파스퍼터링 에칭을 가하여 층간절연층과 금속배선층 또는, 층간절연층과 또 다른 층간 절연막의 층간 결합력이 향상되는 효과가 있다.

Claims (3)

  1. 제 1 금속배선층이 형성된 반도체 기판의 상기 제 1 금속배선층의 상면에 제 1 층간절연층을 형성하는 단계(S1); 상기 제 1 층간절연층에 고주파 스퍼터링 에칭을 진행하여 계면을 표면처리 하는 단계(S2); 및 상기 표면처리된 제 1 층간절연층 면에 절연막 또는 제 2 금속배선층을 형성하는 단계(S3)를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 층간절연층에 고주파 스퍼터링 에칭을 가하여 계면을 표면처리 하는 단계(S2)는
    플라즈마 활성기체로 아르곤을 사용하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제 1 항에 있어서,
    상기 표면처리된 계면의 표면 거칠기는 20Å 내지 1000Å인 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020060135409A 2006-12-27 2006-12-27 반도체 장치 제조 방법 KR20080060837A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135409A KR20080060837A (ko) 2006-12-27 2006-12-27 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135409A KR20080060837A (ko) 2006-12-27 2006-12-27 반도체 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20080060837A true KR20080060837A (ko) 2008-07-02

Family

ID=39813318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135409A KR20080060837A (ko) 2006-12-27 2006-12-27 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR20080060837A (ko)

Similar Documents

Publication Publication Date Title
US20230187264A1 (en) Methods for bonding semiconductor elements
TWI240366B (en) Method of manufacturing semiconductor device
JP2004518283A (ja) トレンチの充填方法
TW200933735A (en) Deposition method, deposition apparatus, storage medium and semiconductor device
JP2001230256A (ja) 半導体素子接着層構造および構造形成プロセス
TWI684201B (zh) 被處理體之處理方法
JP4627262B2 (ja) 低誘電率膜の形成方法
CN108511332B (zh) 半导体基材直接结合的方法
JP5238615B2 (ja) 半導体装置の製造方法
US6812167B2 (en) Method for improving adhesion between dielectric material layers
US20130330920A1 (en) Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma
KR20080060837A (ko) 반도체 장치 제조 방법
JP3362093B2 (ja) エッチングダメージの除去方法
TW201030865A (en) Method for fabricating semiconductor device with fuse element
TWI282146B (en) Method of forming insulating film in semiconductor device
JP2004522315A (ja) 半導体構造
JPH0492423A (ja) 半導体集積回路装置の製造方法
TWI223331B (en) Dielectric film
WO2016150287A1 (zh) 用于制造半导体器件的方法及设备
KR100353806B1 (ko) 반도체소자의 금속배선 형성 방법
KR20090128133A (ko) 반도체 소자의 제조 방법
TW200400278A (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
KR100497200B1 (ko) 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그
KR100779337B1 (ko) 반도체 장치 형성 방법
KR100529629B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application