KR20080059903A - Method of manufacturing plasma display panel and plasma display device thereof - Google Patents

Method of manufacturing plasma display panel and plasma display device thereof Download PDF

Info

Publication number
KR20080059903A
KR20080059903A KR1020060133827A KR20060133827A KR20080059903A KR 20080059903 A KR20080059903 A KR 20080059903A KR 1020060133827 A KR1020060133827 A KR 1020060133827A KR 20060133827 A KR20060133827 A KR 20060133827A KR 20080059903 A KR20080059903 A KR 20080059903A
Authority
KR
South Korea
Prior art keywords
electrode
paste
plasma display
forming
substrate
Prior art date
Application number
KR1020060133827A
Other languages
Korean (ko)
Inventor
노정석
한창민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060133827A priority Critical patent/KR20080059903A/en
Publication of KR20080059903A publication Critical patent/KR20080059903A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H01J9/205Applying optical coatings or shielding coatings to the vessel of flat panel displays, e.g. applying filter layers, electromagnetic interference shielding layers, anti-reflection coatings or anti-glare coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/225Material of electrodes

Abstract

A method for manufacturing a plasma display and a plasma display apparatus using the same are provided to improve the reliability of the plasma display panel by reducing the generation of bubbles. Paste for forming a black matrix is located on a substrate(100). Paste for forming an electrode is placed on the substrate(110). Paste for a dielectric is laminated on the substrate(120). The paste for forming the black matrix, the paste for forming the electrode, and the paste for forming the dielectric are simultaneously sintered(130). Thermogravimetry of the paste for forming the electrode is greater than that of the paste for forming the dielectric. Thermogravimetry of the paste for forming the dielectric is greater than that of the paste for forming the black matrix. Therefore, organic components contained in the pastes for forming the black matrix, the dielectric and the electrode are sequentially burned out.

Description

플라즈마 디스플레이 패널의 제조방법 및 그를 이용한 플라즈마 디스플레이 장치{Method of manufacturing plasma display panel and plasma display device thereof}Method for manufacturing plasma display panel and plasma display device using same

도 1은 본 발명에 따른 플라즈마 디스플레이 패널 구조에 대한 일실시예를 도시한 사시도,1 is a perspective view showing an embodiment of a structure of a plasma display panel according to the present invention;

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도,2 illustrates an embodiment of an electrode arrangement of a plasma display panel;

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 도시한 도,FIG. 3 illustrates an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields; FIG.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 제조 방법에 대한 일실시예를 도시한 순서도,4 is a flowchart illustrating an embodiment of a method of manufacturing a plasma display panel according to the present invention;

도 5는 기판 상에 형성된 BM, 유전체층, 전극 형성용 페이스트의 열중량 특성에 대하여 도시한 그래프,5 is a graph showing thermogravimetric characteristics of a BM, a dielectric layer, and an electrode forming paste formed on a substrate;

도 6은 기판 상에 형성된 BM, 전극 및 유전체의 형상에 대한 실시예들을 도시한 도.FIG. 6 illustrates embodiments of the shape of BM, electrode and dielectric formed on a substrate. FIG.

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 상기 장치에 사용되는 플라즈마 디스플레이 패널의 제조 방법 및 상기 패널에 형성되는 전극, 블랙매트릭스(Black Matrix), 유전체층의 재료인 페이스트들에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly, to a method for manufacturing a plasma display panel used in the device, and pastes which are materials of an electrode, a black matrix, and a dielectric layer formed on the panel. It is about.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽들에 의해 복수개의 방전셀이 구획되고, 방전셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 대형화 및 박형화를 위한 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plurality of discharge cells are partitioned by partition walls formed between an upper substrate and a lower substrate, and a plasma display panel includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He). Is filled with a main discharge gas such as) and a small amount of xenon. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has been in the spotlight as a next-generation display device because it can be configured to increase in size and thickness.

플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 상부 패널과 그와 일정거리를 두고 평행하게 결합된 하부 패널로 구성되며, 상부패널은 상부 기판 상에 스캔 전극 및 서스테인 전극이 쌍을 이뤄 형성된 복수의 유지 전극 쌍, 블랙 매트릭스 및 유전체층이 형성되고, 하부 패널에는 하부 기판 상에 복수의 상기 유지 전극 쌍과 교차되도록 복수의 어드레스 전극, 형광체, 유전체층 등이 배열되어 있다.The plasma display panel includes an upper panel, which is a display surface on which an image is displayed, and a lower panel coupled in parallel with a predetermined distance therebetween, and the upper panel includes a plurality of holdings formed by pairing a scan electrode and a sustain electrode on an upper substrate. An electrode pair, a black matrix, and a dielectric layer are formed, and a plurality of address electrodes, phosphors, dielectric layers, etc. are arranged on the lower substrate so as to intersect with the plurality of sustain electrode pairs.

이와 같은 구조를 갖는 종래 플라즈마 디스플레이 패널은 크게 유리기판 제조공정, 상부 패널 제조공정, 하부 패널 제조공정 및 조립공정을 거쳐 제조되는데, 패널 제조 공정 , 특히 전극, 블랙 매트릭스 또는 유전체층의 소성 시에 기포가 발생할 수 있다. 그로 인해 패널이 훼손됨으로써 플라즈마 디스플레이 장치의 신뢰성를 떨어뜨리는 문제점이 있었다.The conventional plasma display panel having such a structure is largely manufactured through a glass substrate manufacturing process, an upper panel manufacturing process, a lower panel manufacturing process, and an assembly process, and bubbles are generated during the panel manufacturing process, in particular, when firing the electrode, the black matrix, or the dielectric layer. May occur. As a result, the panel is damaged, thereby lowering the reliability of the plasma display apparatus.

본 발명은 상술한 바와 같은 문제점을 해결하기 위하여, 플라즈마 디스플레이 패널의 제조 공정을 단순화하고 기포 발생으로 인한 패널의 훼손을 방지할 수 있도록 하는 전극, BM 및 유전체층 형성용 페이스트를 이용한 플라즈마 디스플레이 패널의 제조방법 및 그 장치를 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention simplifies the manufacturing process of a plasma display panel and manufactures a plasma display panel using an electrode, a BM, and a dielectric layer forming paste which can prevent the panel from being damaged due to bubble generation. It is an object to provide a method and an apparatus thereof.

상기한 기술적 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는 기판; 상기 기판 상에 형성되는 전극, 블랙매트릭스(Black Matrix, BM) 및 유전체층을 포함하여 구성되며, 상기 전극, BM 및 유전체층을 형성하기 위하여 사용되는 각각의 페이스트들; 상기 페이스트들의 소성 시 온도가 상승함에 따라 나타나는 열중량(Thermogravimetry)은 BM, 유전체층, 전극의 순으로 높은 것을 특징으로 한다.Plasma display device according to the present invention for solving the above technical problem is a substrate; Pastes including an electrode, a black matrix (BM) and a dielectric layer formed on the substrate, each paste used to form the electrode, BM and dielectric layer; Thermogravimetry, which appears as the temperature rises upon firing of the pastes, is characterized in that in order of BM, dielectric layer, and electrode.

상기 BM, 유전체층, 전극을 형성하기 위한 각각의 페이스트들의 열중량은, 소성 온도가 300℃ 내지 400℃에서 90%가 되는 것이 바람직하다.The thermal weight of each of the pastes for forming the BM, dielectric layer, and electrode is preferably 90% at a firing temperature of 300 ° C to 400 ° C.

상기 BM, 유전체층, 전극을 형성하기 위한 각각의 페이스트들의 열중량은, 소성 온도가 200℃ 내지 400℃에서 급격하게 감소하는 것이 바람직하다. It is preferable that the thermal weight of each paste for forming the BM, the dielectric layer, and the electrode is rapidly reduced at a firing temperature of 200 ° C to 400 ° C.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 패널의 제조 방법은, 블랙 매트릭스 형성용 페이스트를 상기 기판 상에 위치시키는 단계; 전극 형성용 페이스트를 상기 기판 상에 위치시키는 단계; 상기 기판 상에 유전체층 형성용 페이스트를 라미네이팅(laminating) 하는 단계; 및 상기 기판 상의 블랙 매트릭스 형성용 페이스트와 전극 형성용 페이스트 및 유전체층 형성용 페이스트를 동시 소성시키는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a plasma display panel, comprising: placing a black matrix forming paste on the substrate; Placing an electrode forming paste on the substrate; Laminating a dielectric layer forming paste on the substrate; And simultaneously baking the black matrix forming paste, the electrode forming paste, and the dielectric layer forming paste on the substrate.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 제조 방법 및 그를 이용한 플라즈마 디스플레이 장치에 관하여 상세히 설명한다.Hereinafter, a method of manufacturing a plasma display panel and a plasma display apparatus using the same will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view showing an embodiment of a plasma display panel according to the present invention.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrodes 11b and 12b. 12b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). . The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to serve to reduce voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없 이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the sustain electrode pairs 11 and 12 have not only a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also have no transparent electrodes 11a and 12a. Only the bus electrodes 11b and 12b may be constituted. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the exemplary embodiment of the present invention is formed on the upper substrate 10, the first black matrix 15 and the transparent electrodes 11a and 12a formed at positions overlapping the partition wall 21. And the second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, or may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are formed separately.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생 된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases the emission efficiency of secondary electrons.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.In addition, the address electrode 22 is formed in a direction crossing the scan electrode 11 and the sustain electrode 12. In addition, the lower dielectric layer 23 and the partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(23)과 격벽(21)의 표면에는 형광체층이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, phosphor layers are formed on the surfaces of the lower dielectric layer 23 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In an embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈 형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential barrier rib structure, the height of the horizontal barrier rib 21b is more preferable, and in the case of the channel barrier rib structure or the groove barrier rib structure, the channel or groove is formed in the horizontal barrier rib 21b. Would be desirable.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배 열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although each of the R, G, and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 상기 형광체층은 가스 방전시 발생 된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨대, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방 식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is also possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수 가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 제조 방법에 대한 일실시예를 나타내는 순서도이다. 상부 기판에 블랙 매트릭스 형성용 페이스트가 도포되고(100단계), 상기 도포된 블랙 매트릭스 형성용 페이스트 위에 전극 형성용 페이스트가 도포된다(110단계). 이때, 상부 기판은 유리(glass) 재질로 이루어지는 것이 바람직하다.4 is a flowchart illustrating an embodiment of a method of manufacturing a plasma display panel according to the present invention. The black matrix forming paste is applied to the upper substrate (step 100), and the electrode forming paste is applied onto the coated black matrix forming paste (step 110). At this time, the upper substrate is preferably made of glass (glass) material.

상기 기판 상에 도포되는 블랙 매트릭스 페이스트는 소성 시 타서 증발되는(Burn out) 유기 성분과 글라스 프릿(glass frit)과 산화 물질을 포함하는 무기 성분으로 구성된다. 글라스 프릿은 용해된 형태의 유리로서, 소성 시 페이스트가 기판에 부착되어 블랙 매트릭스가 기판 상에 형성되도록 하는 역할을 한다. The black matrix paste applied on the substrate is composed of an organic component which is burned out upon firing and an inorganic component including glass frit and an oxidizing material. The glass frit is a glass in a dissolved form, and when firing, the paste adheres to the substrate so that a black matrix is formed on the substrate.

블랙 매트릭스 페이스트에 포함되는 유기 성분은 감광성 단위체, 감광성 소중합체 또는 감광성 중합체를 포함하는 감광성 성분을 포함할 수 있으며, 바람직하게는 바인더(binder), 광중합 개시제, 자외선 흡수제, 증감제, 증감조제, 중합 금지제, 가소제, 중점제, 유기 용매, 산화 방지제, 분산제, 유기 또는 무기의 침전 방지제 또는 레벨링제 등의 성분을 더 포함할 수 있다.The organic component included in the black matrix paste may include a photosensitive component including a photosensitive unit, a photosensitive oligomer, or a photosensitive polymer, and preferably, a binder, a photopolymerization initiator, an ultraviolet absorber, a sensitizer, a sensitizer, and a polymerization. It may further comprise components such as inhibitors, plasticizers, midpoints, organic solvents, antioxidants, dispersants, organic or inorganic precipitation inhibitors or leveling agents.

상기 기판 상에 도포되는 전극 형성용 페이스트는 소성 시 타서 증발되는(Burn out) 유기 성분과 글라스 프릿(glass frit)과 은(Ag)을 포함하는 무기 성분으로 구성된다. 전극용 페이스트의 글라스 프릿은 페이스트의 부착력 및 안정성을 유지함과 동시에 소성 시 기포 발생을 감소시킬 수 있으며, 블랙 매트릭스의 노광 및 현상 마진을 향상시킬 수 있는 있는 재료를 사용하는 것이 바람직하다.The electrode forming paste applied on the substrate is composed of an organic component which is burned out during firing and an inorganic component including glass frit and silver (Ag). The glass frit of the electrode paste is preferably made of a material capable of maintaining the adhesion and stability of the paste, reducing the bubble generation during firing, and improving the exposure and development margin of the black matrix.

전극 형성용 페이스트에 포함되는 유기 성분은 감광성 단위체, 감광성 소중합체 또는 감광성 중합체를 포함하는 감광성 성분을 포함할 수 있으며, 바람직하게는 바인더, 광중합 개시제, 자외선 흡수제, 중감제, 중감조제, 중합 금지제, 가소제, 중점제, 유기 용매, 산화 방지제, 분산제, 유기 또는 무기의 침전 방지제 또는 레벨링제 등의 첨가제 성분을 더 포함할 수 있다.The organic component included in the electrode forming paste may include a photosensitive component including a photosensitive unit, a photosensitive oligomer, or a photosensitive polymer, and preferably, a binder, a photopolymerization initiator, an ultraviolet absorber, a neutralizing agent, a neutralizing agent, and a polymerization inhibitor. It may further include additive components such as plasticizers, midpoints, organic solvents, antioxidants, dispersants, organic or inorganic precipitation inhibitors or leveling agents.

전극 형성용 페이스트에 포함된 은(Ag)은 그 이외의 전도성을 가지는 금속, 예컨대 구리 또는 2 이상의 금속 화합물로 대체가 가능하다. 상부 기판에는 위와 같은 구성을 가지는 전극 페이스트에 의해 스캔 전극과 서스테인 전극이 형성된다.Silver (Ag) contained in the electrode forming paste may be replaced with a metal having other conductivity, such as copper or two or more metal compounds. The scan electrode and the sustain electrode are formed on the upper substrate by the electrode paste having the above configuration.

또한, 상부 기판에 투명 전극인 ITO 전극에 형성되는, 100단계 이전에 ITO 전극 형성을 위한 페이스트를 상부 기판에 먼저 도포하여, ITO 전극과 버스 전극 사이에 블랙 매트릭스가 위치하도록 하는 것이 바람직하다.In addition, it is preferable that a paste for forming an ITO electrode is first applied to the upper substrate before 100 steps formed on the ITO electrode, which is a transparent electrode on the upper substrate, so that the black matrix is positioned between the ITO electrode and the bus electrode.

블랙 매트릭스 페이스트와 전극 페이스트가 도포된 상부 기판에 유전체층 형성용 페이스트를 라미네이팅(laminating) 하고(120단계), 상부기판 상에 도포된 블랙 매트릭스 형성용 페이스트 및 전극 형성용 페이스트와 라미네이팅된 유전체층 형성용 페이스트를 동시 소성(firing) 한다(130단계). 여기서, 소성은 조합된 원료를 가열하여 경화성 물질로 만드는 공정을 말하는 것이다.Laminating the dielectric layer forming paste on the upper substrate to which the black matrix paste and the electrode paste are applied (step 120), and the black matrix forming paste and the electrode forming paste and the laminated dielectric layer forming paste applied on the upper substrate. Simultaneously firing (step 130). Here, baking refers to the process of heating the combined raw material to make a curable material.

이와 같은 전극 형성용 페이스트(C), BM 형성용 페이스트(A) 및 유전체층 형성용 페이스트(B)들은 도 5에 도시된 바와 같이, 소성 시 온도가 200℃ 내지 300℃에서 각각의 열중량(Tg, Thermogravimetry)이 급격하게 감소되는 물질인 것이 바람직하다. 이는, 소성 온도가 상승함에 따라 유기 성분들이 타서 증발(Burn out)되는 것으로 열중량(Tg, Thermogravimetry)은 300℃ 내지 400℃에서 90% 정도가 되는 것이 바람직하다. 그러한 경우, 소성 온도가 500℃이상이 되어 각각의 페이스트에 포함된 무기성분에 의해 경화되기 전에 유기 성분들이 모두 번 아웃 되어 기포 및 크랙(Crack)이 발생 되지 않는다. As shown in FIG. 5, the electrode forming paste (C), the BM forming paste (A), and the dielectric layer forming paste (B) have respective thermal weights (Tg) at a temperature of 200 ° C to 300 ° C during firing. In this case, it is preferable that the material is rapidly reduced. This is because as the calcination temperature is increased, the organic components are burned out and evaporated. The thermogravimetry (Tg) is preferably about 90% at 300 ° C to 400 ° C. In such a case, before the firing temperature is 500 ° C. or higher, and all of the organic components are burned out before being cured by the inorganic components included in each paste, bubbles and cracks do not occur.

또한, 전극 형성용 페이스트, BM 형성용 페이스트 및 유전체층 형성용 페이스트들은 소성 온도가 증가함에 따라 상기와 같은 온도 범위에서 열중량이 변화하는 비율이 도 5에 도시된 바와 같이 서로 비슷하게 나타나도록 해야 하며, 소성시 동일한 온도에서의 열중량(Tg)은 BM, 유전체층, 전극의 형성용 페이스트 순으로 높 은 것이 바람직하다. 이와 같이, 열중량(Tg) 특성을 가지는 페이스트들을 각각 사용하여 전극, BM, 유전체층을 동시에 소성하는 방법에 대한 일실시예에 대하여 설명하면, 소성 온도를 저온에서 고온으로 높여감에 따라, 1차적으로 도포된 블랙 매트릭스에 기화되는 유기성분에 의해 내부에 채널이 형성되고, 2차적으로 라미네이팅된 유전체의 용매와 저온에서 기화되는 유기 성분에 의해 유전체 내부에 채널이 형성되고, 3차적으로 전극의 유기 성분이 유전체 내부의 채널 및 블랙 매트릭스 내부의 채널을 통해 증발(Burn out)되어, 최종적으로 전극과 유전체가 소성되어 상부 기판 상에 형성되게 된다. In addition, the electrode forming paste, the BM forming paste, and the dielectric layer forming paste should have a similar ratio as shown in FIG. 5 in which the thermal weight changes in the above temperature range as the firing temperature is increased. The thermal weight (Tg) at the same temperature at the same time is preferably high in order of BM, dielectric layer, and paste for forming electrodes. As described above, an embodiment of a method of simultaneously baking an electrode, a BM, and a dielectric layer by using pastes each having a thermogravimetric (Tg) characteristic will be described. As the firing temperature is increased from a low temperature to a high temperature, The channel is formed therein by the organic component vaporized in the black matrix coated with the organic solvent, the channel is formed inside the dielectric by the solvent of the laminated dielectric and the organic component vaporized at low temperature. The components are burned out through the channels inside the dielectric and the channels inside the black matrix, so that the electrodes and dielectric are finally baked and formed on the upper substrate.

도 6은 소성 과정을 거쳐 기판 상에 형성된 BM, 전극 및 유전체의 형상에 대한 실시예들을 나타내는 것이다. 도 6을 참조하면, 도 5에 도시된 그래프와 같은 열중량 특성을 가지는 페이스트들을 동시 소성하여 상부기판 상에 전극, 블랙매트릭스, 유전체층을 형성한 경우에는 크랙 및 기포 등이 발생 되지 않았으나, 종래의 전극, BM, 유전체층 형성용 각각의 페이스트들을 동시 소성 하여 상부 패널을 형성한 경우에는 도 6에 도시된 바와 같이, 전극, BM, 유전체층에 기포가 발생 되어, 크랙이 형성된 것을 알 수가 있다.6 illustrates embodiments of the shape of the BM, the electrode and the dielectric formed on the substrate through the firing process. Referring to FIG. 6, cracks and bubbles are not generated when electrodes, black matrices, and dielectric layers are formed on an upper substrate by co-firing pastes having thermogravimetric characteristics as shown in FIG. 5. When the upper panel is formed by simultaneously baking the respective pastes for forming the electrode, the BM, and the dielectric layer, as shown in FIG. 6, it can be seen that bubbles are generated in the electrode, the BM, and the dielectric layer to form cracks.

이와 같이, 본 발명에 따른 열중량 특성을 가지는 전극, BM, 유전체층 형성용 각각의 페이스트를 사용하여 동시 소성 할 경우, 기포 및 크랙이 발생되지 않아 플라즈마 디스플레이 패널의 신뢰성을 확보할 수 있으며, 동시 소성 공정이 가능함에 따라 제조 과정을 단순화할 수 있게 된다. As described above, when simultaneously firing using the paste having the thermogravimetric characteristics according to the present invention, the paste for forming the dielectric layer, bubbles and cracks are not generated, and thus the reliability of the plasma display panel can be ensured. The process makes it possible to simplify the manufacturing process.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속 하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art to which the present invention pertains should make the present invention without departing from the spirit and scope of the present invention as defined in the appended claims. It will be appreciated that various modifications or changes can be made. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

상기한 바와 같이 구성되는 본 발명에 의하면, 기판에 전극과 유전체를 형성시켜 플라즈마 디스플레이 패널을 제조함에 있어서, 전극과 유전체 및 블랙 매트릭스를 기판에 동시 소성함으로써 패널 제조 공정을 단순화할 수 있으며, 블랙 매트릭스, 유전체층, 전극 각각의 페이스트에 포함된 유기성분이 블랙 매트릭스, 유전체층, 전극의 순으로 번 아웃(Burn out)되도록 열적 특성을 설계함으로써, 기포 발생을 감소시켜 PDP의 신뢰성을 향상시킬 수 있다.According to the present invention configured as described above, in manufacturing a plasma display panel by forming an electrode and a dielectric on a substrate, the panel manufacturing process can be simplified by simultaneously baking the electrode, the dielectric and the black matrix on the substrate, and the black matrix By designing thermal properties such that the organic components included in the dielectric layers and the pastes of the electrodes are burned out in the order of the black matrix, the dielectric layers, and the electrodes, bubble generation can be reduced to improve reliability of the PDP.

Claims (4)

기판; 상기 기판 상에 형성되는 전극, 블랙매트릭스(Black Matrix, BM) 및 유전체층을 포함하여 구성되는 플라즈마 디스플레이 장치에 있어서,Board; In the plasma display device comprising an electrode, a black matrix (BM) and a dielectric layer formed on the substrate, 상기 전극, BM 및 유전체층을 형성하기 위하여 사용되는 각각의 페이스트들;Respective pastes used to form the electrode, BM and dielectric layers; 상기 페이스트들의 소성 시 온도가 상승함에 따라 나타나는 열중량(Thermogravimetry)은 BM, 유전체층, 전극의 순으로 높은 것을 특징으로 하는 플라즈마 디스플레이 장치.The thermogravimetry that appears as the temperature rises upon firing of the pastes is high in the order of BM, dielectric layer, electrode. 청구항 1에 있어서,The method according to claim 1, 상기 BM, 유전체층, 전극을 형성하기 위한 각각의 페이스트들의 열중량은,The thermogravimetry of the respective pastes for forming the BM, dielectric layer and electrode is 소성 온도가 300℃ 내지 400℃에서 90%가 되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a firing temperature of 90% at 300 ° C to 400 ° C. 청구항 1에 있어서,The method according to claim 1, 상기 BM, 유전체층, 전극을 형성하기 위한 각각의 페이스트들의 열중량은, The thermogravimetry of the respective pastes for forming the BM, dielectric layer and electrode is 소성 온도가 200℃ 내지 400℃에서 급격하게 감소하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that the firing temperature is rapidly reduced at 200 ℃ to 400 ℃. 기판 상에 전극, 유전체층 및 블랙매트릭스(Black Matrix, BM)을 형성시키는 방법에 있어서,In the method of forming an electrode, a dielectric layer and a black matrix (BM) on a substrate, 블랙 매트릭스 형성용 페이스트를 상기 기판 상에 위치시키는 단계;Placing a black matrix forming paste on the substrate; 전극 형성용 페이스트를 상기 기판 상에 위치시키는 단계;Placing an electrode forming paste on the substrate; 상기 기판 상에 유전체층 형성용 페이스트를 라미네이팅(laminating) 하는 단계; 및 상기 기판 상의 블랙 매트릭스 형성용 페이스트와 전극 형성용 페이스트 및 유전체층 형성용 페이스트를 동시 소성시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.Laminating a dielectric layer forming paste on the substrate; And simultaneously baking the black matrix forming paste, the electrode forming paste, and the dielectric layer forming paste on the substrate.
KR1020060133827A 2006-12-26 2006-12-26 Method of manufacturing plasma display panel and plasma display device thereof KR20080059903A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133827A KR20080059903A (en) 2006-12-26 2006-12-26 Method of manufacturing plasma display panel and plasma display device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133827A KR20080059903A (en) 2006-12-26 2006-12-26 Method of manufacturing plasma display panel and plasma display device thereof

Publications (1)

Publication Number Publication Date
KR20080059903A true KR20080059903A (en) 2008-07-01

Family

ID=39812610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133827A KR20080059903A (en) 2006-12-26 2006-12-26 Method of manufacturing plasma display panel and plasma display device thereof

Country Status (1)

Country Link
KR (1) KR20080059903A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9128563B2 (en) 2011-09-07 2015-09-08 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9128563B2 (en) 2011-09-07 2015-09-08 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR20080059903A (en) Method of manufacturing plasma display panel and plasma display device thereof
KR100814045B1 (en) Paste for forming electrode, method of manufacturing plasma display panel and plasma display apparatus thereof
KR100814046B1 (en) Method of manufacturing plasma display panel and plasma display apparatus thereof
KR100806308B1 (en) Paste for forming Black Matrix, method of manufacturing plasma display panel and plasma display apparatus thereof
KR20080059904A (en) Paste for forming electrode, method of manufacturing plasma display panel and plasma display device thereof
US8123986B2 (en) Paste, method of manufacturing plasma display panel using the paste and plasma display apparatus
JP2010503176A (en) Plasma display panel
KR100853169B1 (en) Plasma display apparatus
KR100785314B1 (en) Plasma display apparatus
KR100853168B1 (en) Plasma display apparatus
KR100806304B1 (en) Plasma display device
KR100733884B1 (en) Plasma Display Panel And Fabricating Method Thereof
KR100830406B1 (en) Plasma display device
KR20080048751A (en) Plasma display apparatus
KR20080057993A (en) Paste for forming electrode and plasma display apparatus thereof
KR20080004981A (en) Plasma display panel
KR20080051703A (en) Method of generating plasma display panel
KR20080085586A (en) Plasma display device
KR20080057984A (en) Plasma display device
KR20080049405A (en) Plasma display apparatus
KR20090059785A (en) Plasma display apparatus
KR20080049408A (en) Plasma display apparatus
KR20080057989A (en) Plasma display apparatus
KR20080044961A (en) Plasma display apparatus
KR20090118647A (en) Plasma display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination