KR100806304B1 - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR100806304B1
KR100806304B1 KR1020060124633A KR20060124633A KR100806304B1 KR 100806304 B1 KR100806304 B1 KR 100806304B1 KR 1020060124633 A KR1020060124633 A KR 1020060124633A KR 20060124633 A KR20060124633 A KR 20060124633A KR 100806304 B1 KR100806304 B1 KR 100806304B1
Authority
KR
South Korea
Prior art keywords
panel
plasma display
exhaust hole
sustain
discharge
Prior art date
Application number
KR1020060124633A
Other languages
Korean (ko)
Inventor
강석동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060124633A priority Critical patent/KR100806304B1/en
Priority to CN2007101697060A priority patent/CN101159110B/en
Application granted granted Critical
Publication of KR100806304B1 publication Critical patent/KR100806304B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/54Means for exhausting the gas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/38Exhausting, degassing, filling, or cleaning vessels
    • H01J9/385Exhausting vessels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector

Abstract

A plasma display device is provided to prevent an error discharge between sustain electrodes by forming a ventilating hole to be apart from the sustain electrodes and a composite driving board. A plasma display device includes a PDP(Plasma Display Panel), a composite driving board(250), and a ventilating hole(300). A pair of sustain electrodes are formed on the PDP. The composite driving board generates a signal for driving the PDP. The ventilating hole is arranged to drain air from the panel to fill discharge gas in the ventilating hole. The pair of sustain electrodes are elongated from one side of the panel and connected to the composite driving board. The ventilating hole is formed on an edge portion of the other side of the panel.

Description

플라즈마 디스플레이 장치{Plasma Display Device}Plasma Display Device

도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 도,1 is a perspective view showing an embodiment of a plasma display panel according to the present invention;

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도,2 illustrates an embodiment of an electrode arrangement of a plasma display panel;

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 도시한 도,3 is a diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields;

도 4 및 도 5는 본 발명의 플라즈마 디스플레이 패널에 있어서, 배기홀의 위치구조에 대한 일실시예를 나타내는 도,4 and 5 are views showing an embodiment of the position structure of the exhaust hole in the plasma display panel of the present invention;

도 6은 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 도.FIG. 6 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel for the divided subfield; FIG.

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보 다 상세하게는 상기 장치에 사용되는 플라즈마 디스플레이 패널(Panel)의 배기홀 위치 구조에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to an exhaust hole position structure of a plasma display panel used in the device.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between an upper substrate and a lower substrate to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.

플라즈마 디스플레이 패널의 방전셀 공간을 진동상태 유지 및 방전가스를 충진시키기 위해, 패널에는 배기홀이 필요하다. 이러한 배기홀이 구동 보드 및 유지 전극 쌍과 인접하게 형성되는 경우, 배기홀의 오염으로 인하여 오방전 및 패널의 얼룩이 발생되어 PDP의 신뢰성을 감소시키는 문제를 가져올 수 있다.In order to maintain the vibration state of the discharge cell space of the plasma display panel and to fill the discharge gas, the panel requires an exhaust hole. When the exhaust hole is formed adjacent to the driving board and the sustain electrode pair, an error discharge and staining of the panel may occur due to contamination of the exhaust hole, which may cause a problem of reducing the reliability of the PDP.

본 발명은 상술한 문제점을 개선하기 위하여 안출된 것으로서, 플라즈마 디스플레이 패널에 형성되는 배기홀의 오염을 방지하여 유지 전극 쌍의 오방전 및 패널의 얼룩 등을 방지시켜 신뢰성 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. The present invention provides a reliable plasma display apparatus by preventing contamination of exhaust holes formed in the plasma display panel to prevent mis-discharge of the sustain electrode pair and staining of the panel. There is this.

상술한 기술적 과제를 해결하기 위한 본 발명의 플라즈마 디스플레이 장치는 유지 전극 쌍이 형성되는 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 구동시키기 위하여 신호를 생성하는 통합 구동 보드; 및 상기 패널의 배기 및 방전가스 충진을 위하여 마련되는 배기홀을 포함하고, 상기 유지 전극 쌍은 상기 패널의 일 측면으로 연장되어 상기 통합 구동 보드와 연결되고, 상기 배기홀은 상기 패널의 타 측면 가장자리에 형성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a plasma display apparatus including: a plasma display panel on which sustain electrode pairs are formed; An integrated drive board for generating a signal to drive the plasma display panel; And an exhaust hole provided for exhausting and discharging gas of the panel, wherein the sustain electrode pair extends to one side of the panel to be connected to the integrated driving board, and the exhaust hole is formed at the other side edge of the panel. Characterized in that formed.

상기 배기홀은 적어도 하나 이상 형성될 수 있으며, 상기 배기홀은 상기 패널의 모서리에 형성되는 것이 바람직하다. At least one exhaust hole may be formed, and the exhaust hole is preferably formed at an edge of the panel.

상기 배기홀은 상기 패널의 전면 및 후면 중 하나에 형성될 수 있으며, 상기 배기홀은 상기 유지 전극 쌍이 연장된 일 측면의 반대 측면에서만 형성되는 것이 바람직하다. The exhaust hole may be formed in one of the front side and the rear side of the panel, and the exhaust hole may be formed only at an opposite side of one side from which the sustain electrode pair extends.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다.Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view showing an embodiment of a plasma display panel according to the present invention.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide; ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전 극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrode 11b. , 12b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). have. The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to serve to reduce voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the sustain electrode pairs 11 and 12 may not only have a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also the buses without the transparent electrodes 11a and 12a. Only the electrodes 11b and 12b may be configured. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있 다. The black matrix 15 according to the exemplary embodiment of the present invention is formed on the upper substrate 10, the first black matrix 15 and the transparent electrodes 11a and 12a formed at positions overlapping the partition wall 21. And the second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, or may not be simultaneously formed to be physically connected. All.

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are formed separately.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.In addition, the address electrode 22 is formed in a direction crossing the scan electrode 11 and the sustain electrode 12. In addition, the lower dielectric layer 23 and the partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(23)과 격벽(21)의 표면에는 형광체층이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, phosphor layers are formed on the surfaces of the lower dielectric layer 23 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In an embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형 상뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as pentagon and hexagon.

또한, 상기 형광체층은 가스 방전시 발생된 자외선에 의해 발광 되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer is emitted by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

이러한 방전 가스는 패널의 일 측면에 형성되는 배기홀을 통해 패널 외부로부터 충진되고, 상기 충진이 완료된 후 패널로부터 돌출된 배기홀은 외부로부터 가해지는 열에 의해 막히게 된다.The discharge gas is filled from the outside of the panel through an exhaust hole formed on one side of the panel, and the exhaust hole protruding from the panel after the filling is completed is blocked by heat applied from the outside.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨대, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned may be possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도 를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4 및 도 5는 본 발명의 플라즈마 디스플레이 패널에 있어서, 배기홀의 위치구조에 대한 일실시예를 나타내는 도면이다.4 and 5 are views showing an embodiment of the position structure of the exhaust hole in the plasma display panel of the present invention.

도 4 도 5를 참조하여 본 발명의 플라즈마 디스플레이 장치의 배기홀 위치에 대해서 설명하면, 도 1에서 설명한 바와 같은 스캔 전극 및 서스테인 전극으로 이루어진 유지 전극 쌍(110)이 형성된 상부기판(100)과, 상부기판(200)과 대향하게 합착되어 패널을 이루는 하부기판(200)과, 패널의 내부공간이 진공상태를 유지하고, 방전을 위한 불활성 가스등을 충진시킬 수 있도록 형성된 배기홀(300)을 포함한다.Referring to FIG. 4, an exhaust hole position of the plasma display apparatus of the present invention will be described. An upper substrate 100 having a sustain electrode pair 110 formed of a scan electrode and a sustain electrode as described with reference to FIG. And a lower substrate 200 bonded to the upper substrate 200 to form a panel, and an exhaust hole 300 formed to maintain a vacuum state and to fill an inert gas for discharge. .

유지 전극 쌍(110)은 도 5에 도시된 바와 같이, 패널의 화상 구현을 위해서 구동 신호를 공급하기 위하여 마련되는 통합 구동 보드(250)가 개발됨에 따라 유지 전극 쌍(110)은 종래와 달리 패널의 일 측면으로만 연장되어 통합 구동 보드(250)와 연결되도록 하는 전극 패드부(120)와 접속된다. 이때, 통합 구동 보드(250)는 스캔전극으로 구동신호를 공급하는 스캔 구동 보드와 서스테인 전극으로 구동신호를 공급하는 서스테인 구동 보드를 하나의 구동 보드로 실현시킨 것으로서, 하나의 보드에서 스캔 및 서스테인 구동신호를 생성할 수 있으므로, 패널의 양 측면 중 어느 한 측면 상에 배치할 수 있으며, 실질적으로 패널의 후면에 설치되는 방열 프레임(미도시)상에 탑재된다. 이러한, 통합 구동 보드(250)에서 유지 전극 쌍(110)으로 공급되는 구동 신호에 대해서는 아래의 도 6에서 상세하게 설명하기로 한다.As shown in FIG. 5, as the sustain electrode pair 110 is developed, an integrated driving board 250 is provided to supply driving signals to implement an image of the panel. It is connected to the electrode pad portion 120 to extend only one side of the connection with the integrated drive board 250. In this case, the integrated driving board 250 realizes a scan driving board for supplying driving signals to the scan electrodes and a sustain driving board for supplying driving signals to the sustain electrodes as one driving board. Since a signal can be generated, it can be disposed on either side of the panel, and is mounted on a heat dissipation frame (not shown) that is installed on the rear of the panel. The driving signal supplied from the integrated driving board 250 to the sustain electrode pair 110 will be described in detail with reference to FIG. 6 below.

또한, 전극 패드부(120)는 유지 전극 쌍(110)과 통합 구동 보드(250)가 연결되도록 하여 통합 구동 보드(250)에서 생성되는 구동신호를 공급되게 하기 위해서 마련되는 것으로서, FPC(Flexible Printed Cable), COF(Chip On Flexible), TCP(Tape Carrier Package) 중 하나가 사용될 수 있을 것이다.In addition, the electrode pad part 120 is provided to connect the sustain electrode pair 110 and the integrated driving board 250 to supply a driving signal generated by the integrated driving board 250. FPC (Flexible Printed) Cable (Chip), Chip On Flexible (COF), Tape Carrier Package (TCP) may be used.

이와 같이, 유지 전극 쌍(110)이 패널의 일 측면으로만 연장되며, 통합 구동 보드(250)가 패널의 일 측면 상에만 위치될 수 있으므로 본 발명에서는 배기홀(300)이 패널의 타 측면 상에 형성되는 것이 바람직하다.As such, since the sustain electrode pair 110 extends only on one side of the panel, and the integrated driving board 250 may be located only on one side of the panel, the exhaust hole 300 is disposed on the other side of the panel. It is preferably formed in.

배기홀(300)은 패널의 내부공간, 즉 방전셀들을 진공상태로 만들어 주고, 전술한 방전가스를 주입시키기 위하여 마련되는 것이다. 배기홀(300)이 도 4에 도시된 바와 같이 유지 전극 쌍(110)이 연장되지 않은 측면의 상부기판(100) 상에 형성되는 경우, 배기홀(300)을 통하여 배기 및 가스충진 공정 시에 유지 전극 쌍(110)이 오염되는 것을 방지하여, 배기홀(300)이 위치한 곳과 인접한 유지 전극 쌍(110)에서 발생할 수 있는 오방전을 개선할 수 있게 되고, PDP의 구동 시에 유지 전극 쌍(110)에서 열이 발생 됨으로써 배기홀(300)이 오염됨에 따라 문제될 수 있는 패널의 얼룩을 없앨 수 있게 된다.The exhaust hole 300 is provided to make the interior space of the panel, that is, discharge cells into a vacuum state, and inject the above-described discharge gas. When the exhaust hole 300 is formed on the upper substrate 100 on the side where the sustain electrode pair 110 is not extended, as shown in FIG. 4, during the exhaust and gas filling process through the exhaust hole 300. By preventing the contamination of the sustain electrode pair 110, it is possible to improve misdischarges that may occur in the sustain electrode pair 110 adjacent to the exhaust hole 300, and the sustain electrode pair when the PDP is driven. As heat is generated at 110, the stain of the panel may be eliminated as the exhaust hole 300 is contaminated.

한편, 본 명세서에는 배기홀(300)이 상부기판(100) 상에 형성되는 것을 실시예로 설명하였으나, 하부기판(200) 상에 형성될 수 있을 것이며, 유지 전극 쌍(110)이 형성되지 않은 패널의 타 측면 양 모서리부 모두에 형성될 수 있을 뿐만 아니라, 양 모서리부 중 어느 한 모서리부에만 형성될 수 있으며, 양 모서리부 뿐만 아니라 패널의 타 측면 중 적어도 하나 이상의 배기홀(300)이 형성될 수도 있을 것이다. 또한, 통합 구동 보드(250)가 아닌 각각의 구동 보드를 사용하는 플라즈마 디스플레이 장치인 경우에도, 유지 전극 쌍(110)이 패널의 일 측면으로만 연장될 수 있으며, 그러한 경우에도 배기홀(300)은 유지 전극 쌍(110)과 인접하지 않도록 패널의 타 측면에 형성되는 것이 바람직할 것이다.Meanwhile, in the present specification, the exhaust hole 300 is formed on the upper substrate 100 by way of example, but may be formed on the lower substrate 200, and the pair of sustain electrodes 110 is not formed. Not only may be formed at both edges of the other side of the panel, but may be formed only at one edge of both edges, and at least one exhaust hole 300 of the other side of the panel is formed as well as both edges. It could be. In addition, even in the case of the plasma display device using each driving board instead of the integrated driving board 250, the sustain electrode pair 110 may extend only to one side of the panel, and in such a case, the exhaust hole 300 may be used. The silver may be formed on the other side of the panel so as not to be adjacent to the sustain electrode pair 110.

또한, 배기홀(300)이 하부기판(100)의 상에 형성되는 경우에는, 도 5에 도시된 바와 같이, 통합 구동 보드(250)가 위치되는 패널의 일 측면과 인접하지 않게 패널의 타 측면에 형성되는 것이 바람직하다. 그러한 경우, 통합 구동 보드(250)가 구동될 때 발생되는 열로 인하여 배기홀에 얼룩이 발생하는 것을 방지할 수 있게 된다. In addition, when the exhaust hole 300 is formed on the lower substrate 100, as shown in FIG. 5, the other side of the panel is not adjacent to one side of the panel where the integrated driving board 250 is located. It is preferably formed in. In such a case, it is possible to prevent staining in the exhaust hole due to heat generated when the integrated driving board 250 is driven.

한편, 본 명세서의 도 4 및 도 5에서는 배기홀(300)을 전면으로 도시하여 그 형상이 원을 나타내고 있지만, 실질적으로 배기홀(300)에 연결되어 진공 및 가스충진을 시키기 위한 배기관(미도시)이 팁 오프(Tip off) 되므로 그 형상이 원통 및 원뿔등의 형상을 가질 것이며, 전면으로 완벽한 원형이 아닐 수도 있을 것이다.On the other hand, in Figure 4 and 5 of the present specification, the exhaust hole 300 is shown in the front and its shape is shown in a circle, but is substantially connected to the exhaust hole 300 for the exhaust pipe (not shown) for vacuum and gas filling Since the tip is off, the shape may have the shape of a cylinder or a cone, and may not be a perfect circular shape in front.

도 6은 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.FIG. 6 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel with respect to the divided subfield.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. A reset section for initializing the discharge cells of the entire screen using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생 되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생 되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section is composed of a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharge in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.In the address period, a negative scan signal scan is sequentially applied to the scan electrode, and at the same time, a positive data signal data is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. Meanwhile, a signal for maintaining a sustain voltage is applied to the sustain electrode during the set down period and the address period.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

도 6에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 도 6에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨대, 상기 프리 리셋 구간이 생략될 수 있으며, 도 6에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상 기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 6 are examples of signals for driving the plasma display panel according to the present invention, and the present invention is not limited by the waveforms shown in FIG. 6. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals shown in FIG. 6 may be changed as necessary. After the sustain discharge is completed, the erase signal for erasing the wall charge may be a sustain electrode. May be applied to. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

상기한 바와 같이 구성되는 본 발명에 의하면, 패널에 방전 가스를 충진하기 위해 마련되는 배기홀의 위치를 유지 전극 쌍 및 통합 구동 보드와 인접하지 않도록 형성함으로써, 배기홀의 형성되는 위치에서 발생하는 유지 전극 쌍의 오방전을 방지할 수 있고, 패널의 얼룩이 발생하는 것을 있으며, 그로 인해 패널의 신뢰성을 향상시킬 수 있다.According to the present invention configured as described above, by forming the position of the exhaust hole provided to fill the discharge gas in the panel so as not to be adjacent to the sustain electrode pair and the integrated drive board, the sustain electrode pair generated at the position where the exhaust hole is formed. It is possible to prevent erroneous discharge of the panel and to cause staining of the panel, thereby improving the reliability of the panel.

Claims (5)

유지 전극 쌍이 형성되는 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 구동시키기 위하여 신호를 생성하는 통합 구동 보드; 및A plasma display panel on which sustain electrode pairs are formed; An integrated drive board for generating a signal to drive the plasma display panel; And 상기 패널의 배기 및 방전가스 충진을 위하여 마련되는 배기홀을 포함하고,An exhaust hole provided for exhausting and discharging the gas of the panel; 상기 유지 전극 쌍은 상기 패널의 일 측면으로 연장되어 상기 통합 구동 보드와 연결되고, 상기 배기홀은 상기 패널의 타 측면 가장자리에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.The sustain electrode pair extends to one side of the panel to be connected to the integrated driving board, and the exhaust hole is formed at the other side edge of the panel. 청구항 1에 있어서,The method according to claim 1, 상기 배기홀은 적어도 하나 이상 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least one exhaust hole is formed. 청구항 1에 있어서,The method according to claim 1, 상기 배기홀은 상기 패널의 모서리에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the exhaust hole is formed at an edge of the panel. 청구항 1에 있어서,The method according to claim 1, 상기 배기홀은 상기 패널의 전면 및 후면 중 하나에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the exhaust hole is formed in one of a front side and a rear side of the panel. 청구항 1에 있어서,The method according to claim 1, 상기 배기홀은 상기 유지 전극 쌍이 연장된 일 측면의 반대 측면에서만 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the exhaust hole is formed only at an opposite side of one side from which the sustain electrode pair extends.
KR1020060124633A 2006-12-08 2006-12-08 Plasma display device KR100806304B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060124633A KR100806304B1 (en) 2006-12-08 2006-12-08 Plasma display device
CN2007101697060A CN101159110B (en) 2006-12-08 2007-11-21 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124633A KR100806304B1 (en) 2006-12-08 2006-12-08 Plasma display device

Publications (1)

Publication Number Publication Date
KR100806304B1 true KR100806304B1 (en) 2008-02-27

Family

ID=39307184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124633A KR100806304B1 (en) 2006-12-08 2006-12-08 Plasma display device

Country Status (2)

Country Link
KR (1) KR100806304B1 (en)
CN (1) CN101159110B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088754A (en) * 2003-04-11 2004-10-20 삼성에스디아이 주식회사 Plasma display panel
JP2006173019A (en) 2004-12-17 2006-06-29 Pioneer Electronic Corp Display panel
KR20060104413A (en) * 2005-03-30 2006-10-09 엘지전자 주식회사 The plasma display panel
KR20060106360A (en) * 2005-04-08 2006-10-12 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088754A (en) * 2003-04-11 2004-10-20 삼성에스디아이 주식회사 Plasma display panel
JP2006173019A (en) 2004-12-17 2006-06-29 Pioneer Electronic Corp Display panel
KR20060104413A (en) * 2005-03-30 2006-10-09 엘지전자 주식회사 The plasma display panel
KR20060106360A (en) * 2005-04-08 2006-10-12 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
CN101159110B (en) 2010-10-13
CN101159110A (en) 2008-04-09

Similar Documents

Publication Publication Date Title
KR20090057720A (en) Plasma display device thereof
KR100806304B1 (en) Plasma display device
KR20100022381A (en) Plasma display apparatus
KR100903647B1 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR100811141B1 (en) Plasma display device
KR20080006370A (en) Plasma display apparatus
KR100806311B1 (en) Plasma display panel device
KR20080049410A (en) Plasma display apparatus
KR100785314B1 (en) Plasma display apparatus
KR20080052880A (en) Plasma display apparatus
KR20100119644A (en) Plasma display panel device
KR20080059902A (en) Plasma display device
KR20080048751A (en) Plasma display apparatus
KR20080085586A (en) Plasma display device
KR20090110651A (en) Plasma display panel device
KR20080044961A (en) Plasma display apparatus
KR20080049405A (en) Plasma display apparatus
KR20090060589A (en) Plasma display panel device
KR20080061635A (en) Plasma display apparatus
KR20080057987A (en) Plasma display apparatus
KR20090126885A (en) Plasma display device thereof
KR20080057990A (en) Plasma display apparatus
KR20090066154A (en) Plasma display panel
KR20090059785A (en) Plasma display apparatus
KR20080008773A (en) Panel of plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee