KR20080057984A - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR20080057984A
KR20080057984A KR1020060131974A KR20060131974A KR20080057984A KR 20080057984 A KR20080057984 A KR 20080057984A KR 1020060131974 A KR1020060131974 A KR 1020060131974A KR 20060131974 A KR20060131974 A KR 20060131974A KR 20080057984 A KR20080057984 A KR 20080057984A
Authority
KR
South Korea
Prior art keywords
dielectric layer
dielectric
upper substrate
thermal expansion
plasma display
Prior art date
Application number
KR1020060131974A
Other languages
Korean (ko)
Inventor
장봉석
문병준
천현태
이현우
지천운
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060131974A priority Critical patent/KR20080057984A/en
Publication of KR20080057984A publication Critical patent/KR20080057984A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Abstract

A plasma display apparatus is provided to improve the strength thereof by forming plural dielectrics whose thermal expansive coefficients are different from each other on an upper substrate. A pair of sustain electrodes(11,12) and a dielectric are formed on an upper substrate(10). A lower substrate(20) is arranged to be opposite to the upper substrate. An address electrode(22) is formed on the lower substrate. The dielectric is comprised of a first dielectric and a second dielectric. The second dielectric has a different thermal expansive coefficient from the first dielectric. The first dielectric has a thermal expansive coefficient lower than that of the second dielectric. The first dielectric and the second dielectric are sequentially laminated on the upper substrate. The thermal expansive coefficient of the first dielectric is 0.0000075 or 0.0000080.

Description

플라즈마 디스플레이 장치{Plasma Display device}Plasma Display device

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 도시한 도,1 is a view showing an embodiment of the structure of a plasma display panel according to the present invention;

도 2는 본 발명의 플라즈마 디스플레이 패널의 구조중 상부 유전체층에 대하여 설명하기 위하여 도시한 도,FIG. 2 is a diagram illustrating an upper dielectric layer in the structure of a plasma display panel of the present invention.

도 3은 도 2에 도시된 본 발명의 상부 유전체층 구조에 대한 효과를 설명하기 위하여 도시한 도,3 is a view for explaining the effect on the structure of the upper dielectric layer of the present invention shown in FIG.

도 4는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도,4 illustrates an embodiment of an electrode arrangement of a plasma display panel;

도 5는 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 도시한 타이밍도.FIG. 5 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. FIG.

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 패널의 상부기판상에 형성되는 유전체층의 구조에 관한 것이다. The present invention relates to a plasma display device, and more particularly, to a structure of a dielectric layer formed on an upper substrate of a panel.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between an upper substrate and a lower substrate to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.

이와 같은, 플라즈마 디스플레이 패널은 일반적으로 두께가 얇게 제조되고 있어, 외부의 충격으로부터 쉽게 파손되는 문제점이 있다. 이를 개선하기 위하여 패널의 전면에 기계적 강도가 우수한 글라스 필터를 설치하고 있지만, 상기 글라스 필터는 가격이 높아 PDP의 제조 단가를 상승시키는 원인이 되고 있어, PDP의 제조 비용을 감소시키며 패널의 기계적 강도를 향상시킬 수 있는 다른 방안이 필요하다.As such, the plasma display panel is generally manufactured to have a small thickness, and thus has a problem of being easily broken from external impact. In order to improve this, a glass filter having excellent mechanical strength is installed on the front of the panel. However, the glass filter has a high price, which causes the manufacturing cost of the PDP to increase, thereby reducing the manufacturing cost of the PDP and improving the mechanical strength of the panel. There is a need for other ways to improve.

본 발명은 상술한 문제점을 개선하기 위하여 안출된 것으로서, 플라즈마 디스플레이 패널에 상부기판상에 형성되는 유전체층을 열팽창계수가 서로 다른 복수의 층으로 형성하여, 제조 비용을 절감하고, 패널의 강도를 향상시킬 수 있어 신뢰성이 확보되는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and by forming a dielectric layer formed on an upper substrate in a plasma display panel with a plurality of layers having different thermal expansion coefficients, it is possible to reduce manufacturing costs and improve panel strength. It is an object of the present invention to provide a plasma display device which can be ensured reliability.

상술한 기술적 과제를 해결하기 위한 본 발명의 플라즈마 디스플레이 장치는 상부기판; 상기 상부기판상에 형성되는 유지전극쌍 및 유전체층; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판상에 형성되는 어드레스전극을 포함하며, 상기 유전체층은 제1 유전체층; 및 상기 제1 유전체층과 서로 다른 열팽창계수를 가지는 제2 유전체층으로 형성되는 것을 특징으로 한다. Plasma display device of the present invention for solving the above technical problem is an upper substrate; A sustain electrode pair and a dielectric layer formed on the upper substrate; A lower substrate disposed to face the upper substrate; And an address electrode formed on the lower substrate, wherein the dielectric layer comprises: a first dielectric layer; And a second dielectric layer having a thermal expansion coefficient different from that of the first dielectric layer.

상기 제1 유전체층은 상기 제2 유전체층보다 열팽창계수가 낮으며, 상기 상부기판상에 제1 유전체층, 제2 유전체층의 순으로 적층되는 것이 바람직하다. The first dielectric layer has a lower coefficient of thermal expansion than the second dielectric layer, and is preferably stacked on the upper substrate in the order of the first dielectric layer and the second dielectric layer.

또한, 제1 유전체층의 열팽창계수는 0.0000075 내지 0.0000080이며, 상기 제2 유전체층의 열팽창계수는 0.0000085 내지 0.0000090인 것이 바람직하다.In addition, the coefficient of thermal expansion of the first dielectric layer is 0.0000075 to 0.0000080, and the coefficient of thermal expansion of the second dielectric layer is preferably 0.0000085 to 0.0000090.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view showing an embodiment of the structure of a plasma display panel of the present invention.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indi㎛-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전 극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (Indi μm-Tin-Oxide; ITO), and the bus electrodes 11b. , 12b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). have. The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to reduce the voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the sustain electrode pairs 11 and 12 may not only have a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also the buses without the transparent electrodes 11a and 12a. Only the electrodes 11b and 12b may be configured. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the exemplary embodiment of the present invention is formed on the upper substrate 10, the first black matrix 15 and the transparent electrodes 11a and 12a formed at positions overlapping the partition wall 21. And the second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, or may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are formed separately.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 또한, 상부 유전체층(13)은 열팽창계수가 서로 다른 두 개의 층으로 형성되어, 외부 충격으로부터 쉽게 파손되지 않도록 패널의 강도를 높이게 된다. The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. In addition, the upper dielectric layer 13 is formed of two layers having different thermal expansion coefficients, thereby increasing the strength of the panel so that it is not easily broken from external impact.

보호막(14)은 가스 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.In addition, the address electrode 22 is formed in a direction crossing the scan electrode 11 and the sustain electrode 12. In addition, a lower dielectric layer 24 and a partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지할 수 있다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes the discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells. have.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In an embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 2는 본 발명의 플라즈마 디스플레이 패널의 구조중 상부 유전체층에 대하여 설명하기 위하여 나타낸 도면이다. 2 is a diagram illustrating the upper dielectric layer in the structure of the plasma display panel of the present invention.

도 2에 도시된 도를 참조하여, 본 발명에 따른 패널의 구조에 대한 일실시예를 설명하되, 도 1에 도시된 도와 함께 설명한 중복된 내용에 대해서는 생략하기로 한다. 본 발명에 따른 플라즈마 디스플레이 패널은 상부기판(100)과, 상부기판(10 0)상에 형성되는 제1 유전체층(141)과, 제1 유전체층과 열팽창계수가 다른 제2 유 전체층(142)과 같이 복수의 층으로 이루어진 상부 유전체층을 포함한다.An embodiment of the structure of a panel according to the present invention will be described with reference to the diagram shown in FIG. 2, but duplicated contents described with reference to FIG. 1 will be omitted. The plasma display panel according to the present invention includes an upper substrate 100, a first dielectric layer 141 formed on the upper substrate 100, a second dielectric layer 142 having a different thermal expansion coefficient from the first dielectric layer, As described above, the upper dielectric layer includes a plurality of layers.

본 발명의 상부 유전체층은 서로 다른 열팽창계수를 가지는 복수의 층, 예컨대 제1 유전체층(141)과 제2 유전체층(142)으로 형성된다. 도 2에 도시된 바와 같이, 상부기판(100)상에 직접 형성되는 제1 유전체층(141)은 제1 유전체층(141)상에 적층되는 제2 유전체층(142)보다 작은 열팽창계수를 가지는 것이 바람직하다. The upper dielectric layer of the present invention is formed of a plurality of layers having different coefficients of thermal expansion, for example, the first dielectric layer 141 and the second dielectric layer 142. As shown in FIG. 2, the first dielectric layer 141 directly formed on the upper substrate 100 preferably has a coefficient of thermal expansion smaller than that of the second dielectric layer 142 stacked on the first dielectric layer 141. .

제1 유전체층(141) 및 제2 유전체층(142)을 이루는 물질은 패널에 적합한 투과율 및 유전율을 만족시키기 위하여 통상적으로 사용되는 물질이 대부분을 구성하고 있다. 예컨대, 산화납, 이산화규소, 산화붕소, 산화바륨이 유전체층을 형성하는 물질 중 주요요소들로 사용되고 있으며, 열거한 물질들 중 적어도 하나는 생략될 수도 있을 것이다. 본 발명에서는 제1 유전체층(141)과 제2 유전체층(142)이 서로 다른 열팽창계수를 가짐과 아울러 패널의 유전체층으로서 적합한 열팽창계수를 가지도록 하기 위하여 몇 가지 물질이 더 첨가되어 형성된다. 예컨대, 산화비스무트(Bi2O3), 알칼리 산화물 등과 같이 열팽창계수를 높이거나 낮추는 등의 특성을 가지는 물질들을 소량 첨가하여 제1 및 제2 유전체층을 형성할 수 있을 것이다.The materials constituting the first dielectric layer 141 and the second dielectric layer 142 are made of most materials that are commonly used to satisfy transmittance and permittivity suitable for a panel. For example, lead oxide, silicon dioxide, boron oxide and barium oxide are used as main elements of the material forming the dielectric layer, and at least one of the listed materials may be omitted. In the present invention, some materials are added to the first dielectric layer 141 and the second dielectric layer 142 so as to have different coefficients of thermal expansion and a suitable coefficient of thermal expansion as the dielectric layer of the panel. For example, the first and second dielectric layers may be formed by adding a small amount of materials having properties such as increasing or decreasing the coefficient of thermal expansion such as bismuth oxide (Bi 2 O 3) and alkali oxides.

이와 같이, 서로 다른 열팽창계수를 가지는 복수의 층으로 이루어진 상부유전체층이 형성된 플라즈마 디스플레이 패널은 그 기계적 강도가 우수해져 외부 충격으로부터 쉽게 파손되지 않게 된다. As described above, the plasma display panel having the upper dielectric layer formed of a plurality of layers having different thermal expansion coefficients has excellent mechanical strength and is not easily broken from external impact.

도 3은 도 2에 도시된 본 발명의 상부 유전체층 구조에 대한 효과를 설명하기 위하여 나타낸 도면이다.3 is a view for explaining the effect on the upper dielectric layer structure of the present invention shown in FIG.

도 3을 참조하면, 제2 유전체층(142)보다 상부기판(100)상에 직접 형성되는 제1 유전체층(141)의 열팽창계수를 낮게 형성함으로써, 패널의 기계적 강도를 우수하게 할 수 있다. 더욱 상세히 설명하면, 통상적으로 글라스로 이루어진 상부기판(100)의 열팽창계수는 상부기판(100)상에 직접형성되는 제1 유전체층(141)보다 높은 열팽창계수를 가진다. 예컨대, 상부기판(100)의 열팽창계수는 0.0000085이고, 제1 유전체층(141)은 0.000075 내지 0.0000080의 열팽창계수를 가진다. 이와 같이, 열팽창계수가 서로 다른 상부기판(100)과 제1 유전체층(141)이 접합 되면, 상부기판(100)의 외면에는 압축 응력이 형성되고, 제1 유전체층(141)이 적층되는 상부기판(100)의 내면에는 인장 응력이 형성된다. 아울러, 상부기판(100)의 내면과 직접적으로 접합된 제1 유전체층(141)의 일면에는 상부기판(100)의 내면이 인장 응력에 대응하여 압축 응력이 형성되고, 제1 유전체층(141)의 일면에 압축 응력이 형성되므로 제1 유전체층(141)의 타면에는 인장 응력이 형성되게 된다. Referring to FIG. 3, by lowering the coefficient of thermal expansion of the first dielectric layer 141 directly formed on the upper substrate 100 than the second dielectric layer 142, it is possible to improve the mechanical strength of the panel. In more detail, the coefficient of thermal expansion of the upper substrate 100, which is typically made of glass, has a higher coefficient of thermal expansion than the first dielectric layer 141 directly formed on the upper substrate 100. For example, the thermal expansion coefficient of the upper substrate 100 is 0.0000085, and the first dielectric layer 141 has a thermal expansion coefficient of 0.000075 to 0.0000080. As such, when the upper substrate 100 and the first dielectric layer 141 having different thermal expansion coefficients are bonded to each other, a compressive stress is formed on the outer surface of the upper substrate 100 and the upper substrate (141) is stacked. Tensile stress is formed on the inner surface of 100). In addition, a compressive stress is formed on one surface of the first dielectric layer 141 that is directly bonded to the inner surface of the upper substrate 100 so that the inner surface of the upper substrate 100 corresponds to a tensile stress, and one surface of the first dielectric layer 141 is formed. Since compressive stress is formed on the other surface of the first dielectric layer 141, tensile stress is formed.

이처럼, 통상적으로 제1 유전체층(141)으로만 이루어진 상부 유전체층이 형성된 패널의 구조를 가지는 경우, 패널의 외부로부터 충격이 화살표 방향과 같이 가해지면 제1 유전체층의 타면에는 인장 응력에 의해서 제1 유전체층(141)이 격벽(210) 측으로 힘을 받게 되므로, 제1 유전체층(141)이 격벽(210) 측으로 눌리는 힘과, 격벽(210)의 버티는 힘이 각각 작용하여 제1 유전체층(141)이 파손되게 된다. 이를 방지하기 위하여, 본 발명에서는 제1 유전체층(141) 보다 열팽창계수가 높은 제2 유전체층(142)을 제1 유전체층(141)상에 적층하여 상부유전체층을 형성한다. 그러한 경우, 제2 유전체층(142)은 제1 유전체층(141)보다 높은 열팽창계수를 가지므로 제1 유전체층(141)의 타면과 접하지 않는 제2 유전체층(142)의 일면, 즉 격벽(210)과 인접한 면에는 압축 응력이 형성된다. 제2 유전체층(142)의 일면에 압축 응력이 형성되므로, 제2 유전체층(142)의 타면에는 인장 응력이 형성된다. 이에 따라, 제1 유전체층(141)의 타면, 즉, 제2 유전체층(142)의 타면과 접하는 면에 압축 응력이 형성되도록 하기 위하여, 제1 유전체층(141)의 중간에 인장 응력이 형성된다. 이와 같이, 제1 유전체층(141)보다 높은 열팽창계수를 가지는 제2 유전체층을 적층하여 상부 유전체층을 형성한 경우, 상부기판의 외면과 제2 유전체층의 일면에는 동시에 압축 응력이 형성되므로, 외부로부터 충격이 가해져도 압축 응력에 의해 쉽게 구부러지지 않게 되므로 패널의 기계적 강도가 우수해지는 것이다.As described above, in the case of a panel structure in which an upper dielectric layer consisting of only the first dielectric layer 141 is formed, when an impact is applied from the outside of the panel in the direction of the arrow, the first dielectric layer ( Since the force 141 is applied to the partition wall 210, the force of the first dielectric layer 141 pressed toward the partition wall 210 and the sustaining force of the partition wall 210 act to damage the first dielectric layer 141. . In order to prevent this, in the present invention, the second dielectric layer 142 having a higher thermal expansion coefficient than the first dielectric layer 141 is stacked on the first dielectric layer 141 to form an upper dielectric layer. In such a case, since the second dielectric layer 142 has a higher coefficient of thermal expansion than the first dielectric layer 141, one surface of the second dielectric layer 142, which is not in contact with the other surface of the first dielectric layer 141, that is, the partition 210 and Adjacent faces form compressive stresses. Since compressive stress is formed on one surface of the second dielectric layer 142, tensile stress is formed on the other surface of the second dielectric layer 142. Accordingly, a tensile stress is formed in the middle of the first dielectric layer 141 so that the compressive stress is formed on the other surface of the first dielectric layer 141, that is, the surface in contact with the other surface of the second dielectric layer 142. As such, when the upper dielectric layer is formed by stacking a second dielectric layer having a higher thermal expansion coefficient than that of the first dielectric layer 141, since the compressive stress is simultaneously formed on the outer surface of the upper substrate and the one surface of the second dielectric layer, impact from the outside is increased. Even if applied, the mechanical strength of the panel is excellent because it is not easily bent by the compressive stress.

이에 따라, 제1 유전체층(141)은 제조 공정을 단순하게 하고, 제조 비용이 늘어나는 것을 방지하기 위하여 통상적으로 상부유전체층을 형성하기 위하여 사용되는 물질들과 실질적으로 동일한 것을 사용하는 것이 바람직하므로, 제1 유전체층(141)의 열팽창계수는 0.0000075 내지 0.0000080을 가지게 된다.Accordingly, in order to simplify the manufacturing process and prevent manufacturing costs from increasing, the first dielectric layer 141 preferably uses substantially the same materials as those used to form the upper dielectric layer. The thermal expansion coefficient of the dielectric layer 141 may have a 0.0000075 to 0.0000080.

또한, 제2 유전체층(142)의 열팽창계수는 상부기판(100)과 비슷한 열팽창계수를 가지도록 형성하는 것이 바람직하다. 이에 따라, 제2 유전체층(142)의 열팽창계수는 0.000085 내지 0.0000090인 것이 바람직하다. 그러한 경우, 제1 유전체층(141)보다 높은 열팽창계수를 가짐으로써, 패널의 기계적 강도를 높일 수 있고, 상부기판과의 열팽창계수 차이로 인한 패널의 강도 손실을 방지할 수 있게 된다.In addition, the thermal expansion coefficient of the second dielectric layer 142 is preferably formed to have a thermal expansion coefficient similar to that of the upper substrate 100. Accordingly, the thermal expansion coefficient of the second dielectric layer 142 is preferably 0.000085 to 0.0000090. In such a case, by having a higher coefficient of thermal expansion than the first dielectric layer 141, it is possible to increase the mechanical strength of the panel, it is possible to prevent the loss of strength of the panel due to the difference in thermal expansion coefficient with the upper substrate.

한편, 본 발명에서는 상부유전체층이 열팽창계수가 다른 두 개의 층으로 이루어지는 것을 실시예로 설명하였으나, 그 이상의 층으로도 형성될 수 있을 것이다. 그러나, 패널의 두께를 고려한다면 유전체층은 두 개의 층으로 이루어지는 것 이 가장 바람직할 것이다. On the other hand, in the present invention has been described in the embodiment that the upper dielectric layer is composed of two layers having different coefficients of thermal expansion, it may be formed of more layers. However, considering the thickness of the panel, it is most preferable that the dielectric layer consist of two layers.

도 4는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 4에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 4 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel is preferably arranged in a matrix form as shown in FIG. 4. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 4에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 4에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨대, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 4 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 4. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned may be possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.

도 5는 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.FIG. 5 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 in order to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 5에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서 브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 5, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, the plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

상기한 바와 같이 구성되는 본 발명에 의하면, 패널의 상부기판 상에 형성되는 상부유전체층을 열팽창계수가 서로 다른 두 개의 층으로 형성함으로써, 패널의 강도를 향상시키게 되고, 이에 따라 패널의 신뢰성이 높일 수 있게 된다.According to the present invention configured as described above, by forming the upper dielectric layer formed on the upper substrate of the panel of two layers having different coefficients of thermal expansion, the strength of the panel can be improved, thereby increasing the reliability of the panel. Will be.

또한, 패널의 기계적 강도를 확보함으로써, 고가의 글라스 필터 등과 같은 패널 보호 장치를 별도로 설치할 필요가 없어지므로 플라즈마 디스플레이 장치의 제조 비용을 절감할 수 있는 효과가 있다.In addition, by securing the mechanical strength of the panel, there is no need to separately install a panel protection device such as an expensive glass filter, there is an effect that can reduce the manufacturing cost of the plasma display device.

Claims (5)

상부기판; 상기 상부기판상에 형성되는 유지전극쌍 및 유전체층; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판상에 형성되는 어드레스전극을 포함하며, Upper substrate; A sustain electrode pair and a dielectric layer formed on the upper substrate; A lower substrate disposed to face the upper substrate; And an address electrode formed on the lower substrate, 상기 유전체층은 제1 유전체층; 및 The dielectric layer comprises a first dielectric layer; And 상기 제1 유전체층과 서로 다른 열팽창계수를 가지는 제2 유전체층으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a second dielectric layer having a different thermal expansion coefficient from the first dielectric layer. 청구항 1에 있어서,The method according to claim 1, 상기 제1 유전체층은 상기 제2 유전체층보다 열팽창계수가 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first dielectric layer has a lower coefficient of thermal expansion than the second dielectric layer. 청구항 2에 있어서,The method according to claim 2, 상기 상부기판상에 제1 유전체층, 제2 유전체층의 순으로 적층되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a first dielectric layer and a second dielectric layer on the upper substrate in this order. 청구항 1에 있어서,The method according to claim 1, 상기 제1 유전체층의 열팽창계수는 0.0000075 내지 0.0000080인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a thermal expansion coefficient of the first dielectric layer is 0.0000075 to 0.0000080. 청구항 1에 있어서,The method according to claim 1, 상기 제2 유전체층의 열팽창계수는 0.0000085 내지 0.0000090인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a thermal expansion coefficient of the second dielectric layer is 0.0000085 to 0.0000090.
KR1020060131974A 2006-12-21 2006-12-21 Plasma display device KR20080057984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131974A KR20080057984A (en) 2006-12-21 2006-12-21 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131974A KR20080057984A (en) 2006-12-21 2006-12-21 Plasma display device

Publications (1)

Publication Number Publication Date
KR20080057984A true KR20080057984A (en) 2008-06-25

Family

ID=39803694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131974A KR20080057984A (en) 2006-12-21 2006-12-21 Plasma display device

Country Status (1)

Country Link
KR (1) KR20080057984A (en)

Similar Documents

Publication Publication Date Title
KR20080057984A (en) Plasma display device
US7898178B2 (en) Plasma display device with auxiliary electrodes
KR100853168B1 (en) Plasma display apparatus
KR20110035021A (en) Multi plasma display panel device
KR100830406B1 (en) Plasma display device
EP1876630A2 (en) Plasma display apparatus
KR100853169B1 (en) Plasma display apparatus
KR100806311B1 (en) Plasma display panel device
KR100762248B1 (en) Plasma display panel
KR20080059903A (en) Method of manufacturing plasma display panel and plasma display device thereof
KR20080057991A (en) Plasma display device
KR20080010982A (en) Plasma display device and the method of the same
KR20080052879A (en) Plasma display device
KR20090009671A (en) Plasma display panel
KR20080057989A (en) Plasma display apparatus
KR20100115588A (en) Plasma display apparatus
KR20080049405A (en) Plasma display apparatus
KR20080051702A (en) Plasma display apparatus
KR20080057986A (en) Plasma display device
KR20080025563A (en) Plasma display device
KR20090066154A (en) Plasma display panel
KR20080051701A (en) Plasma display apparatus
KR20080051703A (en) Method of generating plasma display panel
KR20100113895A (en) Plasma display panel device
KR20110035022A (en) Multi plasma display panel device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination