KR20100113895A - Plasma display panel device - Google Patents

Plasma display panel device Download PDF

Info

Publication number
KR20100113895A
KR20100113895A KR1020090032442A KR20090032442A KR20100113895A KR 20100113895 A KR20100113895 A KR 20100113895A KR 1020090032442 A KR1020090032442 A KR 1020090032442A KR 20090032442 A KR20090032442 A KR 20090032442A KR 20100113895 A KR20100113895 A KR 20100113895A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
partition wall
plasma display
extension
Prior art date
Application number
KR1020090032442A
Other languages
Korean (ko)
Inventor
류성남
김진영
최경우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090032442A priority Critical patent/KR20100113895A/en
Publication of KR20100113895A publication Critical patent/KR20100113895A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Abstract

PURPOSE: A plasma display device is provided to improve color temperature and brightness by differently forming a first and a second discharge cell. CONSTITUTION: A first and a second partition wall(232,234) divide a first and a second electrode which are formed into a monolayer. Either the first electrode or the second electrode includes an electrode line and an extension electrode. The electrode line is formed into a direction crossing the first partition wall. The extension electrode is extended from the electrode line inside a first and a second discharge cell towards a second partition wall direction. The extension electrode comprises a first and a second extension electrode(206,207).

Description

플라즈마 디스플레이 장치{Plasma display panel device}Plasma display panel device

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 플라즈마 디스플레이 패널의 형성된 방전셀의 색온도 저하를 방지하기 용이한 플라즈마 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly, to a plasma display device which is easy to prevent a color temperature drop of a discharge cell formed of a plasma display panel.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between an upper substrate and a lower substrate to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays (Vacu μm Ultraviolet rays), and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.

일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다.In a typical plasma display panel, a scan electrode and a sustain electrode are formed on an upper substrate, and the scan electrode and the sustain electrode are laminated with a transparent electrode and a bus electrode made of expensive ITO (Indiμm Tin Oxide) to secure an aperture ratio of the panel. Has a structure.

최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.Recently, the focus is on manufacturing a plasma display panel that can secure sufficient viewing characteristics, driving characteristics, and the like, while reducing manufacturing costs.

본 발명의 목적은, 플라즈마 디스플레이 패널의 형성된 방전셀의 색온도 저하를 방지하기 용이한 플라즈마 디스플레이 장치를 제공함에 있다.An object of the present invention is to provide a plasma display device which is easy to prevent the color temperature of the discharge cells formed in the plasma display panel.

본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치는, 단일 층(one layer)으로 형성된 제1, 2 전극 및 방전셀을 구획하는 제1, 2 격벽을 포함하고, 상기 제1, 2 전극 중 적어도 하나는, 상기 제1 격벽과 교차하는 방향으로 형성된 전극라인 및 상기 방전셀 중 제1, 2 방전셀 내에 상기 전극라인에서 상기 제2 격벽 방향으로 연장된 연장전극을 포함하며, 상기 연장전극은, 상기 제1, 2 방전셀 내에서 각각 제1, 2 연장길이로 형성된 제1, 2 연장전극을 포함한다.A plasma display device according to a first embodiment of the present invention includes a first and a second partition formed in a single layer and first and second partition walls that partition discharge cells, and includes at least one of the first and second electrodes. One includes an electrode line formed in a direction crossing the first partition wall and an extension electrode extending from the electrode line toward the second partition wall in first and second discharge cells of the discharge cells, wherein the extension electrode includes: And first and second extension electrodes formed in the first and second discharge cells, respectively, having first and second extension lengths.

또한, 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 장치는, 단일 층(one layer)으로 형성된 제1, 2 전극 및 방전셀을 구획하는 제1, 2 격벽을 포함하고, 상기 제1, 2 전극 중 적어도 하나는, 상기 제1 격벽과 교차하는 방향으로 형성된 제1, 2 전극라인, 상기 제1, 2 전극라인을 연결하는 연결전극 및 상기 제1 전극라인에서 상기 제2 격벽 방향으로 연장되는 연장전극을 포함하며, 상기 연결전극은, 상기 제1, 2 방전셀 내에서 각각 제1, 2 폭으로 형성되는 제1, 2 연결전극을 포함한다.In addition, the plasma display device according to the second embodiment of the present invention includes first and second electrodes formed in a single layer, and first and second partition walls defining discharge cells, and the first and second electrodes. At least one of the first and second electrode lines formed in the direction crossing the first partition wall, the connecting electrode connecting the first and second electrode lines, and extending in the direction of the second partition wall from the first electrode line. And a connection electrode, wherein the connection electrode includes first and second connection electrodes formed in first and second widths in the first and second discharge cells, respectively.

본 발명의 플라즈마 디스플레이 장치는 투명 전극을 제거하여 플라즈마 디스 플레이 장치의 제조 원가를 절감할 수 있으며, 제1, 2 전극 중 적어도 하나를 방전셀 중 제1, 2 방전셀에서 상이하게 형성함으로써, 플라즈마 디스플레이 패널의 색온도 및 휘도를 향상시킬수 있는 이점이 있다.The plasma display device of the present invention can reduce the manufacturing cost of the plasma display device by removing the transparent electrode, and by forming at least one of the first and second electrodes differently from the first and second discharge cells of the discharge cells, There is an advantage that can improve the color temperature and brightness of the display panel.

도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.1 is a perspective view illustrating a structure of a plasma display panel according to a first embodiment of the present invention.

도 1을 참조하면, 본 플라즈마 디스플레이 패널은, 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.Referring to FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrodes 11b and 12b. ) May be formed of a metal such as silver (Ag), chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to serve to reduce voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 제1 실시 예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층 된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료 등 다양한 재료가 가능할 것이다.Meanwhile, according to the first embodiment of the present invention, the sustain electrode pairs 11 and 12 have not only a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also without the transparent electrodes 11a and 12a. Only the bus electrodes 11b and 12b may be constituted. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부 광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 제1 실시 예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the first embodiment of the present invention is formed on the upper substrate 10. The first black matrix 15 and the transparent electrodes 11a and 12a are formed at positions overlapping the partition wall 21. ) And second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, and may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are physically separated.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. In addition, magnesium oxide (MgO) may be generally used for the protective film 14, and Si-MgO to which silicon (Si) is added may be used.

여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트 기준으로 60PPM 내지 200PPM이 가능할 것이다.Here, the content of silicon (Si) added to the protective film 14 may be 60PPM to 200PPM based on the weight percent.

한편, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.On the other hand, the address electrode 22 is formed in the direction crossing the scan electrode 11 and the sustain electrode 12. In addition, the lower dielectric layer 23 and the partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 제1 실시 예에는 도 1에 나타낸 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In the first embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 제1 실시 예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in the first embodiment of the present invention, although each of the R, G, and B discharge cells is shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.2 is a simplified diagram illustrating an electrode arrangement of a plasma display panel according to a first embodiment of the present invention.

도 2를 참조하면, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 나타낸 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.Referring to FIG. 2, the plurality of discharge cells constituting the plasma display panel is preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제1 실시 예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널 의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only a first embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down or left and right in the center portion of the panel.

도 3은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.3 is a timing diagram of a method of time-division driving by dividing one frame into a plurality of subfields according to the first embodiment of the present invention.

단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 제1 실시 예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to the first embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방 전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge sections S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.4 is a timing diagram illustrating a driving signal for driving a plasma display panel according to a first embodiment of the present invention.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. It may include a reset section for initializing the discharge cells of the entire screen by using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells. have.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.In the address period, a scan signal having a negative scan voltage Vsc is sequentially applied to the scan electrode, and at the same time, a positive data signal is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. On the other hand, in order to increase the efficiency of the address discharge, a sustain bias voltage Vzb is applied to the sustain electrode during the address period.

상기 어드레스 구간 동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신 호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.During the address period, the plurality of scan electrodes Y may be divided into two or more groups, and scan signals may be sequentially supplied to each group, and each of the divided groups may be further divided into two or more subgroups and sequentially by the subgroups. Scan signals can be supplied. For example, the plurality of scan electrodes Y is divided into a first group and a second group, and scan signals are sequentially supplied to scan electrodes belonging to the first group, and then scan electrodes belonging to the second group Scan signals may be supplied sequentially.

본 발명에 따른 제1 실시 예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.According to the first embodiment of the present invention, the plurality of scan electrodes Y is divided into a first group located at an even number and a second group located at an odd number according to a position formed on a panel. In another embodiment, the display panel may be divided into a first group located above and a second group located below the center of the panel.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.The scan electrodes belonging to the first group divided by the above method are further divided into a first subgroup located at an even number and a second subgroup located at an odd number, or the first group. The first subgroup positioned above and the second group positioned below may be divided based on the center of the.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse having a sustain voltage Vs is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.The width of the first sustain signal or the last sustain signal among the plurality of sustain signals alternately supplied to the scan electrode and the sustain electrode in the sustain period may be greater than the width of the remaining sustain pulses.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의 해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.After the sustain discharge is generated, an erase period for erasing the wall charge remaining in the scan electrode or the sustain electrode of the selected ON cell in the address period by generating a weak discharge may be further included after the sustain period.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.The erase period may be included in all or some of the plurality of subfields, and the erase signal for the weak discharge is preferably applied to the electrode to which the last sustain pulse is not applied in the sustain period.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.The cancellation signal is a ramp-type signal that gradually increases, a low-voltage wide pulse, a high-voltage narrow pulse, an exponential signal, or half Sinusoidal pulses can be used.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.In addition, a plurality of pulses may be sequentially applied to the scan electrode or the sustain electrode to generate the weak discharge.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제1 실시 예로서, 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are first examples of signals for driving the plasma display panel according to the present invention. The present invention is not limited to the waveforms shown in FIG. 4. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

플라즈마 디스플레이 패널의 구동 구간은 파워 온 시퀀스 구간과 정상 동작 구간으로 구분될 수 있으며, 파워 온 시퀀스 구간과 정상 동작 구간에서 공급되는 구동 신호들의 파형은 동일하거나 필요에 따라 상이할 수 있다.The driving section of the plasma display panel may be divided into a power-on sequence section and a normal operation section. The waveforms of the driving signals supplied from the power-on sequence section and the normal operation section may be the same or different as necessary.

즉, 플라즈마 디스플레이 장치에 전원이 공급되면(Power ON), 미리 정해진 일정 시간 동안 또는 패널에 공급될 구동 전압이 정상 수준에 이를 때까지 패널에 영상을 디스플레이하지 아니하고 장치의 정상 동작을 준비하는 파워 온 시퀀스(power on sequence)가 수행된다. 그 후 정상 동작 구간에서 패널에 공급되는 구동 신호들에 의해 영상이 디스플레이된다.That is, when power is supplied to the plasma display device (Power ON), a power-on for preparing a normal operation of the device without displaying an image on the panel for a predetermined time or until the driving voltage to be supplied to the panel reaches a normal level. A power on sequence is performed. Thereafter, the image is displayed by the driving signals supplied to the panel in the normal operation section.

또한, 플라즈마 디스플레이 장치로의 전원 공급이 차단되기 이전에도, 구동 회로 또는 패널 등으로의 전원 공급을 원할히 종료하기 위해 상기 파워 온 시퀀스와 유사한 파워 오프 시퀀스(power on sequence)가 존재한다.In addition, even before the power supply to the plasma display device is cut off, a power on sequence similar to the power on sequence exists to smoothly terminate the power supply to the driving circuit or the panel.

예를 들어, 플라즈마 디스플레이 장치에 전원이 공급되기 시작한 후 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 로우 레벨(low level)인 "0"의 값을 가져 데이터 신호가 패널로 인가되지 아니하여, 패널에 영상이 디스플레이 되지 아니한다. 상기 일정 시간이 경과한 후, 화면 표시 신호(Dispaly Enable Signal)가 하이 레벨(high level)인 "1"의 값을 가지게 되면 데이터 신호가 패널로 인가되어, 패널에 영상이 디스플레이된다. 또한, 플라즈마 디스플레이 장치에 전원 공급이 종료되기 전 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 다시 로우 레벨(low level)인 "0"의 값을 가져, 패널에 영상이 디스플레이 되지 아니한다.For example, during a predetermined time after power is supplied to the plasma display device, the data signal is not applied to the panel because the display enable signal has a value of "0" which is a low level. , No image is displayed on the panel. After the predetermined time has elapsed, if the disabling enable signal has a value of "1" which is a high level, the data signal is applied to the panel, and the image is displayed on the panel. In addition, during a predetermined time before the power supply to the plasma display device is terminated, the disabling enable signal again has a low level of "0", and thus no image is displayed on the panel.

도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.5 is a cross-sectional view illustrating an electrode structure of a plasma display panel according to a first embodiment of the present invention.

도 5는 제1, 2 격벽(132, 134)로 구획되는 제1, 2, 3 방전셀(R, G, B) 내에 형성되는 제1 전극(100) 및 제2 전극(110)의 배치 구조만을 간략하게 나타낸다.5 illustrates an arrangement structure of the first electrode 100 and the second electrode 110 formed in the first, second, and third discharge cells R, G, and B, which are divided into the first and second partitions 132 and 134. Show only briefly.

도 5를 참조하면, 본 플라즈마 디스플레이 장치는 제1, 2, 3 방전셀(R, G, B)에서 동일한 전극 구조로 대칭으로 제1, 2 전극(100, 110)이 형성된다.Referring to FIG. 5, in the plasma display apparatus, first, second electrodes 100 and 110 are symmetrically formed in the same electrode structure in the first, second, and third discharge cells R, G, and B. Referring to FIG.

여기서, 제1 전극(100)은 제1 격벽(132)과 교차하는 방향으로 형성된 제1, 2 전극라인(101, 102), 제2 전극라인(102)에서 제2 전극(110)이 형성된 방향으로 돌출된 돌출전극(103), 제1, 2 전극라인(101, 102)을 연결하는 연결전극(104) 및 제1, 2, 3 방전셀(R, G, B) 내에서 각각 제1 전극라인(101)에서 제2 격벽(134)이 위치한 방향으로 연장된 제1, 2, 3 연장전극(105, 106, 107)을 포함한다.Here, the first electrode 100 has a direction in which the second electrode 110 is formed in the first and second electrode lines 101 and 102 and the second electrode line 102 in a direction crossing the first partition wall 132. First electrodes in the protruding electrodes 103, the connecting electrodes 104 connecting the first and second electrode lines 101 and 102, and the first, second and third discharge cells R, G, and B, respectively. The first, second, and third extension electrodes 105, 106, and 107 extend in the direction in which the second partition wall 134 is positioned in the line 101.

제1, 2 전극라인(101, 102)은 개구율을 항상시키기 위해 폭을 좁게 형성하는 것이 바람직하다. 바람직하게는 제1, 2 전극라인(101, 102)의 폭은 20㎛ 이상 70㎛ 이하로 하여 개구율을 향상시킴과 아울러, 방전이 원활하게 일어나도록 하는 것이 바람직하다.It is preferable that the first and second electrode lines 101 and 102 have a narrow width so as to always keep the aperture ratio. Preferably, the widths of the first and second electrode lines 101 and 102 are set to 20 µm or more and 70 µm or less to improve the aperture ratio and to facilitate the discharge.

또한, 연결전극(104)는 돌출전극(103)을 통해 개시된 방전이 제2 전극라인(102)에서 제1 전극라인(101)으로 확산되도록 돕는다.In addition, the connection electrode 104 helps the discharge initiated through the protruding electrode 103 to diffuse from the second electrode line 102 to the first electrode line 101.

본 실시 예에서, 연결전극(104)는 제1, 2, 3 방전셀(R, G, B) 내에 형성되지만, 그 필요에 따라 방전셀을 구획하는 제1 격벽(132) 상에 형성되는 것도 가능할 것이다.In the present embodiment, the connection electrode 104 is formed in the first, second, and third discharge cells R, G, and B, but may also be formed on the first partition wall 132 partitioning the discharge cells as necessary. It will be possible.

이때, 제1, 2, 3 연장전극(105, 106, 107) 각각은 제1, 2, 3 연장길이(D1, D2, D3)로 형성된다.In this case, each of the first, second, and third extension electrodes 105, 106, and 107 is formed with first, second, and third extension lengths D1, D2, and D3.

여기서, 제2 연장길이(D2)는 제1 연장길이(D1) 대비 1.2배 내지 2배인 것이 바람직하며, 제3 연장길이(D3)는 제2 연장길이(D2) 대비 1.2배 내지 2배인 것이 바람직하다. 이유인즉, 제1, 2, 3 방전셀(R, G, B) 중 제2, 3 방전셀(G, B)에서의 색온도가 낮게 형성되므로, 색온도 저하를 방지할 수 있다.Here, the second extension length D2 is preferably 1.2 times to 2 times the first extension length D1, and the third extension length D3 is preferably 1.2 times to 2 times the second extension length D2. Do. That is, since the color temperature in the second and third discharge cells (G, B) of the first, second, and third discharge cells (R, G, B) is formed low, the color temperature can be prevented from being lowered.

그리고, 제1, 2, 3 연장전극(105, 106, 107) 각각은 제1, 2, 3 폭(P1, P2, P3)으로 형성된다.Each of the first, second, and third extension electrodes 105, 106, and 107 has first, second, and third widths P1, P2, and P3.

즉, 제1 폭(P1)은 제2 폭(P2) 대비 1.2배 내지 2배인 것이 바람직하며, 제3 제2 폭(P2)은 제3 폭(P3) 대비 1.2배 내지 2배인 것이 바람직하다. 이유인즉, 제1, 2, 3 방전셀(R, G, B) 중 제2, 3 방전셀(G, B)에서의 색온도가 낮게 형성되므로, 색온도 저하를 방지할 수 있다.That is, the first width P1 is preferably 1.2 times to 2 times the second width P2, and the third second width P2 is preferably 1.2 times to 2 times the third width P3. That is, since the color temperature in the second and third discharge cells (G, B) of the first, second, and third discharge cells (R, G, B) is formed low, the color temperature can be prevented from being lowered.

본 실시 예에서, 제1 연장전극(105)은 제1 연장길이(D1) 및 제1 폭(P1)으로 형성된 것으로 설명하였으나, 제1 연장전극(105)은 형성되지 않을 수 있다.In the present exemplary embodiment, the first extension electrode 105 is described as having a first extension length D1 and a first width P1, but the first extension electrode 105 may not be formed.

제2 전극(110)은 제1 격벽(132)과 교차하는 방향으로 형성된 제1, 2 전극라인(111, 112), 제2 전극라인(112)에서 제1 전극(100)이 형성된 방향으로 돌출된 돌출전극(113), 제1, 2 전극라인(111, 112)을 연결하는 연결전극(114) 및 제1, 2, 3 방전셀(R, G, B) 내에서 각각 제1 전극라인(111)에서 제2 격벽(134)이 위치한 방향으로 연장된 제1, 2, 3 연장전극(115, 116, 117)을 포함한다.The second electrode 110 protrudes in the direction in which the first electrode 100 is formed from the first and second electrode lines 111 and 112 and the second electrode line 112 formed in the direction crossing the first partition wall 132. The first electrode line (not shown) in the protruding electrode 113, the connection electrode 114 connecting the first and second electrode lines 111 and 112, and the first, second and third discharge cells R, G, and B, respectively. The first, second, and third extension electrodes 115, 116, and 117 extend in the direction in which the second partition wall 134 is positioned at 111.

여기서, 제2 전극(110)은 제1 전극(100)과 대칭으로 형성되므로, 설명은 생략한다.Here, since the second electrode 110 is formed symmetrically with the first electrode 100, description thereof will be omitted.

그리고, 제2 격벽(134) 상에는 블랙 매트릭스(미도시)가 형성될 수 있다.In addition, a black matrix (not shown) may be formed on the second partition 134.

도 6은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.6 is a cross-sectional view illustrating an electrode structure of a plasma display panel according to a second embodiment of the present invention.

도 6을 참조하면, 본 플라즈마 디스플레이 장치는 제1, 2, 3 방전셀(R, G, B)에서 상이한 전극 구조로 비대칭으로 제1, 2 전극(200, 210)이 형성된다.Referring to FIG. 6, in the plasma display apparatus, first, second electrodes 200 and 210 are asymmetrically formed in different electrode structures in the first, second, and third discharge cells R, G, and B. Referring to FIG.

그리고, 제2 격벽(234) 상에는 블랙 매트릭스(BM)가 부분적으로 중첩되도록 형성된다.The black matrix BM is formed to partially overlap the second partition 234.

여기서, 블랙 매트릭스(BM)는 제1, 2 방전셀(R, G)에 인접한 제2 격벽(234) 상에 중첩되며, 제3 방전셀(B)에 인접한 제2 격벽(234)에 형성되지 않는다.Here, the black matrix BM overlaps the second partition wall 234 adjacent to the first and second discharge cells R and G and is not formed in the second partition wall 234 adjacent to the third discharge cell B. Do not.

제1 전극(200)은 제1 격벽(232)과 교차하는 방향으로 형성된 제1, 2 전극라인(201, 202), 제2 전극라인(202)에서 제2 전극(210)이 형성된 방향으로 돌출된 돌출전극(203), 제1, 2 전극라인(201, 202)을 연결하는 연결전극(204) 및 제1, 2, 3 방전셀(R, G, B) 내에서, 각각 제1 전극라인(201)에서 제2 격벽(234)이 위치한 방향으로 연장된 제1, 2 연장전극(206, 207)을 포함한다.The first electrode 200 protrudes from the first and second electrode lines 201 and 202 formed in the direction crossing the first partition wall 232 and the second electrode line 202 in the direction in which the second electrode 210 is formed. The first electrode line in the protruding electrode 203, the connecting electrode 204 connecting the first and second electrode lines 201 and 202, and the first, second and third discharge cells R, G, and B, respectively. The first and second extension electrodes 206 and 207 extending in the direction in which the second partition wall 234 is positioned at 201 are included.

여기서, 제1 연장전극(206)은 제1, 2 방전셀(R, G)에서 제1 연장길이(D10)로 동일하게 형성되며, 제2 연장전극(207)은 제3 방전셀(B)에서 제2 연장길이(D20)로 형성된다.Here, the first extension electrode 206 is formed to be the same as the first extension length (D10) in the first, second discharge cells (R, G), the second extension electrode 207 is the third discharge cell (B) In the second extension length (D20) is formed.

제2 연장길이(D20)는 제1 연장길이(D10) 대비 1.2배 내지 2배인것이 바람직하며, 제1 전극라인(201)에서 제2 격벽(234)에 접촉되도록 형성된다.The second extension length D20 is preferably 1.2 to 2 times the first extension length D10 and is formed to contact the second partition wall 234 in the first electrode line 201.

제2 전극(210)은 제1 격벽(232)과 교차하는 방향으로 형성된 제1, 2 전극라인(211, 212), 제2 전극라인(212)에서 제1 전극(200)이 형성된 방향으로 돌출된 돌 출전극(213), 제1, 2 전극라인(211, 212)을 연결하는 연결전극(214) 및 제1 전극라인(211)에서 제2 격벽(234)이 위치한 방향으로 연장된 제1 연장전극(216)을 포함한다.The second electrode 210 protrudes in the direction in which the first electrode 200 is formed from the first and second electrode lines 211 and 212 and the second electrode line 212 formed in the direction crossing the first partition wall 232. A first electrode extending in a direction in which the second electrode wall 234 is positioned in the first electrode line 211 and the connection electrode 214 connecting the protruded electrode 213, the first and second electrode lines 211 and 212. An extension electrode 216 is included.

여기서, 제1 연장전극(216)은 제1 연장길이(D10)로 제1, 2, 3 방전셀(R, G, B)에 형성된다.Here, the first extension electrode 216 is formed in the first, second, and third discharge cells R, G, and B with the first extension length D10.

본 실시 예에서, 블랙 매트릭스(BM)가 제3 방전셀(B)에 형성되지 않으므로, 제1 전극(200)의 제2 연장전극(207)을 제2 격벽(234)에 접촉되도록 하여 색온도 저하를 방지할 수 있다.In the present embodiment, since the black matrix BM is not formed in the third discharge cell B, the color temperature is lowered by bringing the second extension electrode 207 of the first electrode 200 into contact with the second partition wall 234. Can be prevented.

도 7은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.7 is a cross-sectional view illustrating an electrode structure of a plasma display panel according to a third embodiment of the present invention.

도 7을 참조하면, 본 플라즈마 디스플레이 장치는 제1, 2, 3 방전셀(R, G, B)에서 상이한 전극 구조로 비대칭으로 제1, 2 전극(300, 310)이 형성된다.Referring to FIG. 7, in the plasma display apparatus, first, second electrodes 300 and 310 are asymmetrically formed with different electrode structures in the first, second, and third discharge cells R, G, and B. Referring to FIG.

그리고, 제2 격벽(334) 상에는 블랙 매트릭스(BM)가 중첩되도록 형성된다.The black matrix BM is formed to overlap the second partition 334.

제1 전극(300)은 제1 격벽(332)과 교차하는 방향으로 형성된 제1, 2 전극라인(301, 302), 제2 전극라인(302)에서 제2 전극(310)이 형성된 방향으로 돌출된 돌출전극(303), 제1, 2, 3 방전셀(R, G, B) 각각에서 제1, 2 전극라인(301, 302)을 연결하는 제1, 2 연결전극(304, 305) 및 제1 전극라인(301)에서 제2 격벽(334)이 위치한 방향으로 연장된 연장전극(306)을 포함한다.The first electrode 300 protrudes in the direction in which the second electrode 310 is formed in the first and second electrode lines 301 and 302 and the second electrode line 302 formed in the direction crossing the first partition wall 332. First and second connection electrodes 304 and 305 connecting the first and second electrode lines 301 and 302 to the protruding electrodes 303 and the first, second and third discharge cells R, G and B, respectively. The extension electrode 306 extends in the direction in which the second partition wall 334 is positioned in the first electrode line 301.

여기서, 제1 연결전극(304)는 돌출전극(306)과 동일하게 제1 폭(P10)을 가지며, 제2 연결전극(305)는 제1 폭(P10) 보다 두꺼운 제2 폭(P20)을 가지고 형성된 다.Here, the first connection electrode 304 has a first width P10, similar to the protruding electrode 306, and the second connection electrode 305 has a second width P20 thicker than the first width P10. Formed.

즉, 제2 폭(P20)는 제1 폭(P10) 대비 1.2배 내지 2배인 것이 바람직하며, 제2 연결전극(305)의 폭을 증가시킴으로써, 방전 개시에 따른 전하의 확산이 용이하며 제2, 3 방전셀(G, B)의 색온도를 증가시킬 수 있다.That is, the second width P20 is preferably 1.2 times to 2 times the first width P10, and by increasing the width of the second connection electrode 305, it is easy to spread the charge due to the start of discharge and the second width P20. , The color temperature of the three discharge cells (G, B) can be increased.

여기서, 제2, 3 방전셀(G, B)에 형성된 제2 연결전극(305)은 서로 동일하게 제2 폭(P20)을 가지는 것으로 설명하였으나, 상이하게 형성될 수 있다.Here, the second connection electrodes 305 formed in the second and third discharge cells G and B have been described as having the second width P20 to be the same, but may be formed differently.

즉, 제2, 3 방전셀(G, B)에 형성된 제2 연결전극(305)의 제2 폭(P20)이 서로 상이한 경우에는, 제2 방전셀(G)에 형성된 제2 연결전극(305)의 폭이 제3 방전셀(B)에 형성된 제2 연결전극(305)의 폭보다 작게 형성된다.That is, when the second width P20 of the second connection electrode 305 formed in the second and third discharge cells G and B is different from each other, the second connection electrode 305 formed in the second discharge cell G is different. ) Is smaller than the width of the second connection electrode 305 formed in the third discharge cell (B).

제2 전극(300)은 제1 격벽(332)과 교차하는 방향으로 형성된 제1, 2 전극라인(311, 312), 제2 전극라인(312)에서 제1 전극(300)이 형성된 방향으로 돌출된 돌출전극(313), 제1, 2 전극라인(311, 312)을 연결하는 연결전극(315) 및 제1 전극라인(211)에서 제2 격벽(334)이 위치한 방향으로 연장된 연장전극(316)을 포함한다.The second electrode 300 protrudes in the direction in which the first electrode 300 is formed from the first and second electrode lines 311 and 312 and the second electrode line 312 formed in the direction crossing the first partition wall 332. The protruding electrode 313, the connection electrode 315 connecting the first and second electrode lines 311 and 312, and an extension electrode extending in the direction in which the second partition wall 334 is positioned in the first electrode line 211. 316).

여기서, 연결전극(315)는 제1 전극(300)의 제1 연결전극(304)와 동일하게 제1 폭(P1)으로 형성된다.Here, the connection electrode 315 is formed with the first width P1 in the same manner as the first connection electrode 304 of the first electrode 300.

따라서, 본 발명의 제1, 2, 3 실시 예에 따른 플라즈마 디스플레이 장치는 제1, 2, 3 방전셀 중 제2, 3, 방전셀의 색온도 저하를 방지하도록 연결전극 또는 연장전극의 길이 또는 폭을 조절함으로써, 색온도를 상승시킬 수 있는 이점이 있다.Accordingly, in the plasma display apparatus according to the first, second, and third embodiments of the present invention, the length or width of the connection electrode or the extension electrode is prevented to reduce the color temperature of the second, third, and discharge cells of the first, second, and third discharge cells. By adjusting, there is an advantage that the color temperature can be increased.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속 하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art to which the present invention pertains should make the present invention without departing from the spirit and scope of the present invention as defined in the appended claims. It will be appreciated that various modifications or changes can be made. Accordingly, modifications of the embodiments of the present invention will not depart from the scope of the present invention.

도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.1 is a perspective view illustrating a structure of a plasma display panel according to a first embodiment of the present invention.

도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.2 is a simplified diagram illustrating an electrode arrangement of a plasma display panel according to a first embodiment of the present invention.

도 3은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.3 is a timing diagram of a method of time-division driving by dividing one frame into a plurality of subfields according to the first embodiment of the present invention.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.4 is a timing diagram illustrating a driving signal for driving a plasma display panel according to a first embodiment of the present invention.

도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.5 is a cross-sectional view illustrating an electrode structure of a plasma display panel according to a first embodiment of the present invention.

도 6은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.6 is a cross-sectional view illustrating an electrode structure of a plasma display panel according to a second embodiment of the present invention.

도 7은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.7 is a cross-sectional view illustrating an electrode structure of a plasma display panel according to a third embodiment of the present invention.

Claims (12)

단일 층(one layer)으로 형성된 제1, 2 전극 및 방전셀을 구획하는 제1, 2 격벽을 포함하고,First and second electrodes formed of a single layer, and first and second partition walls defining a discharge cell, 상기 제1, 2 전극 중 적어도 하나는,At least one of the first and second electrodes, 상기 제1 격벽과 교차하는 방향으로 형성된 전극라인 및 상기 방전셀 중 제1, 2 방전셀 내에 상기 전극라인에서 상기 제2 격벽 방향으로 연장된 연장전극을 포함하며,An electrode line formed in a direction crossing the first partition wall and an extension electrode extending from the electrode line in the first and second discharge cells in the direction of the second partition wall; 상기 연장전극은,The extension electrode, 상기 제1, 2 방전셀 내에서 각각 제1, 2 연장길이로 형성된 제1, 2 연장전극을 포함하는 플라즈마 디스플레이 장치.And first and second extension electrodes formed in the first and second discharge cells, respectively, having first and second extension lengths. 제 1 항에 있어서, 상기 제2 연장길이는,The method of claim 1, wherein the second extension length, 상기 제1 연장길이 대비 1.2배 내지 2배인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that 1.2 to 2 times the first extension length. 제 1 항에 있어서, 상기 제1, 2 연장전극 각각은,The method of claim 1, wherein each of the first and second extension electrodes, 제1, 2 폭으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that formed in the first, second width. 제 3 항에 있어서, 상기 제1 폭은,The method of claim 3, wherein the first width is, 상기 제2 폭 대비 1.2배 내지 2배인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that 1.2 to 2 times the second width. 제 1 항에 있어서,The method of claim 1, 상기 제1 방전셀을 구획하는 상기 제1 격벽 상에 형성되는 블랙 매트릭스를 더 포함하는 플라즈마 디스플레이 장치.And a black matrix formed on the first partition wall that partitions the first discharge cell. 제 5 항에 있어서,The method of claim 5, 상기 블랙 매트릭스는 상기 제2 방전셀을 구획하는 상기 제1 격벽 상에 형성되지 않으며,The black matrix is not formed on the first partition wall that partitions the second discharge cell, 상기 제2 연장전극은,The second extension electrode, 상기 제1 격벽과 접촉되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a plasma display device in contact with the first partition wall. 제 6 항에 있어서, 상기 제1, 2 전극은,The method of claim 6, wherein the first and second electrodes, 상기 제1 방전셀 내에서 서로 대칭으로 형성되고, 상기 제2 방전셀 내에서 서로 비대칭으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And asymmetrically formed in the first discharge cell and asymmetrically formed in the second discharge cell. 제 6 항에 있어서, 상기 제1, 2 전극 중 어느 하나는,The method of claim 6, wherein any one of the first and second electrodes, 상기 제1, 2 방전셀에서 서로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first and second discharge cells are identical to each other. 제 1 항에 있어서,The method of claim 1, 상기 전극라인은 상기 방전셀의 중심에 인접한 제1 전극라인 및 상기 제1 격벽에 인접한 제2 전극라인을 포함하고,The electrode line includes a first electrode line adjacent to the center of the discharge cell and a second electrode line adjacent to the first partition wall, 상기 제1, 2 전극 중 적어도 하나는, 상기 제1, 2 전극라인을 연결하는 연결전극을 더 포함하며,At least one of the first and second electrodes may further include a connection electrode connecting the first and second electrode lines. 상기 연결전극은,The connection electrode, 상기 제1, 2 방전셀에서 동일한 폭을 가지는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the same width in the first and second discharge cells. 단일 층(one layer)으로 형성된 제1, 2 전극 및 방전셀을 구획하는 제1, 2 격벽을 포함하고,First and second electrodes formed of a single layer, and first and second partition walls defining a discharge cell, 상기 제1, 2 전극 중 적어도 하나는,At least one of the first and second electrodes, 상기 제1 격벽과 교차하는 방향으로 형성된 제1, 2 전극라인, 상기 제1, 2 전극라인을 연결하는 연결전극 및 상기 제1 전극라인에서 상기 제2 격벽 방향으로 연장되는 연장전극을 포함하며,A first electrode line formed in a direction crossing the first partition wall, a connecting electrode connecting the first electrode line and a second electrode line, and an extension electrode extending from the first electrode line toward the second partition wall; 상기 연결전극은,The connection electrode, 상기 제1, 2 방전셀 내에서 각각 제1, 2 폭으로 형성되는 제1, 2 연결전극을 포함하는 플라즈마 디스플레이 장치.And first and second connection electrodes formed in the first and second discharge cells to have first and second widths, respectively. 제 10 항에 있어서, 상기 제2 폭은,The method of claim 10, wherein the second width is, 상기 제1 폭 대비 1.2배 내지 2배인 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that 1.2 to 2 times the first width. 제 10 항에 있어서, 상기 제1, 2 전극은,The method of claim 10, wherein the first and second electrodes, 서로 비대칭으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device characterized in that formed asymmetrically to each other.
KR1020090032442A 2009-04-14 2009-04-14 Plasma display panel device KR20100113895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090032442A KR20100113895A (en) 2009-04-14 2009-04-14 Plasma display panel device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090032442A KR20100113895A (en) 2009-04-14 2009-04-14 Plasma display panel device

Publications (1)

Publication Number Publication Date
KR20100113895A true KR20100113895A (en) 2010-10-22

Family

ID=43133274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090032442A KR20100113895A (en) 2009-04-14 2009-04-14 Plasma display panel device

Country Status (1)

Country Link
KR (1) KR20100113895A (en)

Similar Documents

Publication Publication Date Title
KR20090035195A (en) Plasma display apparatus
KR100806311B1 (en) Plasma display panel device
KR20100113895A (en) Plasma display panel device
KR20110041845A (en) Multi plasma display panel device
KR20110035021A (en) Multi plasma display panel device
KR20100116033A (en) Plasma display device device
KR20100045779A (en) Plasma display device thereof
KR20090035196A (en) Plasma display apparatus
KR20090050309A (en) Plasma display apparatus
KR20080004981A (en) Plasma display panel
KR20110035020A (en) Multy plasma display panel device
KR20110035022A (en) Multi plasma display panel device
KR20100113892A (en) Plasma display panel device
KR20100115588A (en) Plasma display apparatus
KR20100116032A (en) Plasma display device device
KR20100081158A (en) Plasma display apparatus
KR20110028898A (en) Plasma display panel device
KR20100002769A (en) Plasma display panel
KR20080113630A (en) Plasma display apparatus
KR20080061635A (en) Plasma display apparatus
KR20080057989A (en) Plasma display apparatus
KR20090114831A (en) Plasma display panel
KR20110027412A (en) Plasma display panel device
KR20080085586A (en) Plasma display device
KR20090005534A (en) Plasma display panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination