KR20110041845A - Multi plasma display panel device - Google Patents
Multi plasma display panel device Download PDFInfo
- Publication number
- KR20110041845A KR20110041845A KR1020090098858A KR20090098858A KR20110041845A KR 20110041845 A KR20110041845 A KR 20110041845A KR 1020090098858 A KR1020090098858 A KR 1020090098858A KR 20090098858 A KR20090098858 A KR 20090098858A KR 20110041845 A KR20110041845 A KR 20110041845A
- Authority
- KR
- South Korea
- Prior art keywords
- plasma display
- sustain
- signal
- display panels
- driving
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
- G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
Description
본 발명은 멀티 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 복수의 플라즈마 디스플레이 패널에서 디스플레이되는 하나의 영상에 대한 화질 저하를 방지하기 용이한 멀티 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a multi-plasma display device, and more particularly, to a multi-plasma display device that is easy to prevent deterioration of image quality of one image displayed on a plurality of plasma display panels.
일반적으로, 플라즈마 디스플레이 장치(이하 “PDP”라 함)는 플라즈마 방전을 이용하여 화상을 표시하는 평판표시장치로서, 빠른 응답속도를 가짐과 아울러 대면적의 화상을 표시하기에 적합하여 고해상도 텔레비전, 모니터 및 옥내/외 광고용 디스플레이로 이용되고 있다.In general, a plasma display device (hereinafter referred to as a “PDP”) is a flat panel display device that displays an image using plasma discharge, and has a high response speed and is suitable for displaying a large area image. And indoor / outdoor advertising displays.
플라즈마 디스플레이 장치는 상부기판의 유효영역 상에 서로 나란하게 형성된 제1, 2 전극 및 하부기판 상에서 제1, 2 전극과 교차하는 제3 전극이 형성되며, 상부기판과 하부기판 사이에 형성된 격벽이 하나의 방전셀을 이루는 플라즈마 디스플레이 패널을 포함하고, 각 방전셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In the plasma display apparatus, first and second electrodes formed on the effective area of the upper substrate and a third electrode intersecting the first and second electrodes are formed on the lower substrate, and one partition wall is formed between the upper substrate and the lower substrate. And a plasma display panel constituting a discharge cell of which contains a main discharge gas such as neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and a small amount of xenon. Inert gas is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.
최근들어, 멀티 플라즈마 디스플레이 장치는 동일휘도 표현시 복수의 플라즈마 디스플레이 패널 각각에 휘도 편차가 크게 발생하는 것을 방지하기 위한 연구가 진행 중이다.In recent years, a multi-plasma display apparatus is under study for preventing a large luminance deviation from occurring in each of a plurality of plasma display panels when displaying the same luminance.
본 발명의 목적은, 복수의 플라즈마 디스플레이 패널에서 디스플레이되는 하나의 영상에 대한 화질 저하를 방지하기 용이한 멀티 플라즈마 디스플레이 장치를 제공함에 있다.An object of the present invention is to provide a multi-plasma display device that is easy to prevent the deterioration of the image quality of one image displayed in a plurality of plasma display panels.
본 발명의 멀티 플라즈마 디스플레이 장치는, 상호연접하는 복수의 플라즈마 디스플레이 패널 및 상기 복수의 플라즈마 디스플레이 패널을 각각 구동하는 복수의 구동부;를 포함하고, 상기 복수의 플라즈마 디스플레이 패널은, 리셋기간, 어드레스 기간 및 서스테인 기간을 포함하는 복수의 서브필드에 의해 하나의 영상을 분할하여 디스플레이하며, 적어도 하나의 상기 서스테인 기간에, 상기 복수의 플라즈마 디스플레이 패널 중 적어도 하나에 인가되는 서스테인 신호가 상이한 것을 특징으로 한다.The multi-plasma display apparatus of the present invention includes a plurality of plasma display panels connected to each other and a plurality of driving units for driving the plurality of plasma display panels, respectively, wherein the plurality of plasma display panels include a reset period, an address period, One image is divided and displayed by a plurality of subfields including a sustain period, and a sustain signal applied to at least one of the plurality of plasma display panels is different in at least one sustain period.
본 발명의 멀티 플라즈마 디스플레이 장치는, 복수의 플라즈마 디스플레이 패널 중 적어도 하나에 인가되는 서스테인 신호의 서스테인 개수를 상이하게 함으로, 복수의 플라즈마 디스플레이 패널에서 디스플레이되는 하나의 영상에 대한 휘도 편차를 줄일 수 있으므로 화질이 개선되는 이점이 있다.In the multi-plasma display apparatus of the present invention, by varying the number of sustain signals of the sustain signals applied to at least one of the plurality of plasma display panels, the luminance variation with respect to one image displayed in the plurality of plasma display panels can be reduced, thereby improving image quality. This has the advantage of being improved.
또한, 본 발명의 멀티 플라즈마 디스플레이 장치는, 복수의 플라즈마 디스플레이 패널 중 적어도 하나에 인가되는 리셋 신호의 최대전압 또는 리셋 신호의 개 수를 상이하게 함으로써, 리셋 방전에 의해 축적되는 벽전하를 안정화 시킴으로써, 오방전을 방지할 수 있는 이점이 있다.In addition, the multi-plasma display device of the present invention stabilizes wall charges accumulated by reset discharge by varying the maximum voltage of the reset signal or the number of reset signals applied to at least one of the plurality of plasma display panels. There is an advantage that can prevent erroneous discharge.
이하, 첨부된 도면을 참조하여 본 발명에 따른 멀티 플라즈마 디스플레이 장치에 관하여 상세히 설명한다.Hereinafter, a multi-plasma display device according to the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 멀티 플라즈마 디스플레이 장치를 나타내는 개략도이다.1 is a schematic view showing a multi-plasma display device according to the present invention.
도 1을 참조하면, 본 멀티 플라즈마 디스플레이 장치(100)는, 제1 내지 제4 플라즈마 디스플레이 장치(A, B, C, D)가 제1, 2 심 영역(seam1 ~ seam2)에서 서로 연접되어, 대화면을 구현하게 된다.Referring to FIG. 1, in the
여기서, 제1 내지 제4 플라즈마 디스플레이 장치(A, B, C, D) 각각은 화상 구현시 개별 동작을 통하여 분할화면을 구성하며, 제1 내지 제4 플라즈마 디스플레이 장치(A, B, C, D) 중 어느 하나가 나머지 플라즈마 디스플레이 장치를 제어하도록 한다.Here, each of the first to fourth plasma display apparatuses A, B, C, and D constitutes a split screen through individual operations when an image is implemented, and the first to fourth plasma display apparatuses A, B, C, and D are configured. ) Controls the other plasma display device.
즉, 제1 내지 제4 플라즈마 디스플레이 장치(A, B, C, D) 각각은 개별 구동부(미도시)를 구성한다.That is, each of the first to fourth plasma display devices A, B, C, and D constitutes an individual driver (not shown).
심 영역(seam1 ~ seam2)은 서로 동일한 폭으로 형성되며, 최대한 심 영역(seam1 ~ seam2)이 존재하지 않는 것이 바람직할 것이다.The seam areas seam1 to seam2 are formed to have the same width, and it is preferable that the seam areas seam1 to seam2 do not exist as much as possible.
도 2는 도 1에 나타낸 제1 내지 제4 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.FIG. 2 is a perspective view illustrating a structure of a plasma display panel included in the first to fourth plasma display devices shown in FIG. 1.
도 2를 참조하면, 본 플라즈마 디스플레이 패널은, 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.Referring to FIG. 2, the plasma display panel includes a
유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-OZide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The
한편, 본 발명의 제1 실시 예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층 된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료 등 다양한 재료가 가능할 것이다.Meanwhile, according to the first embodiment of the present invention, the sustain electrode pairs 11 and 12 have not only a structure in which the
스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부 광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 스트라이프( 블랙 매트릭스, BM, 15)가 배열된다.Light between the
본 발명에 따른 블랙 스트라이프(15)는 상부 기판(10)에 형성되는데, 격 벽(21)과 중첩되는 위치에 형성되는 제1 블랙 스트라이프(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 스트라이프(11c, 12c)로 구성될 수 있다. 여기서, 제1 블랙 스트라이프(15)와 블랙층 또는 블랙 전극층이라고도 하는 제2 블랙 스트라이프(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The
또한, 물리적으로 연결되어 형성되는 경우, 제1 블랙 스트라이프(15)와 제 2 블랙 스트라이프(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first
스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper
또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. In addition, magnesium oxide (MgO) may be generally used for the
여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트 기준으로 60PPM 내지 200PPM이 가능할 것이다.Here, the content of silicon (Si) added to the
한편, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.On the other hand, the
또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the
본 발명의 도 2에 나타낸 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In addition to the structure of the partition wall 21 shown in FIG. 2 of the present invention, the structure of the partition wall 21 of various shapes will be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the
여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the
한편, 본 발명에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.In the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.
또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Ze, Ne+Ze 및 He+Ne+Ze 등의 불활성 혼합가스가 주입된다.In addition, the
도 3은 도 2에 나타낸 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.FIG. 3 is a schematic diagram showing an electrode arrangement of the plasma display panel shown in FIG. 2.
도 3를 참조하면, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 나타낸 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(Z1 내지 Zn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(Z1 내지 Zn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.Referring to FIG. 3, the plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines Z1 to Zn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines Z1 to Zn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.
도 3에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제1 실시 예에 불과하므로, 본 발명은 도 3에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(Z1 내지 Zn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 3 is only a first embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 3. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines Z1 to Zn may be driven by being divided up and down or left and right in the center portion of the panel.
도 4는 도 2에 나타낸 플라즈마 디스플레이 패널을 구동하기 위한, 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.FIG. 4 is a timing diagram for a method of time division driving by dividing one frame into a plurality of subfields for driving the plasma display panel shown in FIG. 2.
단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.
여기서, 본 발명에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.According to the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(Z)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode Z, and a scan pulse corresponding to each scan electrode Y is sequentially applied.
각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the
각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에 서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. Do. For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.
또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.
도 5는 도 2에 나타낸 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.FIG. 5 is a timing diagram illustrating a drive signal for driving the plasma display panel shown in FIG. 2.
상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. It may include a reset section for initializing the discharge cells of the entire screen by using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells. have.
리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋 다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby erasing and discharging the discharge cells. Is generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.
어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(Z)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.In the address period, a scan signal having a negative scan voltage Vsc is sequentially applied to the scan electrode, and a positive data signal is simultaneously applied to the address electrode Z. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. On the other hand, in order to increase the efficiency of the address discharge, a sustain bias voltage Vzb is applied to the sustain electrode during the address period.
상기 어드레스 구간 동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.During the address period, the plurality of scan electrodes Y may be divided into two or more groups, and scan signals may be sequentially supplied to each group, and each of the divided groups may be further divided into two or more subgroups and sequentially by the subgroups. Scan signals can be supplied. For example, the plurality of scan electrodes Y is divided into a first group and a second group, and scan signals are sequentially supplied to scan electrodes belonging to the first group, and then scan electrodes belonging to the second group Scan signals may be supplied sequentially.
본 발명에 따른 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.The plurality of scan electrodes Y according to the present invention may be divided into a first group located at an even number and a second group located at an odd number according to a position formed on a panel. In another embodiment, the panel may be divided into a first group located above and a second group located below the center of the panel.
상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.The scan electrodes belonging to the first group divided by the above method are further divided into a first subgroup located at an even number and a second subgroup located at an odd number, or the first group. The first subgroup positioned above and the second group positioned below may be divided based on the center of the.
서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse having a sustain voltage Vs is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.
서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.The width of the first sustain signal or the last sustain signal among the plurality of sustain signals alternately supplied to the scan electrode and the sustain electrode in the sustain period may be greater than the width of the remaining sustain pulses.
상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.After the sustain discharge occurs, an erase period for erasing the wall charge remaining in the scan electrode or the sustain electrode of the selected ON cell in the address period by generating a weak discharge may be further included after the sustain period.
상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.The erase period may be included in all or some of the plurality of subfields, and the erase signal for the weak discharge is preferably applied to the electrode to which the last sustain pulse is not applied in the sustain period.
상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(eZponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.The cancellation signal is a ramp-type signal that gradually increases, a low-voltage wide pulse, a high-voltage narrow pulse, an eZponential signal, or half. Sinusoidal pulses can be used.
또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.In addition, a plurality of pulses may be sequentially applied to the scan electrode or the sustain electrode to generate the weak discharge.
도 5에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제1 실시 예로서, 도 5에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 5에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 5 are a first embodiment of signals for driving the plasma display panel according to the present invention. The present invention is not limited to the waveforms shown in FIG. 5. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 5 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.
플라즈마 디스플레이 패널의 구동 구간은 파워 온 시퀀스 구간과 정상 동작 구간으로 구분될 수 있으며, 파워 온 시퀀스 구간과 정상 동작 구간에서 공급되는 구동 신호들의 파형은 동일하거나 필요에 따라 상이할 수 있다.The driving section of the plasma display panel may be divided into a power-on sequence section and a normal operation section. The waveforms of the driving signals supplied from the power-on sequence section and the normal operation section may be the same or different as necessary.
즉, 플라즈마 디스플레이 장치에 전원이 공급되면(Power ON), 미리 정해진 일정 시간 동안 또는 패널에 공급될 구동 전압이 정상 수준에 이를 때까지 패널에 영상을 디스플레이하지 아니하고 장치의 정상 동작을 준비하는 파워 온 시퀀스(power on sequence)가 수행된다. 그 후 정상 동작 구간에서 패널에 공급되는 구동 신호들에 의해 영상이 디스플레이된다.That is, when power is supplied to the plasma display device (Power ON), a power-on for preparing a normal operation of the device without displaying an image on the panel for a predetermined time or until the driving voltage to be supplied to the panel reaches a normal level. A power on sequence is performed. Thereafter, the image is displayed by the driving signals supplied to the panel in the normal operation section.
또한, 플라즈마 디스플레이 장치로의 전원 공급이 차단되기 이전에도, 구동 회로 또는 패널 등으로의 전원 공급을 원할히 종료하기 위해 상기 파워 온 시퀀스와 유사한 파워 오프 시퀀스(power on sequence)가 존재한다.In addition, even before the power supply to the plasma display device is cut off, a power on sequence similar to the power on sequence exists to smoothly terminate the power supply to the driving circuit or the panel.
예를 들어, 플라즈마 디스플레이 장치에 전원이 공급되기 시작한 후 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 로우 레벨(low level)인 "0"의 값을 가져 데이터 신호가 패널로 인가되지 아니하여, 패널에 영상이 디스플레이 되지 아니한다. 상기 일정 시간이 경과한 후, 화면 표시 신호(Dispaly Enable Signal)가 하이 레벨(high level)인 "1"의 값을 가지게 되면 데이터 신호가 패널로 인가되어, 패널에 영상이 디스플레이된다. 또한, 플라즈마 디스플레이 장치에 전원 공급이 종료되기 전 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 다시 로우 레벨(low level)인 "0"의 값을 가져, 패널에 영상이 디스플레이 되지 아니한다.For example, during a predetermined time after power is supplied to the plasma display device, the data signal is not applied to the panel because the display enable signal has a value of "0" which is a low level. , No image is displayed on the panel. After the predetermined time has elapsed, if the disabling enable signal has a value of "1" which is a high level, the data signal is applied to the panel, and the image is displayed on the panel. In addition, during a predetermined time before the power supply to the plasma display device is terminated, the disabling enable signal again has a low level of "0", and thus no image is displayed on the panel.
도 6은 본 발명에 따른 멀티 플라즈마 디스플레이 장치의 구성에 대한 실시 예를 나타내는 제어블록도이다.6 is a control block diagram illustrating an embodiment of a configuration of a multi-plasma display apparatus according to the present invention.
도 6을 참조하면, 본 멀티 플라즈마 디스플레이 장치는 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240) 및 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240) 각각을 구동하는 제1 내지 제4 구동부(310, 320, 330, 340)를 포함한다.Referring to FIG. 6, the multi-plasma display device drives the first to fourth
여기서, 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240)은 하나의 영상을 분할한 제1 내지 제4 분할영상을 디스플레이한다.Here, the first to fourth
제1 내지 제4 구동부(310, 320, 330, 340)는 각각 입력되는 제1 내지 제4 분 할영상에 대한 제1 내지 제4 휘도값(APL1 ~ APL4)을 산출하여, 제1 내지 제4 휘도값(APL1 ~ APL4)에 따라 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240)로 제1 내지 제4 구동신호를 인가한다.The first to
여기서, 제1 내지 제4 구동부(310, 320, 330, 340)는 상호간 통신을 통하여, 제1 내지 제4 휘도값(APL1 ~ APL4)을 공유 및 비교할 수 있다.Here, the first to
즉, 제1 내지 제4 구동부(310, 320, 330, 340)는 하나의 영상을 동일 계조로 표현하는 경우, 제1 내지 제4 휘도값(APL1 ~ APL4) 중 최고 휘도값과 최저 휘도값의 편차가 설정치 이상이면, 최고 휘도값 또는 최저 휘도값 중 어느 하나를 제5 휘도값(APL5)로 가변한다.That is, when the first to
여기서, 제1 내지 제4 구동부(310, 320, 330, 340)는 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240) 중 적어도 하나에 제5 휘도값(APL5)에 기초한 제5 구동신호를 인가한다.Herein, the first to
예를 들면, 제1 내지 제4 구동부(310, 320, 330, 340)에서 각각 입력된 상기 제1 내지 제4 분할영상에 대한 제1 내지 제4 휘도값(APL1 ~ APL4)이 350, 400, 800, 380으로 산출되며, 상기 설정치가 400인 경우, 제1 구동부(310)에서는 제2 내지 제4 구동부(320, 330, 340)으로부터 제2 내지 제4 휘도값(APL2 ~ APL4)를 입력받아, 최대 휘도값인 제3 휘도값(APL3)과 최저 휘도값인 제1 휘도값(APL1)의 편차를 비교한다.For example, the first to fourth luminance values APL1 to APL4 of the first to fourth divided images input from the first to
이때, 제1 구동부(310)는 제1 휘도값(APL1)과 제3 휘도값(APL3)의 편차가 450 이 된다. 여기서, 제1 구동부(310)는 상기 설정치가 400으로 설정되어 제1 휘 도값(APL1)과 제3 휘도값(APL3)의 편차가 상기 설정치 보다 높게되어, 제1 휘도값(APL1) 또는 제3 휘도값(APL3) 중 어느 하나를 제5 휘도값(APL5)로 가변한다.In this case, the
이때, 제1 구동부(310)는 제2, 4 구동부(320, 340)로 제2 휘도값(APL2) 및 제4 휘도값(APL)에 따라 제2, 4 구동신호를 생성하여 제2, 3 플라즈마 디스플레이 패널(220, 340)에 인가하도록 한다.In this case, the
그리고, 제1 구동부(310)는 제2, 4 휘도값(APL2, APL4) 값과 편차가 작은 제1 휘도값(APL1)을 제5 휘도값(APL5)으로 가변하여 제3 구동부(330)으로 전달한다.The
따라서, 제3 구동부(330)는 제3 휘도값(APL3)를 제5 휘도값(APL5)로 가변하여, 제5 구동신호를 제3 플라즈마 디스플레이 패널(230)에 인가한다.Accordingly, the
하지만, 제1 구동부(310)는 제1 내지 제4 휘도값(APL1 ~ APL4)의 편차가 상기 설정치 미만이면, 제1 내지 제4 휘도값(APL1 ~ APL4)에 따라 각각 서스테인 신호의 개수를 산출하여, 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240)에 인가한다.However, when the deviation of the first to fourth luminance values APL1 to APL4 is less than the set value, the
여기서, 제1 내지 제4 휘도값(APL1 ~ APL4)은 평균화상레벨(APL)이며, 평균화상레벨(APL)에 따라 상기 제1 내지 제4 구동신호에 포함되는 서스테인 신호의 개수가 가변된다.Here, the first to fourth luminance values APL1 to APL4 are average image levels APL, and the number of sustain signals included in the first to fourth driving signals varies according to the average image level APL.
이때, 제5 휘도값(APL5)는 제1 내지 제4 휘도값(APL1 ~ APL4)의 최대값, 최저값 또는 평균값 중 어느 하나이다.In this case, the fifth luminance value APL5 is any one of a maximum value, a minimum value, and an average value of the first to fourth luminance values APL1 to APL4.
즉, 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240)은 리셋기간, 어드레스 기간 및 어드레스 기간을 포함하는 복수의 서브필드에 의해 하나의 영상을 구현함에 있어서, 적어도 하나의 서스테인 기간에 인가되는 서스테인 신호의 개수에 따라 제1 내지 제4 분할영상에 대한 휘도편차가 발생하므로, 상기 휘도편차가 상기 설정치 이상으로 발생하지 않도록 적어도 2이상의 플라즈마 디스플레이 패널에 동일한 개수의 상기 서스테인 신호를 인가함으로써, 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240) 각각의 휘도 편차에 대한 화질의 깜빡임, 또는 바둑판 형태로 어둡거나 또는 밝은 플라즈마 디스플레이 패널의 발생을 저하시킴으로써 영상에 대한 화질을 개선하게 된다.That is, the first to fourth
또한, 제1 내지 제4 구동부(310, 320,330,340)는 적어도 하나의 상기 리셋기간에 인가되는 리셋 신호의 최대 전압 또는 개수가 가변된 상기 제1 내지 제4 구동신호를 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230,240)에 인가함으로써, 리셋 방전에 의한 광을 조절하며, 축적 전하의 양을 조절할 수 있다.In addition, the first to
이와 같이, 제1 내지 제4 구동부(310, 320, 330, 340)는 제1 내지 제4 휘도값(APL1 ~ APL4)의 편차가 상기 설정치 이상인 경우 제5 휘도값(APL5)를 산출하여, 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240) 중 적어도 하나에 제5 휘도값(APL5)에 대한 서스테인 신호의 개수를 포함하는 제5 구동신호를 인가하여 동일 휘도가 발생하도록 하여, 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230, 240) 간의 휘도편차를 줄일수 있다.As such, the first to
본 실시 예에서, 제1 내지 제4 구동부 중 적어도 하나가 각각에서 산출된 제1 내지 제4 휘도값을 비교하는 것으로 설명하였으나, 제1 내지 제4 휘도값을 비교하는 구성이 존재할 수 있을 것이다.In the present embodiment, at least one of the first to fourth driving units has been described as comparing the first to fourth luminance values calculated by each, but there may be a configuration for comparing the first to fourth luminance values.
도 7은 본 발명에 따른 멀티 플라즈마 디스플레이 장치에 인가되는 구동신호에 대한 제1 실시 예를 나타내는 타이밍도이다.7 is a timing diagram illustrating a first embodiment of a drive signal applied to a multi-plasma display device according to the present invention.
도 7(a)는 도 6에 나타낸 제1 휘도값(APL1)이 350인 경우, N번째 서브필드의 서스테인 기간(S)에 제1 플라즈마 디스플레이 패널(210)에 인가되는 제1 구동신호를 나타낸다.FIG. 7A illustrates a first driving signal applied to the first
도 7(b)는 도 6에 나타낸 제2 휘도값(APL2)이 400인 경우, N번째 서브필드의 서스테인 기간(S)에 제2 플라즈마 디스플레이 패널(220)에 인가되는 제2 구동신호를 나타낸다.FIG. 7B illustrates the second driving signal applied to the second
도 7(c)는 도 6에 나타낸 제3 휘도값(APL3)이 800인 경우, N번째 서브필드의 서스테인 기간(S)에 제3 플라즈마 디스플레이 패널(230)에 인가되는 제3 구동신호를 나타낸다.FIG. 7C illustrates a third driving signal applied to the third
도 7(d)는 도 6에 나타낸 제4 휘도값(APL4)이 380인 경우, N번째 서브필드의 서스테인 기간(S)에 제4 플라즈마 디스플레이 패널(240)에 인가되는 제4 구동신호를 나타낸다.FIG. 7D illustrates a fourth driving signal applied to the fourth
여기서, 제1 구동부(310)를 기준으로 설명하면, 제1 구동부(310)는 제1 내지 제4 휘도값(APL1 ~ APL4) 중 최대 휘도값 및 최소 휘도값의 편차가 설정치 이상인지 비교한다.Here, when the
즉, 제1 구동부(310)는 제1, 3 휘도값(APL1, APL3)의 비교 편차가 상기 설정치인 400보다 크게 되어, 제5 휘도값(APL5)을 산출하게 된다.That is, the
이때, 제1 구동부(310)는 제1 휘도값(APL1)을 제5 휘도값(APL5)로 가변하여, 제3 구동부(330)로 제5 휘도값(APL5)를 전달하여, 제5 구동신호가 제3 플라즈마 디스플레이 패널(230)로 인가되도록 한다.In this case, the
여기서, 도 7(e)는 제1 휘도값(APL1)과 동일한 제5 휘도값(APL5)이 350인 제5 구동신호를 나타내며, 도 7(c)에 나타낸 제3 구동신호를 대신하여 제5 구동신호가 제3 플라즈마 디스플레이 패널(330)에 인가되도록 한다.7E illustrates a fifth driving signal in which the fifth luminance value APL5 equal to the first luminance value APL1 is 350, and replaces the third driving signal shown in FIG. 7C with the fifth driving signal. The driving signal is applied to the third
본 실시 예에서는, 제5 휘도값을 제1 내지 제4 휘도값 중 최저 휘도값으로 설명하며, 최대 휘도값을 최저 휘도값으로 가변하였으나, 전체를 가변할 수 있을 것이다.In the present embodiment, the fifth luminance value is described as the lowest luminance value among the first to fourth luminance values, and the maximum luminance value is changed to the lowest luminance value, but the whole may be varied.
또한, 제1 내지 제4 플라즈마 디스프레이 패널(210, 220, 230, 240)에 각각에 인가되는 서스테인 신호의 개수는 설정된 임계치 미만으로 유지하는 것이 바람직할 것이다.In addition, it is preferable that the number of sustain signals applied to each of the first to fourth
이유인 즉, 제1 내지 제4 플라즈마 디스플레이 패널(210, 220, 230,240)은 동일 휘도표현시 제1 내지 제4 휘도값(APL1 ~ APL4)에 대응하여, 적어도 하나에 상이한 서스테인 개수의 서스테인 신호가 인가되며, 각각의 서스테인 신호의 서스테인 개수차가 임계치 미만으로 유지함으로써, 제1 내지 제4 분할 영상 간의 휘도차가 최소화시켜, 제1 내지 제4 분할 영상의 화질을 개선할 수 있을 것이다.That is, the first to fourth
도 8은 본 발명에 따른 제5 구동신호에 대한 다양한 실시 예들을 나타내는 타이밍도이다.8 is a timing diagram illustrating various embodiments of a fifth driving signal according to the present invention.
도 8은 도 7에 나타낸 제5 휘도값(APL5)에 의한 서스테인 신호 중 적어도 하나의 신호폭이 상이한 제5 구동신호를 나타낸다.FIG. 8 illustrates a fifth driving signal in which at least one signal width among the sustain signals according to the fifth luminance value APL5 shown in FIG. 7 is different.
즉, 도 8(a)는 복수 개의 서스테인 신호들의 폭은 2 이상의 값을 가질 수 있으며, 그에 대한 예를 들어 복수 개의 서스테인 신호들 중 첫번째 서스테인 신호의 신호폭(w1)이며, 나머지 서스테인 신호의 신호폭(w2)보다 클 수 있다.That is, FIG. 8 (a) shows that the widths of the plurality of sustain signals may have a value of 2 or more, for example, the signal width w1 of the first sustain signal among the plurality of sustain signals, and the signal of the remaining sustain signals. It may be larger than the width w2.
도 8(a)는 첫번째 서스테인 신호의 신호폭(w1)이 두번째 서스테인 신호의 신호폭(w2)보다 크게 함으로써, 정극성 벽전하가 서스테인 기간 이전에 손실되어도 첫번째 서스테인 신호의 서스테인 방전을 안정적으로 수행할 수 있다. 또한, 첫번째 서스테인 방전이 안정적으로 수행되면, 그 이후의 서스테인 방전들도 안정적으로 수행될 수 있다.8 (a) shows that the signal width w1 of the first sustain signal is larger than the signal width w2 of the second sustain signal, thereby stably performing the sustain discharge of the first sustain signal even when the positive wall charge is lost before the sustain period. can do. In addition, when the first sustain discharge is stably performed, subsequent sustain discharges may also be stably performed.
도 8(b)는 리셋기간에 인가되는 리셋 신호의 최대 전압(Vst_1)을 이전 최대 전압(Vst) 보다 작게함으로써, 리셋 방전에 의한 오방전을 방지할 수 있어, 리셋 방전에 의해 축적된 벽전하의 안정화를 이룰수 있다.FIG. 8 (b) shows that when the maximum voltage Vst_1 of the reset signal applied in the reset period is smaller than the previous maximum voltage Vst, erroneous discharge due to reset discharge can be prevented, and wall charges accumulated by reset discharge are prevented. Stabilization of can be achieved.
도 8(c)는 첫번째 서스테인 신호와 두번째 서스테인 신호 사이에 유지신호를 인가한다. 이때, 첫번째 서스테인 신호의 신호폭(w1)은 두번째 이후의 서스테인 신호의 신호폭(w2) 보다 크며, 이는 도 8(a)와 같은 특성을 가진다.8 (c) applies a sustain signal between the first sustain signal and the second sustain signal. At this time, the signal width w1 of the first sustain signal is larger than the signal width w2 of the second and subsequent sustain signals, which has the characteristics as shown in FIG.
그러나, 첫번째 서스테인 신호와 두번째 서스테인 신호 사이에 유지신호를 인가하며 상기 유지신호의 신호폭(w1)은 첫번째 서스테인 신호의 신호폭(w1)과 동일하게 인가함으로써, 이웃하는 전극으로 인가되는 서스테인 신호에 의한 간섭으로 발생되는 서스테인 오방전을 방지할 수 있으며, 첫번째 서스테인 방전에 의한 벽전하를 안정화시킬 수 있다.However, a sustain signal is applied between the first sustain signal and the second sustain signal, and the signal width w1 of the sustain signal is equal to the signal width w1 of the first sustain signal, thereby applying a sustain signal to the neighboring electrode. Sustain erroneous discharge caused by interference can be prevented, and wall charges caused by the first sustain discharge can be stabilized.
도 8(d)는 도 8(b)와 도 8(c)가 혼합된 신호임을 알수 있다. 8 (d) shows that the signals of FIG. 8 (b) and 8 (c) are mixed.
도 8에 도시되진 않았지만, 리셋 신호의 개수를 가변시킬 수 있을 것이다.Although not shown in FIG. 8, the number of reset signals may vary.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the specific embodiments described above, but the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.
도 1은 본 발명에 따른 멀티 플라즈마 디스플레이 장치를 나타내는 개략도이다.1 is a schematic view showing a multi-plasma display device according to the present invention.
도 2는 도 1에 나타낸 제1 내지 제4 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.FIG. 2 is a perspective view illustrating a structure of a plasma display panel included in the first to fourth plasma display devices shown in FIG. 1.
도 3은 도 2에 나타낸 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.FIG. 3 is a schematic diagram showing an electrode arrangement of the plasma display panel shown in FIG. 2.
도 4는 도 2에 나타낸 플라즈마 디스플레이 패널을 구동하기 위한, 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.FIG. 4 is a timing diagram for a method of time division driving by dividing one frame into a plurality of subfields for driving the plasma display panel shown in FIG. 2.
도 5는 도 2에 나타낸 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.FIG. 5 is a timing diagram illustrating a drive signal for driving the plasma display panel shown in FIG. 2.
도 6은 본 발명에 따른 멀티 플라즈마 디스플레이 장치의 구성에 대한 실시 예를 나타내는 제어블록도이다.6 is a control block diagram illustrating an embodiment of a configuration of a multi-plasma display apparatus according to the present invention.
도 7은 본 발명에 따른 멀티 플라즈마 디스플레이 장치에 인가되는 구동신호에 대한 제1 실시 예를 나타내는 타이밍도이다.7 is a timing diagram illustrating a first embodiment of a drive signal applied to a multi-plasma display device according to the present invention.
도 8은 본 발명에 따른 제5 구동신호에 대한 다양한 실시 예들을 나타내는 타이밍도이다.8 is a timing diagram illustrating various embodiments of a fifth driving signal according to the present invention.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090098858A KR20110041845A (en) | 2009-10-16 | 2009-10-16 | Multi plasma display panel device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090098858A KR20110041845A (en) | 2009-10-16 | 2009-10-16 | Multi plasma display panel device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110041845A true KR20110041845A (en) | 2011-04-22 |
Family
ID=44047629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090098858A KR20110041845A (en) | 2009-10-16 | 2009-10-16 | Multi plasma display panel device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110041845A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104869462A (en) * | 2014-02-24 | 2015-08-26 | 三星电子株式会社 | Display Device, Mobile Device, System Including The Same, And Image Quality Matching Method Thereof |
-
2009
- 2009-10-16 KR KR1020090098858A patent/KR20110041845A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104869462A (en) * | 2014-02-24 | 2015-08-26 | 三星电子株式会社 | Display Device, Mobile Device, System Including The Same, And Image Quality Matching Method Thereof |
CN104869462B (en) * | 2014-02-24 | 2019-06-25 | 三星电子株式会社 | Display device, mobile device, system and its picture quality matching process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8514150B2 (en) | Plasma display apparatus | |
US8305299B2 (en) | Plasma display device | |
KR20110041845A (en) | Multi plasma display panel device | |
KR20090106804A (en) | Plasma display apparatus | |
KR100806311B1 (en) | Plasma display panel device | |
KR20110035021A (en) | Multi plasma display panel device | |
KR20090050309A (en) | Plasma display apparatus | |
KR20100045779A (en) | Plasma display device thereof | |
KR20100113895A (en) | Plasma display panel device | |
KR20110035020A (en) | Multy plasma display panel device | |
KR20100032193A (en) | Plasma display apparatus | |
KR20110035022A (en) | Multi plasma display panel device | |
KR20100001766A (en) | Plasma display device | |
KR20100113892A (en) | Plasma display panel device | |
KR20100081158A (en) | Plasma display apparatus | |
KR20090118647A (en) | Plasma display device | |
KR20080061635A (en) | Plasma display apparatus | |
KR20090118645A (en) | Plasma display device | |
KR20110041844A (en) | Multi plasma display panel device | |
KR20100032192A (en) | Plasma display apparatus and method for driving the same | |
KR20100115588A (en) | Plasma display apparatus | |
KR20100002769A (en) | Plasma display panel | |
KR20100116033A (en) | Plasma display device device | |
KR20090060589A (en) | Plasma display panel device | |
KR20090055970A (en) | Plasma display panel device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |