KR20080058207A - 전자 부품의 제조 방법 - Google Patents

전자 부품의 제조 방법 Download PDF

Info

Publication number
KR20080058207A
KR20080058207A KR1020070133248A KR20070133248A KR20080058207A KR 20080058207 A KR20080058207 A KR 20080058207A KR 1020070133248 A KR1020070133248 A KR 1020070133248A KR 20070133248 A KR20070133248 A KR 20070133248A KR 20080058207 A KR20080058207 A KR 20080058207A
Authority
KR
South Korea
Prior art keywords
substrate
processed
electronic component
manufacturing
forming
Prior art date
Application number
KR1020070133248A
Other languages
English (en)
Inventor
마사히로 스노하라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080058207A publication Critical patent/KR20080058207A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전자 부품의 제조 방법에 관한 것으로, 피처리 기판 본체와, 피처리 기판 본체의 제 1 주요면 위에 세워진 피처리 기판 본체의 보강부를 갖는 보강부가 부착된 피처리 기판을 형성하는 제 1 단계와, 상기 피처리 기판 본체의 제 1 주요면 측에 제 1 도전 패턴을 형성하고, 상기 피처리 기판 본체의 제 2 주요면 측에 제 2 도전 패턴을 각각 형성하는 제 2 단계와, 상기 피처리 기판 본체를 절단하여 상기 보강부를 제거하고, 또한 상기 피처리 기판 본체를 개별화하는 제 3 단계를 포함한다.
피처리 기판, 도전 패턴, 보강부, 비어 플러그, 전자 부품

Description

전자 부품의 제조 방법{MANUFACTURING METHOD OF ELECTRONIC COMPONENT}
본 발명은 기판의 양면에 도전 패턴을 형성함으로써 이루어지는 전자 부품의 제조 방법에 관한 것이다.
예를 들면, 소자가 탑재된 기판에 대하여 다양한 구조가 제안되고 있고, 최근 전자 장치의 소형화, 고집적화와 함께 기판의 박형화와 고집적화에 대한 요구가 증가하고 있다. 이 때문에, 기판의 양면에 도전 패턴(배선 패턴)이 형성되고, 또한 기판이 박형화된 구조를 갖는 전자 부품(인터포저)이 이용되는 경우가 있다.
예를 들면, 기판의 양면에 도전 패턴이 형성되는 구조를 갖는 전자 부품을 제조하는 경우, 적어도 도전 패턴을 형성하기 전에 기판을 얇게 할 필요가 있다. 이 때문에, 박형화된 기판을 가공할 때 기판이 파손되고, 전자 부품의 제조 수율이 저하한다는 문제가 발생하는 경우가 있었다.
따라서, 박형화된 기판의 파손을 방지하기 위해 기판의 이면에 기판을 지지하기 위한 지지판을 부착하여 기판을 가공하는 방법이 제안되고 있다(예를 들면, 일본국 특허공개 제2004-221240호 공보).
그러나, 기판에 지지판을 부착하여 기판을 가공하는 경우에는, 기판에 지지판을 부착하고 기판으로부터 지지판을 박리하는 데에 제조 비용이 증가하는 다양한 원인이 있다. 예를 들면, 기판에 지지판을 부착시키는 경우에는 일반적으로 수지계의 접착제가 사용된다.
그러나, 예를 들면 기판을 가공하는 단계는 웨트 공정(wet step)(기판을 도금액 등에 침지하는 단계) 또는 고온에 노출하는 단계를 포함하고, 이들 단계의 변동성을 견딜 수 있는 수지계 접착제는 실질적으로 아직 개발되지 않았다.
이 때문에, 기판을 가공하는 단계에서는 다양한 부담에 대응하여 접착제를 교체하기 위해 일단 지지판을 박리한 후에 다시 부착하는 단계가 요구된다. 이 때문에, 전자 부품의 제조 단계가 복잡해지고 생산 비용이 증가할 우려가 있다. 또한, 지지판을 박리할 경우 기판의 파손 리스크가 증가하여 생산 수율이 저하하는 관점으로부터도 제조 비용이 증가하게 된다.
상기의 관점에서, 본 발명의 총괄적인 과제는 상기한 문제점을 해결하기 위해 새롭고 유용한 전자 부품의 제조 방법을 제공하는 것이다.
본 발명의 구체적인 과제는 기판의 양면에 도전 패턴을 형성함으로써 이루어지는 전자 부품의 제조 방법을 단순화하여 제조 비용을 절감하는 것이다.
본 발명의 일 관점에 따르면, 피처리 기판과, 상기 피처리 기판 본체의 제 1 주요면 위에 세워진 보강부를 포함하는 보강부 부착의 피처리 기판을 형성하는 단계와, 상기 피처리 기판 본체 위에 도전 패턴을 형성하는 단계와, 상기 보강부를 제거하기 위해 상기 피처리 기판 본체를 절단하고, 또한 상기 피처리 기판 본체를 개별화하는 단계를 포함하는 전자 부품의 제조 방법을 제공한다.
본 발명에 따르면, 기판의 양면에 도전 패턴을 형성함으로써 이루어지는 전자 부품의 제조 방법을 간단하게 하여, 제조 비용을 절감할 수 있다.
본 발명에 따른 전자 부품의 제조 방법은, 피처리 기판 본체와 상기 피처리 기판 본체의 제 1 주요면 위에 세워진 보강부를 갖는 보강부 부착의 피처리 기판을 형성하는 단계와, 상기 피처리 기판 본체의 제 1 주요면 위에 제 1 도전 패턴을 형성하는 단계와, 상기 피처리 기판 본체의 제 2 주요면 위에 제 2 도전 패턴을 형성하는 단계와, 상기 보강부를 제거하기 위해 상기 피처리 기판 본체를 절단하고 상기 피처리 기판 본체를 개별화하는 단계를 포함한다.
이 때문에, 보강부에 의해 박형화된 피처리 기판 본체의 파손이 억제된다. 또한, 보강부는 피처리 기판 본체가 절단되고 개별화되는 동안에 제거된다. 이 때문에, 상기 제조 방법에서는 보강부의 제거가 용이해지고, 또한 보강부의 제거에 의한 피처리 기판 본체의 파손 리스크의 증가가 억제된다.
다음으로, 상기 제조 방법으로 제조되는 전자 부품의 구성의 일례와 상기 전자 부품의 제조 방법의 예를 이하에서 도면을 참조하여 설명한다.
[제 1 실시예]
도 1은 본 발명의 제 1 실시예에 따른 전자 부품을 개략적으로 나타내는 단면도이다. 도 1을 참조하여, 본 실시예에 따른 전자 부품(100)은 실리콘 등의 반도체 재료로 구성된 기판(기판 본체)(101)과, 상기 기판(101)의 제 1 주요면(101A) 위에 형성된 도전 패턴(103∼107)과, 상기 기판(101)의 제 1 주요면(101A)에 대향하는 제 2 주요면(101B) 위에 형성되는 도전 패턴(113)을 갖도록 구성된다.
또한, 제 1 주요면(101A)의 도전 패턴은 기판(101)을 관통하여 연장된 비어 플러그(102)에 의해 제 2 주요면(101B)의 도전 패턴에 전기적으로 접속되도록 구성된다.
먼저, 제 1 주요면(101A)을 참조하여, 상기 제 1 주요면(101A) 위에 형성된 도전 패턴(103)은 비어 플러그(102)에 접속되는 패턴 배선으로 이루어진다. 또한, 상기 비어 플러그(102)를 덮도록, 예를 들면 에폭시계의 수지 재료로 구성된 절연층(108)이 형성된다. 절연층(108)을 관통하여 연장됨과 동시에 도전 패턴(103)에 접속되는 비어 플러그를 포함하는 도전 패턴(104)이 형성된다.
또한, 절연층(108) 위에 상기 도전 패턴(104)에 접속되는 패턴 배선으로 구성된 도전 패턴(105)이 형성된다. 예를 들면, 에폭시계 수지 재료로 구성된 절연층(109)은 도전 패턴(105)을 덮도록 절연층(108) 위에 적층된다.
또한, 절연층(109)을 관통하여 연장됨과 동시에 도전 패턴(105)에 접속되는 비어 플러그를 포함하는 도전 패턴(106)이 형성된다. 또한, 도전 패턴(106)에 접속되는 패턴 배선으로 구성된 도전 패턴(107)이 절연층(109) 위에 형성된다.
또한, 솔더 레지스트층(절연층)(110)이 도전 패턴(107)의 일부와 절연층(109)을 덮도록 형성된다.
또한, 제 2 주요면(101B) 위에 형성된 도전 패턴(113)은 비어 플러그(102)에 접속되는 패턴 배선으로 이루어지고, 솔더 레지스트층(절연층)(114)이 제 2 주요면(101B)의 일부와 도전 패턴(113)을 덮도록 형성된다.
또한, 상기한 전자 부품의 제 1 주요면(101A) 또는 제 2 주요면(101B) 위에는, 예를 들면 반도체칩이 탑재될 수 있고, 또한 예를 들면 범프 등의 외부 접속 단자가 형성될 수도 있다.
예를 들면, 복수의 반도체칩(111)은 제 1 주요면(101A) 위에 탑재된다. 이경우, 반도체칩(111)은 범프(112)에 의해 도전 패턴(107)에 접속되도록 탑재된다(플립칩 본딩에 의해 탑재된다).
마찬가지로, 반도체칩(116)은 제 2 주요면(101B) 위에 탑재된다. 이경우, 반도체칩(111)은 범프(117)에 의해 도전 패턴(113)에 접속되도록 탑재된다(플립칩 본딩에 의해 탑재된다).
또한, 외부 접속 단자(범프)(115)는 도전 패턴(113)에 접속되도록 제 2 주요면(101B) 위에 설치되고, 마더 보드 등의 기판 위에 전자 부품(100)을 탑재하기가 용이하게 되도록 구성되어 있다.
상기한 전자 부품(100)은 상기 도전 패턴들이 기판(101)의 양면(제 1 주요면(101A)과 제 2 주요면(101B) 양쪽) 위에 형성되고, 이들 도전 패턴들은 상기 기판(101)을 관통하여 연장되는 비어 플러그(102)에 의해 전기적으로 접속되도록 구 성된다. 이 때문에, 전자 부품(100)을 제조하는 경우, 도전 패턴 또는 비어 플러그를 기판(101)에 형성한 후에 이면 연삭에 의해 기판(101)을 얇게 하는 것은 실질적으로 곤란하다. 따라서, 상기 구성을 갖는 전자 부품을 제조하는 경우에는, 이미 얇아진(최종 형성된 기판(101)의 두께 정도로 얇아진) 기판에 대해서 도전 패턴 또는 비어 플러그를 형성하기 위한 공정을 수행할 필요가 있다.
예를 들면, 상기의 실리콘으로 구성된 기판(101)(인터포저)의 두께는 대략 50㎛∼200㎛이고, 일반적으로 실리콘 웨이퍼의 두께 600㎛∼800㎛보다도 얇다.
이 때문에, 본 실시예에 따른 전자 부품의 제조 방법에서는, 보강부를 갖는 기판을 사용함으로써 전자 부품의 제조 중에 기판의 파손이 억제된다. 또한, 보강부를 형성함으로써 기판의 전송이 용이해지는 효과가 얻어진다.
다음으로, 상기한 전자 부품의 제조 방법의 일례를 설명한다. 그러나, 이하의 도면 중에서 앞서 설명한 부분에는 동일 부호를 붙이고 그 설명을 생략할 수 있다(마찬가지로 이하의 실시예에도 적용된다).
우선, 도 2a에 도시된 단계에서, 두께 T1, 예를 들면 대략 600㎛∼800㎛의 실리콘 웨이퍼로 이루어진 피처리 기판(201a) 위에 레지스트층을 형성한다. 포토리소그래피법으로 레지스트층을 패터닝함으로써 마스크 패턴(M1)을 형성한다. 상기 레지스트층은 액상 레지스트를 도포하거나 또는 필름 위에 레지스트를 부착함으로써 형성할 수 있다.
다음으로, 도 2b에 도시된 단계에서, 마스크 패턴(M1)을 사용한 에칭 공정에 의해 피처리 기판(201a)을 에칭하여, 복수의 오목부(201C)를 형성한다. 이 때문 에, 피처리 기판(201a)보다도 얇게 가공된 피처리 기판 본체(201A)와, 피처리 기판 본체(201A)의 제 1 주요면(A) 위에 세워진 리브(rib) 모양의 보강부(201B)를 갖는 보강부 부착의 피처리 기판(201)이 형성된다. 예를 들면, 피처리 기판 본체(201A)의 두께 T2는 대략 50㎛∼200㎛가 된다. 또한, 피처리 기판 본체(201A)의 제 1 주요면에 대향하는 제 2 주요면(B)은 평평한 상태로 유지된다.
또한, 상기 에칭으로서 습식 또는 플라즈마를 이용한 건식 에칭을 모두 사용할 수도 있다. 또한, 후술하는 기계적인 에칭(연삭, 연마 등) 방법을 사용할 수도 있다.
다음으로, 도 2c에 도시된 단계에서, 마스크 패턴(M1)을 박리한다.
다음으로, 도 2d에 도시된 단계에서, 예를 들면 필름 수지 재료(드라이 필름 레지스트)로 이루어진 레지스트층을 오목부(201C)에 밀어넣고 가압함으로써, 레지스트층(R1)을 오목부(201C)의 내벽 면에 형성한다. 이경우, 레지스트층(R1)을 밀어넣는 응력은 대략 0.1∼1.0MPa이고, 온도는 대략 70∼130℃이다.
다음으로, 도 2e에 도시된 단계에서, 레지스트층(R1)을 광학 마스크(M2)를 사용하여 노광하고, 패터닝을 형성한다.
이경우, 피처리 기판 본체(201A)에는 리브 모양의 보강부(201B)가 형성되기 때문에, 광학 마스크(M2)를 레지스트층(R1)에 접촉시키기 위해서 도 2e에 도시된 지그(P1)를 사용하는 것이 바람직하다.
상기 지그(P1)는 광투과성이며, 평판 모양의 베이스 판(Pb) 위에 복수의 돌출부(Pa)가 형성되어 이루어진 구조를 갖는다. 복수의 돌출부(Pb)는 오목부(201C) (보강부(201B))에 대응하는 모양을 갖는다. 즉, 돌출부(Pa)는 피처리 기판 본체(201A)와 보강부(201B)로 한정된 오목부(201C)에 삽입되는 모양으로 형성된다. 광학 마스크(M2)는 돌출부(Pa)의 피처리 기판 본체(201A)(제 1 주요면)에 면하는 측에 설치된다.
도 2e에서 광학 마스크(M2)가 돌출부(Pa)에 파묻히도록 도시되어 있는 것은, 마스크(M2)를 포함하는 돌출부의 하면이 오목부(201C)에 거의 접하도록 평평하다는 것을 강조하기 위한 것이다. 그러나, 마스크(M2)는 매우 얇고, 그 두께를 무시할 수 있기 때문에, 사실상 돌출부(Pa)의 평평한 바닥 면 위에 형성된다.
이 때문에, 광학 마스크(M2)는 레지스트층(R1)에 실질적으로 접하도록 설치되어, 소위 콘택트 노광(contact exposure)을 행할 수 있다. 이 때문에, 레지스트층(R1)을 고정밀도로 패터닝할 수 있다.
또한, 상기한 노광은 도 2f에 도시한 바와 같이, 투영 노광에 의해 행할 수도 있다. 예를 들면, 도 2f에 도시한 바와 같이, 불투명 필름(M3)을 평판 모양의 마스크를 형성하도록 투명 기판(P2)의 피처리 기판 본체(201A)에 면하는 측에 형성한다. 이경우, 노광의 초점이 레지스트층(R1)에 맞춰지도록 조절함으로써 투영 노광을 행할 수 있다.
다음으로, 도 2g에 도시된 단계에서, 레지스트층의 노광되지 않은 부분을 현상에 의해 제거하여, 레지스트층(R1)에 개구(Ra)를 형성한다. 개구(Ra)는 다음 단계에서 피처리 기판 본체(201A)에 형성되는 비어 플러그의 위치에 대응한다.
다음으로, 도 2h에 도시된 단계에서, 레지스트층(R1)을 마스크로서 사용하여 에칭함으로써 피처리 기판 본체(201A)를 관통하여 연장된 비어 홀(201H)을 형성한다. 에칭으로서 습식 에칭 또는 플라즈마를 사용한 건식 에칭을 모두 사용할 수 있다.
다음으로, 도 2i에 도시된 단계에서, 레지스트층(R1)을 박리한다.
다음으로, 도 2j에 도시된 단계에서, 예를 들면 열산화에 의해 실리콘으로 이루어진 보강부 부착의 피처리 기판(201)의 표면 위에 절연막(실리콘산화막) (201D)을 형성한다. 예를 들면, 절연막(201D)은 보강부(201B)와 피처리 기판 본체(201A)의 표면 양쪽에 형성되고, 또한 비어 홀(201H)의 내벽 면에도 형성된다.
절연막(201D)을 형성함으로써, 실리콘으로 이루어진 피처리 기판 본체(201A)는 다음 단계에서 형성되는 도전 패턴 또는 비어 플러그로부터 절연된다. 절연막(201D)은 예를 들면 두께가 대략 1㎛가 되도록 형성된다.
다음으로, 도 2k에 도시된 단계에서, 공지의 방법으로 피처리 기판 본체 (201A)에 형성된 비어 홀(201H)을 메우기 위한 비어 플러그(202)를 형성한다. 예를 들면, 비어 플러그(202)는 Cu 도금법에 의해 형성할 수 있다.
예를 들면, 시드층을 무전해 도금 등으로 형성한 후에 도금하기를 원치 않는 부분은 레지스트층(마스크 패턴)으로 보호하고, 비어 플러그(202)를 전해 도금에 의해 형성할 수 있다. 또한, 시드층은 예를 들면 비어 홀(201H)의 저부에 근접하도록 무전해 도금보다는 Cu로 이루어진 층을 부착함으로써 형성할 수 있다. 이경우, 전해 도금에 의해 비어 홀의 저부로부터 Cu가 성장한다.
다음으로, 도 2l에 도시된 단계에서, 비어 플러그(202)에 전기적으로 접속되 는 도전 패턴(패턴 배선)(203)을 공지의 세미어디티브법(semi-additive method)에 의해, 피처리 기판 본체(201A)의 제 1 주요면(A) 위에 형성한다. 마찬가지로, 비어 플러그(202)에 전기적으로 접속되는 도전 패턴(패턴 배선)(204)을 공지의 세미어디티브법에 의해 피처리 기판 본체(201A)의 제 2 주요면(B) 위에 형성한다.
상기 세미어디티브법에서, 우선 시드층은 무전해 도금 또는 스퍼터링법 등에 의해 먼저 형성된다. 그후, 시드층 위에 레지스트층을 형성하고, 상기 레지스트층을 포토리소그래피법에 의해 패터닝하여 마스크 패턴을 형성한다. 다음으로, 마스크 패턴을 마스크로 사용하여 전해 도금법에 의해 도전 패턴을 형성한다. 또한, 도전 패턴을 형성한 후에, 마스크 패턴(레지스트)를 제거하고, 마스크 패턴을 제거함으로써 노출되는 시드층을 에칭에 의해 제거한다. 이러한 단계를 수행함으로써 도전 패턴(203, 204)을 형성할 수 있다.
다음으로, 도 2m에 도시된 단계에서, 보강부 부착의 피처리 기판(201)(피처리 기판 본체(201A))을 수지 재료로 이루어진 테잎(다이싱(dicing) 테잎) TP에 부착하고, 피처리 기판 본체(201A)를 다이싱 블레이드에 의해 절단한다(다이싱).
상기 다이싱에 의해, 피처리 기판 본체(201A)는 개별화되고, 또한 보강부(201B)는 개별화된 각각의 피처리 기판 본체(201A)로부터 제거(분리)된다. 여기서, 도전 패턴(203)은 피처리 기판 본체(201A)의 제 1 주요면(A) 위에 형성되고, 도전 패턴(204)는 제 2 주요면(B) 위에 형성된다. 도전 패턴(203)이 피처리 기판 본체(201A)를 관통하여 연장되는 비어 플러그(202)에 의해 도전 패턴(204)에 전기적으로 접속되어 이루어지는 복수의 전자 부품(인터포저)(200)이 형성된다.
다음으로, 도 2n에 도시된 단계에서, 전자 부품(200)은 픽업하여 테잎 TP로부터 박리한다.
즉, 상기의 제조 방법에서, 복수의 전자 부품(200)은 보강부가 부착된 하나의 피처리 기판(201)으로부터 잘려나온다.
또한, 전자 부품(200)의 피처리 기판 본체(201A), 비어 플러그(202), 도전 패턴(203)과 도전 패턴(204)은, 도 1에 도시된 전자 부품(100)의 기판(100), 도전 플러그(102), 도전 패턴(103∼107)과 도전 패턴(113)에 각각 대응한다. 즉, 상기한 제조 방법에 의해 도 1에 도시된 전자 부품(100)을 제조할 수 있다.
또한, 전자 부품(200)의 제 1 주요면(A) 위에는 공지의 방법에 의해, 도전 패턴 또는 절연층을 더 적층함으로써, 도 1에 도시된 바와 같은 다층 배선 구조를 형성할 수 있다. 또한, 다층 배선 구조는 제 2 주요면(B) 위에 형성할 수도 있다. 또한, 반도체칩을 제 1 주요면(A) 또는 제 2 주요면(B) 위에 탑재할 수도 있다. 또한, 외부 접속 단자(범프)를 제 1 주요면(A) 또는 제 2 주요면(B) 위에 배치할 수도 있다.
상기한 실시예에 따른 전자 부품의 제조 방법은, 단지 다이싱에 의해 피처리 기판 본체(201A)를 절단하기 전까지(도 2b의 단계에서 도 2l의 단계까지), 피처리 기판 본체(201A)의 제 1 주요면(A) 위에 피처리 기판 본체(201A)에 접속되는 리브 모양의 보강부(201B)가 세워지도록 설치하는 것이다.
이 때문에, 피처리 기판(201)의 강도를 유지할 수 있고, 피처리 기판 본체(201A)에 비어 플러그 또는 도전 패턴을 형성하기 위한 공정을 수행하는 것으로, 피처리 기판 본체(201A)의 파손을 억제할 수 있는 효과를 얻을 수 있다. 또한, 피처리 기판 본체(201A)(보강부 부착의 피처리 기판(201))의 전송을 용이하게 하는 효과를 얻을 수 있다.
종래의 전자 부품 제조 방법에서는, 피처리 기판(피처리 기판 본체)에 피처리 기판을 지지(보강)하기 위한 지지판(보강판)을 부착하는 방법을 채택하고 있다. 그러나, 지지판을 기판에 부착하는 경우에 사용되는 수지계의 접착제가, 기판을 가공하는 단계에서 웨트 공정(도금액 또는 에칭액에 침지하는 단계) 또는 고온에 노출되는 단계를 모두 버티는 것은 어렵다. 이 때문에, 기판을 제조하는 여러 단계에서의 부담에 대응하여 접착제를 교체하기 위해, 일단 지지판을 박리한 후에 다시 부착할 필요가 있었다. 이 때문에, 종래의 방법은 전자 부품의 제조 단계가 복잡하고 제조 비용이 증가할 우려가 있다. 또한, 지지판을 박리할 경우에 기판의 파손 리스크가 증가하여, 생산 수율이 저하하는 관점에서도 제조 비용이 증가하였다.
반면, 본 실시예에 따른 방법에서는, 보강부(201B)를 피처리 기판 본체(201A)에 접속된 상태에서 개별화된 각각의 피처리 기판 본체(201A)로부터 분리하여 제거한다. 이 때문에, 본 실시예에 따른 제조 방법에서는, 상기한 종래의 방법과 같이 지지판을 박리하는 단계가 필요하지 않으며, 지지판을 박리하는 단계에서 기판의 파손 리스크가 증가할 우려가 없다.
또한, 피처리 기판 본체(201A)가 다이싱에 의해 개별화됨과 동시에, 보강부(201B)가 제거(분리)되기 때문에, 실질적으로 보강부(201B)를 제거하기 위한 단계가 추가되지 않는다. 즉, 본 실시예에 따른 제조방법에서는, 종래의 다이싱 단 계(개별화하는 단계)와 실질적으로 동일한 단계를 수행함으로써 보강부(201B)를 제거(분리)할 수 있다.
따라서, 본 실시예에 따른 전자 부품의 제조 방법에 의하면, 제조 단계가 간단하고 제조 비용이 저감되며 또한 제조 수율도 양호하다. 또한, 보강부가 부착된 피처리 기판을 형성하기 위한 방법은, 본 실시예의 도 2a 내지 2c에 도시된 방법에 한정되는 것은 아니며, 예를 들면 이하에 도시하는 제 2 실시예 및 제 3 실시예와 같이 다양한 방법에 의해 행할 수 있다.
[제 2 실시예]
도 3a와 3b는 제 1 실시예의 도 2a 내지 2c에 도시된 단계에 대응하며, 보강부가 부착된 피처리 기판을 형성하기 위한 다른 방법을 나타낸다.
본 실시예에서 도시된 보강부 부착의 피처리 기판(201)은 이미 얇아진(예를 들면, 대략 50㎛∼200㎛의 두께) 피처리 기판 본체(201A) 위에 리브 모양의 보강부(201B)를 접합함으로써 형성된다.
예를 들면, 피처리 기판 본체(201A)와 보강부(201B)가 모두 실리콘으로 이루어지는 경우, 피처리 기판 본체(201A) 위에 보강부(201B)를 밀어넣어 가압하고, 대략 1000℃에서 더 가열함으로써, 실리콘의 직접 접합에 의해 피처리 기판 본체(201A)와 보강부(201B)를 접합할 수 있다.
또한, 피처리 기판 본체(201A)가 실리콘으로 이루어지고, 보강부(201B)가 유리로 이루어진 경우, 또는 피처리 기판 본체(201A)가 유리로 이루어지고, 보강부(201B)가 실리콘으로 이루어진 경우, 피처리 기판 본체(201A)와 보강부(201B)를 양극 접합(anode joining)에 의해 접합할 수 있다.
또한, 피처리 기판 본체(201A)와 보강부(201B)가 모두 실리콘으로 이루어졌더라도, 피처리 기판 본체(201A)와 보강부(201B) 중 어느 하나 위에 SiO2(유리)로 이루어진 층을, 예를 들면 스퍼터링이나 도포에 의해 형성함으로써, 양극 접합을 행할 수도 있다.
또한, 피처리 기판 본체(201A)와 보강부(201B)의 재료에 상관없이, 예를 들면 피처리 기판 본체(201A)와 보강부(201B) 모두에 Au, 솔더 또는 유리 등으로 이루어진 접합용 층을 형성함으로써, 초음파 접합 또는 가압 및 가열에 의한 접합에 의해 피처리 기판 본체(201A)와 보강부(201B)를 접합할 수 있다.
[제 3 실시예]
또한, 도 4a와 4b는 제 1 실시예의 도 2a 내지 2c에 도시된 단계에 대응하며, 보강부가 부착된 피처리 기판을 형성하기 위한 또 다른 방법을 나타낸다.
본 실시예에서, 보강부 부착의 피처리 기판은 기계적 에칭(연삭, 연마 등)에 의한 방법을 사용하여 피처리 기판(201a)을 가공함으로써 형성한다.
예를 들면, 숫돌 등의 연삭 수단(연마 수단)(G)을 사용하여 피처리 기판을 에칭(연마, 연삭)함으로써, 상기 제 1 실시예의 경우와 같은 방법으로 피처리 기판 본체(201A) 위에 보강부(201B)가 세워지도록 만들어진 보강부가 부착된 피처리 기판(201)을 형성할 수 있다.
또한, 연삭 수단(G)의 구조, 작동 등은 보강부(201B)의 구조에 의해 적절히 변경될 수 있다.
[제 4 실시예]
또한, 보강부(201B)의 구조 및 구성은 다양하게 변형, 변경될 수 있다. 보강부(201B)의 구성의 일례를 이하에 나타낸다.
도 5 내지 9는 피처리 기판 본체(201A) 위에 형성(접합)된 보강부(201B)의 구성을 나타내는 개략적인 도면이다. 또한, 도 5 내지 9는 피처리 기판 본체(201A)가 실리콘 웨이퍼를 사용하여 형성되어 있다고 가정한다.
먼저, 도 5를 참조하여, 동 도면에 도시한 바와 같이 보강부(201B)가 피처리 기판 본체(201A)의 가장자리부에 원형으로 형성되어 있다. 일반적으로, 제품(최종 인터포저로서 사용되는 영역)은 웨이퍼의 가장자리부에 형성되지 않는다. 따라서, 보강부가 동 도면에 도시된 구조로 형성되더라도, 하나의 웨이퍼로부터 생산되는 전자 부품의 개수를 증가시킬 수 있다.
또한, 도 6을 참조하여, 동 도면에 도시된 바와 같이 보강부(201B)가 격자 모양으로 형성되어 있다. 또한, 보강부(201B)를 피처리 기판 본체(201A)의 스크라이브 라인(scribe line)에 대응하여 형성하는 것이 바람직하다. 제품은 스크라이브 라인에 형성되지 않기 때문에, 보강부가 동 도면에 도시된 구조로 형성되더라도 하나의 웨이퍼로부터 생산되는 전자 부품의 개수는 증가시킬 수 있다.
또한, 보강부(201B)는 도 7 내지 9에 도시된 바와 같이, 복수의 직선 모양(띠형상)으로 형성된 리브에 의해 구성될 수 있다. 이경우, 예를 들면 띠형상의 리브가 웨이퍼의 중심을 교차하도록 구성될 수 있다(도 7 및 8). 또한, 교차하는 리브는 두개의 리브(도 7) 또는 복수(2개 이상)의 리브(도 8)일 수도 있다.
또한, 도 9에 도시된 바와 같이, 띠형상의 리브는 웨이퍼의 결정 방향에 대하여 사선으로 형성될 수 있다.
상기한 실시예들은 도전 패턴이 기판의 양쪽 면에 형성되는 전자 부품을 설명하고 있지만, 본 발명은 여기에 한정되지 않는다. 본 발명은 도전 패턴이 기판의 한쪽에만 형성되는 전자 부품을 제조하기 위해 적용할 수도 있다.
다음으로, 본 발명에 의해 제조된 전자 부품의 일례를 도 10 및 도 11을 사용하여 설명한다.
오목부(201C)를 형성하기 위해 습식 에칭을 사용할 때, 기판(201A)의 표면 가공 시의 에칭 레이트의 변동성 때문에, 기판의 중심부가 모서리부에 비해 상대적으로 깊게 에칭된다. 따라서, 레지스트막을 형성하기 위해 습식 에칭을 사용하는 경우, 얻어지는 기판의 중심부의 두께(T11)는 도 10에 도시된 바와 같이 그 에지부의 두께(T12)보다 작다.
따라서, 도 6에 도시된 바와 같이, 격자 모양의 레지스트막에 의해 얻어진 격자 모양의 보강부(201C)가 사용되고, 각각의 전자 부품이 격자 보강부에 의해 구획된 하나의 영역으로 얻어지는 경우, 얻어진 기판의 중심부의 두께(T11)는 얻어진 기판의 모서리부의 두께(T12)보다 작다.
물론, 만곡된 표면을 갖는 상기의 전자 부품과는 다르게, 드라이 에칭을 사용하여 오목부(201)를 형성할 경우는 상기한 에칭 레이트의 변동성이 거의 일어나지 않고, 평평한 표면을 갖는 전자 부품이 얻어진다.
본 발명은 이상에서 참고로 바람직한 실시예를 설명하였지만, 본 발명은 상기한 특정 실시예에 한정되는 것은 아니며, 특허청구범위에서 기재된 요지 내에서 다양한 변형, 변경이 가능하다.
예를 들면, 상기의 실시예에서는 실리콘의 피처리 기판(피처리 기판 본체)을 만드는 경우를 예로서 설명하였지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 피처리 기판(피처리 기판 본체)이 유리, 세라믹, 수지 재료로 이루어졌더라도, 전자 부품을 상기한 실시예와 같은 방법으로 제조할 수 있다.
본 발명에 따르면, 기판의 양쪽 표면 위에 도전 패턴을 형성함으로써 만들어지는 전자 부품의 제조 방법을 제조 비용이 저감되도록 간단하게 할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 전자 부품의 구성을 나타내는 도면.
도 2a는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 1 도면.
도 2b는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 2 도면.
도 2c는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 3 도면.
도 2d는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 4 도면.
도 2e는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 5 도면.
도 2f는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 6 도면.
도 2g는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 7 도면.
도 2h는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 8 도면.
도 2i는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 9 도면.
도 2j는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 10 도면.
도 2k는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 11 도면.
도 2l은 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 12 도면.
도 2m은 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 13 도면.
도 2n은 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 14 도면.
도 3a는 본 발명의 제 2 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 1 도면.
도 3b는 본 발명의 제 2 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 2 도면.
도 4a는 본 발명의 제 3 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 1 도면.
도 4b는 본 발명의 제 3 실시예에 따른 전자 부품의 제조 방법을 나타내는 제 2 도면.
도 5는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법의 변형례를 나타내는 제 1 도면.
도 6은 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법의 변형례를 나타내는 제 2 도면.
도 7은 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법의 변형례를 나타내는 제 3 도면.
도 8은 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법의 변형례를 나타내는 제 4 도면.
도 9는 본 발명의 제 1 실시예에 따른 전자 부품의 제조 방법의 변형례를 나타내는 제 5 도면.
도 10은 습식 에칭에 의해 제조된 전자 부품 기판의 예를 나타내는 도면.
도 11은 습식 에칭에 의해 제조된 전자 부품의 예를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
100, 200 : 전자 부품
101 : 기판
102 : 비어 플러그
102, 104, 105, 106, 107, 113 : 도전 패턴
108, 109, 110, 114 : 절연층
111, 116 : 반도체칩
112, 117 : 범프
115 : 외부 접속 단자

Claims (12)

  1. 피처리 기판 본체와, 상기 피처리 기판 본체의 제 1 주요면 위에 세워진 보강부(reinforcing part)를 구비한, 보강부가 부착된 피처리 기판을 형성하는 단계;
    상기 피처리 기판 본체 위에 도전 패턴을 형성하는 단계; 및
    상기 보강부가 제거되도록, 상기 피처리 기판 본체를 절단하고, 또한 상기 피처리 기판을 개별화하는 단계를 포함하는 전자 부품의 제조 방법.
  2. 제 1 항에 있어서,
    상기 보강부는 상기 피처리 기판 본체의 가장자리에 원형으로 형성되는 전자 부품의 제조 방법.
  3. 제 1 항에 있어서,
    상기 보강부는 평면에서 볼 때 격자(lattice) 모양으로 형성되는 전자 부품의 제조 방법.
  4. 제 1 항에 있어서,
    상기 보강부는 상기 피처리 기판 본체를 개별화할 때 표시되는 스크라이브 라인(scribe line)에 대응하여 형성되는 전자 부품의 제조 방법.
  5. 제 1 항에 있어서,
    상기 보강부가 부착된 상기 피처리 기판은, 상기 피처리 기판을 패턴 에칭함으로써 형성되는 전자 부품의 제조 방법.
  6. 제 1 항에 있어서,
    상기 부강부가 부착된 상기 피처리 기판은, 상기 피처리 기판 본체에 상기 보강부를 접합함으로써 형성되는 전자 부품의 제조 방법.
  7. 제 1 항에 있어서,
    상기 피처리 기판을 관통하여 연장하는 비어 플러그(via-plug)를 형성하는 단계를 더 포함하고,
    제 1 및 제 2 도전 패턴은 상기 비어 플러그를 통하여 전기적으로 접속되는 전자 부품의 제조 방법.
  8. 제 7 항에 있어서,
    상기 비어 플러그를 형성하는 단계는,
    상기 제 1 주요면 위에 레지스트층을 형성하는 단계;
    상기 레지스트층을 광학 마스크를 사용하여 패터닝하는 단계; 및
    상기 패턴닝된 레지스트층을 마스크로 사용하여 상기 피처리 기판 본체를 에칭하는 단계를 포함하고,
    상기 광학 마스크는 상기 제 1 주요면에 면하는 측에, 상기 보강부에 대응하는 돌출부를 포함하는 투명 지그(transparent jig) 위에 설치되는 전자 부품의 제조 방법.
  9. 제 1 항에 있어서,
    상기 피처리 기판 본체와 상기 보강부는 실리콘으로 이루어지는 전자 부품의 제조 방법.
  10. 제 1 항에 있어서,
    상기 피처리 기판 본체 위에 도전 패턴을 형성할 때, 제 1 도전층은 상기 제 1 주요면 위에 형성하는 전자 부품의 제조 방법.
  11. 제 1 항에 있어서,
    상기 피처리 기판 본체 위에 도전 패턴을 형성할 때, 제 1 도전 채턴은 상기 제 1 주요면 위에 형성하고, 제 2 도전 패턴은 제 2 주요면 위에 형성하는 전자 부품의 제조 방법.
  12. 기판과, 상기 기판 위에 형성된 도전 패턴을 포함하는 전자 부품으로서,
    상기 전자 부품은,
    가공된 기판을 준비하는 단계;
    상기 가공된 기판 위에 격자 모양의 레지스트막을 형성하는 단계;
    피처리 기판 본체와, 상기 피처리 기판 본체의 제 1 주요면 위에 세워진 격자 모양의 보강부를 포함하는 피처리 기판을 만들기 위해 상기 가공된 기판 위에 습식 에칭을 수행하는 단계;
    상기 피처리 기판 본체 위에 상기 도전 패턴을 형성하는 단계; 및
    상기 보강부가 제거되도록 상기 피처리 기판을 절단하고, 또한 상기 피처리 기판 본체를 각각의 전자 부품으로 개별화하는 단계로 제조되고,
    상기 기판의 모서리부에서의 두께가 중심부에서의 두께보다 큰 전자 부품.
KR1020070133248A 2006-12-21 2007-12-18 전자 부품의 제조 방법 KR20080058207A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00344690 2006-12-21
JP2006344690A JP2008159694A (ja) 2006-12-21 2006-12-21 電子部品の製造方法

Publications (1)

Publication Number Publication Date
KR20080058207A true KR20080058207A (ko) 2008-06-25

Family

ID=39660309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133248A KR20080058207A (ko) 2006-12-21 2007-12-18 전자 부품의 제조 방법

Country Status (4)

Country Link
US (1) US20080268210A1 (ko)
JP (1) JP2008159694A (ko)
KR (1) KR20080058207A (ko)
TW (1) TW200830504A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2178113A1 (en) * 2008-10-15 2010-04-21 Nxp B.V. Electronic component and method of manufacturing the same
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877444B2 (ja) * 1998-09-02 2007-02-07 富士通株式会社 回折格子
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication

Also Published As

Publication number Publication date
JP2008159694A (ja) 2008-07-10
US20080268210A1 (en) 2008-10-30
TW200830504A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
TWI579978B (zh) 多層電子支撐結構及其製造方法
US9392705B2 (en) Wiring board with through wiring
US20060043570A1 (en) Substrate, semiconductor device, substrate fabricating method, and semiconductor device fabricating method
US8581388B2 (en) Multilayered wiring substrate
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
KR101494988B1 (ko) 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스
US8759685B2 (en) Wiring substrate and method of manufacturing the wiring substrate
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7723213B2 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
JP2007150002A (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP2005216937A (ja) 半導体装置およびその製造方法
JP2007115774A (ja) 半導体装置の製造方法
KR20130126979A (ko) 반도체장치의 제조방법
KR20090048328A (ko) 배선기판 및 그의 제조방법
JP5532744B2 (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
KR20090029660A (ko) 반도체 장치의 제조 방법
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP2005175263A (ja) 半導体装置の製造方法、半導体装置、電子機器
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20040097899A (ko) 반도체 장치의 제조 방법
US8723051B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR20080058207A (ko) 전자 부품의 제조 방법
JP2009231815A (ja) 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器
US8108993B2 (en) Method of manufacturing wiring substrate, and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid