KR20080054755A

KR20080054755A - 안정된 내부 파워를 형성할 수 있는 내부 전압 제어기 및그것을 포함하는 스마트 카드

Info

Publication number: KR20080054755A
Application number: KR1020060127275A
Authority: KR
Inventors: 이승원
Original assignee: 삼성전자주식회사
Priority date: 2006-12-13
Filing date: 2006-12-13
Publication date: 2008-06-19
Also published as: US20080143312A1; KR100907454B1; US7750611B2

Abstract

여기에 개시된 내부 전압 제어부는 내부전압을 생성하는 내부 전압 제어회로, 그리고 모드 신호 및 외부 전압 중 적어도 하나에 응답해서 제어신호를 생성하는 펄스 발생부를 포함하고, 상기 내부 전압 제어회로는 상기 생성된 내부 전압을 분배하여 피드백 전압을 생성하고, 상기 생성된 피드백 전압을 상기 제 1 및 상기 제 2 비교부로 제공하는 전압 분배부, 기준 전압 및 상기 피드백 전압을 비교하는 제 1 비교부, 상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 제 2 비교부, 상기 제 1 및 제 2 비교부의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 드라이버를 포함한다.

Description

안정된 내부 파워를 형성할 수 있는 내부 전압 제어기 및 그것을 포함하는 스마트 카드{INTERNAL VOLATGE COLTROLLER CAPABLE OF MAKING STABLE INTERNAL POWER AND SMART CARD HAVING THEREOF}

도 1은 일반적인 내부전압제어회로를 도시한 도면;

도 2는 본 발명의 실시 예에 따른 스마트 카드를 보여주는 블록도;

도 3은 도 2에 도시된 내부전압제어회로를 보여주는 블록도;

도 4는 모드 신호 변환시 도 2에 도시된 내부전압제어회로에서 생성된 내부전압 특성도를 도시한 도면; 그리고

도 5는 외부 노이즈에 의해 외부 전압 변환시 도 2에 도시된 내부전압제어회로에서 생성된 내부전압 특성도를 도시한 도면이다.

<도면의 주요 부분에 대한 부호 설명>

1000: 스마트 카드 100: 내부 전압 제어부

110: 내부 전압 제어 회로 111: 제 1 비교부

112,113: 제 2 비교부 114: 전압 분배부

115: 드라이버 120: 펄스 발생부

121: 제 1 펄스 발생부 122: 제 2 펄스 발생부

123: 오아 게이트 200: CPU

300: 로직 400: 메모리

500: 기준 전압 발생기

본 발명은 내부 전압 제어기에 관한 것으로, 좀더 구체적으로는 안정된 내부 파워를 형성할 수 있는 내부 전압 제어기 및 이를 포함하는 스마트 카드에 관한 것이다.

모바일(mobile)용으로 사용되는 스마트카드(Smart Card)는 내부 전압 제어기(Internal Voltage Controller)를 포함하고, 내부 전압 제어기를 통해 외부 노이즈(noise) 또는 내부 동작 모드 변화에 영향 없이 안정된 내부 전원을 공급받는다.

일반적으로, 모바일용으로 사용되는 스마트 카드는 저전력으로 설계된다. 따라서, 스마트 카드에 포함된 내부 전압 제어기는 적은 양의 전류를 소모하도록 설계된다. 내부 전압 제어기의 동작 속도는 소모되는 전류량에 비례한다. 따라서, 저전력으로 설계된 내부 전압 제어기는 외부 노이즈 또는 내부 동작모드 변화에 대해 빠르게 반응하지 못하므로 문제점이 생길 수 있다.

도 1은 일반적인 내부전압제어회로를 도시한 도면이다.

도 1을 참조하면, 일반적인 내부전압제어부(10)는 비교부(11), 드라이버(12), 그리고 전압 분배부(13)를 포함한다. 전압 분배부(13)는 저항들(R1,R2)을 통해 내부 전압(Vint)을 기준 전압(Vref)에 맞게 분배하고, 분배된 전압(Vfed)(이 하, 피드백 전압이라 칭함)을 비교부(11)로 제공한다. 비교부(11)는 기준 전압(Vref) 및 피드백 전압(Vfed)을 비교하고, 비교결과를 통해 드라이버(12)를 제어한다. 드라이버(12)는 비교부(11)의 제어에 의해 외부전압(Vext)으로부터 내부 전압(Vint)을 생성하고, 생성된 내부 전압(Vint)을 내부 회로들(20,30,40)로 제공한다. 이때, 내부 전압(Vint)은 내부전압 제어부(10)에 의해 일정한 레벨을 유지한다. 내부 전압(Vint)의 일정한 레벨은 타겟 전압(target voltage)이다.

외부전압(Vext)이 노이즈에 의해 변하거나, 내부 회로들(20,30,40)의 동작모드가 변할 경우, 내부 전압(Vint)은 변하게 된다. 내부전압(Vint)이 낮아질 경우, 낮아진 내부전압(Vint)에 의해 피드백 전압(Vfed)은 낮아진다. 비교부(11)는 기준전압(Vref) 및 낮아진 피드백 전압(Vfed)을 비교하고, 비교 결과를 출력한다. 이때, 비교부(11)의 비교결과에 의해 드라이버(12)는 온 상태가 되고, 온 상태가 된 드라이버(12)에 의해 외부전류(Iext)는 내부 회로들(20,30,40)로 공급된다. 따라서 내부 전압(Vint)의 레벨은 상승 된다. 내부 전압(Vint)은 피드백 전압(Vfed)과 비교전압(Vref)이 동일해질 때까지 상승 된다.

피드백 전압(Vfed)과 비교전압(Vref)이 동일해지면, 비교부(11)의 비교 결과에 의해 드라이버(12)는 오프 상태가 되고, 오프 상태가 된 드라이버(12)에 의해 외부전류(Iext)가 내부 회로들(20,30,40)로 공급되지 않는다. 따라서, 내부 전압(Vint)은 더 이상 상승 되지 않는다. 이때, 내부 전압(Vint)은 타켓 전압이 된다. 따라서, 내부 전압(Vint)은 내부 전압 제어부(1)에 의해 타겟 전압을 유지한다. 내부전압제어부(10)는 내부 전압(Vint)이 높아질 경우, 내부 전압(Vint)이 낮 아질 경우와 반대로 동작한다. 결과적으로, 내부 전압제어부(10)는 외부나 내부의 변화에 상관없이 내부 전압(Vint)을 타겟 전압으로 유지한다.

일반적인 내부 전압제어회로(10)는 저전력으로 설계된다. 따라서, 외부 노이즈 또는 내부 동작모드 변화에 의해 대해 빠르게 반응하지 못한다. 예를 들어, 외부 노이즈 또는 내부 동작모드 변화에 의해 내부 전압(Vint)의 레벨이 낮아졌을 경우, 내부 전압 제어부(10)는 내부 전압(Vint)의 레벨을 타겟 전압까지 상승시킨다. 그러나, 저전력으로 설계된 내부 전압 제어부(10)는 빠르게 동작하지 못한다. 따라서, 내부 전압(Vint)이 타겟 전압까지 상승하는 동안, 내부 회로들(20,30,40)은 충분한 전류를 공급받지 못한다. 회로들(20,30,40)은 충분한 전류를 공급받지 못하므로 정상적으로 동작하지 않을 수 있다.

외부 노이즈 또는 내부 동작모드 변화에 의해 내부 전압의 레벨이 높아졌을 경우, 내부 전압 제어부(10)는 내부 전압의 레벨을 타겟 전압까지 하강시킨다. 그러나, 내부 전압 제어부(10)는 빠르게 동작하지 못한다. 따라서, 내부 전압(Vint)이 타겟 전압까지 하강하는 동안, 내부 회로들(20,30,40)은 많은 전류를 공급받는다. 회로들(20,30,40)은 많은 전류를 공급받으므로 과전류에 의해 스트래스(stress)를 받을 수 있다. 이러한 내부 전압제어부(10)의 문제점을 해결하기 위해, 내부 전압제어부(10)의 동작 속도를 빠르게 하면, 전류소모가 많아지는 문제점이 생긴다. 전류소모가 많은 내부 전압제어부(10)는 모바일형 스마트 카드에 적합하지 않다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 전류소모를 증가시키지 않고, 내부전압 변화에 대해 빠르게 반응하는 내부 전압 제어부 및 그것을 포함하는 스마트 카드를 제공하는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 내부 전압 제어부는: 내부전압을 생성하는 내부 전압 제어회로; 그리고 모드 신호 및 외부 전압 중 적어도 하나에 응답해서 제어신호를 생성하는 펄스 발생부를 포함하고, 상기 내부 전압 제어회로는: 상기 생성된 내부 전압을 분배하여 피드백 전압을 생성하고, 상기 생성된 피드백 전압을 상기 제 1 및 상기 제 2 비교부로 제공하는 전압 분배부; 기준 전압 및 상기 피드백 전압을 비교하는 제 1 비교부; 상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 제 2 비교부; 상기 제 1 및 제 2 비교부의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 드라이버를 포함한다.

이 실시예에 있어서, 상기 펄스 발생부는: 상기 모드 신호가 변할 경우, 제 1 펄스 신호를 발생하는 제 1 펄스 발생부; 상기 외부 전압이 외부 노이즈에 의해 변할 경우 제 2 펄스 신호를 발생하는 제 2 펄스 발생부; 및 상기 제 1 및 제 2 펄스 신호중 적어도 하나를 상기 제어신호로 출력하는 오아 게이트를 포함한다.

이 실시예에 있어서, 상기 제 1 펄스 신호는 상기 모드 신호가 스탑 모드에서 액티브 모드로 변할 경우 또는 상기 모드 신호가 상기 액티브 모드에서 상기 스탑 모드로 변할 경우 발생된다.

이 실시예에 있어서, 상기 제 2 펄스 신호는 상기 외부 전압이 외부 노이즈에 의해 높아질 경우 또는 상기 외부 전압이 외부 노이즈에 의해 낮아질 경우 발생된다.

이 실시예에 있어서, 상기 제 1 비교부의 출력 오프셋은 상기 제 2 비교부의 출력 오프셋과 동일하다.

이 실시예에 있어서, 다수의 제 3 비교부들을 더 포함하고, 상기 다수의 제 3 비교부들은 각각 상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교한다.

이 실시예에 있어서, 상기 드라이버는 상기 제 1 비교부, 상기 제 2 비교부, 및 상기 다수의 제 3 비교부들의 비교 결과들에 응답해서 상기 내부 전압을 생성한다.

이 실시예에 있어서, 상기 제 1 비교부, 상기 제 2 비교부, 및 상기 다수의 제 3 비교부들의 출력 오프셋은 동일하다.

본 발명의 다른 특징에 따른 스마트 카드는: 내부 회로들; 그리고 상기 내부 회로들로 공급되는 내부 전압을 발생하는 내부 전압 제어부를 포함하고, 상기 내부 전압 제어부는: 상기 내부전압을 생성하는 내부 전압 제어회로; 그리고 모드 신호 및 외부 전압 중 적어도 하나에 응답해서 제어신호를 생성하는 펄스 발생부를 포함하고, 상기 내부 전압 제어회로는: 상기 생성된 내부 전압을 분배하여 피드백 전압을 생성하고, 상기 생성된 피드백 전압을 상기 제 1 및 상기 제 2 비교부로 제공하는 전압 분배부; 기준 전압 및 상기 피드백 전압을 비교하는 제 1 비교부; 상기 제 어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 제 2 비교부; 상기 제 1 및 제 2 비교부의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 드라이버를 포함한다.

이 실시예에 있어서, 상기 드라이버는 상기 제 1 비교부, 상기 제 2 비교부, 및 상기 다수의 제 3 비교부들의 비교 결과들에 응답해서 상기 내부 전압을 생성한 다.

본 발명의 다른 특징에 따른 내부 전압을 발생하는 동작 방법은: (a) 상기 내부전압을 생성하는 단계; (b) 모드 신호 및 외부 전압 중 적어도 하나에 응답해서 제어신호를 생성하는 단계; (c) 상기 생성된 내부 전압을 분배하여 피드백 전압을 생성하는 단계; (d) 기준 전압 및 상기 피드백 전압을 비교하는 단계; (e) 상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 단계; (f) 상기 (d) 및 상기 (e)단계의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 단계를 포함한다.

이 실시예에 있어서, 상기 (b) 단계는: 상기 모드 신호가 변할 경우, 제 1 펄스 신호를 발생하는 단계; 상기 외부 전압이 외부 노이즈에 의해 변할 경우 제 2 펄스 신호를 발생하는 단계; 상기 제 1 및 제 2 펄스 신호중 적어도 하나를 상기 제어신호로 출력하는 단계를 포함한다.

이 실시예에 있어서, 상기 제 1 펄스 신호는 모드 신호가 스탑 모드에서 액티브 모드로 변할 경우 또는 모드 신호가 액티브 모드에서 스탑 모드로 변할 경우 발생된다.

이 실시예에 있어서, 상기 (e) 단계는 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 단계들을 더 포함한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대하여 상세히 설명한다.

본 발명의 신규한 내부 전압 제어부는 동작 모드의 변화 또는 외부 노이즈에 의해 외부 전압의 변화에 의해 내부전압이 변할 경우, 전류소모를 증가시키지 않고, 변화된 내부 전압을 타겟 전압으로 빠르게 회복함으로써, 내부 회로의 오동작 및 스트래스를 방지할 수 있다.

도 2는 본 발명의 실시 예에 따른 스마트 카드를 보여주는 블록도이다.

도 2를 참조하면, 본 발명의 실시 예에 따른 스마트 카드(1000)는 내부 전압 제어기(Internal Voltage Controller)(100)(이하, 내부 전압 제어부라 칭함), CPU(200), 로직 회로(300), 메모리(400), 그리고 기준 전압 발생기(500)를 포함한다. 내부 전압 제어부(100)는 내부 전압제어회로(110) 및 펄스 발생부(120)를 포함한다.

기준 전압 발생기(500)는 기준전압(Vref)을 생성하고, 생성된 기준전압(Vref)을 내부전압제어부(100)의 내부 전압 제어 회로(110)로 제공한다. 펄스 발생부(120)는 모드 신호(mode signal) 및 외부 전압(Vext)을 입력받고, 입력받은 모드 신호(mode signal) 및 외부 전압(Vext)에 응답해서 제어신호(Accel)를 생성한다. 펄스 발생부(120)에서 생성된 제어신호(Accel)는 내부전압제어회로(110)로 제 공된다.

스마트 카드(1000)의 동작모드가 변하지 않고, 외부 전압(Vext)의 레벨이 변하지 않을 경우, 펄스 발생부(120)는 비 활성화된 제어신호(Accel)를 생성한다. 비 활성화된 제어신호(Accel)는 로우(L) 레벨이다.

모드신호(mode signal)가 변하거나 외부 노이즈에 의해 외부전압(Vext)이 변할 경우, 펄스 발생부(120)는 활성화된 제어 신호(Accel)를 생성한다. 예를 들어, 스마트카드(1000)의 동작모드가 스탑모드(stop mode)에서 액티브 모드(active mode)로 변할 경우, 펄스 발생부(12)로 입력되는 모드 신호(mode signal)는 스탑모드에 대응하는 신호에서 액티브 모드에 대응하는 신호로 변한다. 또한, 외부 노이즈에 의해 외부 전압(Vext)이 높아질 경우, 펄스 발생부(12)로 입력되는 외부 전압(Vext)은 높아진다. 이때, 펄스 발생부(12)는 활성화된 제어신호(Accel)를 생성한다. 활성화된 제어신호(Accel)는 펄스 신호(pulse signal)이다.

스마트 카드(1000)의 동작모드가 변하지 않고, 외부 전압(Vext)의 레벨이 변하지 않을 경우, 내부 전압 제어 회로(110)는 외부 전압(Vext), 기준전압(Vref), 및 비 활성화된 제어신호(Accel)를 입력받는다. 내부 전압 제어 회로(110)는 입력받은 외부 전압(Vext), 기준전압(Vref), 및 비 활성화된 제어신호(Accel)에 응답해서 내부 전압(Vint)을 생성하고, 생성된 내부 전압(Vint)을 스마트 카드(1000)의 내부 회로들(200,300,400)로 제공한다. 생성된 내부 전압(Vint)은 내부 전압 제어회로(110)에 의해 일정한 레벨을 유지한다. 내부 전압(Vint)의 일정한 레벨은 타겟 전압(target voltage)이다.

모드신호(mode signal)가 변하거나 노이즈에 의해 외부전압(Vext)이 변할 경우, 내부 전압(Vint)은 일정한 레벨을 유지하지 못하고 변하게 된다. 이때, 내부 전압 제어회로(110)는 외부 전압(Vext), 기준전압(Vref), 및 활성화된 제어신호(Accel)를 입력받고, 입력받은 외부 전압(Vext), 기준전압(Vref), 및 활성화된 제어 신호(Accel)에 응답해서 레벨이 변한 내부 전압(Vint)을 타겟 전압의 레벨로 빠르게 변환시킨다. 따라서, 스마트 카드(1000)의 내부 회로들(200,300,400)은 외부나 내부의 변화에 상관없이 일정한 내부전압(Vint)을 공급받는다.

도 3은 도 2에 도시된 내부전압제어부를 보여주는 블록도이다.

도 3을 참조하면, 본 발명의 실시예에 따른 내부전압제어부(100)는 내부 전압 제어회로(110) 및 펄스 발생부(120)를 포함한다. 내부 전압 제어회로(110)는 제 1 비교부(111), 제 2 비교부들(112,113), 전압 분배부(114), 그리고 드라이버(115)를 포함한다. 드라이버(115)는 PMOS 트랜지스터(MP2)를 포함하고, 전압레벨 조절부(114)는 저항들(R3,R4)을 포함한다. 제 1 비교부(111) 및 제 2 비교부들(112,113)은 각각 동일한 출력 오프셋(offset)을 갖는다. 제 2 비교부들(112,113)은 동일하게 동작하므로, 이하 제 1 비교부(111) 및 제 2 비교부(112)의 동작에 대해서만 설명한다.

내부 전압 제어회로(110)의 제 2 비교부(112)는 활성화된 제어신호(Accel)에 응답해서 활성화된다. 활성화된 제 2 비교부(112)는 기준 전압(Vref) 및 피드백 전압(Vfed)을 비교하고, 비교결과(Vg2)를 N4노드로 제공한다. 내부 전압 제어회로(110)의 제 1 비교부(111)는 기준 전압(Vref) 및 피드백 전압(Vfed)을 비교하고, 비교결과(Vg1)를 N4노드로 제공한다.

피드백 전압(Vfed)이 기준 전압(Vref)보다 높을 경우, 드라이버(113)는 제 1 및 제 2 비교부(111,112)에서 출력되는 비교 결과들(Vg1,Vg2)에 의해 오프(off) 상태가 된다. 구체적으로, 드라이버(113)의 PMOS 트랜지스터(MP2)를 턴 오프(turn off)시키기 위한 조건은 V_GS(PMOS 트랜지스터의 게이트-소스의 전위차)≥V_TH(PMOS 트랜지스터의 문턱전압)이다. PMOS 트랜지스터(MP2)의 문턱전압(V_TH)은 음(negative)의 값이다. 따라서, PMOS 트랜지스터(MP2)를 턴 오프 시키기 위해, N4노드와 외부 전압(Vext)의 전위차는 PMOS 트랜지스터(MP2)의 문턱전압(V_TH)보다 크거나 같아야한다. 이러한 조건을 만족하기 위해, 피드백 전압(Vfed)이 기준 전압(Vref)보다 높을 경우, 제 1 및 제 2 비교부(111,112)는 비교결과들(Vg1,Vg2)를 통해 N4노드의 전압 레벨을 높임으로써, N4노드와 외부 전압(Vext)의 전위차를 PMOS 트랜지스터(MP2)의 문턱전압(V_TH)보다 크게 한다.

피드백 전압(Vfed)과 기준 전압(Vref)이 같을 경우, 제 1 및 제 2 비교부(111,112)에서 출력되는 비교 결과들(Vg1,Vg2)에 의해 드라이버(113)는 오프 상태가 된다. 구체적으로 피드백 전압(Vfed)이 기준 전압(Vref)보다 높을 경우, 제 1 및 제 2 비교부(111,112)는 비교결과들(Vg1,Vg2)를 통해 N4노드의 전압 레벨을 높임으로써, N4노드와 외부 전압(Vext)의 전위차를 PMOS 트랜지스터(MP2)의 문턱전압(V_TH)과 같게 한다.

피드백 전압(Vfed)이 기준 전압(Vref)보다 낮을 경우, 제 1 및 제 2 비교부(111,112)에서 출력되는 비교 결과들(Vg1,Vg2)에 의해 드라이버(113)는 온(on) 상태가 된다. 구체적으로, 드라이버(113)의 PMOS 트랜지스터(MP2)를 턴 온(turn on)시키기 위한 조건은 V_GS(PMOS 트랜지스터의 게이트-소스의 전위차)<V_TH(PMOS 트랜지스터의 문턱전압)이다. 따라서, PMOS 트랜지스터(MP2)를 턴 온시키기 위해, N4노드와 외부 전압(Vext)의 전위차는 PMOS 트랜지스터(MP2)의 문턱전압(V_TH)보다 작아야한다. 이러한 조건을 만족하기 위해, 피드백 전압(Vfed)이 기준 전압(Vref)보다 낮을 경우, 제 1 및 제 2 비교부(111,112)는 비교결과들(Vg1,Vg2)를 통해 N4노드의 전압 레벨을 낮춤으로써, N4노드와 외부 전압(Vext)의 전위차를 PMOS 트랜지스터(MP2)의 문턱전압(V_TH)보다 작게 한다.

제 2 비교부(112)가 비 활성화된 제어신호(Accel)에 응답해서 비 활성화될 경우, 드라이버(113)를 온/오프 시키기 위한 N4노드의 전압 레벨은 제 1 비교부(111)의 비교 결과(Vg1)에 의해 결정된다.

앞서 설명한 바와 같이, 드라이버(115)는 N4노드의 전압 레벨에 의해 온/오프 된다. 따라서, 드라이버(115)는 제 1 및 제 2 비교부(111,112)의 비교결과들(Vg1,Vg2)에 응답해서 외부 전압(Vext)에 의한 외부 전류(Iext)를 N2 노드로 제공하거나 차단함으로써, N2노드의 전압 레벨을 결정한다. 이때, N2노드의 전압 레벨은 내부 전압(Vint)의 레벨이고, 드라이버(113)는 내부 전압(Vint)을 전압 레벨 조절부(114)로 제공한다. 즉, 드라이버(113)는 내부 전압(Vint)을 생성하고, 생성 된 내부 전압(Vint)을 내부 회로들(200,300,400) 및 전압 분배부(114)로 제공한다.

내부 전압 제어회로(110)의 전압 분배부(114)는 드라이버(115)로부터 제공받은 내부 전압(Vint)을 분배하여 제 1 및 제 2 비교부(111,112)로 제공한다. 이때, 전압 분배부(114)에서 제 1 및 제 2 비교부(111,112)로 제공되는 전압은 피드백 전압(Vfed)이다. 내부 전압의 레벨이 타겟 전압의 레벨일 경우, 비교 전압(Vref)의 레벨 및 피드백 전압(Vfed)의 레벨은 같다.

드라이버(115)의 PMOS 트랜지스터(MP2)의 소스는 외부 전압(Vext)을 인가받고, 게이트는 제 1 및 제 2 비교부(111,112)의 비교결과들(Vg1,Vg2)을 인가받고, 드레인은 N1노드를 통해 내부 전압(Vint)을 출력한다. N1노드는 전압 분배부(114)의 저항(R3)에 연결되고, 전압 분배부(114)의 저항(R3)과 저항(R4)는 N3노드를 통해 직렬로 연결된다. 전압 분배부(114)의 N3 노드는 제 1 및 제 2 비교부(111,112)의 반전 입력단자에 각각 연결된다. 제 1 및 제 2 비교부(111,112)의 비반전 입력단자는 각각 기준전압(Vref)을 입력받는다.

펄스 발생부(120)는 제 1 펄스 발생부(121), 제 2 펄스 발생부(122), 그리고 오아 게이트(OR gate)(123)를 포함한다.

제 1 펄스 발생부(121)는 모드 신호(mode signal)를 입력받고, 입력받은 모드 신호(mode signal)에 응답해서 제 1 제어신호(Pre1_Accel)를 생성한다. 제 1 펄스 발생부(121)에서 생성된 제 1 제어신호(Pre1_Accel)는 오아 게이트(123)의 첫 번째 입력단자로 제공된다.

제 2 펄스 발생부(122)는 외부전압(Vext)을 입력받고, 입력받은 외부전 압(Vext)에 응답해서 제 2 제어신호(Pre2_Accel)를 생성한다. 제 2 펄스 발생부(121)에서 생성된 제 2 제어신호(Pre2_Accel)는 오아 게이트(123)의 두 번째 입력단자로 제공된다.

오아 게이트(123)는 첫 번째 입력단자로 제 1 제어신호(Pre1_Accel), 그리고 두 번째 입력단자로 제 2 제어신호(Pre2_Accel)를 입력받는다. 오아 게이트(123)는 입력받은 제어신호들(Pre1_Accel,Pre2_Accel)을 논리 조합하고, 논리 조합된 제어신호(Accel)를 출력한다. 제어 신호(Accel)는 내부 전압 제어회로(110)의 제 1 비교부(111)로 제공된다.

스마트 카드(1000)의 동작모드가 변하지 않을 경우, 제 1 펄스 발생부(121)는 입력받은 모드 신호(mode signal)에 응답해서 비 활성화된 제 1 제어신호(Pre1_Accel)를 생성한다. 비 활성화된 제 1 제어신호(Pre1_Accel)는 로우(L) 레벨이다.

제 1 펄스 발생부(121)는 모드신호(mode signal)가 변할 때, 입력받은 모드 신호(mode signal)에 응답해서 활성화된 제 1 제어 신호(Pre1_Accel)를 생성한다. 예를 들어, 스마트카드(1000)의 동작모드가 스탑모드에서 액티브 모드로 변하거나, 액티브 모드에서 스탑 모드로 변할 경우, 모드 신호(mode signal)는 스탑모드에 대응하는 신호에서 액티브 모드에 대응하는 신호로 바뀌거나, 액티브 모드에 대응하는 신호에서 스탑 모드에 대응하는 신호로 바뀌다. 이때, 제 1 펄스 발생부(121)는 입력받은 모드 신호(mode signal)에 응답해서 활성화된 제 1 제어신호(Pre1_Accel)를 생성한다. 활성화된 제 1 제어신호(Pre1_Accel)는 펄스 신호(pulse signal)로 서, 제 1 펄스 신호(Pre1_Accel)와 같은 의미이다.

외부 전압(Vext)의 레벨이 변하지 않을 경우, 제 2 펄스 발생부(122)는 입력받은 외부전압(Vext)에 응답해서 비 활성화된 제 2 제어신호(Pre2_Accel)를 생성한다. 비 활성화된 제 2 제어신호(Pre2_Accel)는 로우(L) 레벨이다.

제 2 펄스 발생부(122)는 외부 노이즈에 의해 외부전압(Vext)의 레벨이 변할 때, 입력받은 외부전압(Vext)에 응답해서 활성화된 제 2 제어 신호(Pre2_Accel)를 생성한다. 예를 들어, 외부 노이즈에 의해 외부 전압(Vext)의 레벨이 높아지거나 낮아질 경우, 제 2 펄스 발생부(122)는 입력받은 외부전압(Vext)에 응답해서 활성화된 제 2 제어신호(Pre2_Accel)를 생성한다. 활성화된 제 2 제어신호(Pre2_Accel)로서, 제 2 펄스 신호(Pre2_Accel)와 같은 의미이다.

오아 게이트(123)는 비 활성화된 제 1 제어신호(Pre1_Accel) 및 제 2 제어신호(Pre2_Accel)를 입력받을 경우, 제 1 및 제 2 제어신호(Pre1_Accel,Pre2_Accel)를 논리 조합하고, 논리 조합된 비 활성화된 제어신호(Accel)를 출력한다. 오아 게이트(123)는 활성화된 제 1 제어신호(Pre1_Accel) 또는 제 2 제어신호(Pre2_Accel)를 입력받을 경우, 제 1 및 제 2 제어신호(Pre1_Accel,Pre2_Accel)를 논리 조합하고, 논리 조합된 활성화 된 제어신호(Accel)를 출력한다. 비 활성화된 제어신호(Accel)는 로우(L) 레벨이고, 활성화된 제어신호(Accel)는 펄스 신호(pulse signal)이다.

오아 게이트(123)에서 출력된 제어신호(Accel)는 내부전압제어회로(110)의 제 1 비교부(111)로 제공된다.

결과적으로, 펄스 발생부(120)는 스마트 카드(1000)의 동작모드가 변하지 않고, 외부 전압(Vext)의 레벨이 변하지 않을 경우, 비 활성화된 제어신호(Accel)를 생성한다. 그러나, 펄스 발생부(120)는 모드 신호(mode signal)가 변하거나 외부 노이즈에 의해 외부전압(Vext)이 변할 경우, 활성화된 제어 신호(Accel)를 생성한다.

스마트 카드(1000)의 동작모드가 변하지 않거나, 외부 전압(Vext)의 레벨이 변하지 않는 경우, 내부전압제어회로(110)의 제 2 비교부(112)는 펄스 발생부(120)에서 생성된 비 활성화된 제어신호(Accel)에 응답해서 비 활성화된다. 이때, 내부 전압 제어 회로(110)는 타겟 전압과 동일한 레벨의 내부전압(Vint)을 생성하고, 생성된 내부 전압(Vint)을 스마트 카드(1000)의 내부 회로들(200,300,400)로 제공한다. 내부 전압(Vint)의 레벨은 내부 전압 제어회로(110)에 의해 일정한 레벨을 유지한다. 이러한 내부 전압제어회로(110)의 동작을 구체적으로 설명하면 다음과 같다.

내부 전압(Vred)의 레벨이 타겟 전압과 동일한 경우, 피드백 전압(Vfed)은 전압 분배부(114)의 저항들(R3,R4)에 의해 수학식 1이 된다.

내부 전압(Vint)의 레벨이 타겟 전압과 동일할 경우, 제 1 비교부(111)로 입력되는 기준전압(Vref) 및 피드백 전압(Vfed)의 레벨은 동일하다. 제 1 비교 부(111)는 기준전압(Vref) 및 피드백 전압(Vfed)의 레벨이 동일한 경우에 대응하는 비교 결과(Vg1)를 N4노드를 통해 드라이버(113)로 출력한다. 드라이버(113)는 제 2 비교부(112)의 비교결과(Vg1)에 응답해서 오프 상태가 된다. 오프 상태인 드라이버(115)에 의해 외부 전압(Vext)은 차단되므로, 외부 전류(Iext)는 더 이상 N2노드로 공급되지 않는다. 따라서, 내부 전압(Vint)은 타겟 전압을 유지한다.

내부 회로들(200,300,400)이 동작함에 따라 전류를 소모하게 될 경우, N2노드에서는 전압 강하가 발생한다. 수학식 1을 참조하면, 내부 전압(Vint)의 레벨이 낮아질 경우, 피드백 전압(Vfed)의 레벨은 낮아진다. 따라서, 피드백 전압(Vfed)의 레벨은 기준전압(Vref)의 레벨보다 작아지고, 제 1 비교부(111)는 피드백 전압(Vfed)의 레벨이 기준전압(Vref)의 레벨보다 작아질 경우에 대응하는 비교 결과(Vg1)를 N4노드를 통해 드라이버(115)로 출력한다.

드라이버(115)는 제 1 비교부(111)의 비교결과(Vg1)에 응답해서 온 상태가 된다. 따라서, 온 상태인 드라이버(115)에 의해 내부 전압 제어회로(110)는 외부 전압(Vext)을 공급받으므로, 드라이버(115)는 외부 전류(Iext)를 N2노드로 공급한다. N2노드는 외부 전류(Iext)를 공급받으므로 전압이 상승하고, N2노드의 전압이 상승하므로, 내부 전압(Vint)도 상승한다. 내부 전압(Vint)의 레벨이 타겟 전압의 레벨까지 상승하면, 내부 전압(Vint)과 기준 전압(Vref)은 같아진다. 이러한 경우, 앞서 설명한 바와 같이, 제 1 비교부(111)의 비교 결과(Vg1)에 의해 드라이버(115)는 오프 상태가 되고, 내부 전압(Vint)은 타겟 전압을 유지한다. 이러한 내부 전압 제어회로(110)의 동작에 의해 내부 전압 제어부(100)는 일정한 레벨의 내부 전 압(Vint)을 내부 회로들(200,300,400)로 제공하게 된다.

모드 신호(mode signal)가 변하거나, 외부 노이즈에 의해 외부전압(Vext)이 변할 경우, 내부 전압(Vint)은 일정한 레벨을 유지하지 못하고 변하게 된다. 이때, 펄스 발생부(120)는 활성화된 제어신호(Accel)를 생성하고, 활성화된 제어신호(Accel)를 제 2 비교부(112)로 제공한다. 제 1 비교부(112)는 활성화된 제어신호(Accel)에 응답해서 활성화된다.

모드 신호(mode signal)가 스탑 모드에서 액티브 모드로 변할 경우, 내부 회로들(200,300,400)은 스탑 모드일 때보다 많은 전류를 소모하게 된다. 이때, 내부 회로들(200,300,400)이 많은 전류를 소모하게 되므로, 타겟 전압의 레벨을 유지하고 있는 N2노드에서는 전압 강하가 발생한다. 따라서, 모드 신호(mode signal)가 스탑 모드에서 액티브 모드로 변할 경우, 내부 전압(Vint)은 순간적으로 낮아지게 된다.

수학식 1을 참조하면, 내부 전압(Vint)이 낮아지므로 피드백 전압(Vfed)의 레벨도 낮아진다. 피드백 전압(Vfed)은 제 1 및 제 2 비교부(111,112)로 제공된다. 제 1 및 제 2 비교부(111,112)는 각각 비반전 단자로 기준 전압(Vref)을 입력받고, 반전단자로 피드백 전압(Vfed)을 입력받는다. 피드백 전압(Vfed)의 레벨은 낮아졌으므로, 피드백 전압(Vfed)의 레벨은 기준전압(Vref)의 레벨보다 작다. 따라서, 제 1 및 제 2 비교부(111,112)는 각각 대응하는 비교 결과들(Vg1,Vg2)을 N4노드를 통해 드라이버(115)로 출력한다. 드라이버(115)는 비교 결과들(Vg1,Vg2)에 의해 빠르게 온 상태가 된다. 구체적으로, 드라이버(115)의 PMOS 트랜지스터(MP2)를 온 시키 기 위해서는 N4노드와 외부 전압(Vext)의 전위차를 PMOS 트랜지스터(MP2)의 문턱전압(V_TH)보다 작게 해야 한다. 이러한 조건을 만족하는 N4노드의 전압 레벨은 제 1 비교부(111)의 비교 결과(Vg1)를 통해 결정되는 것보다 제 1 및 제 2 비교부(111,112)의 비교결과들(Vg1,Vg2)을 통해 결정되는 것이 더 빠르다.

따라서, 드라이버(115)는 제 1 및 제 2 비교부(111,112)의 비교 결과들(Vg1,Vg2)에 의해 빠르게 온 상태가 된다. 온 상태인 드라이버(115)에 의해 내부 전압 제어회로(110)는 외부 전압(Vext)을 공급받으므로, 드라이버(115)는 외부 전류(Iext)를 N2노드로 공급한다. N2노드는 외부 전류(Iext)를 공급받으므로 전압이 상승하고, N2노드의 전압이 상승하므로, 내부 전압(Vint)은 높아진다. 내부 전압(Vint)의 레벨이 타겟 전압의 레벨까지 높아지면, 앞서 설명한 바와 같이 기준 전압(Vref) 및 피드백 전압(Vfed)의 레벨이 같아지므로 드라이버(115)는 오프 상태가 되고, 내부 전압(Vint)은 타겟 전압을 유지한다. 드라이버(115)는 비교부들(111,112)에 의해 빠르게 온 상태가 되므로, 내부 전압(Vint)의 레벨이 타겟 전압의 레벨까지 상승하는데 걸리는 시간은 줄어든다.

모드 신호(mode signal)가 액티브 모드에서 스탑 모드로 변할 경우, 내부 회로들(200,300,400)은 액티브 모드일 때보다 적은 전류를 소모하게 된다. 이때, 내부 회로들(200,300,400)은 액티브 모드일 때보다 갑자기 적은 전류를 소모하게 되므로, 타겟 전압의 레벨을 유지하고 있는 N2노드에서는 전압 상승이 발생한다. 따라서, 모드 신호(mode signal)가 액티브 모드에서 스탑 모드로 변할 경우, 내부 전 압(Vint)은 순간적으로 높아지게 된다.

수학식 1을 참조하면, 내부 전압(Vint)이 높아지므로, 피드백 전압(Vfed)의 레벨은 높아진다. 피드백 전압(Vfed)은 제 1 및 제 2 비교부(111,112)로 제공된다. 제 1 및 제 2 비교부(111,112)는 각각 비반전 단자로 기준 전압(Vref)을 입력받고, 반전단자로 피드백 전압(Vfed)을 입력받는다. 피드백 전압(Vfed)의 레벨은 높아졌으므로, 피드백 전압(Vfed)의 레벨은 기준전압(Vref)의 레벨보다 높다. 따라서, 제 1 및 제 2 비교부(111,112)는 각각 대응하는 비교 결과들(Vg1,Vg2)을 N4노드를 통해 드라이버(115)로 출력한다. 드라이버(115)는 비교 결과들(Vg1,Vg2)에 의해 빠르게 오프 상태가 된다. 구체적으로, 드라이버(115)의 PMOS 트랜지스터(MP2)를 오프 시키기 위해서는 N4노드와 외부 전압(Vext)의 전위차를 PMOS 트랜지스터(MP2)의 문턱전압(V_TH)보다 크거나 같게 해야 한다. 이러한 조건을 만족하는 N4노드의 전압 레벨은 제 1 비교부(111)의 비교결과(Vg1)를 통해 결정되는 것보다 제 1 및 제 2 비교부(111,112)의 비교결과들(Vg1,Vg2)을 통해 결정되는 것이 더 빠르다.

따라서, 드라이버(115)는 제 1 및 제 2 비교부(111,112)의 비교 결과들(Vg1,Vg2)에 의해 빠르게 오프 상태가 된다. 오프 상태인 드라이버(115)에 의해 외부 전압(Vext)이 차단되므로, 드라이버(115)는 외부 전류(Iext)를 N2노드로 공급하지 않는다. N2노드는 외부 전류(Iext)를 공급받지 않으므로 전압이 하강하고, N2노드의 전압이 하강하므로, 내부 전압(Vint)은 낮아진다. 내부 전압(Vint)의 레벨이 타겟 전압의 레벨까지 낮아지면, 드라이버(115)는 내부 전압(Vint)의 레벨을 타 겟 전압의 레벨로 유지한다. 드라이버(115)는 비교부들(111,112)에 의해 빠르게 오프 상태가 되므로, 내부 전압(Vint)의 레벨이 타겟 전압의 레벨까지 하강하는데 걸리는 시간은 줄어든다.

외부 노이즈에 의해 외부전압(Vext)의 레벨이 높아질 경우, 내부 전압(Vint)의 레벨은 타겟 전압의 레벨보다 높아질 수 있다. 이때, 드라이버(115)의 상태는 온 상태이거나 오프 상태일 수 있다.

드라이버(115)가 오프 상태일 경우, N4노드와 외부 전압(Vext)의 전위차는 드라이버(115)의 PMOS 트랜지스터(MP2)의 문턱 전압(V_TH)보다 크거나 같다. 이때, 외부 노이즈에 의해 외부 전압(Vext)의 레벨이 높아질 경우, N4노드와 외부 전압(Vext)의 전위차는 이전보다 작아지게 된다. 이때, 작아진 N4노드와 외부 전압(Vext)의 전위차가 PMOS 트랜지스터(MP2)의 문턱 전압(V_TH)보다 작을 경우, 오프 상태인 드라이버(115)는 온 상태로 변환된다. 온 상태인 드라이버(115)에 의해 내부 전압 제어회로(110)는 외부 전압(Vext)을 공급받으므로, 드라이버(115)는 외부 전류(Iext)를 N2노드로 공급한다. N2노드는 외부 전류(Iext)를 공급받으므로 전압이 상승하고, N2노드의 전압이 상승하므로, 내부 전압(Vint)은 타겟 전압의 레벨보다 높아진다.

드라이버(115)가 온 상태일 경우, N4노드와 외부 전압(Vext)의 전위차는 드라이버(115)의 PMOS 트랜지스터(MP2)의 문턱 전압(V_TH)보다 작다. 이때, 외부 노이즈에 의해 외부 전압(Vext)의 레벨이 높아질 경우, N4노드와 외부 전압(Vext)의 전 위차는 이전보다 작아지게 된다. 드라이버(115)가 온 상태일 경우, 내부 전압(Vint)의 레벨이 타겟 전압의 레벨이 될 때까지, 드라이버(115)는 외부 전류(Iext)를 N2노드로 공급하게 된다. 외부 노이즈에 의해 N4노드와 외부 전압(Vext)의 전위차가 이전보다 작아지게 됐으므로, 드라이버(115)의 온 상태는 외부 노이즈 없는 외부 전압(Vext)이 인가될 때보다 오래 유지된다. 드라이버(115)의 온 상태가 오래 유지되므로, 드라이버(115)에 의해 N2노드로 공급되는 외부 전류(Iext)는 증가하게 된다. N2노드는 공급되는 외부 전류(Iext)가 증가하므로 전압이 상승하고, N2노드의 전압이 상승하므로, 내부 전압(Vint)은 타겟 전압의 레벨보다 높아진다.

내부 전압(Vint)의 레벨이 타겟 전압의 레벨보다 높아질 경우, 내부 전압 제어회로(100)의 동작은 앞서 설명하였으므로 생략한다.

외부 노이즈에 의해 외부전압(Vext)의 레벨이 낮아질 경우, 내부 전압(Vint)의 레벨은 타겟 전압의 레벨보다 낮아질 수 있다. 이때, 드라이버(113)의 상태는 온 상태이거나 오프 상태일 수 있다.

드라이버(115)가 오프 상태일 경우, N4노드와 외부 전압(Vext)의 전위차는 드라이버(115)의 PMOS 트랜지스터(MP2)의 문턱 전압(V_TH)보다 크다. 이때, 외부 노이즈에 의해 외부 전압(Vext)의 레벨이 낮아질 경우, N4노드와 외부 전압(Vext)의 전위차는 이전보다 커지게 된다. 외부 노이즈에 의해 N4노드와 외부 전압(Vext)의 전위차가 이전보다 커지게 됐으므로, 드라이버(115)의 오프 상태는 외부 노이즈 없 는 외부 전압(Vext)이 인가될 때보다 오래 유지된다. 드라이버(115)의 오프 상태가 오래 유지되므로, 외부 전류(Iext)는 N2노드로 공급되지 않고, 내부 회로들의 동작에 따른 전류소모에 의해 N2노드에서는 외부 노이즈 없는 외부 전압(Vext)이 인가될 때보다 더 많은 전압 강하가 발생한다. N2노드에서 전압강하가 발생하므로, 내부 전압(Vint)은 타겟 전압의 레벨보다 낮아진다.

드라이버(115)가 온 상태일 경우, N4노드와 외부 전압(Vext)의 전위차는 드라이버(115)의 PMOS 트랜지스터(MP2)의 문턱 전압(V_TH)보다 작다. 이때, 외부 노이즈에 의해 외부 전압(Vext)의 레벨이 낮아질 경우, N4노드와 외부 전압(Vext)의 전위차는 이전보다 높아지게 된다. 이때, 높아진 N4노드와 외부 전압(Vext)의 전위차가 PMOS 트랜지스터(MP2)의 문턱 전압(V_TH)보다 클 경우, 온 상태인 드라이버(115)는 오프 상태로 변환된다. 오프 상태인 드라이버(115)에 의해 내부 전압 제어회로(110)는 외부 전압(Vext)을 공급받지 못하므로, 드라이버(115)는 외부 전류(Iext)를 N2노드로 공급하지 못한다. N2노드는 외부 전류(Iext)를 공급받지 못하므로 전압이 하강하고, N2노드의 전압이 하강하므로, 내부 전압(Vint)은 타겟 전압의 레벨보다 낮아진다.

내부 전압(Vint)의 레벨이 타겟 전압의 레벨보다 낮아질 경우, 내부 전압 제어회로(100)의 동작은 앞서 설명하였으므로 생략한다.

결과적으로, 모드 신호가 변하거나 외부 노이즈에 의해 외부 전압(Vext)의 레벨이 변할 경우, 드라이버(115)는 제 1 및 제 2 비교부(111,112)의 비교 결과 들(Vg1,Vg2)에 의해 빠르게 오프 또는 온 상태로 전환된다. 따라서, 내부 전압 제어 회로(110)는 레벨이 변환된 내부 전압(Vint)을 타겟 전압의 레벨로 빠르게 회복한다.

앞서 설명에서는 본 발명의 실시예로서 제 1 및 제 2 비교기들(111,112)에 의해 빠르게 동작하는 내부 전압 제어회로(110)를 예로 들었다. 그러나, 도 3에 도시된 바와 같이 내부 전압 제어회로(110)는 두 개 이상의 제 2 비교기들(112,113)을 포함할 수 있으며, 포함되는 비교기가 많을수록 더 빠르게 동작한다.

도 4는 모드 신호 변환시 도 2에 도시된 내부전압제어회로에서 생성된 내부전압 특성도를 도시한 도면이다.

도 4 및 도 5에 도시된 도면에서 특성도(Vg1+Vg2)는 모드 변환시 제 1 및 제 2 비교부(111,112)의 동작에 따른 내부 전압(Vint) 특성도를 도시한 것이고, 특성도(Vg1)는 모드 변환시 제 1 비교부(111)만 동작할 경우 내부 전압(Vint) 특성도를 도시한 것이다. 특성도(Vg1)는 앞서 설명한 종래 기술의 설명에서 내부 전압 제어부(10)의 동작에 따른 특성도 이다.

도 4를 참조하면, 본 발명의 실시예에 따른 내부 전압 제어부(100)의 내부 전압 제어회로(110)는 스탑 모드일 경우, 일정한 레벨의 내부 전압(Vint)을 유지한다. 특성도(Vg1+Vg2)를 참조하면, 스탑 모드에서 액티브모드로 변환할 경우, 내부 전압(Vint)의 레벨은 낮아지나, 앞서 설명한 내부 전압 제어 회로(110)의 동작에 의해 특성도(Vg1)보다 빠르게 타겟 레벨로 회복된다. 도 4에 도시된 바와 같이, 스탑모드에서 액티브모드 전환시 내부 전압 제어회로(110)의 동작에 따른 전압 변화량(△V1)은 제 2 비교부(112)만 동작할 경우의 전압 변화량(△V1)보다 작다. 또한 내부 전압 제어회로(110)의 동작에 따른 시간 변화량(△t1)은 제 2 비교부(112)만 동작할 경우의 시간 변화량(△t1)보다 작다.

도 4에 도시하지 않았으나, 액티브 모드에서 스탑 모드로 동작할 경우의 내부 전압(Vint)의 특성도는 내부 전압(Vint)이 높아진 후 타겟 레벨로 회복되는 것으로, 도 4에 도시된 특성도와 반대가 된다.

도 5를 참조하면, 외부 노이즈에 의해 외부 전압의 레벨이 낮아질 경우, 일정한 레벨을 유지하던 내부 전압(Vint)은 낮아진다. 그러나, 앞서 설명한 내부 전압 제어 회로(110)의 동작에 의해 낮아진 내부 전압(Vint)은 빠르게 타겟 레벨로 회복된다. 내부 전압이 낮아진 경우의 특성도(Vg1+Vg2)는 도 4를 참조한 설명에서 상세히 설명하였으므로, 도 5에 도시된 내부전압 특성도(Vg1+Vg2)의 설명은 생략한다.

도 5에 도시하지 않았으나 외부 노이즈에 의해 외부 전압(Vext)의 레벨이 높아지는 경우의 특성도는 내부 전압(Vint)이 높아진 후 타겟 레벨로 회복되는 것으로, 도 5에 도시된 특성도와 반대가 된다.

결과적으로, 외부 노이즈 또는 내부 동작모드 변화에 의해 내부 전압(Vint)의 레벨이 낮아졌을 경우, 내부 전압 제어부(100)는 내부 전압(Vint)의 레벨을 타겟 전압까지 빠르게 상승시킨다. 따라서, 내부 전압 제어부(100)는 내부 전 압(Vint)을 타겟 전압으로 맞추는 시간을 줄일 수 있으므로 스마트 카드(1000)의 내부 회로들(20,30,40)의 오동작을 방지할 수 있다.

또한, 외부 노이즈 또는 내부 동작모드 변화에 의해 내부 전압(Vint)의 레벨이 높아졌을 경우, 내부 전압 제어부(100)는 내부 전압(Vint)의 레벨을 타겟 전압까지 빠르게 하강시킨다. 따라서, 내부 전압 제어부(100)는 내부 전압(Vint)을 타겟 전압으로 맞추는 시간을 줄일 수 있으므로 스마트 카드(1000)의 내부 회로들(20,30,40)의 과전류에 의한 스트래스를 방지할 수 있다.

이상에서와 같이 도면과 명세서에서 최적의 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상과 같은 본 발명에 의하면, 내부 전압 제어회로 및 그것을 포함하는 스마트 카드는 내부전압 변화에 대해 빠르게 반응하므로, 내부 회로의 오동작 및 스트래스를 방지할 수 있다.

Claims

내부전압을 생성하는 내부 전압 제어회로; 그리고

모드 신호 및 외부 전압 중 적어도 하나에 응답해서 제어신호를 생성하는 펄스 발생부를 포함하고,

상기 내부 전압 제어회로는:

상기 생성된 내부 전압을 분배하여 피드백 전압을 생성하고, 상기 생성된 피드백 전압을 상기 제 1 및 상기 제 2 비교부로 제공하는 전압 분배부;

기준 전압 및 상기 피드백 전압을 비교하는 제 1 비교부;

상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 제 2 비교부;

상기 제 1 및 제 2 비교부의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 드라이버를 포함하는 것을 특징으로 하는 내부 전압 제어부.
제 1 항에 있어서,

상기 펄스 발생부는:

상기 모드 신호가 변할 경우, 제 1 펄스 신호를 발생하는 제 1 펄스 발생부;

상기 외부 전압이 외부 노이즈에 의해 변할 경우 제 2 펄스 신호를 발생하는 제 2 펄스 발생부; 및

상기 제 1 및 제 2 펄스 신호중 적어도 하나를 상기 제어신호로 출력하는 오 아 게이트를 포함하는 것을 특징으로 하는 내부 전압 제어부.
제 2 항에 있어서,

상기 제 1 펄스 신호는 상기 모드 신호가 스탑 모드에서 액티브 모드로 변할 경우 발생되는 것을 특징으로 하는 내부 전압 제어부.
제 2 항에 있어서,

상기 제 1 펄스 신호는 상기 모드 신호가 상기 액티브 모드에서 상기 스탑 모드로 변할 경우 발생되는 것을 특징으로 하는 내부 전압 제어부.
제 2 항에 있어서,

상기 제 2 펄스 신호는 상기 외부 전압이 외부 노이즈에 의해 높아질 경우 발생되는 것을 특징으로 하는 내부 전압 제어부.
제 2 항에 있어서,

상기 제 2 펄스 신호는 상기 외부 전압이 외부 노이즈에 의해 낮아질 경우 발생되는 것을 특징으로 하는 내부 전압 제어부.
제 1 항에 있어서,

상기 제 1 비교부의 출력 오프셋은 상기 제 2 비교부의 출력 오프셋과 동일 한 것을 특징으로 하는 내부 전압 제어부.
제 1 항에 있어서,

다수의 제 3 비교부들을 더 포함하고, 상기 다수의 제 3 비교부들은 각각 상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 것을 특징으로 하는 내부 전압 제어부.
제 8 항에 있어서,

상기 드라이버는 상기 제 1 비교부, 상기 제 2 비교부, 및 상기 다수의 제 3 비교부들의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 것을 특징으로 하는 내부 전압 제어부.
제 8 항에 있어서,

상기 제 1 비교부, 상기 제 2 비교부, 및 상기 다수의 제 3 비교부들의 출력 오프셋은 동일한 것을 특징으로 하는 내부 전압 제어부.
내부 회로들; 그리고

상기 내부 회로들로 공급되는 내부 전압을 발생하는 내부 전압 제어부를 포함하고,

상기 내부 전압 제어부는:

상기 내부전압을 생성하는 내부 전압 제어회로; 그리고

모드 신호 및 외부 전압 중 적어도 하나에 응답해서 제어신호를 생성하는 펄스 발생부를 포함하고,

상기 내부 전압 제어회로는:

상기 생성된 내부 전압을 분배하여 피드백 전압을 생성하고, 상기 생성된 피드백 전압을 상기 제 1 및 상기 제 2 비교부로 제공하는 전압 분배부;

기준 전압 및 상기 피드백 전압을 비교하는 제 1 비교부;

상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 제 2 비교부;

상기 제 1 및 제 2 비교부의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 드라이버를 포함하는 것을 특징으로 하는 스마트 카드.
제 11 항에 있어서,

상기 펄스 발생부는:

상기 모드 신호가 변할 경우, 제 1 펄스 신호를 발생하는 제 1 펄스 발생부;

상기 외부 전압이 외부 노이즈에 의해 변할 경우 제 2 펄스 신호를 발생하는 제 2 펄스 발생부; 및

상기 제 1 및 제 2 펄스 신호중 적어도 하나를 상기 제어신호로 출력하는 오아 게이트를 포함하는 것을 특징으로 하는 스마트 카드.
제 12 항에 있어서,

상기 제 1 펄스 신호는 상기 모드 신호가 스탑 모드에서 액티브 모드로 변할 경우 발생되는 것을 특징으로 하는 내부 전압 제어부.
제 12 항에 있어서,

상기 제 1 펄스 신호는 상기 모드 신호가 상기 액티브 모드에서 상기 스탑 모드로 변할 경우 발생되는 것을 특징으로 하는 스마트 카드.
제 12 항에 있어서,

상기 제 2 펄스 신호는 상기 외부 전압이 외부 노이즈에 의해 높아질 경우 발생되는 것을 특징으로 하는 스마트 카드.
제 12 항에 있어서,

상기 제 2 펄스 신호는 상기 외부 전압이 외부 노이즈에 의해 낮아질 경우 발생되는 것을 특징으로 하는 스마트 카드.
제 11 항에 있어서,

상기 제 1 비교부의 출력 오프셋은 상기 제 2 비교부의 출력 오프셋과 동일한 것을 특징으로 하는 스마트 카드.
제 11 항에 있어서,

다수의 제 3 비교부들을 더 포함하고, 상기 다수의 제 3 비교부들은 각각 상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 것을 특징으로 하는 스마트 카드.
제 18 항에 있어서,

상기 드라이버는 상기 제 1 비교부, 상기 제 2 비교부, 및 상기 다수의 제 3 비교부들의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 것을 특징으로 하는 스마트 카드.
제 18 항에 있어서,

상기 제 1 비교부, 상기 제 2 비교부, 및 상기 다수의 제 3 비교부들의 출력 오프셋은 동일한 것을 특징으로 하는 스마트 카드.
내부 전압을 발생하는 동작 방법에 있어서:

(a) 상기 내부전압을 생성하는 단계;

(b) 모드 신호 및 외부 전압 중 적어도 하나에 응답해서 제어신호를 생성하는 단계;

(c) 상기 생성된 내부 전압을 분배하여 피드백 전압을 생성하는 단계;

(d) 기준 전압 및 상기 피드백 전압을 비교하는 단계;

(e) 상기 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 단계;

(f) 상기 (d) 및 상기 (e)단계의 비교 결과들에 응답해서 상기 내부 전압을 생성하는 단계를 포함하는 것을 특징으로 내부 전압 발생 방법.
제 21 항에 있어서,

상기 (b) 단계는:

상기 모드 신호가 변할 경우, 제 1 펄스 신호를 발생하는 단계;

상기 외부 전압이 외부 노이즈에 의해 변할 경우 제 2 펄스 신호를 발생하는 단계;

상기 제 1 및 제 2 펄스 신호중 적어도 하나를 상기 제어신호로 출력하는 단계를 포함하는 것을 특징으로 하는 내부 전압 발생 방법.
제 22 항에 있어서,

상기 제 1 펄스 신호는 모드 신호가 스탑 모드에서 액티브 모드로 변할 경우 발생되는 것을 특징으로 하는 내부 전압 발생 방법.
제 22 항에 있어서,

상기 제 1 펄스 신호는 모드 신호가 액티브 모드에서 스탑 모드로 변할 경우 발생되는 것을 특징으로 하는 내부 전압 발생 방법.
제 22 항에 있어서,

상기 제 2 펄스 신호는 상기 외부 전압이 외부 노이즈에 의해 높아질 경우 발생되는 것을 특징으로 하는 내부 전압 발생 방법.
제 22 항에 있어서,

상기 제 2 펄스 신호는 상기 외부 전압이 외부 노이즈에 의해 낮아질 경우 발생되는 것을 특징으로 하는 내부 전압 발생 방법.
제 1 항에 있어서,

상기 (e) 단계는 제어신호에 응답해서 상기 기준 전압 및 상기 피드백 전압을 비교하는 단계들을 더 포함하는 것을 특징으로 하는 내부 전압 발생 방법.