KR20080052048A - 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압생성 회로 - Google Patents

반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압생성 회로 Download PDF

Info

Publication number
KR20080052048A
KR20080052048A KR1020060124055A KR20060124055A KR20080052048A KR 20080052048 A KR20080052048 A KR 20080052048A KR 1020060124055 A KR1020060124055 A KR 1020060124055A KR 20060124055 A KR20060124055 A KR 20060124055A KR 20080052048 A KR20080052048 A KR 20080052048A
Authority
KR
South Korea
Prior art keywords
voltage
divided
reference voltage
outputting
control signal
Prior art date
Application number
KR1020060124055A
Other languages
English (en)
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060124055A priority Critical patent/KR20080052048A/ko
Publication of KR20080052048A publication Critical patent/KR20080052048A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 내부 전압을 전압 분배하여 제 1 분배 전압 및 제 2 분배 전압을 출력하는 전압 분배 수단; 기준 전압 및 상기 제 1 분배 전압을 비교하여, 그 결과에 응답하는 제 1 제어 신호를 출력하는 제 1 비교 수단; 및 상기 기준 전압 및 상기 제 2 분배 전압을 비교하여, 그 결과에 응답하는 제 2 제어 신호를 출력하는 제 2 비교 수단;을 포함한다.
전압 분배부, 번인 신호, 제어 신호

Description

반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압 생성 회로{Circuit for Detecting Power Supply and Generating Voltage Using The Same in Semiconductor Memory Apparatus}
도 1은 노멀 모드 시 사용되는 종래의 전원 감지부의 내부 회로도,
도 2는 번인 테스트 모드 시 사용되는 종래의 전원 감지부의 내부 회로도,
도 3은 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로의 내부 블록도, 및
도 4는 도 3에 도시된 디바이더 공유형 감지부의 내부 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 기준 전압 생성부 200 : 디바이더 공유형 감지부
300 : 제어부 400 : 오실레이터
500 : 펌핑부
본 발명은 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압 생성 회로에 관한 것으로, 보다 상세하게는 내부 전원의 레벨을 감지하여 전압 생성 동 작을 제어하는 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압 생성 회로에 관한 것이다.
종래의 반도체 메모리 장치의 고전압 생성 회로는 번인 신호가 활성화 되는 번인 테스트 모드(burn-in test mode)와 번인 신호가 비활성화 되는 노멀 모드(normal mode)에서 다른 레벨의 고전압을 생성하며, 번인 신호에 응답하여 기준 전압을 생성하는 기준 전압 생성부; 상기 기준 전압 및 피드백되는 고전압을 비교하고, 그 결과에 응답하는 제 1 제어 신호를 출력하는 제 1 전원 감지부; 상기 기준 전압 및 피드백 되는 상기 고전압을 비교하고, 그 결과에 응답하는 제 2 제어 신호를 출력하는 제 2 전원 감지부; 번인 신호에 응답하여 상기 제 1 제어 신호 또는 제 2 제어 신호 중 어느 하나를 오실레이터 인에이블 신호로서 선택적으로 출력하는 제어부; 상기 오실레이터 인에이블 신호에 응답하여 발진 신호를 출력하는 오실레이터; 및 상기 발진 신호에 응답하여 고전압을 생성하는 펌핑부;를 포함한다.
상기 기준 전압 생성부는 번인 테스트 모드(burn-in test mode)와 노멀 모드(normal mode)인 경우에 안정적인 상기 기준 전압을 생성하며, 번인 테스트 모드(burn-in test mode)인 경우에 노멀 모드(normal mode)인 경우보다 높은 레벨의 상기 기준 전압을 출력한다.
상기 제 1 전원 감지부는 노멀 모드(normal mode)시 상기 고전압을 생성하기 위해 사용되는 상기 제 1 제어 신호를 생성하기에 적합하게 구성되고, 상기 제 2 전원 감지부는 번인 테스트 모드(burn-in test mode)시 상기 고전압을 생성하기 위해 사용되는 상기 제 2 제어 신호를 생성하기에 적합하게 구성된다. 예를 들어, 상 기 제 1 전원 감지부는 피드백 되는 상기 고전압을 전압 분배하여 기 설정된 제 1 분배 전압을 생성하고, 상기 제 1 분배 전압을 상기 기준 전압과 비교하여 상기 제 1 제어 신호를 출력한다. 또한 상기 제 2 전원 감지부는 피드백 되는 상기 고전압을 전압 분배하여 기 설정된 제 2 분배 전압을 생성하고, 상기 제 2 분배 전압을 상기 기준 전압과 비교하여 상기 제 2 제어 신호를 출력한다. 이때, 번인 테스트 모드(burn-in test mode)시 사용되는 상기 기준 전압이 노멀 모드(normal mode)시 사용되는 상기 기준 전압 보다 높기 때문에, 상기 제 2 전원 감지부에서 생성되는 상기 제 2 분배 전압은 상기 제 1 전원 감지부에서 생성되는 상기 제 1 분배 전압보다 레벨이 높다.
도 1은 노멀 모드시 사용되는 종래의 전원 감지부(제 1 전원 감지부)의 내부 회로도이다.
종래의 제 1 전원 감지부는 상기 고전압(VPP)을 전압 분배하여 제 1 분배 전압(V_DIV1)을 출력하는 제 1 전압 분배부(10); 및 상기 기준 전압(VREF) 및 상기 제 1 분배 전압(V_DIV1)을 비교하여 상기 제 1 제어 신호(DET)를 출력하는 제 1 비교기(COM1);를 포함한다.
상기 제 1 전압 분배부(10)는 상기 고전압(VPP)의 입력 단 및 접지 단(VSS) 사이에 직렬로 연결된 제 1 저항(R1) 및 제 2 저항(R2)을 구비한다. 여기서, 설계자는 각각의 상기 저항(R1, R2) 값을 적절히 조절하여, 두 저항(R1, R2)의 접속 단에서 적절한 레벨의 상기 제 1 분배 전압(V_DIV1)을 임의대로 출력할 수 있다.
상기 제 1 분배 전압(V_DIV1)은 상기 고전압(VPP)이 상승함에 따라 같이 상 승하고, 상기 고전압(VPP)이 하강함에 따라 같이 하강한다. 따라서, 상기 비교기(COM1)는 상기 기준 전압(VREF)과 상기 제 1 분배 전압(V_DIV1)을 비교하고, 그 비교 결과에 응답하는 상기 제 1 제어 신호(DET)를 출력한다.
도 2는 번인 테스트 모드시 사용되는 종래의 전원 감지부(제 2 전원 감지부)의 내부 회로도이다.
종래의 제 2 전원 감지부는 상기 고전압(VPP)을 전압 분배하여 제 2 분배 전압(V_DIV2)을 출력하는 제 2 전압 분배부(20); 및 상기 기준 전압(VREF) 및 상기 제 2 분배 전압(V_DIV2)을 비교하여 상기 제 2 제어 신호(DET_BI)를 출력하는 제 2 비교기(COM2);를 포함한다.
상기 제 2 전압 분배부(20)는 상기 고전압(VPP)의 입력 단 및 접지 단(VSS) 사이에 직렬로 연결된 제 3 저항(R3) 및 제 4 저항(R4)을 구비한다. 여기서, 설계자는 각각의 상기 저항(R3, R4) 값을 적절히 조절하여, 두 저항(R3, R4)의 접속 단에서 적절한 레벨의 상기 제 2 분배 전압(V_DIV2)을 임의대로 출력할 수 있다.
상기 제 2 분배 전압(V_DIV2)은 상기 고전압(VPP)이 상승함에 따라 같이 상승하고, 상기 고전압(VPP)이 하강함에 따라 같이 하강한다. 따라서, 상기 비교기(COM2)는 상기 기준 전압(VREF)과 상기 제 2 분배 전압(V_DIV2)을 비교하고, 그 비교 결과에 응답하는 상기 제 2 제어 신호(DET_BI)를 출력한다.
상기 기준 전압(VREF)은 노멀 모드(normal mode) 시보다 번인 테스트 모드(burn-in test mode) 시에 레벨이 높고, 상기 제 2 분배 전압(V_DIV2)이 상기 제 1 분배 전압(V_DIV1)보다 높다.
종래의 반도체 메모리 장치의 고전압 생성 회로는 상기 제 1 제어 신호 및 상기 제 2 제어 신호를 입력받는 상기 제어부가 상기 번인 신호에 응답하여 상기 제 1 제어 신호 또는 상기 제 2 제어 신호 중 어느 하나를 오실레이터 인에이블 신호로서 출력하고, 이후 상기 오실레이터 및 상기 펌핑부를 통해 상기 고전압을 생성한다.
종래에는 상기 제 1 전원 감지부 및 상기 제 2 전원 감지부가 각각 제 1 전압 분배부(10) 및 상기 제 2 전압 분배부(20)를 구비하고, 상기 제 1 전압 분배부(10) 및 상기 제 2 전압 분배부(20) 각각이 상기 고전압(VPP)을 분배하는 복수개의 저항(R1 및 R2, R3 및 R4)들을 구비한다. 여기서 상기 저항(R1 ~ R4)들이 항상 전류를 접지 단으로 흘러주게 되고, 전류가 접지 단으로 흐르는 것을 줄이기 위해서는 상기 저항(R1 ~ R4)들의 값이 커야 한다. 예를 들어, 외부 공급 전압이 1.8V이고 흐르는 전류를 1.8uA 이하로 만들고자 한다면 저항 값은 1M(MEGA)Ohm이 되어야 한다. 이러한 저항을 메모리 내부에 삽입하기 위해 상당한 공간을 필요하게 되고, 전류 소모를 줄이기 위해 상기 제 1 전원 감지부 및 상기 제 2 전원 감지부에 구비되는 각각의 저항을 모두 크게 하면 칩의 크기가 커지는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 전압 분배 시 사용되는 저항 값을 크게 하여 전류 소모를 줄이고, 저항들이 차지하는 면적을 감소 시킬 수 있는 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압 생성 회로를 제공하는데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리 장치의 전원 감지 회로는, 내부 전압을 전압 분배하여 제 1 분배 전압 및 제 2 분배 전압을 출력하는 전압 분배 수단; 기준 전압 및 상기 제 1 분배 전압을 비교하여, 그 결과에 응답하는 제 1 제어 신호를 출력하는 제 1 비교 수단; 및 상기 기준 전압 및 상기 제 2 분배 전압을 비교하여, 그 결과에 응답하는 제 2 제어 신호를 출력하는 제 2 비교 수단;을 포함한다.
또한, 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 번인 신호를 입력받고, 기준 전압을 생성하여 출력하는 기준 전압 생성 수단; 피드백 되는 내부 전압이 인가되어 접지 단으로 전류가 흐르는 전류 경로를 복수개의 비교부가 공유하고, 상기 복수개의 비교부 각각이 상기 기준 전압을 입력받아 각각 제어 신호를 출력하는 디바이더 공유형 감지 수단; 상기 번인 신호에 응답하여 상기 복수개의 제어 신호 중 어느 하나를 오실레이터 인에이블 신호로서 출력하는 제어 수단; 상기 오실레이터 인에이블 신호에 응답하여 발진 신호를 출력하는 오실레이터; 및 상기 발진 신호에 응답하여 상기 내부 전압을 생성하는 펌핑 수단;을 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 3은 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로의 내부 블록도이다.
본 발명에 따른 반도체 메모리 장치의 전압 생성 회로는 번인 신호(BI_SIG) 를 입력받고, 기준 전압(VREF)을 생성하여 출력하는 기준 전압 생성부(100); 피드백 되는 고전압(VPP)이 인가되어 접지 단(VSS)으로 전류가 흐르는 전류 경로를 복수개의 비교부가 공유하고, 상기 복수개의 비교부 각각이 상기 기준 전압(VREF)을 입력받아 각각 제어 신호(DET, DET_BI)를 출력하는 디바이더 공유형 감지부(200); 번인 신호(BI_SIG)에 응답하여 상기 복수개의 제어 신호(DET, DET_BI) 중 어느 하나를 상기 오실레이터 인에이블(OSC_EN) 신호로서 출력하는 제어부(300); 상기 오실레이터 인에이블 신호(OSC_EN)에 응답하여 발진 신호(OSC)를 출력하는 오실레이터(400); 및 상기 발진 신호(OSC)에 응답하여 외부 공급 전압(VDD)을 펌핑하여 상기 고전압(VPP)을 생성하는 펌핑부(500);를 포함한다.
상기 기준 전압 생성부(100)는 상기 번인 신호(BI_SIG)에 응답하여, 상기 번인 신호(BI_SIG)가 활성화 되는 번인 테스트 모드(burn-in test mode) 시에 상기 번인 신호(BI_SIG)가 비활성화 되는 노멀 모드(normal) 시 보다 높은 상기 기준 전압(VREF)을 생성하여 출력한다.
상기 전류 경로는 상기 고전압(VPP)의 입력 단 및 상기 접지 단(VSS) 사이에 연결되며, 복수개의 저항 소자를 직렬로 연결하여 실시할 수 있으며, 예를 들어 상기 고전압(VPP)을 인가받아 분배 전압을 출력하는 전압 분배부로 실시할 수 있다.
도 4는 도 3에 도시된 디바이더 공유형 감지부의 내부 회로도이다.
본 발명에 따른 상기 디바이더 공유형 감지부(200)는 상기 고전압(VPP)을 전압 분배하여 제 1 분배 전압(V_DIV1) 및 제 2 분배 전압(V_DIV2)을 출력하는 전압 분배부(210); 상기 기준 전압(VREF) 및 상기 제 1 분배 전압(V_DIV1)을 비교하여, 그 결과에 응답하는 제 1 제어 신호(DET)를 출력하는 제 1 비교부(220); 및 상기 기준 전압(VREF) 및 상기 제 2 분배 전압(V_DIV2)을 비교하여, 그 결과에 응답하는 제 2 제어 신호(DET_BI)를 출력하는 제 2 비교부(230);를 포함한다.
상기 전압 분배부(210)는 상기 전류 경로의 일 예로서, 상기 고전압(VPP)의 입력 단과 접지 단 사이에 직렬로 연결된 복수개의 저항(R41, R42, R43)을 구비하고, 서로 다른 상기 저항(R42,R43 또는 R41,R42)의 접속 단(S2 또는 S1) 중 하나에서 각각 상기 제 1 분배 전압(V_DIV1) 또는 상기 제 2 분배 전압(V_DIV2) 중 하나를 출력한다. 즉, 상기 제 1 분배 전압(V_DIV1) 및 상기 제 2 분배 전압(V_DIV2)은 각각 복수개의 상기 저항(R41, R42, R43)들의 저항 비에 의해 그 값이 결정되며, 상기 제 2 분배 전압(V_DIV2)이 상기 제 1 분배 전압(V_DIV1)보다 높은 레벨을 갖는다.
상기 제 1 비교부(220)에서 출력되는 상기 제 1 제어 신호(DET) 및 상기 제 2 비교부(230)에서 출력되는 상기 제 2 제어 신호(DET_BI)의 활성화 구간은 서로 다르다.
상기 제 1 비교부(220)는 상기 기준 전압(VREF) 및 상기 제 1 분배 전압(V_DIV1)에 응답하여 상기 제 1 제어 신호(DET)를 출력하는 제 1 비교기(COM41)를 포함하고, 상기 제 1 비교부(230)는 상기 기준 전압(VREF) 및 상기 제 2 분배 전압(V_DIV2)에 응답하여 상기 제 2 제어 신호(DET_BI)를 출력하는 제 2 비교기(COM42)를 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 반도체 메모리 장치의 전압 생성 회로의 동작을 살펴보면 다음과 같다.
상기 기준 전압 생성부(100)는 상기 번인 신호(BI_SIG)에 응답하여 안정적인 상기 기준 전압(VREF)을 생성하고, 번인 테스트 모드(burn-in test mode) 시 출력되는 상기 기준 전압(VREF)은 노멀 모드(normal mode) 시 출력되는 상기 기준 전압(VREF)보다 레벨이 높다. 예를 들어, 노멀 모드(normal mode) 시 상기 기준 전압(VREF)이 0.8V로 출력된다면 번인 테스트 모드(burn-in test mode) 시 상기 기준 전압(VREF)은 1V로 생성되어 출력된다. 이는 번인 테스트 모드(burn-in test mode) 시 상기 제 1 및 상기 제 2 비교부(220, 230)에 인가되는 외부 공급 전압(VDD)의 레벨이 높아지게 되므로, 상기 기준 전압(VREF)과 상기 외부 공급 전압(VDD)의 차가 커지게 되어, 상기 제 1 제어 신호(DET) 및 상기 제 2 제어 신호(DET_BI)의 마진이 감소하는 것을 보상하기 위함이다.
상기 디바이더 공유형 감지부(200)는 노멀 모드(normal mode)에서 사용되는 상기 제 1 제어 신호(DET)를 생성하기 위한 상기 제 1 분배 전압(V_DIV1) 및 번인 테스트 모드(burn-in test mode)에서 사용되는 상기 제 2 제어 신호(DET_BI)를 생성하기 위한 상기 제 2 분배 전압(V_DIV2)을 상기 고전압(VPP)을 분배하여 생성한다. 또한, 상기 디바이더 공유형 감지부(200)는 상기 제 1 분배 전압(V_DIV1) 및 상기 기준 전압(VREF)을 비교하고, 그 결과에 응답하여 상기 제 1 제어 신호(DET)를 활성화 시켜 출력하며, 상기 제 2 분배 전압(V_DIV2) 및 상기 기준 전압(VREF)을 비교하고, 그 결과에 응답하여 상기 제 2 제어 신호(DET_BI)를 활성화 시켜 출력한다.
상세히 설명하면, 상기 기준 전압 생성부(100)는 상기 번인 신호(BI_SIG)가 비활성화 될 때 상기 번인 신호(BI_SIG)가 활성화 될 때보다 낮은 상기 기준 전압(VREF)을 출력한다. 즉, 노멀 모드(normal mode) 일 때 상기 기준 전압(VREF)이 상기 번인 테스트 모드(burn-in test mode) 일 때보다 낮다.
노멀 모드(normal mode)인 경우 상기 디바이더 공유형 감지부(200)에 구비되는 상기 전압 분배부(210)는 번인 테스트 모드(burn-in test mode) 인 경우보다 낮은 상기 고전압(VPP)을 분배하여 상기 제 1 분배 전압(V_DIV1) 및 상기 제 2 분배 전압(V_DIV2)을 출력한다.
상기 제 1 비교부(220)는 상기 제 1 분배 전압(V_DIV1) 및 상기 기준 전압(VREF)에 응답하여 상기 제 1 제어 신호(DET)를 활성화 시켜 출력한다.
상기 제 2 비교부(230)는 상기 제 2 분배 전압(V_DIV2) 및 상기 기준 전압(VREF)에 응답하여 상기 제 2 제어 신호(DET_BI)를 활성화 시켜 출력한다.
노멀 모드(normal mode)인 경우, 상기 제 1 분배 전압(V_DIV1)이 상기 기준 전압(VREF)과 비교하는 레벨로 설정되므로 상기 제 1 비교부(220)는 상기 제 1 분배 전압(V_DIV1) 및 상기 기준 전압(VREF)의 비교 결과에 응답하여 상기 제 1 제어 신호(DET)를 활성화 시켜 출력하고, 상기 제어부(300)는 상기 번인 신호에 응답하여 상기 제 1 제어 신호(DET)를 상기 오실레이터 인에이블 신호(OSC_EN)로서 출력한다. 이때, 상기 제 2 비교부(230)는 상기 제 2 분배 전압(V_DIV1) 및 상기 기준 전압(VREF)의 비교 결과에 응답하여 상기 제 2 제어 신호(DET_BI)를 활성화 시켜 출력하지만 상기 제 2 제어 신호(DET_BI)는 상기 제어부(300)에서 비활성화 된다. 즉, 노멀 모드인 경우(normal mode), 상기 제 1 비교부(220)는 상기 제 1 분배 전압(V_DIV1)이 상기 기준 전압(VREF) 보다 낮은 경우 상기 제 1 제어 신호(DET)를 활성화 시켜 출력하고, 상기 제 1 분배 전압(V_DIV1)이 상기 기준 전압(VREF)보다 높은 경우 상기 제 1 제어 신호(DET)를 비활성화 시켜 출력하여, 상기 제어부(300)에서 상기 제 1 제어 신호(DET)가 상기 오실레이터 인에이블 신호(OSC_EN)로서 출력된다.
반대로, 상기 기준 전압 생성부(100)는 상기 번인 신호(BI_SIG)가 활성화 될 때 상기 번인 신호(BI_SIG)가 비활성화 될 때보다 높은 상기 기준 전압(VREF)을 출력한다. 즉, 번인 테스트 모드(burn-in test mode) 일 때 상기 기준 전압(VREF)이 노멀 모드(normal) 일 때 보다 높다.
번인 테스트 모드(burn-in test mode) 인 경우 상기 디바이더 공유형 감지부(200)에 구비되는 상기 전압 분배부(210)는 노멀 모드(normal mode)인 경우보다 높은 상기 고전압(VPP)을 분배하여 상기 제 1 분배 전압(V_DIV1) 및 상기 제 2 분배 전압(V_DIV2)을 출력한다.
상기 제 1 비교부(220)는 상기 제 1 분배 전압(V_DIV1) 및 상기 기준 전압(VREF)에 응답하여 상기 제 1 제어 신호(DET)를 활성화 시켜 출력한다.
상기 제 2 비교부(230)는 상기 제 2 분배 전압(V_DIV2) 및 상기 기준 전압(VREF)에 응답하여 상기 제 2 제어 신호(DET_BI)를 활성화 시켜 출력한다.
번인 테스트 모드(burn-in test mode)인 경우, 상기 제 2 분배 전압(V_DIV2)이 상기 기준 전압(VREF)과 비교하는 레벨로 설정되므로 상기 제 2 비교부(230)는 상기 제 2 분배 전압(V_DIV2) 및 상기 기준 전압(VREF)의 비교 결과에 응답하여 상기 제 2 제어 신호(DET_BI)를 활성화 시켜 출력하고, 상기 제어부(300)는 상기 번인 신호(BI_SIG)에 응답하여 상기 제 2 제어 신호(DET_BI)를 상기 오실레이터 인에이블 신호(OSC_EN)로서 출력한다. 이때, 상기 제 1 비교부(220)는 상기 제 1 분배 전압(V_DIV1) 및 상기 기준 전압(VREF)의 비교 결과에 응답하여 상기 제 1 제어 신호(DET)를 활성화 시켜 출력하지만 상기 제 1 제어 신호(DET)는 상기 제어부(300)에서 비활성화 된다. 즉, 번인 테스트 모드(burn-in test mode)인 경우, 상기 제 2 비교부(230)는 상기 제 2 분배 전압(V_DIV2)이 상기 기준 전압(VREF) 보다 낮은 경우 상기 제 2 제어 신호(DET_BI)를 활성화 시켜 출력하고, 상기 제 2 분배 전압(V_DIV2)이 상기 기준 전압(VREF)보다 높은 경우 상기 제 2 제어 신호(DET_BI)를 비활성화 시켜 출력하여, 상기 제어부(300)에서 상기 제 2 제어 신호(DET_BI)가 상기 오실레이터 인에이블 신호(OSC_EN)로서 출력된다.
이후, 상기 오실레이터 인에이블 신호(OSC_EN)가 활성화 되면 상기 오실레이터(400)가 동작하여 발진 신호(OSC)를 출력하고, 상기 발진 신호(OSC)에 응답하여 상기 펌핑부(500)가 활성화 되어 상기 고전압(VPP)을 높이는 동작을 한다.
상기 설명한 바와 같이, 본 발명에 따른 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압 생성 회로는, 하나의 전압 분배부에서 복수개의 분배 전압을 출력한다. 즉, 종래에는 각각의 전원 감지부 마다 하나의 전압 분배부를 두고, 각 전압 분배부에서 하나의 분배 전압을 출력할 때, 상기 분배 전압을 생성하기 위한 저항들의 저항 값이 작아서 전류 소모가 일어나는 문제점이 있었지만, 본 발명 에서는 하나의 전압 분배부에 저항 값이 큰 저항을 구비하여, 복수개의 분배 전압을 생성하여 사용하므로, 큰 저항 값을 갖는 저항으로 인한 면적 문제를 해결할 수 있고 전류 소모도 줄일 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압 생성 회로는, 다른 레벨의 분배 전압을 하나씩 생성하는 각각의 전압 분배부를 하나의 전압 분배부로 통합하여, 하나의 전압 분배부에서 서로 다른 레벨의 복수개의 분배 전압을 생성하도록 함으로써, 저항 면적 사용량을 줄일 수 있고, 직렬로 연결된 큰 저항 값으로 인해 전류 소모를 줄일 수 있는 효과를 수반한다.

Claims (15)

  1. 내부 전압을 전압 분배하여 제 1 분배 전압 및 제 2 분배 전압을 출력하는 전압 분배 수단;
    기준 전압 및 상기 제 1 분배 전압을 비교하여, 그 결과에 응답하는 제 1 제어 신호를 출력하는 제 1 비교 수단; 및
    상기 기준 전압 및 상기 제 2 분배 전압을 비교하여, 그 결과에 응답하는 제 2 제어 신호를 출력하는 제 2 비교 수단;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  2. 제 1 항에 있어서,
    상기 제 1 분배 전압 및 상기 제 2 분배 전압은 서로 다른 레벨을 갖는 전압임을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  3. 제 2 항에 있어서,
    상기 전압 분배 수단은,
    상기 내부 전압의 입력 단과 접지 단 사이에 직렬로 연결된 복수개의 저항을 구비하고, 복수개의 상기 저항의 서로 다른 접속 단에서 각각 상기 제 1 분배 전압 및 상기 제 2 분배 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  4. 제 2 항에 있어서,
    상기 전압 분배 수단은,
    상기 내부 전압의 입력 단 및 제 1 노드 사이에 연결된 제 1 저항;
    상기 제 1 노드 및 상기 제 2 노드 사이에 연결된 제 2 저항; 및
    상기 제 2 노드 및 접지 단 사이에 연결된 제 3 저항;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  5. 제 4 항에 있어서,
    상기 전압 분배 수단은,
    상기 제 1 노드에서 상기 제 1 분배 전압을 출력하고, 상기 제 2 노드에서 상기 제 2 분배 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  6. 제 1 항에 있어서,
    상기 제 1 제어 신호는 노멀 모드시 상기 내부 전압을 생성하기 위해 사용되는 신호임을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  7. 제 1 항에 있어서,
    상기 제 2 제어 신호는 번인 테스트 모드시 상기 내부 전압을 생성하기 위해 사용되는 신호임을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  8. 제 1 항에 있어서,
    상기 제 1 비교 수단은,
    상기 기준 전압 및 상기 제 1 분배 전압을 비교하는 비교기를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  9. 제 1 항에 있어서,
    상기 제 2 비교 수단은,
    상기 기준 전압 및 상기 제 2 분배 전압을 비교하는 비교기를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 감지 회로.
  10. 번인 신호를 입력받고, 기준 전압을 생성하여 출력하는 기준 전압 생성 수단;
    피드백 되는 내부 전압이 인가되어 접지 단으로 전류가 흐르는 전류 경로를 복수개의 비교부가 공유하고, 상기 복수개의 비교부 각각이 상기 기준 전압을 입력받아 각각 제어 신호를 출력하는 디바이더 공유형 감지 수단;
    상기 번인 신호에 응답하여 상기 복수개의 제어 신호 중 어느 하나를 오실레이터 인에이블 신호로서 출력하는 제어 수단;
    상기 오실레이터 인에이블 신호에 응답하여 발진 신호를 출력하는 오실레이 터; 및
    상기 발진 신호에 응답하여 상기 내부 전압을 생성하는 펌핑 수단;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  11. 제 10 항에 있어서,
    상기 기준 전압 생성 수단은,
    상기 번인 신호의 활성화 시 상기 번인 신호의 비활성화 시 보다 높은 상기 기준 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  12. 제 10 항에 있어서,
    상기 전류 경로는,
    상기 내부 전압의 입력 단과 상기 접지 단 사이에 연결되며, 직렬로 연결된 복수개의 저항을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  13. 제 12 항에 있어서,
    복수개의 상기 비교부는 복수개의 상기 저항의 서로 다른 접속 단에 각각 연결되며, 상기 접속 단에서 서로 다른 레벨의 분배 전압을 입력받는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  14. 제 13 항에 있어서,
    상기 내부 전압은 고전압 인 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
  15. 제 13 항에 있어서,
    상기 비교부는 상기 기준 전압 및 상기 분배 전압을 입력받아 상기 제어 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전압 생성 회로.
KR1020060124055A 2006-12-07 2006-12-07 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압생성 회로 KR20080052048A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060124055A KR20080052048A (ko) 2006-12-07 2006-12-07 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124055A KR20080052048A (ko) 2006-12-07 2006-12-07 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압생성 회로

Publications (1)

Publication Number Publication Date
KR20080052048A true KR20080052048A (ko) 2008-06-11

Family

ID=39806929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124055A KR20080052048A (ko) 2006-12-07 2006-12-07 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압생성 회로

Country Status (1)

Country Link
KR (1) KR20080052048A (ko)

Similar Documents

Publication Publication Date Title
US7893671B2 (en) Regulator with improved load regulation
JP3285444B2 (ja) 集積回路用電力供給装置
US9240679B2 (en) Adaptive overvoltage protection circuit and method, and power system including the same
KR100818105B1 (ko) 내부 전압 발생 회로
US6433567B1 (en) CMOS integrated circuit and timing signal generator using same
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100812299B1 (ko) 전압 강하 회로
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
KR20120068228A (ko) 반도체 장치 및 그 동작방법
KR102639719B1 (ko) 전압 생성 회로 및 이를 포함하는 집적 회로
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
WO2005031489A2 (en) Current mirror compensation using channel length modulation
KR20080052048A (ko) 반도체 메모리 장치의 전원 감지 회로 및 그를 이용한 전압생성 회로
KR20030058272A (ko) 파워-업 신호 발생 장치
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
US9335777B2 (en) Voltage generation circuits and semiconductor devices including the same
KR20120121590A (ko) 내부전압 생성회로
KR101039138B1 (ko) 내부전압 발생 장치 및 방법
KR100719147B1 (ko) 내부전원 공급장치
US7262653B2 (en) Voltage level detection circuit
KR20090047700A (ko) 기준전압 발생회로
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR20100097813A (ko) 반도체 메모리 장치의 내부 전압 발생 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination