KR20080048695A - Test unit of semiconductor apparatus - Google Patents

Test unit of semiconductor apparatus Download PDF

Info

Publication number
KR20080048695A
KR20080048695A KR1020060118970A KR20060118970A KR20080048695A KR 20080048695 A KR20080048695 A KR 20080048695A KR 1020060118970 A KR1020060118970 A KR 1020060118970A KR 20060118970 A KR20060118970 A KR 20060118970A KR 20080048695 A KR20080048695 A KR 20080048695A
Authority
KR
South Korea
Prior art keywords
pin
base unit
pcb pattern
test
zif
Prior art date
Application number
KR1020060118970A
Other languages
Korean (ko)
Inventor
노영교
지준수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060118970A priority Critical patent/KR20080048695A/en
Publication of KR20080048695A publication Critical patent/KR20080048695A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Abstract

A test unit of a semiconductor device is provided to enhance productivity by reducing an error rate generated due to a contact error in a test process. A probe card(102) includes a plurality of needles and a PCB pattern(100). The needles come in contact with an electrode pad of a wafer. The PCB pattern has a concavo-convex shape and is protruded from an upper surface of the probe card. A base unit pin of test equipment is loaded in a base unit(110). A ZIF PIN(106) is formed to connect the PCB pattern with the base unit. The ZIP PIN is formed in a vertical direction. A jar-shaped wave is extended from the vertical shape of the ZIP PIN. The base unit pin having a shape of saw-tooth is formed at both sidewalls of the base unit.

Description

반도체 장치의 테스트유니트{TEST UNIT OF SEMICONDUCTOR APPARATUS}TEST UNIT OF SEMICONDUCTOR APPARATUS

도 1은 종래의 반도체 장치의 테스트유니트의 구성도1 is a configuration diagram of a test unit of a conventional semiconductor device

도 2는 본 발명의 일 실시 예에 따른 반도체 장치의 테스트유니트의 구성도이2 is a configuration diagram of a test unit of a semiconductor device according to an embodiment of the present disclosure.

*도면의 주요 부분에 대한 부호의 설명*         * Description of the symbols for the main parts of the drawings *

100: PCB패턴 102 : 프로브카드100: PCB pattern 102: probe card

104 : ZIF PIN 106 : ZIF PIN 고정부104: ZIF PIN 106: ZIF PIN Fixed Part

108 : 베이스 유니트핀 110 : 베이스 유니트108: base unit pin 110: base unit

본 발명은 반도체 장치의 테스트 유니트에 관한 것으로, 특히 프로브카드와 베이스 유니트핀간에 연결되는 ZIF(Zero Insertion Force) PIN에 웨이브를 주어 반도체장치 테스트 시 접촉불량을 방지하는 반도체장치의 테스트유니트에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test unit for a semiconductor device, and more particularly, to a test unit for a semiconductor device that prevents contact failure when testing a semiconductor device by applying a wave to a ZIF (Zero Insertion Force) PIN connected between a probe card and a base unit pin. .

일반적으로 반도체 장치는 웨이퍼에 소정의 회로를 형성하여 칩을 제조하고 있다. 그리고 상기 제조한 칩은 강도가 약하고, 외부의 불순물 등에 의해 오염되기 쉬우므로 패키지하여 보호하고 있다. 상기 칩을 패키지하기 전에 정상으로 동작하는 지를 테스트해야 하며, 반도체장치의 불량여부를 테스트하기 위해 다수개의 플로브니들이 부착된 프로브카드를 사용하여 프로브니들의 니들팁을 반도체 장치의 패드에 접속시켜 검사장치인 테스터에 시그널을 공급하면서 그에 따른 시그널을 받아 반도체장치의 불량여부를 검사한다.Generally, semiconductor devices manufacture chips by forming predetermined circuits on a wafer. The chip produced is weak in strength and easily contaminated by external impurities. Before packaging the chip, it should be tested for normal operation. To test whether the semiconductor device is defective, test the needle tip of the probe needle by connecting the needle tip of the probe needle to the pad of the semiconductor device using a probe card with a plurality of flop needles attached thereto. Supplying a signal to the tester, a device, receives the signal and inspects whether the semiconductor device is defective.

도 1은 종래의 반도체 장치의 테스트유니트의 구성도이다.1 is a configuration diagram of a test unit of a conventional semiconductor device.

웨이퍼의 전극패드에 접촉되는 복수의 니들이 부착되고 상부면에 사각형으로 돌출된 PCB패턴(10)이 형성되어 있는 프로브카드(12)와, A probe card 12 having a plurality of needles contacting the electrode pads of the wafer and having a PCB pattern 10 protruding in a rectangular shape on an upper surface thereof;

상기 프로브카드(12)의 PCB패턴(10)에 ZIP PIN(16)을 접촉할 수 있도록 고정하는 ZIF PIN고정부(14)와, A ZIF PIN fixing part 14 for fixing the ZIP PIN 16 to the PCB pattern 10 of the probe card 12 so as to be in contact with the PCB pattern 10;

테스트설비에 장착되어 상기 ZIP PIN(16)과 베이스유니트 핀(20)이 연결될 수 있도록 베이스 유니트 핀(20)을 고정시키는 베이스유니트(18)로 구성되어 있다.It is composed of a base unit 18 mounted on a test facility to fix the base unit pin 20 so that the ZIP PIN 16 and the base unit pin 20 can be connected.

베이스 유니트(18)는 도시하지 않은 테스트설비에 장착되어 있고 베이스 유니트 핀(20)을 고정시킨다. 그리고 프로브카드(12)에는 상부면에 사각형태로 돌출된 PCB패턴(10)이 형성되어 있다. ZIP PIN고정부(14)는 ZIF PIN(16)을 고정하고 있으며, 상기 베이스유니트(18)에 ZIF PIN(16)을 삽입할 경우 베이스유니트(18)의 내벽에 설치된 베이스유니트핀(20)에 ZIF PIN(16)이 전기적으로 접촉된다. 이때 ZIF PIN(16)은 프로브카드(10)에 형성된 PCB패턴(10)과 베이스유니트핀(20)을 전기적으 로 연결하여 웨이퍼에 형성된 반도체장치의 불량유무를 테스트되도록 한다.The base unit 18 is mounted in a test facility (not shown) and fixes the base unit pin 20. In addition, the probe card 12 has a PCB pattern 10 protruding in a rectangular shape on an upper surface thereof. The ZIP PIN fixing unit 14 fixes the ZIF PIN 16. When the ZIF PIN 16 is inserted into the base unit 18, the ZIP pin fixing unit 14 is attached to the base unit pin 20 installed on the inner wall of the base unit 18. The ZIF PIN 16 is in electrical contact. At this time, the ZIF PIN 16 electrically connects the PCB pattern 10 formed on the probe card 10 and the base unit pin 20 to test whether the semiconductor device formed on the wafer is defective.

그러나 상기와 같은 종래의 반도체장치의 테스트유니트는 프로브카드(10)의 상부면에 형성된 PCB패턴(10)의 돌출부에 ZIF PIN(16)이 면접하도록 형성되어 있고, 또한 ZIF PIN(16)의 수직면이 베이스 유니트핀(20)의 꼭지점에 면접되도록 형성되어 있어 장시간 사용할 경우 접촉불량으로 인하여 반도체 장치의 테스트불량이 발생하는 문제가 있었다. However, the test unit of the conventional semiconductor device as described above is formed such that the ZIF PIN 16 is interviewed on the protruding portion of the PCB pattern 10 formed on the upper surface of the probe card 10, and also the vertical surface of the ZIF PIN 16. Since it is formed to be interviewed at the vertex of the base unit pin 20, there is a problem that a test failure of the semiconductor device occurs due to poor contact when used for a long time.

따라서 본 발명의 목적은 테스트설비에 설치된 베이스유니트와 프로브카드 간을 전기적으로 연결할 시 접촉불량에 의한 반도체 장치의 테스트 불량을 방지하는 반도체장치의 테스트유니트를 제공함에 있다.Accordingly, an object of the present invention is to provide a test unit of a semiconductor device which prevents a test failure of a semiconductor device due to a poor contact when electrically connecting between a base unit and a probe card installed in a test facility.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 테스트 유니트는, 웨이퍼의 전극패드에 접촉되는 복수의 니들이 부착되고 상부면에 요철형태로 돌출된 PCB패턴이 형성되어 있는 프로브카드와, 테스트설비에 장착되어 베이스유니트 핀이 장착되어 있는 베이스유니트와, 상기 PCB패턴과 상기 베이스유니트 핀간에 전기적으로 연결되도록 하는 ZIF PIN을 구비하고, 상기 ZIP PIN은 일정높이 수직으로 형성되고 그 수직형상으로부터 연장되어 항아리모양으로 웨이브가 형성되는 구조를 갖는 것을 특징으로 한다.The test unit of the semiconductor device of the present invention for achieving the above object is a probe card having a plurality of needles in contact with the electrode pad of the wafer is attached and the PCB pattern protruded in the form of irregularities on the upper surface is mounted on the test equipment, And a base unit having a base unit pin mounted thereon, and a ZIF PIN electrically connected between the PCB pattern and the base unit pin, wherein the ZIP PIN is vertically formed at a predetermined height and extends from the vertical shape to form a jar. It is characterized by having a structure in which a wave is formed.

상기 베이스 유니트핀은 상기 베이스유니트의 양측벽에 톱니형태로 형성됨을 특징으로 한다.The base unit pins are formed in a sawtooth shape on both side walls of the base unit.

상기 프로브카드의 상기 PCB패턴과 상기 베이스유니트 핀에 각각 상기 ZIP PIN을 접촉할 수 있도록 고정하는 ZIF PIN고정부를 더 포함함을 특징으로 한다.And a ZIF PIN fixing part for fixing the ZIP PIN to each of the PCB pattern and the base unit pin of the probe card.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 일 실시 예에 따른 반도체 장치의 테스트유니트의 구성도이다.2 is a configuration diagram of a test unit of a semiconductor device according to an embodiment of the present disclosure.

웨이퍼의 전극패드에 접촉되는 복수의 니들이 부착되고 상부면에 요철형태로 돌출된 PCB패턴(100)이 형성되어 있는 프로브카드(102)와, A probe card 102 having a plurality of needles contacting the electrode pads of the wafer and having a PCB pattern 100 protruding in an uneven shape on an upper surface thereof;

상기 프로브카드(102)의 PCB패턴(100)에 ZIP PIN(106)을 접촉할 수 있도록 고정하는 ZIF PIN고정부(104)와, A ZIF PIN fixing part 104 for fixing the ZIP PIN 106 to the PCB pattern 100 of the probe card 102 so as to be in contact with the PCB card 100;

테스트설비에 장착되어 상기 ZIP PIN(106)과 베이스유니트 핀(108)이 연결될 수 있도록 베이스 유니트 핀(108)을 고정시키는 베이스유니트(110)로 구성되어 있다.The base unit 110 is fixed to the base unit pin 108 so that the ZIP PIN 106 and the base unit pin 108 can be connected to the test facility.

상기 ZIP PIN(106)은 상기 PCB패턴(100)과 접촉되는 부분이 톱니형태로 형성되어 있다. The ZIP PIN 106 is formed in the form of a sawtooth in contact with the PCB pattern 100.

상기 ZIP PIN(106)은 상기 ZIF PIN고정부(104)의 바닥면으로부터 일정높이 수직으로 형성되고 그 수직형상으로부터 연장되어 항아리모양으로 웨이브가 형성되는 구조를 갖는다. The ZIP PIN 106 is formed vertically at a predetermined height vertically from the bottom surface of the ZIF PIN fixing portion 104 and has a structure in which a wave is formed in a jar shape extending from the vertical shape.

상기 베이스 유니트핀(108)은 상기 베이스유니트(110)의 양측벽에 톱니형태로 형성되어 있다. The base unit pin 108 is formed in a sawtooth shape on both side walls of the base unit 110.

상술한 도 2를 참조하여 본 발명의 바람직한 일 실시 예의 동작을 상세히 설명한다.Referring to Figure 2 described above will be described in detail the operation of the preferred embodiment of the present invention.

베이스 유니트(110)는 도시하지 않은 테스트설비에 장착되어 있고 베이스 유니트 핀(108)을 고정시킨다. 그리고 프로브카드(102)에는 상부면에 요철형태로 돌출된 PCB패턴(100)이 형성되어 있다. ZIP PIN고정부(104)는 톱니형태로 형성된 ZIF PIN(106)을 고정하고 있으며, 상기 베이스유니트(110)에 ZIF PIN(106)을 삽입할 경우 베이스유니트(110)의 내벽에 설치된 베이스유니트핀(108)과 항아리형태로 형성된 ZIF PIN(106)이 전기적으로 접촉된다. 항아리형태로 형성된 ZIF PIN(106)과 톱니형태로 형성된 베이스 유니트핀(108)이 서로 접촉되도록 하여 접촉불량을 방지한다. 이때 ZIF PIN(106)은 프로브카드(102)에 형성된 PCB패턴(100)과 베이스유니트핀(108)을 전기적으로 연결하여 웨이퍼에 형성된 반도체장치의 불량유무를 테스트설비에서 테스트하도록 한다.The base unit 110 is mounted in a test facility (not shown) and fixes the base unit pin 108. And the probe card 102 is formed with a PCB pattern 100 protruding in the form of unevenness on the upper surface. The ZIP PIN fixing part 104 fixes the ZIF PIN 106 formed in the form of a tooth, and when the ZIF PIN 106 is inserted into the base unit 110, the base unit pin installed on the inner wall of the base unit 110. 108 and the ZIF PIN 106 formed in a jar shape are in electrical contact. The ZIF PIN 106 formed in the shape of a jar and the base unit pin 108 formed in the form of a tooth contact each other to prevent contact failure. At this time, the ZIF PIN 106 electrically connects the PCB pattern 100 formed on the probe card 102 and the base unit pin 108 to test whether the semiconductor device formed on the wafer is defective in a test facility.

이상에서와 같이 본 발명에 따르면, 프로브카드의 상부면에 형성된 PCB패턴을 요철형태로 형성하고 PCB패턴에 접촉되는 ZIF PIN을 톱니파형태로 형성하며, 테 스트설비에 설치된 베이스 유니트핀을 톱니파형태로 형성하고 ZIF PIN을 항아리모양으로 웨이브를 주어 항아리모양의 ZIF PIN이 톱니형태의 베이스 유니트핀에 접촉되도록 하여 반도체장치의 테스트 시 접촉불량으로 인한 품질불량 발생을 방지할 수 있고, 생산성을 향상시킬 수 있는 이점이 있다.As described above, according to the present invention, the PCB pattern formed on the upper surface of the probe card is formed in the uneven form, the ZIF PIN contacting the PCB pattern is formed in the sawtooth wave form, the base unit pin installed in the test equipment in the sawtooth wave form By forming and wavering the ZIF PIN into a jar shape, the jar-shaped ZIF PIN comes into contact with the sawtooth-shaped base unit pin to prevent quality defects caused by poor contact when testing semiconductor devices, and improve productivity. There is an advantage to that.

Claims (3)

반도체 장치의 테스트 유니트에 있어서,In a test unit of a semiconductor device, 웨이퍼의 전극패드에 접촉되는 복수의 니들이 부착되고 상부면에 요철형태로 돌출된 PCB패턴이 형성되어 있는 프로브카드와, A probe card having a plurality of needles contacting the electrode pads of the wafer and having a PCB pattern protruding in an irregular shape on an upper surface thereof; 테스트설비에 장착되어 베이스유니트 핀이 장착되어 있는 베이스유니트와, A base unit mounted on the test facility and equipped with a base unit pin, 상기 PCB패턴과 상기 베이스유니트 핀간에 전기적으로 연결되도록 하는 ZIF PIN을 구비하고, It is provided with a ZIF PIN to be electrically connected between the PCB pattern and the base unit pin, 상기 ZIP PIN은 일정높이 수직으로 형성되고 그 수직형상으로부터 연장되어 항아리모양으로 웨이브가 형성되는 구조를 갖는 것을 특징으로 하는 반도체 장치의 테스트 유니트. And the ZIP PIN is formed vertically at a predetermined height and extends from the vertical shape to form a wave in a jar shape. 제 1 항에 있어서, The method of claim 1, 상기 베이스 유니트핀은 상기 베이스유니트의 양측벽에 톱니형태로 형성됨을 특징으로 하는 반도체 장치의 테스트 유니트. And the base unit pin is formed in a sawtooth shape on both side walls of the base unit. 제 1 항에 있어서, The method of claim 1, 상기 프로브카드의 상기 PCB패턴과 상기 베이스유니트 핀에 각각 상기 ZIP PIN을 접촉할 수 있도록 고정하는 ZIF PIN고정부를 더 포함함을 특징으로 하는 반도체 장치의 테스트 유니트.And a ZIF PIN fixing part fixed to the PCB pattern and the base unit pin of the probe card so as to contact the ZIP PIN, respectively.
KR1020060118970A 2006-11-29 2006-11-29 Test unit of semiconductor apparatus KR20080048695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118970A KR20080048695A (en) 2006-11-29 2006-11-29 Test unit of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118970A KR20080048695A (en) 2006-11-29 2006-11-29 Test unit of semiconductor apparatus

Publications (1)

Publication Number Publication Date
KR20080048695A true KR20080048695A (en) 2008-06-03

Family

ID=39804756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118970A KR20080048695A (en) 2006-11-29 2006-11-29 Test unit of semiconductor apparatus

Country Status (1)

Country Link
KR (1) KR20080048695A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107991518A (en) * 2018-01-09 2018-05-04 昆山康信达光电有限公司 It is a kind of can circumferential spinning current probe structure
CN116246451A (en) * 2023-04-25 2023-06-09 河北华美光电子有限公司 High-precision quick infrared emitter testing system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107991518A (en) * 2018-01-09 2018-05-04 昆山康信达光电有限公司 It is a kind of can circumferential spinning current probe structure
CN107991518B (en) * 2018-01-09 2023-09-05 康信达科技(苏州)有限公司 Current probe structure capable of circumferential spinning
CN116246451A (en) * 2023-04-25 2023-06-09 河北华美光电子有限公司 High-precision quick infrared emitter testing system
CN116246451B (en) * 2023-04-25 2023-07-07 河北华美光电子有限公司 High-precision quick infrared emitter testing system

Similar Documents

Publication Publication Date Title
KR20180052314A (en) Needle unit for vertical probe card with reduced scrub phenomenon and vertical probe using thereof
JP2009276215A (en) Probe apparatus and method for correcting contact position
KR100847508B1 (en) Needle and probe card having the needle
US11199578B2 (en) Testing apparatus and testing method
KR100652421B1 (en) Doughnut type parallel probe card and method of wafer testing using the same
KR101034325B1 (en) Probe needle for semiconductor probe card
KR20080048695A (en) Test unit of semiconductor apparatus
KR20090079271A (en) Probe Card
KR101122479B1 (en) Probe card
KR101853002B1 (en) test socket for package of semiconductor chip
KR101540239B1 (en) Probe Assembly and Probe Base Plate
KR101052836B1 (en) Probe card
KR100477526B1 (en) Semiconductor testing device of pogo pin
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
KR101162015B1 (en) Probe card
KR100707878B1 (en) Vertical probe card
KR101794136B1 (en) Test socket and test apparatus for testing semiconductor
KR100872416B1 (en) The structure of probe card for testing semiconductor
JPH02216467A (en) Prober
KR200468020Y1 (en) Probe package and probe card having the same
KR100644077B1 (en) The structure of probe card for testing semiconductor
KR20100103192A (en) Needle for semiconductor probe card
KR100995978B1 (en) Probe block for the semiconductor wafer
KR100661298B1 (en) Probe card of semiconductor device test apparatus and porbe block using the probe card
KR100673286B1 (en) Probe card of semiconductor device test apparatus and porbe block using the probe card

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination