KR20080046638A - 제한된 신호 혼합기 및 동작 방법 - Google Patents

제한된 신호 혼합기 및 동작 방법 Download PDF

Info

Publication number
KR20080046638A
KR20080046638A KR1020087004290A KR20087004290A KR20080046638A KR 20080046638 A KR20080046638 A KR 20080046638A KR 1020087004290 A KR1020087004290 A KR 1020087004290A KR 20087004290 A KR20087004290 A KR 20087004290A KR 20080046638 A KR20080046638 A KR 20080046638A
Authority
KR
South Korea
Prior art keywords
intermediate result
signal
signal sample
output
adder
Prior art date
Application number
KR1020087004290A
Other languages
English (en)
Other versions
KR101288794B1 (ko
Inventor
루치오 에프.씨. 페소아
김-챤 간
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20080046638A publication Critical patent/KR20080046638A/ko
Application granted granted Critical
Publication of KR101288794B1 publication Critical patent/KR101288794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Amplifiers (AREA)
  • Noise Elimination (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

클리핑 없이 미리 결정된 동적 범위 내에서 복수의 신호들을 혼합하기 위한 방법 및 장치가 제공된다. 상기 방법 및 장치에서, 제 1 중간 결과를 얻기 위하여 제 1(x1) 및 제 2(x2) 신호 샘플들이 함께 가산된다(12). 그 후에 제 1 신호 샘플(x1)은 제 2 중간 결과를 얻기 위하여 제 2 신호 샘플(x2)과 곱해진다(14). 한 실시예에서, 제 2 중간 결과는 제 3 중간 결과를 얻기 위하여 제 1 중간 결과로부터 감산되고(16), 제 3 중간 결과가 영보다 작으면 제 3 중간 결과는 폐기된다(20). 다른 실시예에서, 제 2 중간 결과는 제 3 중간 결과를 얻기 위하여 제 1 중간 결과에 가산되고(36), 제 3 중간 결과가 영보다 크면 제 3 중간 결과는 폐기된다(40). 출력 신호 샘플(M)은 제 3 중간 결과에 기초하여 제공된다.
신호 혼합기, 커널 혼합기, 음의 값들 폐기 회로, 양의 값들 폐기 회로

Description

제한된 신호 혼합기 및 동작 방법{A bounded signal mixer and method of operation}
본 발명은 혼합기들에 관한 것이며, 특히 제한된 신호를 제공하는 혼합기들에 관한 것이다.
많은 통신 시스템들은, 제한된 신호들이 바람직하게 제공되도록 한정된 동적 범위를 가진다. 이러한 신호들은 동적 범위 내로 제한되어 있다. 실제로, 이것은, 다양한 신호 세기들에 대한 요구를 유발할 수 있는 인자들의 변동들로 인해 달성되기 어려웠다. 어떤 애플리케이션들에 있어서, 2개 이상의 신호들이 조합되어 전송된다. 신호들의 각각은 동적 범위 내에 있지만 그 조합은 아닐 수 있다. 다른 애플리케이션은 타겟 신호대 잡음비를 달성하기 위하여 소스 신호를 증폭시킬 필요가 있을 때 발생한다. 필요한 증폭을 제공한 후에, 결과로서 생긴 증폭된 신호는 동적 범위 외부에 있을 수 있다. 대부분의 방식들은 실제 전송시 신호의 일부 클리핑을 유발한다. 전송 채널 자체는 클리핑을 강요하고 수신측에서의 왜곡을 유발한다. 음성 전송의 경우, 클리핑은 일반적으로 매우 불쾌한 음향과 종종 이해력의 상당한 감소를 유발한다. 이미지 또는 비디오 전송의 경우, 클리핑은 충실도의 손실 및 노출 과다를 유발한다. 다른 방식들은 여분의 지원 회로를 요구하며, 여전히 정보의 손실을 유발할 수 있다. 예를 들면, 2개의 신호들은, 16개 비트의 디지털 신호를 유발하지만 전송 채널의 한정된 동적 범위로 인해 제한된 신호로서 감소된 수의 비트들로 전송되도록 조합될 수 있다. 이것은 조합을 위한 부가의 회로를 요구하고, 전송 채널의 동적 범위로 제한된 후에 데이터의 손실을 유발한다.
따라서, 상술된 하나 이상의 문제점들을 회피하는 제한된 신호를 제공하는 회로 기술이 필요하다.
상술된 및 다른 및 더 많은 본원의 특정 목적들 및 이점들은 다음의 도면들과 함께 취해진 양호한 실시예의 다음의 상세한 설명으로부터 당업자에게 쉽게 명확해질 것이다.
도 1은 한 실시예에 따른 혼합 커널의 회로도;
도 2는 다른 실시예에 따른 혼합 커널의 회로도;
도 3은 도 1 또는 도 2 중 어느 하나의 혼합 커널을 사용한 혼합기의 회로도;
도 4는 도 1 또는 도 2의 혼합 커널을 사용한 혼합기의 회로도;
한 양태에서, 혼합기 커널은, 자체 제한되어 있는 2개의 신호들을, 결과로서 생긴 조합된 신호가 마찬가지로 제한되는 방식으로 조합한다. 결과로서 생긴 조합된 신호는 조합될 들어오는 신호들 중 가장 큰 신호보다 큰 크기가 아니도록 보장된다. 이러한 방식은 하나는 전체 동적 범위에 대해 플러스 및 마이너스 1로 들어오는 신호들을 정규화하여, 혼합되는 신호 크기들이 1보다 작거나 같은 절대값을 각각 가진다. 그 결과는 조합된 신호의 특성이 동적 범위로 압축된다는 것이다. 조합된 신호의 음향 결과는 더 높은 이해도뿐만 아니라 청취자의 더 많은 즐거움을 준다. 이것은 도면들 및 다음의 기술들을 참조하면 더욱 이해하기 쉽다.
도 1에는, 가산기(12), 곱셈기(14), 가산기(16), 가산기(18), 음의 값들 폐기 회로(20; discard negative values circuit), 음의 값들 폐기 회로(22) 및 가산기(24)를 포함하는 혼합 커널(10)이 도시되어 있다. 가산기들(12, 16, 18 및 24) 및 곱셈기(14)는 개별 소자들로서 도시되어 있으며, 소프트웨어의 제어 하에 원하는 기능에 대한 다양한 회로 소자들을 사용하는 처리 시스템의 일부로서 또는 그 방식으로 구현될 수 있다. 가산기(12)는 신호 X1을 수신하기 위한 가산 입력, 신호 X2를 수신하기 위한 가산 입력 및 출력을 구비한다. 곱셈기(14)는 신호 X1을 수신하기 위한 입력, 신호 X2를 수신하기 위한 입력 및 출력을 구비한다. 가산기(16)는 가산기(12)의 출력에 결합된 가산 입력, 곱셈기(14)의 출력에 결합된 부정 입력(negating input) 및 출력을 구비한다. 가산기(18)는 가산기(12)의 출력에 결합된 부정 입력, 곱셈기(14)의 출력에 결합된 부정 입력 및 출력을 구비한다. 음의 값들 폐기 회로(20)는 가산기(16)의 출력에 결합된 입력을 구비하고 출력을 구비한다. 음의 값들 폐기 회로(22)는 가산기(18)의 출력에 결합된 입력을 구비하고 출력을 구비한다. 가산기(24)는 음의 값들 폐기 회로(20)의 출력에 결합된 가산 입력, 음의 값들 폐기 회로(22)의 출력에 결합된 부정 입력, 및 혼합된 신호 M을 제공하는 출력을 구비한다. 임의의 주어진 시점에서, 신호들 X1 및 X2는 음성 신호와 같은 시변 신호의 샘플이고, 그들 최대 절대값이 1이 되도록 정규화된 디지털 신호들이다. 1보다 작은 임의의 절대값은 플러스 마이너스 1 사이의 소수값으로 표현된다. 플러스 마이너스 1은 또한 혼합된 신호 M의 전송에 이용 가능한 동적 범위를 표현한다.
동작에 있어서, 가산기(12)는 X1 플러스 X2의 출력에 대한 중간 결과를 제공한다;
X1 + X2.
곱셈기(14)는 X1 곱하기 X2의 출력에 대한 중간 결과를 제공한다;
X1X2.
따라서, 가산기(16)는 X1 플러스 X2 마이너스 X1 곱하기 X2의 출력에 대한 중간 결과를 제공한다;
X1+X2-X1X2.
가산기(18)는 마이너스 X1 마이너스 X2 마이너스 X1 곱하기 X2의 출력에 대한 중간 결과를 제공한다;
-X1-X2-X1X2.
음의 값들 폐기 회로(20)는 가산기(16)의 출력이 양인 경우에 가산기(16)의 출력을 가산 입력(24)에 결합하고, 그렇지 않으면 가산기(24)에 영을 결합한다. 유사하게, 음의 값들 폐기 회로(22)는 가산기(18)의 출력의 값이 양인 경우에 가산기(18)의 출력을 부정 입력(24)에 결합하고, 그렇지 않으면 가산기(24)에 영을 결합한다. 이것은 입력의 단계 기능을 입력에 곱함으로써 보여질 수 있다. 따라서, 음의 값들 폐기 회로(20 및 22)는 각각 단계 기능 회로를 포함한다. 예를 들면, X1이 1이고, X2가 마이너스 1이면, 가산기(16)의 출력은 1-1-(-1)1=1이며, 이것은 양이고 가산기(24)의 가산 입력에 결합되고, 가산기(18)의 출력은 -(-1)-1 -(- 1)1=1이며, 이것은 양이고 가산기(44)의 부정 입력에 결합된다. 가산기(24)의 가산 입력 및 부정 입력이 둘 다 플러스 1이면, 가산기(44)는 출력으로서 영을 제공한다. 이것은, 입력들 X1 및 X2와 일치하며, 마이너스 1 및 플러스 1을 영에 각각 더한다.
상이한 예로, X1은 -0.5이고 X2는 0.8이라고 가정하면, 가산기(16)의 출력은 - .5+.8-(-.4)=.3+.4=.7이고, 가산기(18)의 출력은 -(-.5)-.8-(-.4)=-.3+.4=.1이다. 그 후에, 가산기(24)는 .7-.1의 출력을 제공하며, 이것은 0.6이다.
예를 들면, X1과 X2의 합이 1을 초과하고 X1이 마이너스 .8이고 X2가 마이너스 .5이다. 이것은 마이너스 1.3의 간단한 합이 된다. 혼합 커널(10)을 사용하면, 가산기(16)의 출력은 -.8-.5-(-.5)(-.8) =-1.7이고, 가산기(18)의 출력은 -(-.8)-(-.5)-(-.8)(-.5)=.9이다. 가산기(16)에 의해 제공된 값이 음이면, 폐기된다. 그 후에, 가산기(24)는 가산 입력 상에서 영을 수신하고, 부정 입력 상에서 .9를 수신하여, 신호 M의 값으로서 -.9를 제공한다. 알 수 있는 바와 같이, X1 및 X2의 직접 합계가 1보다 큰 절대값을 가지더라도, 전송을 위한 신호 M으로 생성된 값은 전송의 동적 범위 내에 있다. 주 효과는 신호가 클리핑 범위 근처로 압축된다는 점이다.
도 2에는 가산기(32), 곱셈기(34), 가산기(36), 가산기(38), 양의 값들 폐기 회로(40; discard positive values circuit), 양의 값들 폐기 회로(42) 및 가산기(44)를 포함하는 혼합 커널(30)이 도시되어 있다. 가산기(32)는 신호 X1 및 X2를 혼합하여 신호 M을 제공하기 위한 혼합 커널(10)의 대안이다. 가산기(32)는 신호 X1을 수신하기 위한 가산 입력, 신호 X2를 수신하기 위한 가산 입력 및 출력을 구비한다. 곱셈기(34)는 신호 X1을 수신하기 위한 입력, 신호 X2를 수신하기 위한 입력 및 출력을 구비한다. 가산기(36)는 가산기(32)의 출력에 결합된 가산 입력, 곱셈기(34)의 출력에 결합된 가산 입력 및 출력을 구비한다. 가산기(38)는 가산기(32)의 출력에 결합된 부정 입력, 곱셈기(34)의 출력에 결합된 가산 입력 및 출력을 구비한다. 양의 값들 폐기 회로(40)는 가산기(36)의 출력에 결합된 입력을 구비하고 출력을 구비한다. 양의 값들 폐기 회로(42)는 가산기(38)의 출력에 결합된 입력을 구비하고 출력을 구비한다. 가산기(44)는 양의 값들 폐기 회로(40)의 출력에 결합된 가산 입력, 양의 값들 폐기 회로(42)의 출력에 결합된 부정 입력, 및 혼합된 신호 M을 제공하는 출력을 구비한다.
동작에 있어서, 가산기(32)는 X1 플러스 X2의 출력에 대한 중간 결과를 제공한다;
X1 + X2.
곱셈기(34)는 X1 곱하기 X2의 출력에 대한 중간 결과를 제공한다;
X1X2.
가산기(36)는 X1 플러스 X2 플러스 X1 곱하기 X2의 출력에 대한 중간 결과를 제공한다;
X1+X2+X1X2.
가산기(38)는 마이너스 X1 마이너스 X2 플러스 X1 곱하기 X2의 출력에 대한 중간 결과를 제공한다;
-X1-X2+X1X2.
양의 값들 폐기 회로들(40 및 42)은 음의 값들 폐기 회로들(20 및 22)과 유사하게 동작한다. 양의 값들 폐기 회로(40)는 가산기(36)의 출력이 음인 경우에 가산기(36)의 출력을 가산 입력(44)에 결합하고, 그렇지 않으면 가산기(44)에 영을 결합한다. 유사하게, 양의 값들 폐기 회로(42)는 가산기(38)의 출력의 값이 음인 경우에 가산기(38)의 출력을 부정 입력(44)에 결합하고, 그렇지 않으면 가산기(44)에 영을 결합한다. 이것은 부정 입력의 단계 기능을 입력에 곱함으로써 보여질 수 있다. 따라서, 양의 값들 폐기 회로들(40 및 42)은 각각 단계 기능 회로를 포함한다. 예를 들면, X1이 플러스 1이고, X2가 마이너스 1이면, 가산기(36)의 출력은 1-1+(-1)1=- 1이며, 이것은 음이고 가산기(44)의 가산 입력에 결합되고, 가산기(38)의 출력은 -(-1)- 1+(-1)1=- 1이며, 이것은 음이고 가산기(44)의 부정 입력에 결합된다. 가산기(24)의 가산 입력 및 부정 입력이 둘 다 음의 1이면, 가산기(44)는 출력으로서 영을 제공한다. 이것은, 입력들 X1 및 X2와 일치하며, 마이너스 1 및 플러스 1을 영에 각각 더한다.
예를 들면, X1과 X2의 합이 1을 초과하고 X1이 마이너스 .8이고 X2가 마이너스 .5이다. 이것은 마이너스 1.3의 간단한 합이 된다. 혼합 커널(30)을 사용하면, 가산기(36)의 출력은 -.8-.5+(-.5)(-.8) =-.9이고, 가산기(38)의 출력은 -(-.8)-(-.5)+(-.8)(-.5)=1.7이다. 가산기(38)에 의해 제공된 값이 양이기 때문에, 그것은 폐기된다. 그 후에, 가산기(44)는 부정 입력 상에서 영을 수신하고, 양의 입력 상에서 -.9를 수신하여, 신호 M의 값으로서 -.9를 제공한다. 혼합 커널(30)에 대해 알 수 있는 바와 같이, X1 및 X2의 직접 합계가 1보다 큰 절대값을 가지더라도, 전송을 위한 신호 M으로 생성된 값은 전송을 위한 동적 범위 내에 있다.
도 3에는 도 2로부터의 혼합 커널(30)과 같은 3개의 혼합 커널들 및 필요에 따라 부가의 혼합 커널들을 포함하는 신호 혼합기(50)가 도시되어 있다. 이것은 혼합 커널(30) 또는 혼합 커널(10)의 출력이 다른 혼합된 신호를 생성하기 위하여 다른 신호와 혼합될 수 있음을 보여주며, 이것은 출력 신호 MN이 전송될 채널의 동적 범위에 따라 제한된다. 2개보다 많은 신호들을 혼합하는 것이 바람직한 경우들이 있다. 이것은 혼합될 수 있는 신호들의 수를 실제로 제한하지 않는다는 것을 보여준다. 당연히, 얼마나 많이 조합되는 것이 실제로 유리할 수 있는지에 대한 다른 실시 한정들이 있을 수 있다. 많은 상이한 원격 위치들을 관련시키는 전화 회의의 예에서, 단지 많은 사람들이 동시에 말할 수 있고 그렇게 하는데 있어서 이점이 있다. 다른 대안(도시되지 않음)은 커널 혼합기에 신호들 X1-XN을 각각 입력하게 하는 것이며, 그 후에, 커널 혼합기 출력들이 다른 커널 혼합기 입력들로 나가게 한다. 이러한 경우, 커널 혼합기 출력들은 신호들 X1-XN 중 하나와 혼합된 커널 혼합기 출력보다는 함께 혼합된다. 그 외에도, 다양한 입력들이 동일한 신호가 될 수 있다.
이것은 특정한 신호대 잡음비가 신호를 증폭시킴으로써 얻어질 수 있다는 상황에 특히 관련된다. 잡음 레벨은 매우 가변적일 수 있으며, 어떤 상황들에서는 매우 높게 될 수 있다. 그 경우들에 있어서, 바람직한 신호대 잡음비에 대한 계산된 이득이 매우 높아서 채널의 동적 범위를 초과하는 신호를 전송하게 된다. 예를 들면, 3개의 이득 인자는 전송될 채널의 동적 범위를 초과할 수 있다. 신호 X1이 3개의 인자만큼 증폭된다면, 커널 혼합기(10 또는 30)와 같은 제 1 커널 혼합기의 두 입력들은 신호 X1을 수신하고, 제 1 커널 혼합기는 제 2 커널 혼합기에서 X1과 혼합되는 출력을 제공하고, 제 2 커널 혼합기는 전송을 위하여 증폭된 출력을 제공한다. 이것은 전송된 신호가 채널의 동적 범위를 초과하는 것과 후속 클리핑을 회피하기 위하여 제한된 것을 보증한다. 증폭될 수가 3.5와 같이 간단한 정수가 아니라면, 여분의 .5는 정수 혼합들을 달성해야 하는 것 외에도, .5X1인 신호와 한번 혼합함으로써 달성된다.
도 4에는 커널 혼합기(30), 레지스터(62) 및 멀티플렉서(64)를 포함하는 신호 혼합기(50)에 대한 대안이 도시되어 있다. 멀티플렉서(64)는 신호 X1을 수신하는 제 1 신호 입력, 제 2 신호 입력, 제어 신호 C1을 수신하는 제어 입력 및 출력을 구비한다. 커널 혼합기(30)는 멀티플렉서(64)의 출력에 결합된 입력, 신호들 X(2-N) 중 하나를 수신하는 입력, 및 출력 신호 MN를 제공하는 출력을 구비한다. 레지스터(62)는 커널 혼합기(30)의 출력에 결합된 신호 입력, 신호 C2를 수신하는 제어 입력, 및 멀티플렉서(64)의 제 2 신호 입력에 결합된 출력을 구비한다. 동작에 있어서, 멀티플렉서는 먼저 신호 X1을 커널 혼합기(30)에 결합하고, 레지스터(62)에 저장되는 혼합된 출력을 발생시키기 위하여 신호 X2를 수신한다. 멀티플렉서(64)는 그 후에, 혼합 커널(30)이 신호 X3을 레지스터(62)의 출력과 혼합하도록 레지스터(62)의 출력을 커널 혼합기(30)에 결합한다. 이 때, 레지스터(62)는 혼합 신호들 X1, X2 및 X3의 결과를 저장한다. 신호 X4는 그 후에, 신호들 X(1-4)의 혼합으로서 혼합된 신호를 생성하기 위하여 레지스터(62)의 출력과 혼합 커널(30)에 의해 혼합된다. 이것은, 신호 XN이 신호 MN을 생성하기 위하여 레지스터(62)의 출력과 혼합될 때까지 계속된다. 신호들의 수는 혼합 커널(30)에 한정되지 않는다. 이 한정은 도 3의 신호 혼합기(50)에 대해 기술된 바와 같이 다른 고려사항들에 기초한다.
또한, 신호 혼합기(60)는, 바람직한 이득 인자에 응답하여 혼합하는 경우에 사용될 수 있으며, 이 인자는 예로서 이전에 언급된 것이며, 바람직한 신호대 잡음비가 시도될 때 발생할 수 있지만 채널이 바람직한 이득 인자에 대한 충분한 동적 범위를 가질 수 없다. 그러한 경우, 신호 X1은 신호들 X(2-N)을 수신하는 것으로 도시된 입력 커널 혼합기(30) 상에 배치된다. 혼합들의 수는 신호들 C1 및 C2에 의해 제어되며, 나머지는 신호 MN을 얻기 위한 것이다. 3.5와 같이, 정수외의 소수를 갖는 이득에 대해, 입력들 중 하나는 .5X1이다.
예시를 위하여 선택된 본 명세서의 실시예들에 대한 다양한 변경들 및 수정들은 당업자에게 쉽게 발생할 수 있다. 예를 들면, 다른 기능 회로들은, 기술된 것 외의 다양한 특징들을 구현하기 위하여 이용될 수 있다. 또한, 혼합 커널의 다른 사용들도 구현될 수 있고 기술된 것 이외의 이점들이 발생할 수 있다. 이러한 변경들 및 수정들이 본 발명의 기술사상을 벗어나지 않도록 확장하기 위하여서는, 다음의 청구항들의 공정한 해석에 의해서만 평가되는 본 발명의 범위 내에 포함되도록 의도된다.

Claims (20)

  1. 복수의 신호들을 혼합하는 신호 혼합기에 있어서,
    제 1 중간 결과를 얻기 위하여 제 1 신호 샘플을 제 2 신호 샘플에 가산하는 제 1 가산기;
    제 2 중간 결과를 얻기 위하여 상기 제 1 신호 샘플을 상기 제 2 신호 샘플에 곱하는 곱셈기;
    제 3 중간 결과를 얻기 위하여 상기 제 2 중간 결과를 상기 제 1 중간 결과와 조합하는 제 2 가산기;
    상기 제 3 중간 결과의 부호에 따라 상기 제 3 중간 결과를 폐기하는 제 1 단계 기능 회로(first step function circuit); 및
    상기 제 3 중간 결과의 부호에 따라 상기 제 3 중간 결과에 기초하여 출력 신호 샘플을 제공하는 제 1 회로를 포함하는, 신호 혼합기.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 중간 결과들의 각각의 부호를 변경하는 제 2 회로;
    제 4 중간 결과를 얻기 위하여 제 1 및 제 2 중간 결과들의 상기 변경된 부호를 가산하는 제 3 가산기; 및
    상기 제 4 중간 결과의 부호에 따라 상기 제 4 중간 결과를 폐기하는 제 2 단계 기능 회로를 더 포함하고,
    상기 제 1 회로는 상기 출력 신호 샘플을 발생시키기 위하여 상기 제 3 및 제 4 중간 결과들을 조합하기 위한 것인, 신호 혼합기.
  3. 제 1 항에 있어서,
    상기 신호 혼합기는 미리 결정된 이득 G만큼 샘플링된 신호의 이득을 증가시키기 위하여 사용되고, 상기 샘플링된 신호는 상기 제 1 신호 샘플로서 N회 반복 제공되며, 여기서 N은 정수이고, 각각의 반복으로부터 결과로서 생긴 출력 신호 샘플은 상기 제 2 신호 샘플로서 제공되는, 신호 혼합기.
  4. 복수의 신호들을 혼합하는 방법에 있어서,
    제 1 신호 샘플을 제공하기 위하여 제 1 신호를 샘플링하고, 제 2 신호 샘플을 제공하기 위하여 제 2 신호를 샘플링하는 단계;
    제 1 중간 결과를 얻기 위하여 상기 제 1 신호 샘플을 상기 제 2 신호 샘플에 가산하는 단계;
    제 2 중간 결과를 얻기 위하여 상기 제 1 신호 샘플을 상기 제 2 신호 샘플에 곱하는 단계;
    제 3 중간 결과를 얻기 위하여 상기 제 1 중간 결과로부터 상기 제 2 중간 결과를 감산하는 단계;
    상기 제 3 중간 결과가 영보다 작으면 상기 제 3 중간 결과를 폐기하는 단계; 및
    상기 제 3 중간 결과가 영보다 크면 상기 제 3 중간 결과에 기초하여 출력 신호 샘플을 제공하는 단계를 포함하는, 복수의 신호들을 혼합하는 방법.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 중간 결과들의 각각의 부호를 변경하는 단계;
    제 4 중간 결과를 얻기 위하여 제 1 및 제 2 중간 결과들의 상기 변경된 부호를 가산하는 단계;
    상기 제 4 중간 결과가 영보다 작으면 상기 제 4 중간 결과를 폐기하는 단계; 및
    상기 출력 신호 샘플을 발생시키기 위하여 상기 제 3 및 제 4 중간 결과들을 조합하는 단계를 더 포함하는, 복수의 신호들을 혼합하는 방법.
  6. 제 5 항에 있어서,
    상기 제 3 및 제 4 중간 결과들은 상기 제 3 중간 결과로부터 상기 제 4 중간 결과를 감산하는 단계를 더 포함하는, 복수의 신호들을 혼합하는 방법.
  7. 제 4 항에 있어서,
    상기 제 3 중간 결과를 폐기하는 단계는 상기 제 3 중간 결과를 영으로 설정하는 단계를 더 포함하는, 복수의 신호들을 혼합하는 방법.
  8. 제 4 항에 있어서,
    상기 방법은 데이터 처리 시스템 상의 소프트웨어 커널(software kernel)에서 구현되는, 복수의 신호들을 혼합하는 방법.
  9. 제 8 항에 있어서,
    상기 복수의 신호들은 상기 복수의 신호 샘플들에 대해 상기 소프트웨어 커널을 반복적으로 실행시킴으로써 샘플링되고 혼합되는, 복수의 신호들을 혼합하는 방법.
  10. 제 4 항에 있어서,
    상기 복수의 신호들은 복수의 혼합기들을 사용하여 샘플링 및 혼합되고, 상기 복수의 혼합기들 중 하나의 입력은 상기 복수의 혼합기들 중 다른 하나의 출력에 결합되는, 복수의 신호들을 혼합하는 방법.
  11. 제 4 항에 있어서,
    상기 방법은 미리 결정된 이득 G만큼 샘플링된 신호의 이득을 증가시키도록 구현되고, 상기 샘플링된 신호는 상기 제 1 신호 샘플로서 N회번 제공되며, 여기서 N은 정수이고, 각각의 반복으로부터 결과로서 생긴 출력 신호 샘플은 상기 제 2 신호 샘플로서 제공되는, 복수의 신호들을 혼합하는 방법.
  12. 제 4 항에 있어서,
    상기 제 1 및 제 2 신호들은 디지털 오디오 신호들인, 복수의 신호들을 혼합하는 방법.
  13. 복수의 신호들을 혼합하는 방법에 있어서,
    제 1 신호 샘플을 제공하기 위하여 제 1 신호를 샘플링하고, 제 2 신호 샘플을 제공하기 위하여 제 2 신호를 샘플링하는 단계;
    제 1 중간 결과를 얻기 위하여 상기 제 1 신호 샘플을 상기 제 2 신호 샘플에 가산하는 단계;
    제 2 중간 결과를 얻기 위하여 상기 제 1 신호 샘플을 상기 제 2 신호 샘플에 곱하는 단계;
    제 3 중간 결과를 얻기 위하여 상기 제 2 중간 결과를 상기 제 1 중간 결과에 가산하는 단계;
    상기 제 3 중간 결과가 영보다 크면 상기 제 3 중간 결과를 폐기하는 단계; 및
    상기 제 3 중간 결과가 영보다 작으면 상기 제 3 중간 결과에 기초하여 출력 신호 샘플을 제공하는 단계를 포함하는, 복수의 신호들을 혼합하는 방법.
  14. 제 13 항에 있어서,
    제 4 중간 결과를 얻기 위하여 상기 제 2 중간 결과로부터 상기 제 1 중간 결과를 감산하는 단계;
    상기 제 4 중간 결과가 영보다 크면 상기 제 4 중간 결과를 폐기하는 단계; 및
    상기 출력 신호 샘플을 발생시키기 위하여 상기 제 3 및 제 4 중간 결과들을 조합하는 단계를 더 포함하는, 복수의 신호들을 혼합하는 방법.
  15. 제 14 항에 있어서,
    상기 제 3 및 제 4 중간 결과들을 조합하는 단계는 상기 제 3 중간 결과로부터 상기 제 4 중간 결과를 감산하는 단계를 더 포함하는, 복수의 신호들을 혼합하는 방법.
  16. 제 13 항에 있어서,
    상기 제 3 중간 결과를 폐기하는 단계는 상기 제 3 중간 결과를 영으로 설정하는 단계를 더 포함하는, 복수의 신호들을 혼합하는 방법.
  17. 제 13 항에 있어서,
    상기 방법은 데이터 처리 시스템 상의 소프트웨어 커널에서 구현되고, 상기 제 1 및 제 2 신호들은 디지털 오디오 신호들인, 복수의 신호들을 혼합하는 방법.
  18. 제 17 항에 있어서,
    상기 복수의 신호들은 상기 복수의 신호 샘플들에 대해 상기 소프트웨어 커널을 반복적으로 실행시킴으로써 샘플링되고 혼합되는, 복수의 신호들을 혼합하는 방법.
  19. 제 13 항에 있어서,
    상기 복수의 신호들은 복수의 혼합기들을 사용하여 샘플링 및 혼합되고, 상기 복수의 혼합기들 중 하나의 입력은 상기 복수의 혼합기들 중 다른 하나의 출력에 결합되는, 복수의 신호들을 혼합하는 방법.
  20. 제 13 항에 있어서,
    상기 방법은 미리 결정된 이득 G만큼 샘플링된 신호의 이득을 증가시키도록 구현되고, 상기 샘플링된 신호는 상기 제 1 신호 샘플로서 N회번 제공되며, 여기서 N은 정수이고, 각각의 반복으로부터 결과로서 생긴 출력 신호 샘플은 상기 제 2 신호 샘플로서 제공되는, 복수의 신호들을 혼합하는 방법.
KR1020087004290A 2005-08-22 2006-08-08 제한된 신호 혼합기 및 동작 방법 KR101288794B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/209,157 2005-08-22
US11/209,157 US7869609B2 (en) 2005-08-22 2005-08-22 Bounded signal mixer and method of operation
PCT/US2006/030820 WO2007024468A2 (en) 2005-08-22 2006-08-08 A bounded signal mixer and method of operation

Publications (2)

Publication Number Publication Date
KR20080046638A true KR20080046638A (ko) 2008-05-27
KR101288794B1 KR101288794B1 (ko) 2013-07-29

Family

ID=37772124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004290A KR101288794B1 (ko) 2005-08-22 2006-08-08 제한된 신호 혼합기 및 동작 방법

Country Status (6)

Country Link
US (1) US7869609B2 (ko)
EP (1) EP1934667B8 (ko)
JP (1) JP4862045B2 (ko)
KR (1) KR101288794B1 (ko)
CN (1) CN101243373B (ko)
WO (1) WO2007024468A2 (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006353A (en) * 1975-11-21 1977-02-01 Signatron, Inc. Signal multiplier devices
JPS5516520A (en) * 1978-07-20 1980-02-05 Sony Corp Digital signal mixer
JPS55117318A (en) * 1979-03-02 1980-09-09 Matsushita Electric Ind Co Ltd Level converting device
JPS55117319A (en) * 1979-03-02 1980-09-09 Matsushita Electric Ind Co Ltd Signal processor
US4787056A (en) * 1986-03-26 1988-11-22 Rca Licensing Corporation Apparatus for estimating the square of digital samples
US4993073A (en) * 1987-10-01 1991-02-12 Sparkes Kevin J Digital signal mixing apparatus
US5041998A (en) * 1989-11-30 1991-08-20 The Grass Valley Group Inc. Digital video mixer
EP0464839B1 (en) * 1990-07-05 2000-09-27 Fujitsu Limited Digitally multiplexed transmission system
US5488629A (en) * 1993-02-17 1996-01-30 Matsushita Electric Industrial Co., Ltd. Signal processing circuit for spread spectrum communications
JP3301679B2 (ja) * 1994-12-07 2002-07-15 松下電器産業株式会社 映像合成回路
US5768126A (en) * 1995-05-19 1998-06-16 Xerox Corporation Kernel-based digital audio mixer
FR2743228B1 (fr) * 1995-12-29 1998-03-20 Sgs Thomson Microelectronics Systeme de melange et de numerisation de signaux analogiques
EP0858178B1 (de) * 1997-02-06 2006-06-21 Studer Professional Audio GmbH Verfahren und Vorrichtung zum Mischen von digitalen Audio-Signalen
CA2328353A1 (en) * 1998-04-14 1999-10-21 Hearing Enhancement Company, Llc User adjustable volume control that accommodates hearing
US7302303B2 (en) * 2002-01-23 2007-11-27 Koninklijke Philips Electronics N.V. Mixing system for mixing oversampled digital audio signals
JP3951767B2 (ja) * 2002-03-22 2007-08-01 ヤマハ株式会社 オーディオミキサー
US7551745B2 (en) * 2003-04-24 2009-06-23 Dolby Laboratories Licensing Corporation Volume and compression control in movie theaters

Also Published As

Publication number Publication date
EP1934667A4 (en) 2013-12-04
JP4862045B2 (ja) 2012-01-25
CN101243373A (zh) 2008-08-13
EP1934667B1 (en) 2016-03-30
EP1934667B8 (en) 2016-05-25
WO2007024468A2 (en) 2007-03-01
EP1934667A2 (en) 2008-06-25
WO2007024468A3 (en) 2007-12-21
KR101288794B1 (ko) 2013-07-29
JP2009505611A (ja) 2009-02-05
US20070083580A1 (en) 2007-04-12
US7869609B2 (en) 2011-01-11
CN101243373B (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
US5774567A (en) Audio codec with digital level adjustment and flexible channel assignment
US11064293B2 (en) Systems, apparatus and methods for dynamic range enhancement of audio signals
JP4970259B2 (ja) テレビ・オーディオ信号処理用の構成可能再帰デジタル・フィルタ
CN110491397A (zh) 产生hoa信号的混合的空间/系数域表示的方法和设备
EP1480494A3 (en) Feedback suppression in sound signal processing using frequency translation
JP2007214895A (ja) フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム
US10945074B2 (en) Low-latency compensating audio filters using negative group delay
KR101288794B1 (ko) 제한된 신호 혼합기 및 동작 방법
US11528002B2 (en) Systems, apparatus and methods for dynamic range enhancement of audio signals
US11314477B2 (en) Audio processing apparatus, operation method of audio processing apparatus, and audio processing system
CN109756198A (zh) 音频电路、使用它的车载用音频装置、音频组件装置、电子设备
US20100057475A1 (en) Method and system for digital gain control in an audio codec
KR20010091979A (ko) 신호, 특히 음성 신호를 정형화하는 장치
US8145476B2 (en) Received voice playback apparatus
JP3110589B2 (ja) Ａ／ｄ変換装置およびｄ／ａ変換装置
Garcia The New Dynamics Processing Effect in Android Open Source Project
KR100720679B1 (ko) 복수 채널을 처리할 수 있는 오디오 인터페이스 및 음원처리 장치
JP2019205084A (ja) 音声処理装置およびその制御方法
JPH07336150A (ja) 増幅器
JP2014116693A (ja) ミキシング回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器
JP3971711B2 (ja) エコー抑圧方法、装置、およびプログラム
JP2008224815A (ja) カラオケ装置
JPS63220484A (ja) デイジタル信号処理装置
JPH07177034A (ja) Ａｄ変換装置
JPH1168493A (ja) コンプレッサ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160706

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee