KR20080045244A - Ｅｓｄ 보호회로 - Google Patents

Ｅｓｄ 보호회로 Download PDF

Info

Publication number
KR20080045244A
KR20080045244A KR1020087007232A KR20087007232A KR20080045244A KR 20080045244 A KR20080045244 A KR 20080045244A KR 1020087007232 A KR1020087007232 A KR 1020087007232A KR 20087007232 A KR20087007232 A KR 20087007232A KR 20080045244 A KR20080045244 A KR 20080045244A
Authority
KR
South Korea
Prior art keywords
transistor
switch
diode
series
protection circuit
Prior art date
Application number
KR1020087007232A
Other languages
English (en)
Inventor
인타트 마
구안 핑 리
Original Assignee
더 리젠츠 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리젠츠 오브 더 유니버시티 오브 캘리포니아
Publication of KR20080045244A publication Critical patent/KR20080045244A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/93—Two or more transistors are coupled in a Darlington composite transistor configuration, all transistors being of the same type

Abstract

전압 오버로드 보호회로, RF 입력핀을 위한 ESD 보호회로, 및 분배형 증폭기를 위한 유닛 보호셀로서 사용되는 개선된 보호 회로가 제공된다. 보호회로는 스위치를 트리커하는데에 사용되는 양의 임계전압 트리거를 포함하며, 양의 임계전압 트리거는 저항기와 직렬연결된 다이오드 열을 포함하고, 스위치는 단일 역방향 다이오드와 직렬연결된 바이폴라 트랜지스터 스위치를 포함하는 것이 바람직하다. 대안책으로서, 양의 임계전압 트리거는 단일 다이오드와 단일 저항기와 직렬로 연결된 다이오드 열을 포함하며, 단일 역방향 다이오드와 직렬연결된 달링톤 쌍 트랜지스터 스위치를 트리커하는데에 사용된다. 다른 실시예에서, 달링톤 쌍 트랜지스터 스위치는 캐패시터에 의해 트리거된다. 분배형 증폭기의 사용에서, ESD 보호회로는 분배형 증폭기의 인공 전송선로내부로 병합되는 것이 바람직하다.
전압, 오버로드, 보호회로, RF, 입력핀, ESD, 분배형, 증폭기, 트리커, 저항기, 다이오드, 바이폴라, 트랜지스터, 달링톤.

Description

ＥＳＤ 보호회로{ESD PROTECTION CIRCUITS}
본 공개문헌은 낮은 캐패시턴스 로드(load) 전자기 방전(ESD) 보호회로에 관한 것으로서, 보다 구체적으로는, 전력 증폭기를 위한 온 칩 전압 오버로드 보호회로, 전기통신 회로와 같은 집적회로에서의 RF 입력핀을 위한 온 칩 ESD 보호회로, 및 분배형 증폭기의 인공 전송선로와의 통합을 위한 유닛 보호셀로서 사용하는 ESD 보호회로에 관한 것이다.
RF 전력 증폭기의 컬렉터 출력은 일반적으로 RF 쵸크(choke)로서 흔히 불리워지는 RF 인덕터와 출력 임피던스 정합 네트워크에 결합된다. 출력 임피던스 정합 네트워크의 다른쪽은 안테나와 같은 종단체로 종단된다. 트랜지스터 컬렉터 출력에서의 전압은
Figure 112008021623365-PCT00001
에 의해 표현되어진다. 그 결과 트랜지스터 컬렉터 출력에서의 전압은 공급 전압보다 높아질 수 있다. 또한, 이 전압이 얼마나 높아질 수 있을 지는 출력 임피던스 정합 네트워크의 임피던스에 좌우된다. 루즈(loose) 안테나 또는 차단된 안테나의 경우와 같은 출력 임피던스 부정합 조건에서, 반사된 신호는 트랜지스터로 재반사되어 트랜지스터 접합부를 손상시킬 수 있을 정도로 심한 큰 전압파형을 생성한다. 또한, 고효율의 고출력 전력 전송 요구조건으로 인하여, 전력 증폭기는 트랜지스터 입력전압이 매우 높아서 컬렉터 전류를 스위칭 온오프시키게 만드는 오버구동 조건에서 종종 동작한다.
오버구동 동안, 트랜지스터는 도 1에서 도시된 바와 같이 캐패시터(C)와 병렬연결된 스위치(S)로서 모델링될 수 있다. 스위치(S)가 단락되면, 인덕터를 흐르는 전류는 최대가 된다. 스위치(S)가 개방되자마자, 인덕터 전류는 즉시 0이 되지는 않기 때문에, 인덕터 전류는 트랜지스터 캐패시턴스와 출력 임피던스 네트워크로 흐르게 된다. 엄청난 인덕터 전류로 인하여, 컬렉터 출력에서의 과도전압(transient voltage)은 매우 높을 수 있다. 이러한 과잉 전압 오버로드가 만약 항복전압(breakdown voltage)보다 높게 된다면 장치 고장 및 신뢰도 감쇠를 야기시킬 수 있다.
출력 종단 임피던스가 50 옴인 경우일지라도, RF 오버구동동안의 과도 컬렉터 출력 전압 파형은 도 2a에서 도시된 바와 같이 항복전압보다 클 수 있다. 도시된 과잉 전압은 양의 값(+)이기 때문에, C-E 접합 및 C-B 접합들은 손상되기 쉽다. 출력 임피던스 부정합 및 오버구동과 결합된 변조된 입력 신호는 전압 오버로드를 더욱 심하게 만든다. 안테나가 결합되지 않은 경우와 같은 개방 종단에서, RF 오버구동과 결합되면, 과도 출력 전압은 도 2b에서 도시된 바와 같이 가장 극심해진다. 과도 출력 전압은 매우 커서 심지어 음의 값(-)까지 뻗칠 수 있고, 이 경우 E-B 접합이 또한 손상되기 쉽다. RF 오버구동과 결합된 단락 종단의 경우, 비록 전압 오버로드가 개방 종단때만큼 그리 심하지는 않지만, 이때의 전압 오버로드는 도 2c에서 보는 바와 같이, 50 옴의 경우보다도 훨씬 더욱 심해진다. 입력신호의 변조는 추가적인 과도 출력전압을 추가시킬 수 있다. RF 오버구동과 결합된 펄스열을 갖는 단순 AM 변조를 갖는 경우, 전압 오버로드는 도 2d에서 도시된 바와 같이 훨씬 악화된다. 다중 스테이지 증폭기의 경우, 구동기 스테이지들이 오버구동되면, 구동기 스테이지들의 전압 스파이크는 출력 스테이지들에 의해 증폭될 수 있기 때문에, 출력 스테이지에서의 전압 오버로드는 더욱 악화될 수 있다. 보통, 전압 오버로드로 인한 트랜지스터 고장은 출력 스테이지에서 발생하지만, 구동기 스테이지에서도 발생될 수 있다.
전압 오버로드 보호회로의 기능은 과잉 전압을 안전레벨로 클램핑시키고 오버로드 전류를 트랜지스터로부터 바이패싱시켜주는 것이다. 이러한 전압 클램핑 설계는 전력 증폭기의 동작이 방해받지 않도록 하기 위하여 신호의 전압 스윙을 고려해야한다. 전압 오버로드 보호회로는 RF 성능에 영향을 미치지 않도록 낮은 로드 캐패시턴스를 가져야한다.
전압 오버로드 보호회로로서 사용될 수 있는 도 3에 도시된 ESD 보호회로는 비절연 다이오드와 관련된 다이오드 누설문제를 회피하기 위한 CMOS용 VDD 대 VSS 클램프 회로[Ker, 2001.]로서 설계된다(다이오드는 필드 산화막상에서 선택도핑된다). 이 설계는 NMOS(Mn3)를 트리커하기 위하여 다이오드 열(列)(D1)을 사용한다. R3에 걸친 전압은 Mn3을 턴온시킨다.
전압 오버로드 보호회로로서 사용될 수 있는 것으로서, 도 4에서 도시된 다이오드 열을 사용하는 ESD 보호회로는 GaAs HBT 설계에서 대중화된 것으로서 이것은 통상적으로 사용된다. GaAs 상의 다이오드들은 MOVCD 또는 MBE 중 하나인 에피 텍살층으로 제조되기 때문에, 이 다이오드들은 실리콘에서의 주입 다이오드와 관련된 전류 누설 문제를 갖지 않는다.
양의 전압이 전력 공급 패드(PAD)에 인가되면(도 4), 다이오드 열(D2)은 턴온된다. 그런 후 오버로드 전류는 다이오드 열을 통해 싱크된다. 다이오드들의 갯수는 다이오드들을 턴온시키는 사전설정 전압값을 결정한다. 음의 전압이 전력 공급 패드(PAD)에 인가되면, 역방향 다이오드(D3)가 턴온되고 오버로드 전류를 싱크시킨다. 다이오드들의 직렬 저항성때문에, 요구되는 다이오드의 면적은 거대해진다. 이것은 차례로, 주파수 대역폭을 제한시킬 수 있는 다이오드 캐패시턴스를 증가시킨다.
SiGe의 경우에서, 비절연형 주입 다이오드 열(도 5에서 도시됨)은 실제로는 도 6에서 도시된 바와 같은 직렬의 바이폴라 트랜지스터(BPT1) 세트이다. 온도가 증가됨에 따라, 컬렉터로부터 기판으로의 누설전류는 증가한다. 이러한 전류누설때문에, 후단 스테이지는 접지로의 전류 흐름으로 인하여 낮은 전류밀도를 갖는다. 이것은 다이오드 열에 걸친 증분되는 전압강하의 저하를 초래한다. 그러므로, 다이오드는 절연되어야한다.
전기통신 집적회로와 같은 집적 회로의 RF 입력핀의 ESD 보호는 어려울 수 있다. RF 입력핀에서의 동작 전압은 낮고, 따라서 ESD 보호회로의 턴온 전압은 낮아야만 한다. 그렇다하더라도, RF 입력핀 ESD 보호회로에서, RF 신호입력에서의 베이스-이미터 접합은 ESD 이벤트 동안 ESD 보호회로 보다도 제일먼저 턴온되어야한다. ESD 보호회로는 베이스 전압이 충분히 높아지는 경우(이것은 베이스-이미터 저 항 강하로 인하여 허용된다)에서만 턴온될 수 있다. 이러한 내재적인 문제때문에, 베이스-이미터는 보호회로가 턴온되기 이전에 항상 상당량의 ESD 응력을 견뎌내야만 한다. 이러한 이유로, RF 입력핀을 위한 ESD 전압보호는 더욱 어렵다.
게다가, 입력 ESD 보호회로는 ESD 응력동안에 순방향 베이스-이미터 과잉 전류를 억제시킬 필요가 있다. 2개의 다이오드 열 ESD 보호회로를 사용하면 RF 출력 및 DC 핀에서 일반적으로 사용되는 다이오드 열에서의 수 많은 직렬 다이오드와 관련된 심각한 저항전압 강하 문제점을 가져오는 것 없이 잘 작동할 것이다. 또한 시뮬레이션은 2개의 다이오드 열이 낮은 캐패시턴스와 낮은 턴온 저항을 갖는 것을 보여준다. 하지만, 2개의 다이오드 열은 적은 수의 다이오드들로 인하여 낮은 턴온 전압을 갖기 때문에, 입력 전압 스윙이 크게 되면 그 누설 전류는 매우 커진다. 자체적인 낮은 턴온 전압으로 인하여, 2개의 다이오드 열은 입력 RF 전력이 1OdBm 을 넘고 악화된 선형성을 갖는 경우(2 톤 3차 상호변조곱)에 상당한 누설 전류를 갖는다.
분배형 증폭기는 자체적인 전송선로 특성으로 인하여 매우 넓은 대역폭을 갖는다. 하지만, ESD 보호회로가 분배형 증폭기에 추가되면, ESD 보호회로의 캐패시턴스 로드는 분배형 증폭기의 대역폭을 감쇠시킬 수 있다.
그러므로, 전력 증폭기를 위한 오버로드 보호회로, 전기통신 회로와 같은 집적회로에서의 RF 입력핀을 위한 ESD 보호회로, 및 분배형 증폭기의 유닛 보호셀로서 사용되는 개선된 ESD 보호회로에 대한 요구가 있게다.
본 명세서에서 개시된 실시예들은 전력 증폭기를 위한 온 칩 전압 오버로드 보호회로, 전기통신 회로와 같은 집적회로에서의 RF 입력핀을 위한 온 칩 ESD 보호회로, 및 분배형 증폭기의 인공 전송선로와의 통합을 위한 유닛 보호셀로서 사용되는 ESD 보호회로를 제공한다. 일 실시예에서, 오버로드 보호회로는 스위치를 트리커하는데에 사용되는 양의 임계전압 트리거를 포함한다. 양의 임계전압 트리거는 단일 저항기와 직렬연결된 다이오드 열을 포함하는 것이 바람직하다. 스위치는 단일 역방향 다이오드와 직렬연결된 바이폴라 트랜지스터 스위치를 포함하는 것이 바람직하다.
다른 실시예에서, 양의 임계전압 트리거는 단일 다이오드와 단일 저항기와 직렬로 연결된 다이오드 열을 포함한다. 전압 트리거는 단일 역방향 다이오드와 직렬연결된 달링톤(Darlington) 쌍 트랜지스터 스위치를 트리커하는데에 사용된다. 달링톤 쌍 트랜지스터 스위치는 서로 직렬연결된 제 2 트랜지스터와 제 1 트랜지스터를 포함한다. ESD 및 전압 오버로드 보호 모두를 제공하는 동일 회로에서, 적절한 턴온 전압 및 보호될 수 있는 오버로드 전압레벨을 결정하기 위하여 다이오드의 갯수가 신중히 선택될 수 있다. 각각의 실시예에서, 역방향 다이오드는 음의 오버로드 과잉 전압을 클램핑하는데에 사용될 수 있다.
전압 오버로드 이벤트 동안에, 과잉 전압은 트리거의 다이오드 열에 걸쳐 결합되고 스위치를 턴온시킨다. 전압 오버로드 보호회로는 매우 고속이며, 전력 증폭기보다 고속인 것이 바람직하다. 바람직하게, 전압 트리거는 20 psec 보다 작은 시간내에 턴온된다. 바람직한 실시예에서, 다이오드는 절연된 주입 다이오드이다.
오버로드 보호회로는 오버로드 보호회로를 위한 통상적인 다이오드 열 방법보다 작은 기생 캐패시턴스를 갖는 것이 바람직하다. 시뮬레이션으로부터, 통상적인 회로는 유사 오버로드 보호성능을 갖는 경우 본 명세서에서 제공된 오버로드 보호회로보다 두 배의 기생 캐패시턴스를 갖는 것을 보여줬다. 또한, 본 발명의 오버로드 보호회로는 ESD 보호회로를 위한 통상적인 다이오드 열 방법에서의 면적의 1/4, 그리고 그 캐패시턴스의 1/2를 갖는다. 크기가 보다 작은 이유는 과잉 전류를 도통시키는데에 있어서 보다 효율적인 달링톤 쌍때문이다. 보다 작은 캐패시턴스로 인하여, 본 명세서에서 제공된 오버로드 보호회로는 보다 높은 주파수에서 주 회로의 회로성능을 향상시킬 수 있게 된다.
본 발명의 실시예는 전기통신 회로와 같은 집적회로에서의 RF 입력핀을 위한 온 칩 ESD 보호회로로서 사용되는 ESD 보호회로를 제공한다. ESD 보호회로는 캐패시터에 의해 트리거되는 달링톤 트랜지스터 스위치를 포함하는 것이 바람직하다. 바람직한 실시예에서, 달링톤 트랜지스터 스위치는 두 개 또는 세 개의 트랜지스터들을 갖는 것이 바람직하다.
ESD 이벤트 동안에, ESD가 캐패시터에 걸쳐서 결합되고 달링톤 스위치를 턴온시킨다. 달링톤 스위치는 높은 전류 이득을 갖기 때문에, 달링톤 스위치를 트리거하기 위하여 오직 작은 양의 입력 ESD 전류만이 필요하며, 따라서 그 결과 트리거 캐패시터의 크기가 작아진다. 트리거 캐패시터는 또한 고전력에서의 전류누설을 감소시키고 선형성을 향상시키고 전체 캐패시턴스 로드를 낮추면서 DC 전류를 차단하는 장점을 갖는다.
본 명세서에서 개시된 실시예는 ESD 보호회로가 분배형 증폭기의 인공 전송선로내로 병합되는 분배형 증폭기를 위한 개선된 ESD 보호회로를 제공한다. 이 기술에서, ESD 보호회로는 매 트랜지스터 스테이지마다 분포되기 때문에, ESD 보호회로의 캐패시턴스는 인공 전송선로를 형성하는데에 사용되는 캐패시턴스에 병합되어 이의 일부가 된다. ESD 보호회로는 다수가 존재하기 때문에, 각각의 전류 스위치(달링톤 쌍)의 크기는 낮은 캐패시턴스를 획득하도록 크기가 감소될 수 있다.
ESD 보호회로는 다이오드 트리거방식 또는 캐패시터 트리거방식이 될 수 있다.
또한, 본 발명의 목적 및 장점들은 후술되는 상세한 설명 및 첨부되는 도면들로부터 명확해질 것이다.
제조, 구조 및 작동을 포함하여, 본 발명의 상세내용은 첨부되는 도면들의 고찰을 통해 부분적으로 알아갈 수 있으며, 본 도면내에서 유사 참조번호는 유사 구성을 나타낸다.
도 1은 RF 오버구동에서의 스위치로서 모델링된 트랜지스터의 개략도이다.
도 2는 출력 종단이 (a) 50 옴, (b) 개방, (c) 단락, 및 (d) 50 옴 및 입력신호가 AM 변조 펄스인 경우, RF가 오버구동되는 동안의 WCDMA 전력 증폭기의 컬렉터 출력에서의 시뮬레이팅된 전압 파형의 그래프 표시이다.
도 3은 VDD 대 VSS 클램프 회로의 개략도이다.
도 4는 모든 다이오드들을 이용하는 온 칩 전압 오버로드 보호회로의 개략도 이다.
도 5는 p기판 SiGe에서의 다이오드 열의 단면도이다.
도 6은 p기판 SiGe에서의 비절연 주입 다이오드 열의 개략도이다.
도 7은 전압 오버로드 보호회로의 블럭 개략도이다.
도 8은 단일 바이폴라 트랜지스터 스위치를 사용하는 온 칩 전압 오버로드 보호회로의 개략도이다.
도 9는 달링톤 쌍 스위치를 사용하는 온 칩 전압 오버로드 보호회로의 개략도이다.
도 10은 출력 종단이 50 옴이고, 컬렉터 출력이 (a) 전압 오버로드 보호회로와 결합된 경우(실선), 및 (b) 전압 오버로드 보호회로와 결합되지 않은 경우(점선), RF 오버구동 동안의 시뮬레이팅된 컬렉터 출력 전압 파형의 그래프 표시이다.
도 11은 도 10의 확대도이다.
도 12는 SiGe용 베이스 이미터 접합을 사용한 절연형 주입 다이오드의 단면도이다.
도 13은 (a) 두 개의 트랜지스터들, 및 (b) 세 개의 트랜지스터들의 달링톤 스위치를 사용한 RF 입력핀을 위한 캐패시터 트리거방식 달링톤 스위치 ESD 보호회로의 개략도이다.
도 14는 (a) ESD 보호회로의 시뮬레이팅된 DC 누설 전류, 및 (b) ESD 보호회로의 시뮬레이팅된 RF 누설 전류를 도시하는 그래프 표시이다.
도 15는 ESD 보호회로의 시뮬레이팅된 2 톤 3차 상호변조곱(2 tone 3rd order inter-modulation product)을 도시하는 그래프 표시이다.
도 16은 각 핀에서 단일의 ESD 보호회로를 갖는 광대역 분배형 증폭기의 개략도이다.
도 17은 인공 전송선로에 의해 병합된 ESD 보호회로를 갖는 광대역 분배형 증폭기의 개략도이다.
도 18은 ESD 보호회로가 없는 분배형 증폭기와 ESD 보호회로를 갖는 분배형 증폭기(각각의 RF 핀에서 단일의 ESD 보호회로를 갖거나 또는 인공 전송선로에 의해 병합된 ESD 보호회로를 가짐)의 시뮬레이팅된 상호임피던스의 비교를 도시하는 그래프 표시를 포함한다.
본 도면들은 일정 비례로 도시되지는 않았으며, 본 도면들을 통한 설명을 위해 유사 구조 또는 기능 요소들은 대체적으로 유사 참조번호에 의해 표현됨을 유념해둔다. 또한, 본 도면들은 오로지 바람직한 실시예들의 설명이 보다 수월해지도록 하기 위한 것임을 유념해둔다.
이하에서 개시된 각각의 추가적인 특징들 및 기술내용들은, 전력 증폭기를 위한 온 칩 전압 오버로드 보호회로, 전기통신 회로와 같은 집적회로에서의 RF 입력핀을 위한 온 칩 ESD 보호회로, 및 분배형 증폭기의 인공 전송선로와의 통합을 위한 유닛 보호셀로서 사용되는 ESD 보호회로를 제공하기 위하여 다른 특징들 및 기술내용들과 결합하거나, 또는 개별적으로 사용될 수 있다. 이하에서는 본 발명의 대표적인 예시들(이 예시들은 수 많은 추가적인 특징들 및 기술내용들을 개별적으 로 및 이들을 조합하여 사용한다)을 첨부 도면들을 참조하면서 보다 상세하게 설명할 것이다. 이 상세한 설명은 단지 본 발명분야의 당업자에게 본 기술내용의 바람직한 실시모습을 실시하도록 하기 위해 보다 상세한 내용을 학습시켜주려고 한 것으로서 본 발명의 범위를 한정시키려고 한 것은 아니다. 그러므로, 이하의 상세한 설명에서 개시된 특징들 및 단계들의 조합은 최광의의 관점에서 본 발명을 실시하는데에 필요하지 않을 수 있으며, 이 보다는 본 발명의 학습을 위해 단지 본 발명 기술내용의 대표적인 예시들을 구체적으로 상술하고 있다.
또한, 대표적 예시들의 다양한 특징들 및 종속청구항들은 본 발명기술내용의 유용한 추가적인 실시예들을 제공하기 위하여 구체적이고 명백하지 않게 나열된 여러 방법들로 결합될 수 있다. 게다가, 본 상세한 설명 및/또는 청구범위에서 개시된 모든 특징들은 청구된 주제를 실시예들 및/또는 청구범위에서의 특징들의 조합과는 독립적으로 한정시키려는 목적뿐만이 아니라, 원래의 공개목적을 위해 서로 개별적으로 그리고 독립적으로 공개되도록 하고 있음을 명백히 유념해둔다. 또한 청구된 주제를 한정시키려는 목적뿐만이 아니라, 원래의 공개목적을 위해 구성요소 그룹들의 모든 값 범위 또는 그 표현들은 모든 가능한 중간값 또는 중간 구성요소를 개시함을 명백히 유념해둔다.
본 명세서에서 개시된 실시예들은 출력 임피던스 부정합, RF 오버구동, 및 변조된 입력 신호 조건에서의 전력 증폭기를 위한 전압 오버로드 보호회로, 전기통신 집적회로와 같은 집적회로의 RF 입력핀을 위한 ESD 보호 회로, 자체 성능을 악화시키는 것 없이 분배형 증폭기와 같은 광대역 증폭기를 위한 인공 전송선로와 통 합되는 유닛 보호셀로서의 사용을 위한 낮은 로드 캐패시턴스 온 칩 ESD 보호 회로를 제공한다. 헤테로 접합 바이폴라 트랜지스터 기술에 의해 수행되는 전기통신 집적회로를 위한 낮은 로드 캐패시턴스 온칩 ESD 보호회로는, 본 명세서에 의해 병합되는 것으로서, 2002년 1월 18일에 출원된 미국 가특허출원 제60/349,899호에서 개시된다.
오버로드 보호회로의 바람직한 실시예들이 도 7 내지 도 9에서 개략적으로 도시된다. 도 7을 참조하면, 도시된 바와 같이, 오버로드 보호회로(100)는 바람직하게 양의 오버로드 전압 보정블럭(110)과 음의 오버로드 전압 보정블럭(120)을 각각 포함한다. 양의 오버로드 전압 보정블럭(110)은 바람직하게 전압 트리거(112)와 스위치(114)를 포함한다. 음의 오버로드 전압 보정블럭(120)은 바람직하게 스위치(122)를 포함한다.
도 8을 참조하면, 오버로드 보호회로는 양의 임계 전압 트리거(112)를 포함하는데, 이 양의 임계 전압 트리거(112)는 바람직하게 단일 저항기(R1)와 직렬연결된 다이오드 열(D2)을 포함한다. 스위치(114)와 결합된 양의 임계 전압 트리거(112)는 스위치(114)를 트리거하는데에 사용된다. 도시된 바와 같이, 스위치(114)는 바람직하게 단일 다이오드(D5)와 직렬연결된 바이폴라 트랜지스터 스위치(Q3)이다.
도 9를 참조하면, 양의 임계 전압 트리거(112)는 바람직하게 단일 다이오드(D4)와 단일 저항기(R1)와 직렬연결된 다이오드 열(D2)을 포함한다. 양의 임계 전압 트리거(112)는 바람직하게 단일 다이오드(D5)와 직렬연결된 달링톤 쌍 트랜지 스터 스위치(114)에 결합되고 이 달링톤 쌍 트랜지스터 스위치(114)를 트리거하는데에 사용된다. 달링톤 쌍 트랜지스터 스위치(114)는 바람직하게 서로 직렬연결된 제 2 트랜지스터(Q3)와 제 1 트랜지스터(Q2)를 포함한다. ESD 및 전압 오버로드 보호 모두를 제공하는 동일 회로에서, 적절한 턴온 전압 및 보호될 수 있는 오버로드 전압레벨을 결정하기 위하여 다이오드의 갯수가 신중히 선택될 수 있다.
도 8 및 도 9 모두에서 도시된 역방향 다이오드(D3)는 음의 오버로드 과잉 전압을 클램핑하는데에 사용될 수 있다.
도 10(실선)은 과잉 전압을 클램핑하는 전압 오버로드 보호회로를 갖는 트랜지스터 출력 파형을 도시한다. 출력 임피던스 부정합, RF 오버구동 및/또는 변조된 입력 신호 조건에서와 같은 전압 오버로드 이벤트 동안, 오버로드 전류는 트리거의 다이오드 열(D2)에 걸쳐 결합되고 스위치를 턴온시킨다. 전압 오버로드 보호회로의 턴온 시간은 매우 빠른데, 도 11에서 도시된 바와 같이, 20 psec 이하이다.
SiGe HBT 전력 증폭기를 보호하기 위하여, 도 8 및 도 9에서 도시된 동일 보호회로 토폴로지가 구현될 수 있다. SiGe HBT는 GaAs HBT 보다 낮은 항복전압을 갖기 때문에, 전압 오버로드 보호 회로는 SiGe HBT 전력 증폭기의 신뢰도를 향상시키는데에 있어서 매우 중요하다. GaAs 및 SiGe 전력 증폭기 공정기술에 더하여, 도 8 및 도 9에서 도시된 오버로드 보호회로 토폴로지는 실리콘 바이폴라, CMOS 등의 전력 증폭기 공정기술로 구현될 수 있다.
바람직한 실시예에서, 도 12에서 도시된 바와 같이, 다이오드는 절연형 주입 다이오드이다. 절연형 주입 다이오드는 통상적인 공정을 사용하여 이롭게 제조된 다.
도 8 및 도 9에서 도시된 다이오드 열 트리거방식 오버로드 보호회로는 RF 출력핀 및 DC 핀을 위한 ESD 보호회로로서 이롭게 동작하는데, 여기서 전압 스윙 및 동작 전압은 높다. 하지만, 상술한 바와 같이, RF 입력핀을 보호하는데에 사용되는 ESD 보호회로는 추가적인 도전과제들을 충족시킬 필요가 있다.
RF 입력핀을 위한 ESD 보호회로(200)가 도 13에서 도시된다. 서로 직렬연결된 제 2 트랜지스터(Q2)와 제 1 트랜지스터(Q1)를 포함하는 달링톤 쌍 트랜지스터 스위치(214)를 갖는 ESD 보호회로(200)는 도 8 및 도 9에서 도시된 트리거용 다이오드 열을 캐패시터(C1)로 대체시킴으로써 변경된다. 캐패시터(C1)는 트랜지스터 스위치(214)를 위한 트리거(212)로서 역할을 하며, 이것은 단일 다이오드(D1)와 직렬연결된다. ESD 이벤트 동안, ESD 전류는 캐패시터(C1)에 걸쳐 결합되고 달링톤 쌍 트랜지스터 스위치(214)를 턴온시킨다. 달링톤 쌍 트랜지스터 스위치(214)는 높은 전류 이득을 갖기때문에, 오직 작은 양의 입력 ESD 전류만이 달링톤 쌍 트랜지스터 스위치(214)를 트리거할 필요가 있고, 그 결과로 트리거 캐패시터(C1)(212)의 크기는 보다 작아진다. 또한 캐패시터(C1)는 고전력에서의 누설전류를 감소시키고 선형성을 향상시키고 전체 캐패시턴스 로드를 낮추면서 DC 전류를 차단하는 장점을 갖는다. 비록 회로가 패드에 직접 결합될 필요는 없지만, ESD는 보통 패드를 경유하여 회로의 외부로부터 전송되기 때문에, ESD 보호 회로는 패드에서 ESD 보호를 제공할 수 있게 된다.
달링톤 스위치(214)에서는, 도 13a에서 도시된 바와 같이 직렬연결된 두 개 의 트랜지스터들(Q1, Q2), 또는 도 13b에서 도시된 바와 같이 직렬연결된 세 개의 트랜지스터들(Ql, Q2 및 Q3)을 포함하는 것이 바람직하다. 2 개 트랜지스터를 갖는 달링톤 스위치가 보다 우수한 ESD 보호를 제공하지만, 3 개 트랜지스터를 갖는 달링톤 스위치는 보다 작은 캐패시턴스를 갖는 다는 것이 측정을 통해 드러났다. 도 14a 및 도 14b에서 확인하는 바와 같이, 캐패시터 트리거방식 달링톤 쌍 ESD 보호회로의 DC 및 RF 누설전류는 2 개 다이오드형 ESD 보호회로에서보다 낮다. 또한, 캐패시터 트리거방식 달링톤 쌍 ESD 보호회로는 도 15에서 도시된 바와 같은 보다 우수한 선형성을 갖는다.
도 8, 도 9 및 도 13에서 각각 도시된 역방향 다이오드들(D3, D2)은 과잉 음전압을 클램핑하는데에 사용될 수 있다.
분배형 증폭기는 자체적인 전송선로 특성때문에 매우 넓은 대역폭을 갖는다. 하지만, ESD 보호회로(310)가 도 16에서 도시된 바와 같이 분배형 증폭기(300)에 추가되면, ESD 보호회로(310)의 캐패시턴스 로드는 분배형 증폭기(300)의 대역폭을 감쇠시킬 수 있다. 대역폭에서의 최소 감쇠를 가지면서 ESD 견고성을 향상시키기 위하여, ESD 보호회로(410, 420)는 도 17에서 도시된 바와 같이 분배형 증폭기(400)의 인공 전송선로 내부에 병합될 수 있다. 이 방식에서, ESD 보호회로(410)는 매 트랜지스터 스테이지(430)마다 분포되기 때문에, ESD 보호회로(410, 420)의 캐패시턴스는 인공 전송선로를 형성하는데에 사용되는 캐패시턴스에 병합되어 이의 일부가 된다. 분배형 ESD 보호회로를 통해, 하나의 커다란 ESD 보호회로는 각 스테이지내로 병합된 각각의 ESD 보호회로의 캐패시턴스를 갖는 하나 이상의 작은 회로 로 분할될 수 있다. 보다 많은 ESD 보호회로가 존재하기 때문에, 각각의 전류 스위치(달링톤 쌍 트랜지스터 스위치)의 크기는 감소될 수 있게 된다. 전체 캐패시턴스가 동일하거나 또는 보다 클지라도, 캐패시턴스 로드가 병합되기때문에, 분배형 증폭기에 걸리는 캐패시턴스 로드는 작게 된다. 분배형 ESD 방식은 다른 비 달링톤 ESD 보호회로에 적용될 수 있다.
도 17에서 도시된 바와 같이, ESD 보호를 갖춘 분배형 증폭기(400)의 바람직한 실시예는 컬렉터 전압핀(VC), RF 출력핀(RF OUT), RF 입력핀(RF IN), 제 1 베이스 전압핀(VB1), 제 2 베이스 전압핀(VB2), 및 복수개의 트랜지스터 스테이지들(430)을 포함한다. 증폭기(400)는 바람직하게 핀(VC, VB1, VB2)에서의 다이오드 트리거방식 ESD 보호회로(410)와, 각각의 트랜지스터 스테이지(430)에 분포된 ESD 보호회로를 포함한다. 바람직하게, 다이오드 트리거방식 ESD 보호회로(410)는 출력 전송선로를 따라 각 트랜지스터 스테이지에서 상부 트랜지스터 스테이지와 병렬연결로 분포되고, 캐패시터 트리거방식 ESD 보호회로(420)는 입력 전송선로를 따라 각 트랜지스터 스테이지에서 하부 트랜지스터 스테이지와 병렬연결로 분포된다.
출력 선로에서, ESD 전압이 다이오드 열의 턴온 전압을 초과하면 다이오드 열은 달링톤을 턴온시킨다. 대체적인 ESD 보호회로는 RF 입력 포트 보호를 위한 추가적인 도전과제를 충족시킬 필요가 있다. RF 입력 포트 ESD 보호를 위하여, RF 신호 입력에서의 베이스-이미터 접합은 ESD 이벤트 동안 턴온된다. 즉, ESD 보호회로는 베이스-이미터 저항 강하로 인하여 베이스 전압이 충분히 높게 되는 경우에서만 턴온된다. 이러한 내재적인 문제로 인하여, 베이스-이미터는 보호회로가 턴온되기 이전에 일정량의 ESD 응력을 견뎌내야한다. 이런 이유로 인하여, 입력을 위한 ESD 전압 보호는 더 어렵다. 입력 ESD 보호회로는 ESD 응력동안 순방향 베이스-이미터 과잉 전류를 억제시킬 필요가 있다. 이 때문에, 캐피시터에 의해 트리거되는 달링톤 쌍을 갖춘 ESD 보호회로가 사용된다. ESD 이벤트 동안, ESD 는 캐피시터에 걸쳐 결합되고, 달링톤 쌍을 턴온시킨다. 또한 캐패시터는 고전력에서의 누설전류를 감소시키고 전체 캐패시턴스 로드를 낮추면서 DC 전류를 차단하는 장점을 갖는다.
분배형 증폭기에서, 전체 대역폭은 각각의 트랜지스터 스테이지의 대역폭에 의해 결정된다. 모든 ESD 보호회로의 캐패시턴스 로드는 분할되기 때문에, 이 캐패시턴스 로드의 일부분만이 대역폭에 영향을 미칠 것이다. 그 결과 각 RF 핀에서 오직 단일의 커다란 ESD 보호회로를 갖춘 경우에서보다 대역폭이 향상된다. 도 18은 ESD 보호회로가 없는 분배형 증폭기, 각각의 RF 핀에서 단일의 ESD 보호회로를 갖는 분배형 증폭기, 및 각 스테이지들간에 분포된 ESD 보호회로를 갖는 분배형 증폭기(여기서의 캐패시턴스는 인공 전송선로에 의해 병합된다)의 시뮬레이팅된 상호 임피던스를 비교한다. 도 18에서 도시된 바와 같이, ESD 보호의 동일 레벨에서, ESD 보호회로가 인공 전송선로들간에 분포된 경우에 대역폭 감쇠가 상당히 적게 된다.
도 8, 도 9, 및 도 13으로 다시 돌아와서, 이 도면들은 다이오드 트리거방식 ESD 보호회로와 캐패시터 트리거방식 ESD 보호회로의 예시적인 실시예들을 도시한다. 도 8에서, 다이오드 트리거방식 ESD 보호회로는 단일 저항기(R1)와 직렬연결된 다이오드 열(D2)을 포함하는 양의 임계전압 트리거를 포함한다. 양의 임계전압 트 리거는 단일 다이오드(D5)와 직렬연결된 바이폴라 트랜지스터 스위치(Q3)를 트리거하는데에 사용된다. 도 9에서, 양의 임계전압 트리거는 단일 다이오드(D4)와 단일 저항기(R1)에 직렬연결된 다이오드 열(D2)을 포함한다. 양의 임계전압 트리거는 단일 다이오드(D5)와 직렬연결된 달링톤 쌍 트랜지스터 스위치를 트리거하는데에 사용된다. 달링톤 쌍 트랜지스터 스위치는 서로 직렬연결된 제 2 트랜지스터(Q4)와 제 1 트랜지스터(Q2)를 포함한다. ESD 및 전압 오버로드 보호 모두를 제공하는 동일 회로에서, 다이오드들의 갯수는 신중히 선택될 수 있다.
캐패시터 트리거방식 ESD 보호회로가 도 13에서 도시된다. 이 회로는 바람직하게 서로 직렬연결된 제 2 트랜지스터(Q2)와 1 트랜지스터(Q1)를 포함하는 달링톤 쌍 트랜지스터 스위치를 포함하며, 도 8 및 도 9에서 도시된 트리거용 다이오드 열을 캐패시터(C1)로 대체시킴으로써 변경이 된다. 캐패시터(C1)는 트랜지스터 스위치를 위한 트리거로서 역할을 한다.
전술한 상세설명에서, 특정 실시예들을 참조하여 본 발명을 설명하였다. 하지만, 본 발명의 넓은 사상 및 범위로부터 이탈하는 것 없이 다양한 변경과 변화들이 실시될 수 있음은 자명하다. 예를 들어, 일 실시예의 각 특징은 다른 실시예들에서 도시된 다른 특징들과 합쳐져서 조화될 수 있다. 이와 마찬가지로, 당업자에게 잘 알려져 있는 특징 및 공정들이 희망하는 바에 따라 병합될 수 있다. 추가적으로 및 명백하게, 특징들은 희망하는 바에 따라 추가되거나 또는 삭제될 수 있다. 따라서, 본 발명은 첨부된 청구범위 및 그 등가물을 고려함 없이 제한되어서는 안 된다.

Claims (49)

  1. 양의 임계전압 트리거, 및
    상기 양의 임계전압 트리거와 결합된 스위치
    를 포함하는 것을 특징으로 하는 오버로드 보호회로.
  2. 제 1 항에 있어서, 상기 양의 임계전압 트리거는 복수개의 다이오드들을 포함하는 다이오드 열을 포함하는 것을 특징으로 하는 오버로드 보호회로.
  3. 제 2 항에 있어서, 상기 양의 임계전압 트리거는 상기 다이오드 열과 직렬연결된 저항기를 포함하는 것을 특징으로 하는 오버로드 보호회로.
  4. 제 3 항에 있어서, 상기 양의 임계전압 트리거는 상기 저항기와 상기 다이오드 열과 직렬연결된 다이오드를 포함하는 것을 특징으로 하는 오버로드 보호회로.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 스위치는 바이폴라 트랜지스터 스위치인 것을 특징으로 하는 오버로드 보호회로.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 스위치는 달링톤 트랜지스터 스위치인 것을 특징으로 하는 오버로드 보호회로.
  7. 제 6 항에 있어서, 상기 달링톤 트랜지스터 스위치는 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 것을 특징으로 하는 오버로드 보호회로.
  8. 스위치에 결합된 양의 임계전압 트리거를 포함하는 오버로드 보호회로, 및
    상기 오버로드 보호회로와 병렬연결된 역방향 다이오드
    를 포함하는 것을 특징으로 하는 회로.
  9. 제 8 항에 있어서, 상기 양의 임계전압 트리거는 복수개의 다이오드들을 포함하는 다이오드 열을 포함하는 것을 특징으로 하는 회로.
  10. 제 9 항에 있어서, 상기 양의 임계전압 트리거는 상기 다이오드 열과 직렬연결된 저항기를 포함하는 것을 특징으로 하는 회로.
  11. 제 10 항에 있어서, 상기 양의 임계전압 트리거는 상기 저항기와 상기 다이오드 열과 직렬연결된 다이오드를 포함하는 것을 특징으로 하는 회로.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 스위치는 바이폴라 트랜지스터 스위치인 것을 특징으로 하는 회로.
  13. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 스위치는 달링톤 트랜지스터 스위치인 것을 특징으로 하는 회로.
  14. 제 13 항에 있어서, 상기 달링톤 트랜지스터 스위치는 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 것을 특징으로 하는 회로.
  15. 출력 임피던스 부정합, RF 오버구동 및/또는 변조된 입력신호 조건의 발생을 포함하는 전압 오버로드 이벤트동안에 전력 증폭기를 보호하는 방법으로서,
    전압 오버로드 보호회로의 양의 임계전압 트리거의 다이오드 열에 걸쳐 오버로드 전류를 결합시키는 단계,
    상기 양의 임계전압 트리거에 결합된 스위치를 턴온시키는 단계, 및
    상기 스위치를 통해 상기 오버로드 전류를 싱크시키는 단계
    를 포함하는 것을 특징으로 하는 전력 증폭기 보호방법.
  16. 제 15 항에 있어서, 상기 양의 임계전압 트리거는 상기 다이오드 열과 직렬연결된 저항기를 포함하는 것을 특징으로 전력 증폭기 보호방법.
  17. 제 16 항에 있어서, 상기 양의 임계전압 트리거는 상기 저항기와 상기 다이오드 열과 직렬연결된 다이오드를 포함하는 것을 특징으로 전력 증폭기 보호방법.
  18. 제 15 항 또는 제 16 항에 있어서, 상기 스위치는 바이폴라 트랜지스터 스위치인 것을 특징으로 전력 증폭기 보호방법.
  19. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 스위치는 서로 직렬연결된 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 달링톤 쌍 트랜지스터 스위치인 것을 특징으로 전력 증폭기 보호방법.
  20. 복수개의 인공 전송선로,
    복수개의 트랜지스터 스테이지들, 및
    상기 복수개의 트랜지스터 스테이지들 각각에 분포되어 있고, 상기 복수개의 인공 전송선로내로 병합된 복수개의 ESD 보호회로
    를 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  21. 제 20 항에 있어서, 상기 복수개의 ESD 보호회로는 다이오드 트리거방식이고, 출력 전송선로를 따라 상부 트랜지스터 스테이지와 병렬연결되는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  22. 제 20 항 또는 제 21 항에 있어서, 상기 복수개의 ESD 보호회로는 캐패시터 트리거방식이고, 입력 전송선로를 따라 하부 트랜지스터 스테이지와 병렬연결되는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  23. 제 20 항 내지 제 22 항 중 어느 한 항에 있어서, 컬렉터 전압핀, 제 1 베이스 전압핀 및 제 2 베이스 전압핀을 더 포함하며, 상기 ESD 보호회로들은 상기 컬렉터 전압핀, 상기 제 1 베이스 전압핀 및 상기 제 2 베이스 전압핀 각각에서 분포되는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  24. 제 21 항에 있어서, 상기 다이오드 트리거방식 ESD 보호회로는 스위치와 결합된 다이오드 열을 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  25. 제 24 항에 있어서, 상기 다이오드 열은 복수개의 다이오드들을 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  26. 제 25 항에 있어서, 상기 다이오드 트리거방식 ESD 보호회로는 상기 다이오드 열과 직렬연결된 저항기를 더 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  27. 제 26 항에 있어서, 상기 다이오드 트리거방식 ESD 보호회로는 상기 저항기와 상기 다이오드 열과 직렬연결된 다이오드를 더 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  28. 제 24 항 내지 제 26 항 중 어느 한 항에 있어서, 상기 스위치는 바이폴라 트랜지스터 스위치인 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  29. 제 24 항 내지 제 27 항 중 어느 한 항에 있어서, 상기 스위치는 달링톤 트랜지스터 스위치인 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  30. 제 29 항에 있어서, 상기 달링톤 트랜지스터 스위치는 서로 직렬연결된 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  31. 제 22 항에 있어서, 상기 캐패시터 트리거방식 ESD 보호회로는 스위치와 결합된 캐패시터를 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  32. 제 31 항에 있어서, 상기 스위치는 달링톤 트랜지스터 스위치인 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  33. 제 32 항에 있어서, 상기 달링톤 트랜지스터 스위치는 서로 직렬연결된 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  34. 제 32 항에 있어서, 상기 달링톤 트랜지스터 스위치는 서로 직렬연결된 제 1 트랜지스터, 제 2 트랜지스터, 및 제 3 트랜지스터를 포함하는 것을 특징으로 하는 ESD 보호를 갖춘 분배형 증폭기.
  35. ESD 보호를 갖는 분배형 증폭기로서,
    컬렉터 전압핀,
    RF 출력핀,
    상기 RF 출력핀을 상기 컬렉터 전압핀에 결합시키는 출력 전송선로,
    RF 입력핀,
    제 1 베이스 전압핀,
    상기 RF 입력핀을 상기 제 1 베이스 전압핀에 결합시키는 입력 전송선로,
    상기 컬렉터 전압핀에 결합된 제 2 베이스 전압핀(VB2)
    상기 전송선로들 사이에 분포된 복수개의 트랜지스터 스테이지들, 및
    상기 컬렉터 전압핀, 제 1 베이스 전압핀 및 제 2 베이스 전압핀에 분포되어 있고, 상기 각각의 트랜지스터 스테이지에 분포되어 있는 복수개의 다이오드 트리거방식 ESD 보호회로
    를 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  36. 제 35 항에 있어서, 상기 컬렉터 전압핀, 상기 제 1 베이스 전압핀 및 상기 제 2 베이스 전압핀에 분포되어 있는 상기 ESD 보호회로는 다이오드 트리거방식인 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  37. 제 35 항에 있어서, 상기 출력 전송선로를 따라 상부 트랜지스터 스테이지와 병렬연결된 각각의 트랜지스터 스테이지에 분포되어 있는 상기 ESD 보호회로는 다이오드 트리거방식인 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  38. 제 35 항에 있어서, 상기 입력 전송선로를 따라 하부 트랜지스터 스테이지와 병렬연결된 각각의 트랜지스터 스테이지에 분포되어 있는 상기 ESD 보호회로는 캐패시터 트리거방식인 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  39. 제 36 항 또는 제 37 항에 있어서, 상기 다이오드 트리거방식 ESD 회로는 스위치에 결합된 다이오드 열을 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  40. 제 39 항에 있어서, 상기 다이오드 열은 복수개의 다이오드들을 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  41. 제 40 항에 있어서, 상기 다이오드 트리거방식 ESD 회로는 상기 다이오드 열과 직렬연결된 저항기를 더 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  42. 제 41 항에 있어서, 상기 다이오드 트리거방식 ESD 회로는 상기 저항기와 상기 다이오드 열과 직렬연결된 다이오드를 더 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  43. 제 39 항 내지 제 41 항 중 어느 한 항에 있어서, 상기 스위치는 바이폴라 트랜지스터 스위치인 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  44. 제 39 항 내지 제 42 항 중 어느 한 항에 있어서, 상기 스위치는 달링톤 트랜지스터 스위치인 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  45. 제 44 항에 있어서, 상기 달링톤 트랜지스터 스위치는 서로 직렬연결된 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  46. 제 38 항에 있어서, 상기 캐패시터 트리거방식 ESD 회로는 스위치에 결합된 캐패시터를 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  47. 제 46 항에 있어서, 상기 스위치는 달링톤 트랜지스터 스위치인 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  48. 제 47 항에 있어서, 상기 달링톤 트랜지스터 스위치는 서로 직렬연결된 제 1 트랜지스터와 제 2 트랜지스터를 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
  49. 제 47 항에 있어서, 상기 달링톤 트랜지스터 스위치는 서로 직렬연결된 제 1 트랜지스터, 제 2 트랜지스터 및 제 3 트랜지스터를 포함하는 것을 특징으로 하는 ESD 보호를 갖는 분배형 증폭기.
KR1020087007232A 2005-09-19 2006-09-19 Ｅｓｄ 보호회로 KR20080045244A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US71896705P 2005-09-19 2005-09-19
US71896505P 2005-09-19 2005-09-19
US60/718,967 2005-09-19
US60/718,965 2005-09-19

Publications (1)

Publication Number Publication Date
KR20080045244A true KR20080045244A (ko) 2008-05-22

Family

ID=37889482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087007232A KR20080045244A (ko) 2005-09-19 2006-09-19 Ｅｓｄ 보호회로

Country Status (5)

Country Link
EP (1) EP1927174B1 (ko)
JP (1) JP4896137B2 (ko)
KR (1) KR20080045244A (ko)
CN (1) CN101517671B (ko)
WO (1) WO2007035777A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101533B1 (ko) * 2010-09-15 2012-01-02 삼성전기주식회사 Ｒｆ 전력 증폭기
KR20210006851A (ko) * 2019-07-09 2021-01-19 가부시키가이샤 무라타 세이사쿠쇼 전력 증폭 회로

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213142B2 (en) * 2008-10-29 2012-07-03 Qualcomm, Incorporated Amplifier with improved ESD protection circuitry
EP2293437A3 (en) * 2009-08-27 2016-05-25 Imec A method for providing wideband ESD protection and circuits obtained therewith
CN102487194B (zh) * 2010-12-01 2014-02-26 上海华虹宏力半导体制造有限公司 基于锗硅工艺平台的静电保护结构
US8988839B2 (en) 2011-11-01 2015-03-24 Qualcomm Incorporated Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing
US8854103B2 (en) * 2012-03-28 2014-10-07 Infineon Technologies Ag Clamping circuit
CN102779818A (zh) * 2012-07-04 2012-11-14 西安电子科技大学 用于射频识别标签的静电保护电路
JP5880980B2 (ja) 2013-12-26 2016-03-09 株式会社村田製作所 電力増幅モジュール
US20170126002A1 (en) * 2015-10-28 2017-05-04 Macom Technology Solutions Holdings, Inc. Esd protection and limiter circuit
CN105552872A (zh) * 2015-12-18 2016-05-04 锐迪科创微电子（北京）有限公司 一种esd保护电路
US10637460B2 (en) 2016-06-14 2020-04-28 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for monitoring and protecting a device
US20180109228A1 (en) 2016-10-14 2018-04-19 MACOM Technology Solution Holdings, Inc. Phase shifters for gallium nitride amplifiers and related methods
CN106802360B (zh) * 2016-12-23 2020-01-17 长沙景美集成电路设计有限公司 一种射频esd电压检测电路
CN107483023A (zh) * 2017-04-26 2017-12-15 中国电子科技集团公司第五十五研究所 射频电路结构及具有该电路结构的射频放大器件
US20190028065A1 (en) 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by gate structure resistance thermometry
US20190028066A1 (en) 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by field plate resistance thermometry
CN107493084B (zh) * 2017-09-01 2021-06-29 无锡泽太微电子有限公司 一种射频芯片高功率放大器的防静电保护电路
CN109862138B (zh) * 2017-11-30 2021-06-08 北京小米移动软件有限公司 电子设备
CN107946299B (zh) * 2017-12-14 2020-06-02 上海艾为电子技术股份有限公司 一种负载开关及电子设备
CN110058094B (zh) * 2018-01-18 2021-09-07 中芯国际集成电路制造(上海)有限公司 一种esd检测电路以及电子系统
US10622952B2 (en) * 2018-06-07 2020-04-14 Microsemi Corporation Distributed amplifier
CN109817133A (zh) * 2019-03-13 2019-05-28 惠科股份有限公司 一种显示面板的静电防护装置、方法及显示装置
CN109801604A (zh) * 2019-03-21 2019-05-24 惠科股份有限公司 供电控制电路、供电电路及显示装置
CN111711422A (zh) * 2020-04-13 2020-09-25 广州慧智微电子有限公司 一种功率放大器的电路
CN215990207U (zh) * 2021-09-29 2022-03-08 深圳飞骧科技股份有限公司 射频功率放大器esd保护电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952827B2 (ja) * 1987-11-11 1999-09-27 利康 鈴木 自己保持機能と自己ターン・オフ機能を持つスイッチング回路
US5028977A (en) * 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JPH0685249A (ja) * 1992-09-02 1994-03-25 Kawasaki Steel Corp Ｍｏｓ型半導体装置の入力保護回路
US5550699A (en) * 1994-08-15 1996-08-27 Hewlett-Packard Co. Hot plug tolerant ESD protection for an IC
US5798668A (en) * 1995-11-28 1998-08-25 Thomson Consumer Electronics, Inc. Low-power transconductance driver amplifier
US5978192A (en) * 1997-11-05 1999-11-02 Harris Corporation Schmitt trigger-configured ESD protection circuit
US6069782A (en) * 1998-08-26 2000-05-30 Integrated Device Technology, Inc. ESD damage protection using a clamp circuit
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
JP3633880B2 (ja) * 2000-05-15 2005-03-30 Ｎｅｃエレクトロニクス株式会社 Ｅｓｄ保護装置及びその製造方法
US6646840B1 (en) * 2000-08-03 2003-11-11 Fairchild Semiconductor Corporation Internally triggered electrostatic device clamp with stand-off voltage
EP2393177B1 (en) * 2001-03-16 2015-12-30 Sofics BVBA Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US6459340B1 (en) * 2001-05-31 2002-10-01 Triquint Semiconductor, Inc. Power amplifier mismatch protection with clamping diodes in RF feedback circuit
JP4154910B2 (ja) * 2002-03-29 2008-09-24 沖電気工業株式会社 分布型増幅器
US6700763B2 (en) * 2002-06-14 2004-03-02 Thomson Licensing S.A. Protected dual-voltage microcircuit power arrangement
US20040212936A1 (en) * 2002-09-27 2004-10-28 Salling Craig T. Diode-string substrate-pumped electrostatic discharge protection
JP4000096B2 (ja) * 2003-08-04 2007-10-31 株式会社東芝 Ｅｓｄ保護回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101533B1 (ko) * 2010-09-15 2012-01-02 삼성전기주식회사 Ｒｆ 전력 증폭기
US8222960B2 (en) 2010-09-15 2012-07-17 Samsung Electro-Mechanics Co., Ltd. RF power amplifier
KR20210006851A (ko) * 2019-07-09 2021-01-19 가부시키가이샤 무라타 세이사쿠쇼 전력 증폭 회로

Also Published As

Publication number Publication date
EP1927174B1 (en) 2013-03-06
EP1927174A2 (en) 2008-06-04
WO2007035777A2 (en) 2007-03-29
JP4896137B2 (ja) 2012-03-14
EP1927174A4 (en) 2010-05-26
WO2007035777A3 (en) 2009-05-07
CN101517671B (zh) 2013-04-10
JP2009513040A (ja) 2009-03-26
CN101517671A (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
KR20080045244A (ko) Ｅｓｄ 보호회로
US7773355B2 (en) ESD protection circuits for RF input pins
US7813092B2 (en) ESD unit protection cell for distributed amplifiers
US7280332B2 (en) On-chip ESD protection circuit for compound semiconductor heterojunction bipolar transistor RF circuits
US7859803B2 (en) Voltage overload protection circuits
US20070273447A1 (en) Bias circuit for power amplifier having a low degradation in distortion characteristics
US6972630B2 (en) Self-biased darlington amplifier
Weng et al. Gain-bandwidth analysis of broadband Darlington amplifiers in HBT-HEMT process
CN105515539B (zh) 改善射频功率放大器线性度的方法、补偿电路及通信终端
US8508893B2 (en) Method for providing wideband electrostatic discharge protection and circuits obtained therewith
Eo et al. A fully integrated 24-dBm CMOS power amplifier for 802.11 a WLAN applications
CN215990207U (zh) 射频功率放大器esd保护电路
Andrews et al. A high-gain, two-stage, X-band SiGe power amplifier
US20030048138A1 (en) High frequency power amplifier circuit
Song et al. W-band SiGe power amplifiers
CN113037228A (zh) 一种射频功率放大电路
Blaschke et al. A deep silicon via (DSV) ground for SiGe power amplifiers
US6998920B2 (en) Monolithically fabricated HBT amplification stage with current limiting FET
Ma et al. InGaP/GaAs HBT DC-20 GHz distributed amplifier with compact ESD protection circuits
Tsai et al. 90 GHz basedband lumped amplifier
Squartecchia et al. Design procedure for millimeter-wave InP DHBT stacked power amplifiers
Shrestha et al. A 100 GHz Class-F-Like InP-DHBT PA with 25.4% PAE
Schneider et al. InP/InGaAs-DHBT distributed amplifier MMICs exceeding 80 GHz bandwidth
Ma et al. InGaP/GaAs HBT RF power amplifier with compact ESD protection circuit
Lin et al. High efficiency open collector adaptive bias SiGe HBT differential power amplifier

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid