CN110058094B - 一种esd检测电路以及电子系统 - Google Patents

Abstract

一种ESD检测电路以及电子系统，所述ESD检测电路包括：边沿检测单元，其输入端直接或者间接地耦接电源端口，电源端口接入上电电压，边沿检测单元适于直接或者间接地检测上电电压在单位时间内的幅度变化量，响应于上电电压在单位时间内的幅度变化量大于预设的变化量阈值，边沿检测单元的输出端产生第一控制信号；幅度检测单元，分别耦接电源端口和边沿检测单元的输出端，幅度检测单元适于检测上电电压，响应于接收到第一控制信号且上电电压的幅度大于预设的幅度阈值，幅度检测单元的输出端产生导通电压；驱动单元，响应于导通电压，产生ESD触发电流。采用本发明技术方案可以实现对ESD的可靠检测并产生相应的指示信号。

Description

一种ESD检测电路以及电子系统

技术领域

本发明涉及电子电路设计领域，特别涉及一种ESD检测电路以及电子系统。

背景技术

ESD(Electro-Static discharge)的意思是“静电释放”。在电子系统中，电器件的供电状态可能具有正常供电状态和ESD供电状态两种。在ESD供电状态下，由于上电电压中耦合的静电在单位时间内的幅度变化量非常大，电子系统中的电器件可能会受到损坏，因此，需要对电器件的供电电压是否存在静电进行检测。

在现有技术中，可以采用ESD检测电路对电源端口接入的上电电压进行ESD检测，在检测到所述上电电压耦合有静电时，产生相应的指示信号例如ESD触发电流，以触发电子系统采取相应的应对措施，例如，可采用适当的静电保护电路对静电进行泄放，以保护电器件。

然而，现有技术中的ESD检测电路架构过于简单，使得检测可靠性不足，亟需改进。

发明内容

本发明解决的一个技术问题是如何实现对ESD的可靠检测并产生相应的指示信号。

为解决上述技术问题，本发明实施例提供一种ESD检测电路，所述ESD检测电路包括：边沿检测单元，其输入端直接或者间接地耦接电源端口，所述电源端口接入上电电压，所述边沿检测单元适于直接或者间接地检测所述上电电压在单位时间内的幅度变化量，响应于所述上电电压在单位时间内的幅度变化量大于预设的变化量阈值，所述边沿检测单元的输出端产生第一控制信号；幅度检测单元，分别耦接所述电源端口和边沿检测单元的输出端，所述幅度检测单元适于检测所述上电电压，响应于接收到所述第一控制信号且所述上电电压的幅度大于预设的幅度阈值，所述幅度检测单元的输出端产生导通电压；驱动单元，耦接所述幅度检测单元的输出端，响应于所述导通电压，所述驱动单元产生ESD触发电流。

可选地，所述边沿检测单元包括：检测电阻，其第一端耦接所述边沿检测单元的输入端；检测电容，其第一端耦接所述检测电阻的第二端，所述检测电容的第二端直接或者间接地耦接参考地；第一反相器，其输入端耦接所述检测电容的第一端，其输出端耦接所述边沿检测单元的输出端。

可选地，所述ESD检测电路还包括：分压单元，其输入端接入所述上电电压，适于对所述上电电压进行分压，以得到分压电压，所述分压电压传输至所述边沿检测单元的输入端；其中，所述第一反相器采用所述分压电压进行供电。

可选地，所述幅度检测单元包括串联于所述上电电压至参考地的电通路上的稳压子单元、负载以及第一开关；其中，所述稳压子单元的稳压值小于等于所述幅度阈值，所述第一开关在所述第一控制信号的控制下导通，响应于接收到所述第一控制信号且所述上电电压的幅度大于所述幅度阈值，所述负载的两端产生所述导通电压。

可选地，所述负载的第一端耦接所述电源端口，所述负载的第二端耦接所述稳压子单元的第一端；所述稳压子单元的第二端耦接所述第一开关的第一端；所述第一开关的第二端直接或者间接地耦接参考地。

可选地，所述稳压子单元包括一个或者多个串联的二极管。

可选地，所述驱动单元包括：第一晶体管，其控制端耦接所述负载的第二端，其输入端耦接所述电源端口，其输出端产生所述ESD触发电流；第二晶体管，其控制端耦接所述稳压子单元的第二端，其输出端直接或者间接地耦接所述第一晶体管的输出端，其输入端直接或者间接地耦接参考地。

可选地，所述ESD检测电路还包括多个分压电阻，所述多个分压电阻按照所述电源端口至参考地的方向依次串联；其中，第一个分压电阻的第一端耦接所述电源端口，最后一个分压电阻的第二端直接或者间接地耦接参考地，最后一个分压电阻的第一端耦接所述边沿检测单元的输入端。

可选地，所述ESD检测电路还包括多个分压电容，每一分压电容并联于对应的分压电阻的两端。

可选地，所述驱动单元还包括多个第三晶体管，所述多个第三晶体管按照所述第一晶体管至第二晶体管的方向依次串联，所述第三晶体管的数量比所述分压电阻的数量少1；其中，第一个第三晶体管的控制端耦接第一个分压电阻的第二端，其输入端耦接所述第一晶体管的输出端；第二个第三晶体管的控制端耦接第二个分压电阻的第二端，其输入端耦接第一个第三晶体管的输出端；最后一个第三晶体管的控制端耦接倒数第二个分压电阻的第二端，其输入端耦接倒数第二个第三晶体管的输出端，最后一个第三晶体管的输出端耦接所述第二晶体管的输出端。

可选地，所述ESD触发电流用于触发ESD保护电路将所述上电电压中的静电电流进行泄放。

本发明实施例还提供一种电子系统，所述电子系统包括上述ESD检测电路。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例的ESD检测电路可以包括：边沿检测单元，其输入端直接或者间接地耦接电源端口，所述电源端口接入上电电压，所述边沿检测单元适于直接或者间接地检测所述上电电压在单位时间内的幅度变化量，响应于所述上电电压在单位时间内的幅度变化量大于预设的变化量阈值，所述边沿检测单元的输出端产生第一控制信号；幅度检测单元，分别耦接所述电源端口和边沿检测单元的输出端，所述幅度检测单元适于检测所述上电电压，响应于接收到所述第一控制信号且所述上电电压的幅度大于预设的幅度阈值，所述幅度检测单元的输出端产生导通电压；驱动单元，耦接所述幅度检测单元的输出端，响应于所述导通电压，所述驱动单元产生ESD触发电流。也就是说，本发明实施例中的ESD检测电路对所述上电电压中耦合有静电的检测是在检测到所述上电电压在单位时间内的幅度变化量大于预设的变化量阈值，且所述上电电压的幅度大于预设的幅度阈值时进行判定的，也即通过对所述上电电压的边沿和幅度的双重检测来界定其是否耦合有静电，检测可靠性较高，所述ESD检测电路产生的ESD触发电流，可以用于触发电子系统采取相应的应对措施。

进一步而言，所述边沿检测单元可以包括检测电阻、检测电容和第一反相器；所述ESD检测电路还可以包括分压单元，所述分压单元的输入端接入所述上电电压，所述分压单元适于对所述上电电压进行分压，以得到分压电压，所述分压电压传输至所述边沿检测单元的输入端；其中，所述第一反相器采用所述分压电压进行供电。在本发明实施例方案中，所述分压单元的设置可以使得所述边沿检测单元对所述分压电压进行边沿检测，也即所述检测电阻和检测电容对所述分压电压是否在单位时间内的幅度变化量大于所述变化量阈值与所述分压单元的分压比的比值进行检测，并且所述第一反相器采用分压电压进行供电，可以使得在所述上电电压的幅度较高时，对所述边沿检测单元中的各个器件进行保护，防止各个器件因工作于过高的电压而导致器件损坏，提高检测电路的可靠性。

进一步而言，本发明实施例的ESD检测电路还可以包括多个分压电阻，所述多个分压电阻按照所述电源端口至参考地的方向依次串联，其还可以包括多个分压电容，每一分压电容并联于对应的分压电阻的两端。各个分压电容的设置可以对对应的分压电阻两端的电压进行稳压，以使得每个分压电阻两端的电压相对稳定，可以使得所述ESD检测电路的检测结果更加准确。

进一步而言，本发明实施例的ESD检测电路中，所述驱动单元还包括多个第三晶体管，所述多个第三晶体管按照第一晶体管至第二晶体管的方向依次串联，所述第三晶体管的数量比所述分压电阻的数量少1。由于在所述ESD检测电路检测到所述上电电压耦合有静电时，各个第三晶体管的控制端和输入端之间的电压足以使得它们导通，每个第三晶体管的输出端均输出有与其控制端和输入端之间的电压相关联的电流，各个电流可以叠加，也即所述多个第三晶体管的设置可以使得所述ESD触发电流的大小增加，并且本实施例方案可以根据所述第三晶体管的数量灵活调整所述ESD触发电流的大小。

附图说明

图1是本发明实施例的一种ESD检测电路的示意性结构框图。

图2是本发明实施例的另一种ESD检测电路的示意性结构框图。

图3是本发明实施例的一种ESD检测电路的电路图。

图4是本发明实施例的另一种ESD检测电路的电路图。

图5是图4所示的ESD检测电路在正常供电状态下的工作波形仿真图。

图6是图4所示的ESD检测电路在ESD供电状态下的工作波形仿真图。

具体实施方式

如背景技术部分所述，在现有技术中，可以采用ESD检测电路对电源端口接入的上电电压进行ESD检测，在检测到所述上电电压耦合有静电时，产生相应的指示信号例如ESD触发电流，以触发电子系统采取相应的应对措施，例如，可采用适当的静电保护电路对静电进行泄放，以保护电器件。然而，现有技术中的ESD检测电路架构过于简单，使得检测可靠性不足，亟需改进。

针对以上所述的技术问题，本发明实施例提出一种ESD检测电路，包括有边沿检测单元、幅度检测单元以及驱动单元，上述电路可以使得当且仅当所述上电电压在单位时间内的幅度变化量大于预设的变化量阈值，且所述上电电压的幅度大于预设的幅度阈值时，产生ESD触发电流，以触发电子系统采取相应的应对措施，也即通过对所述上电电压的边沿和幅度的双重检测来界定其是否耦合有静电，检测可靠性较高。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例的一种ESD检测电路的示意性结构框图。

图1所示的ESD检测电路100可以包括边沿检测单元10、幅度检测单元20以及驱动单元30。

具体地，所述边沿检测单元10的输入端直接或者间接地耦接电源端口(图未示)，所述电源端口接入上电电压Vdd，其中，间接地耦接表示的是经由其他电器件(图未示)间接进行耦接；所述ESD检测电路100可以具有正常供电模式和ESD供电模式。所述边沿检测单元10适于直接或者间接地检测所述上电电压Vdd在单位时间内的幅度变化量，响应于所述上电电压Vdd在单位时间内的幅度变化量大于预设的变化量阈值，所述边沿检测单元10的输出端产生第一控制信号Y。也就是说，所述第一控制信号Y是在所述边沿检测单元10检测到所述上电电压Vdd在单位时间内的幅度变化量大于所述变化量阈值时产生的，如果未检测到这一现象，所述边沿检测单元10的输出端不产生所述第一控制信号Y。

其中，所述变化量阈值可以是任意适当的值。在所述上电电压Vdd中耦合有静电时，在所述电源端口上电的较短时间内，将会检测到所述上电电压Vdd中具有陡峭的电压边沿存在，所述变化量阈值的大小则可以指示出在所述上电电压Vdd在单位时间内的幅度变化量超过多少时，认定所述上电电压Vdd中耦合有静电。在具体实施中，对所述变化量阈值进行合适的设置是调节“所述上电电压Vdd中耦合有静电”的检测标准的一种手段。

所述幅度检测单元20分别耦接所述电源端口和边沿检测单元10的输出端，所述幅度检测单元20适于检测所述上电电压Vdd，响应于接收到所述第一控制信号Y且所述上电电压Vdd的幅度大于预设的幅度阈值，所述幅度检测单元20的输出端产生导通电压。也就是说，当且仅当满足以下两个条件时，所述幅度检测单元20才产生所述导通电压，否则不产生：所述上电电压Vdd在单位时间内的幅度变化量大于所述变化量阈值；所述上电电压Vdd的幅度大于所述幅度阈值。

其中，所述幅度阈值也可以是任意适当的值，例如所述幅度阈值可以大于所述上电压Vdd的110％。在所述上电电压Vdd中耦合有静电时，在所述电源端口上电的较短时间内，将会检测到所述上电电压Vdd的幅度较高且高于常规的供电电压，所述幅度阈值的大小则可以指示出在所述上电电压Vdd的幅度超过多少时，认定所述上电电压Vdd中耦合有静电。在具体实施中，对所述幅度阈值进行合适的设置是调节“所述上电电压Vdd中耦合有静电”的检测标准的另一手段。

所述驱动单元30耦接所述幅度检测单元20的输出端，响应于所述导通电压Vbo，所述驱动单元30产生ESD触发电流Itrg。也就是说，所述ESD触发电流Itrg是在所述上电电压Vdd在单位时间内的幅度变化量大于所述变化量阈值且其幅度大于所述幅度阈值时产生的，其可以作为指示信号来触发电子系统(图未示)采取相应的应对措施，例如，可采用适当的静电保护电路对静电进行泄放，以保护电器件。优选地，所述驱动单元30也采用所述上电电压Vdd进行供电。

在一优选实施例中，所述ESD触发电流Itrg可用于触发ESD保护电路(图未示)将所述上电电压Vdd中的静电电流进行泄放。在具体实施中，所述ESD触发电流Itrg可以经由转换电阻(图未示)产生ESD触发电压(图未示)，所述ESD触发电压用于触发ESD保护电路(图未示)将所述上电电压Vdd中的静电电流进行泄放。

进一步而言，本发明实施例中的ESD检测电路100对所述上电电压Vdd中耦合有静电这一现象是在检测到所述上电电压Vdd在单位时间内的幅度变化量大于预设的变化量阈值，且所述上电电压Vdd的幅度大于预设的幅度阈值时进行判定的，也即通过对所述上电电压Vdd的边沿和幅度的双重检测来界定其是否耦合有静电，检测可靠性较高，所述ESD检测电路100产生的ESD触发电流Itrg，可以用于触发电子系统采取相应的应对措施。

图2是本发明实施例的另一种ESD检测电路的示意性结构框图。

图2所示的ESD检测电路200的电路结构和工作原理与图1所示的ESD检测电路100基本一致，其主要区别在于，在具体实施中，所述边沿检测单元10可以包括有检测电阻Rc、检测电容Cc以及第一反相器U1。

具体地，所述检测电阻Rc的第一端耦接所述边沿检测单元10的输入端；所述检测电容Cc的第一端耦接所述检测电阻Rc的第二端，所述检测电容Cc的第二端直接或者间接地耦接参考地Vss(此处以其直接耦接所述参考地Vss为例进行说明)；所述第一反相器U1的输入端耦接所述检测电容Cc的第一端，其输出端耦接所述边沿检测单元10的输出端。其中，所述第一反相器U1除了可以为所述检测电容Cc的第一端的电压提供反相逻辑运算外，还可以对其波形进行整形，此外，所述第一反相器U1的输出端输出的所述第一控制信号Y具有一定的电流驱动能力。

在所述ESD检测电路200分别处于正常供电模式和ESD供电模式时，所述检测电容Cc的第一端的电压的逻辑电平相反，以使得在这两种情况下，所述第一控制信号Y的逻辑电平相反。

进一步地，所述ESD检测电路200还可以包括分压单元40，所述分压单元40的输入端接入所述上电电压Vdd，所述分压单元40适于对所述上电电压Vdd进行分压，以得到分压电压(图未示)，所述分压电压传输至所述边沿检测单元10的输入端；其中，所述第一反相器U1采用所述分压电压进行供电。

在具体实施中，所述分压单元40可以采用电阻的方式对所述上电电压Vdd进行分压，以得到所述分压电压，但不限于此，例如，所述分压单元40还可以采用例如电容分压的方式对所述上电电压Vdd进行分压。

进一步而言，在所述分压单元40的作用下，所述边沿检测单元10对所述分压电压进行边沿检测，也即所述检测电阻Rc和检测电容Cc对所述分压电压是否在单位时间内的幅度变化量大于所述变化量阈值与所述分压单元40的分压比的比值进行检测，并且所述第一反相器U1采用所述分压电压进行供电，可以使得在所述上电电压Vdd的幅度较高时，对所述边沿检测单元10中的各个器件进行保护，防止各个器件因工作于过高的电压而导致器件损坏，提高ESD检测电路200的可靠性。

其中，关于所述ESD检测电路200的更多信息请参见前文对所述ESD检测电路100的相关描述，此处不予赘述。

图3是本发明实施例的一种ESD检测电路的电路图。

一并参见图2和图3，图3所示的ESD检测电路300的电路结构和工作原理与图2所示的ESD检测电路200基本一致，其主要区别在于，图2所示的分压单元40可以包括图3所示的分压电阻R1和R2；此外，所述ESD检测电路300示出了图2所示的幅度检测单元20和驱动单元30的一种具体实施方式。

其中，所述分压单元40的分压比取决于两个分压电阻R1和R2的阻值。由于分压单元的具体结构和工作方式是本领域技术人员所熟知的，因此，为了简化，此处不再对所述分压电阻R1和R2的具体连接方式和工作原理展开介绍。

进一步地，在具体实施中，所述幅度检测单元20可以包括串联于所述上电电压Vdd至参考地Vss的电通路上的稳压子单元(图中未标示)、负载RL以及第一开关MNc。

其中，所述稳压子单元的稳压值小于等于所述幅度阈值，以使得在所述上电电压Vdd小于所述幅度阈值时，所述稳压子单元上不会产生导通电流Id；所述第一开关MNc在所述第一控制信号Y的控制下导通，响应于接收到所述第一控制信号Y且所述上电电压Vdd的幅度大于所述幅度阈值，所述负载RL的两端产生所述导通电压Vbo。

在具体实施中，所述稳压子单元可以包括一个或者多个串联的二极管(图3以多个串联的二极管D1、D2、……以及Dm为例进行示出，m为正整数)。相应地，所述稳压子单元的稳压值等于所述一个二极管的开启电压或者多个串联的二极管的等效开启电压之和。优选地，所述稳压子单元可以包括多个串联的二极管，以便于调整通过所述二极管的数量调整所述稳压值。

在具体实施中，所述第一开关MNc可以是任意适当的开关器件，例如，其可以为工作于开关状态的MOS晶体管或BJT等半导体开关，还可以是封装于芯片的集成开关，本实施例不进行特殊限制。为了简化，本发明实施例即以所述第一开关MNc为NMOS晶体管为例进行说明。

在具体实施中，所述负载RL可以为任意具有电流抑制能力的器件，例如其可以为电阻。

需要说明的是，在本实施例中，所述稳压子单元、负载RL以及第一开关MNc只要串联于所述电通路上即可，对它们处于所述电通路的具体位置不进行特殊限定，同时，所述边沿检测单元10在电路中的位置也根据所述幅度检测单元20中具体电路的位置进行适应性调节。作为一个非限制性的例子，所述负载RL的第一端耦接所述电源端口，所述负载RL的第二端耦接所述稳压子单元的第一端；所述稳压子单元的第二端耦接所述第一开关MNc的第一端(参见NMOS晶体管的漏极)；所述第一开关MNc的第二端(参见NMOS晶体管的源极)直接或者间接地耦接参考地Vss(此处以其直接耦接参考地Vss为例进行说明)，为了简化，本发明实施例以该情况为例进行说明。但不限于此，作为另一个非限制性的例子，所述第一开关MNc还可以为PMOS晶体管，从所述上电电压Vdd至所述参考地Vss的电通路上，可以依次为所述第一开关MNc、稳压子单元以及负载RL。

更进一步地，所述驱动单元30可以包括第一晶体管MPs和第二晶体管MNs。作为一个非限制性的例子，所述第一晶体管MPs可以为PMOS晶体管，所述第二晶体管MNs可以为NMOS晶体管。

其中，所述第一晶体管MPs的控制端耦接所述负载RL的第二端，其输入端(可以为源极)耦接所述电源端口，其输出端(可以为漏极)产生所述ESD触发电流Itrg；所述第二晶体管MNs的控制端耦接所述稳压子单元的第二端，其输出端(可以为漏极)直接或者间接地耦接所述第一晶体管MPs的输出端，其输入端(可以为源极)直接或者间接地耦接参考地Vss(此处以其直接耦接参考地Vss为例进行说明)。

所述ESD检测电路300的工作过程如下。其中，以“0”表示逻辑低电平，以“1”表示逻辑高电平。

在ESD供电状态下，由于所述上电电压Vdd耦合有静电，因此，在单位时间内所述分压电压(图未示)的幅度变化量大于所述变化量阈值与所述分压单元40的分压比的比值，使得在所述单位时间内，所述第一电容的第一端的电压X会低至约为0V，也即为0，所述第一控制信号Y为1，使得所述第一开关MNc导通；与此同时，由于所述上电电压Vdd耦合有静电，因此，所述上电电压Vdd的幅度大于所述幅度阈值，会使得各个二极管开启，其上流有导通电流Id，使得所述负载RL两端的电压，也即所述上电电压Vdd与所述第一晶体管MPs的控制端的电压net1足够大使得所述第一晶体管MPs导通，并产生所述ESD触发电流Itrg；所述第二晶体管MNs关断。

而在正常供电状态下，由于所述上电电压Vdd未耦合有静电，因此，在所述电源端口(图未示)上电时，所述上电电压Vdd会缓慢增加，在单位时间内所述分压电压的幅度变化量小于等于所述变化量阈值与所述分压单元40的分压比的比值，使得在所述单位时间内，所述第一电容的第一端的电压X会保持为1，所述第一控制信号Y为0，使得所述第一开关MNc关断；此时，无论所述上电电压Vdd的幅度是否大于所述幅度阈值，也即无论各个二极管是否开启，也不会产生所述导通电流Id，所述负载RL两端无电压，所述第一晶体管MPs关断，不产生所述ESD触发电流Itrg；所述第二晶体管MNs导通。

其中，关于所述ESD检测电路300的更多信息请参见前文对所述ESD检测电路100和200的相关描述，此处不予赘述。

图4是本发明实施例的另一种ESD检测电路的电路图。

图4所示的ESD检测电路400的电路结构和工作原理与图3所示的ESD检测电路300基本一致，其主要区别在于，所述ESD检测电路400还可以包括多个分压电阻，所述多个分压电阻按照所述电源端口(图未示)至参考地Vss的方向依次串联，具体请参见图4中的第一个分压电阻R1、第二个分压电阻R2、第三个分压电阻R3、……以及最后一个分压电阻RN，N为正整数。

具体地，第一个分压电阻R1的第一端耦接所述电源端口，最后一个分压电阻RN的第二端直接或者间接地耦接参考地Vss(此处以其直接耦接参考地Vss为例进行说明)，最后一个分压电阻RN的第一端耦接所述边沿检测单元(图中未标示)的输入端。

进一步地，所述ESD检测电路400还可以包括多个分压电容，请参见图4中的第一个分压电容C1、第二个分压电容C2、第三个分压电容C3、……以及最后一个分压电容CN；每一分压电容并联于对应的分压电阻的两端，也即第i个分压电容Ci并联于第i个分压电阻Ri的两端，i为大于等于1且小于N的整数。各个分压电容的设置可以对对应的分压电阻两端的电压进行稳压，以使得每个分压电阻两端的电压相对稳定，可以使得所述ESD检测电路400的检测结果更加准确。

更进一步地，所述ESD检测电路400中，所述驱动单元30还包括多个第三晶体管(此处以其为PMOS晶体管为例，但不限于此)，所述多个第三晶体管按照所述第一晶体管MPs至第二晶体管MNs的方向依次串联，所述第三晶体管的数量比所述分压电阻的数量少1，也即共N-1个；具体请参见图4中的第一个第三晶体管MP2、第二个第三晶体管MP3、……以及最后一个第三晶体管MPN；其中，第一个第三晶体管MP2的控制端耦接第一个分压电阻R1的第二端，其输入端(可以为源极)耦接所述第一晶体管MPs的输出端；第二个第三晶体管MP3的控制端耦接第二个分压电阻R2的第二端，其输入端(可以为源极)耦接第一个第三晶体管MP2的输出端；最后一个第三晶体管MPN的控制端耦接倒数第二个分压电阻(图未示)的第二端，其输入端(可以为源极)耦接倒数第二个第三晶体管(图未示)的输出端，最后一个第三晶体管MPN的输出端(可以为漏极)耦接所述第二晶体管MNs的输出端。

优选地，各个分压电阻的阻值相等，以使得其将所述上电电压Vdd平均分为N份，以使得每一第三晶体管的驱动电压相等。

进一步地，在本实施例中，所述稳压子单元的稳压值小于等于所述幅度阈值的同时大于Vdd-Vdd/N(Vdd为所述上电电压的幅度)，以使得所述负载RL上的压降不大于Vdd/N，防止所述第一晶体管MPs存在可靠性问题。

在所述ESD检测电路400检测到所述上电电压Vdd耦合有静电时，各个第三晶体管的控制端和输入端之间的电压足以使得它们导通，每个第三晶体管的输出端均输出有与其控制端和输入端之间的电压相关联的电流，各个电流可以叠加；进一步而言，所述多个第三晶体管的设置可以使得所述ESD触发电流Itrg的大小增加，并且所述ESD检测电路400可以根据所述第三晶体管的数量灵活调整所述ESD触发电流Itrg的大小。

在具体实施中，所述ESD触发电流Itrg可以经由转换电阻(图未示)产生ESD触发电压VTrg，所述ESD触发电压VTrg可用于触发ESD保护电路(图未示)将所述上电电压Vdd中的静电电流进行泄放。

图5是图4所示的ESD检测电路在正常供电状态下(以上电电压Vdd为20V为例)的工作波形仿真图。

一并参见图4和图5，假设N＝4，在图5中采用4×VDD表示所述上电电压Vdd。从图5的仿真结果可以得出：在正常供电条件下，图4中的N个分压电阻(N＝4)的两端的电压分别为5V，以使得第4个分压电阻的第一端电压V(net4)’相对于参考地Vss的电位为5V，第3个分压电阻的第一端电压V(net3)’相对于参考地Vss的电位为10V，第2个分压电阻的第一端电压V(net2)’相对于参考地Vss的电位为15V。由于在正常供电状态下，所述检测电容Cc的第一端的电压X为逻辑高电平，所述第一控制信号Y为逻辑低电平，所述第一开关MNc关断，因此，所述第一晶体管MPs的控制端的电位V(net1)等于所述上电电压Vdd，也即为4×VDD＝20V，各个二极管上的导通电流Id＝0A，所述ESD触发电流I(trg)＝0A，所述ESD触发电压V(trg)＝0V，而所述第二晶体管MNs的控制端的电压V(z)为所述上电电压Vdd减去各个二极管的开启电压，其大小为4.5V。

图6是图4所示的ESD检测电路在ESD供电状态下的工作波形仿真图。

一并参见图4和图6，以上电电压Vdd为25V以及N＝4为例，在图6中采用4×VDD’表示所述上电电压Vdd。从图6的仿真结果可以得出：在ESD供电条件下，第4个分压电阻的第一端电压V(net4)’相对于参考地Vss的电位为5.99V，第3个分压电阻的第一端电压V(net3)’相对于参考地Vss的电位为12.3V，第2个分压电阻的第一端电压V(net2)’相对于参考地Vss的电位为18.7V。由于在ESD供电状态下，所述检测电容Cc的第一端的电压X为逻辑低电平，所述第一控制信号Y为逻辑高电平，所述第一开关MNc导通，所述第二晶体管MNs的控制端的电压V(z)’为0V；此时，各个二极管开启，各个二极管上的导通电流Id是根据所述上电电压Vdd与各个二极管的开启电压之差除以所述负载RL的阻值得到的，经仿真，其值为243μA，所述第一晶体管MPs的控制端的电压V(net1)’＝20.3V，由于所述第一晶体管MPs和各个第三晶体管导通，可以得到ESD触发电流ItrgI(trg)＝9mA，经过一转换电阻(图未示)的转换，可以得到对应的ESD触发电压V(trg)＝1.82V；而在检测到所述ESD触发电压时，ESD保护电路(图未示)将所述上电电压Vdd中的静电电流进行泄放，或者所述上电电压Vdd中耦合的静电仅在短时间内存在，使得在约为100ns后，所述ESD检测电路400对所述上电电压Vdd边沿的检测结果翻转，以使得所述第一开关MNc关断，各个二极管上的导通电流Id变为0A，所述第二晶体管MNs的控制端的电压V(z)’变为5V，所述第一晶体管MPs的控制端的电压V(net1)’变为25V，所述第一晶体管MPs关断，所述ESD触发电流ItrgI(trg)变为0A，对应的ESD触发电压V(trg)变为0V。

本发明实施例还公开了一种电子系统，所述电子系统可以包括上述图1至4任一个示出的ESD检测电路。在具体实施中，所述电子系统可以是承载于芯片的电子器件，也可以承载于电路板。

需要说明的是，本文中的“逻辑高电平”和“逻辑低电平”是相对的逻辑电平。其中，“逻辑高电平”指的是可被识别为数字信号“1”的电平范围，“逻辑低电平”指的是可被识别为数字信号“0”的电平范围，其具体电平范围并不做具体限制。

本领域技术人员理解的是，晶体管可以为单极型晶体管(也称场效应管，如NMOS晶体管或PMOS晶体管)或双极型晶体管，其全称为双极性结型晶体管(Bipolar JunctionTransistor，简称BJT)。在晶体管为单极型晶体管时，其控制端为栅极，其输入端和输出端可以分别为源极和漏极，或者互换；在晶体管为双极型晶体管时，其控制端为基极，其输入端和输出端可以分别为发射极和集电极，或者互换。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种ESD检测电路，其特征在于，包括：

边沿检测单元，其输入端直接或者间接地耦接电源端口，所述电源端口接入上电电压，所述边沿检测单元适于直接或者间接地检测所述上电电压在单位时间内的幅度变化量，响应于所述上电电压在单位时间内的幅度变化量大于预设的变化量阈值，所述边沿检测单元的输出端产生第一控制信号；

幅度检测单元，分别耦接所述电源端口和边沿检测单元的输出端，所述幅度检测单元适于检测所述上电电压，响应于接收到所述第一控制信号且所述上电电压的幅度大于预设的幅度阈值，所述幅度检测单元的输出端产生导通电压；

驱动单元，耦接所述幅度检测单元的输出端，响应于所述导通电压，所述驱动单元产生ESD触发电流；

所述幅度检测单元包括串联于所述上电电压至参考地的电通路上的稳压子单元、负载以及第一开关；

其中，所述稳压子单元的稳压值小于等于所述幅度阈值；当所述第一开关在所述第一控制信号的控制下导通，并且所述上电电压的幅度大于所述幅度阈值时，所述稳压子单元上产生导通电流，所述负载的两端产生所述导通电压；

所述驱动单元包括：

第一晶体管，其控制端耦接所述负载的第二端，其输入端耦接所述电源端口，其输出端产生所述ESD触发电流；

第二晶体管，其控制端耦接所述稳压子单元的第二端，其输出端直接或者间接地耦接所述第一晶体管的输出端，其输入端直接或者间接地耦接参考地。

2.根据权利要求1所述的ESD检测电路，其特征在于，所述边沿检测单元包括：

检测电阻，其第一端耦接所述边沿检测单元的输入端；

检测电容，其第一端耦接所述检测电阻的第二端，所述检测电容的第二端直接或者间接地耦接参考地；

第一反相器，其输入端耦接所述检测电容的第一端，其输出端耦接所述边沿检测单元的输出端。

3.根据权利要求2所述的ESD检测电路，其特征在于，还包括：

分压单元，其输入端接入所述上电电压，适于对所述上电电压进行分压，以得到分压电压，所述分压电压传输至所述边沿检测单元的输入端；

其中，所述第一反相器采用所述分压电压进行供电。

4.根据权利要求1所述的ESD检测电路，其特征在于，所述负载的第一端耦接所述电源端口，所述负载的第二端耦接所述稳压子单元的第一端；所述稳压子单元的第二端耦接所述第一开关的第一端；所述第一开关的第二端直接或者间接地耦接参考地。

5.根据权利要求1所述的ESD检测电路，其特征在于，所述稳压子单元包括一个或者多个串联的二极管。

6.根据权利要求1所述的ESD检测电路，其特征在于，还包括多个分压电阻，所述多个分压电阻按照所述电源端口至参考地的方向依次串联；其中，第一个分压电阻的第一端耦接所述电源端口，最后一个分压电阻的第二端直接或者间接地耦接参考地，最后一个分压电阻的第一端耦接所述边沿检测单元的输入端。

7.根据权利要求6所述的ESD检测电路，其特征在于，还包括多个分压电容，每一分压电容并联于对应的分压电阻的两端。

8.根据权利要求6所述的ESD检测电路，其特征在于，所述驱动单元还包括多个第三晶体管，所述多个第三晶体管按照所述第一晶体管至第二晶体管的方向依次串联，所述第三晶体管的数量比所述分压电阻的数量少1；

其中，第一个第三晶体管的控制端耦接第一个分压电阻的第二端，其输入端耦接所述第一晶体管的输出端；

第二个第三晶体管的控制端耦接第二个分压电阻的第二端，其输入端耦接第一个第三晶体管的输出端；

最后一个第三晶体管的控制端耦接倒数第二个分压电阻的第二端，其输入端耦接倒数第二个第三晶体管的输出端，最后一个第三晶体管的输出端耦接所述第二晶体管的输出端。

9.根据权利要求1至8任一项所述的ESD检测电路，其特征在于，所述ESD触发电流用于触发ESD保护电路将所述上电电压中的静电电流进行泄放。

10.一种电子系统，其特征在于，包括权利要求1至9中任一项所述的ESD检测电路。

Images