KR20080041490A - 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법 - Google Patents

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법 Download PDF

Info

Publication number
KR20080041490A
KR20080041490A KR1020060109632A KR20060109632A KR20080041490A KR 20080041490 A KR20080041490 A KR 20080041490A KR 1020060109632 A KR1020060109632 A KR 1020060109632A KR 20060109632 A KR20060109632 A KR 20060109632A KR 20080041490 A KR20080041490 A KR 20080041490A
Authority
KR
South Korea
Prior art keywords
parity check
generated
ace
signal
equation
Prior art date
Application number
KR1020060109632A
Other languages
English (en)
Other versions
KR101279711B1 (ko
Inventor
김동호
김영수
유철우
송홍엽
김준성
김성하
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020060109632A priority Critical patent/KR101279711B1/ko
Publication of KR20080041490A publication Critical patent/KR20080041490A/ko
Application granted granted Critical
Publication of KR101279711B1 publication Critical patent/KR101279711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/034—Portable transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성된다.
EMD-IPEG, IPEG, ACE, bipartite 그래프, 검사 노드

Description

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING SIGNAL IN A COMMUNICATION SYSTEM USING A LOW DENSITY PARITY CHECK CODE}
도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
도 3은 본 발명의 실시예에 따른 EMD-IPEG 알고리즘을 사용하여 bipartite 그래프를 생성하는 동작을 개략적으로 도시한 도면
도 4는 본 발명의 실시예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이 2000, 부호율 1/2을 사용할 경우의 성능을 도시한 그래프
도 5는 본 발명의 실시예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이 3000, 부호율 1/2을 사용할 경우의 성능을 도시한 그래프
본 발명은 통신 시스템에서 신호 송수신 장치 및 방법에 관한 것으로서, 특히 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법에 관한 것이다.
일반적으로, 차세대 통신 시스템은 이동 단말기(MS: Mobile Station, 이하 'MS'라 칭하기로 한다)들에게 고속의 대용량 데이터 송수신이 가능한 서비스를 제공하기 위한 이동 통신 시스템 형태로 발전해나가고 있다. 또한, 차세대 통신 시스템에서는 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 에러를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다.
그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.
상기 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 데이터, 즉 정보 벡터(information vector)가 발생되면, 상기 정보 벡터는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터로 출력한다.
한편, 상기 LDPC 부호는 Shannon의 채널 부호화 이론(channel coding theorem)에서 제시하는 채널 용량 한계에 거의 근접하는 성능을 가진다. 따라서, 성능이 우수한 LDPC 부호를 생성하기 위한 다양한 방식들에 대한 연구가 활발하게 진행되고 있으며, 그 대표적인 예로는 PEG(progressive-edge-growth) 알고리즘과, ACE(Approximate cycle extrinsic) 알고리즘과, IPEG(improved PEG) 알고리즘 등이 있다. 여기서, 상기 PEG 알고리즘과, ACE 알고리즘 및 IPEG 알고리즘은 LDPC 부호의 웨이트(weight) 분포가 미리 결정되었을 때 LDPC 부호를 설계하는 알고리즘이다. 상기 웨이트는 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)에서 0이 아닌(non-zero) 엘리먼트들의 개수를 나타낸다. 또한, 상기 ACE 알고리즘은 EMD(extrinsic message degree)를 가능한한 크게 생성하는 알고리즘이며, 상기 IPEG 알고리즘은 상기 PEG 알고리즘과 ACE 알고리즘을 결합한 알고리즘이다. 상기 PEG 알고리즘과, ACE 알고리즘 및 IPEG 알고리즘 각각에 대해서 설명하면 다음과 같다.
첫 번째로, 상기 PEG 알고리즘은 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프 상에서 어떤 변수 노드(variable node), 즉 비트 노드(bit node)와 검사 노드(check node)를 연결하였을 때 사이클(cycle)을 최대화시킬 수 있는지를 결정하는 알고리즘이다.
두 번째로, 상기 ACE 알고리즘은 길이가 짧은 사이클이 생성되었을 때, 그 사이클에 대한 ACE를 계산하여 미리 설정된 ACE 이상이 되도록 bipartite 그래프를 생성하는 알고리즘이다.
세 번째로, IPEG 알고리즘은 상기 ACE 알고리즘에서 사용되는 ACE의 개념을 상기 PEG 알고리즘에 도입하여 다수개의 후보 검사 노드들 중에서 최소 ACE가 최대인 검사 노드를 선택하여 LDPC 부호를 설계하는 알고리즘이다.
한편, LDPC 부호의 bipartite 그래프상에서 사이클이 길게 생성될수록 상기 bipartite 그래프상에 비교적 짧은 길이, 일 예로 길이 4의 사이클이 많이 존재할 때 발생하는 error floor 등의 성능 열화가 발생하지 않는다. 여기서, 길이가 짧은 사이클이 많다는 것은 작은 웨이트를 가지는 비트 노드가 많다는 것을 나타낸다. 따라서, bipartite 그래프상에서 길이가 짧은 사이클이 생성되지 않도록 패리티 검사 행렬을 생성하는 것이 중요한 요인으로 작용하게 된다.
그런데, 상기에서 설명한 바와 같이 상기 ACE알고리즘과 IPEG 알고리즘의 경우, bipartite 그래프상의 사이클의 EMD를 계산할 때 정확한 EMD가 아닌 대략적인 EMD인 ACE를 사용한다. 따라서 결정된 웨이트 분포를 사용하여 bipartite 그래프를 생성할 경우, error floor 현상을 발생시키는 원인이 되는 비교적 작은 웨이트를 가지는 비트 노드 생성에 있어서 더 좋은 성능을 가지도록 bipartite 그래프를 생성할 수 있음에도 불구하고 상기 ACE 사용으로 인해 그 성능이 저하된 bipartite 그래프를 생성하도록 하는 경우가 발생하게 되어 결과적으로 상기 LDPC 부호 자체의 성능을 저하시킬 수 있다.
따라서, 본 발명의 목적은 LDPC 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 LDPC 부호를 사용하는 통신 시스템에서 EMD-IPEG 방식을 사용하여 LDPC 부호를 생성하는 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에 있어서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 부호화기를 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 장치는; 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 복호기를 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge- growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발며의 방법은; 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 과정을 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 방법은; 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 과정을 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법을 제안한다. 특히, 본 발명은 LDPC 부호를 사용하는 통신 시스템에서 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프 상에서 비교적 짧은 길이의 사이클(cycle)이 생성되지 않도록 LDPC 부호를 생성하는 장치 및 방법을 제안한다. 또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 본 발명의 종래 기술 부분의 도 1 및 도 2에서 설명한 바와 같은 통신 시스템의 신호 송신 장치 및 신호 수신 장치 구성에 본 발명에서 제안하는 LDPC 부호를 사용하여 신호를 송수신하는 동작을 적용할 수 있음은 물론이다.
도 3은 본 발명의 실시예에 따른 EMD(extrinsic message degree)-IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 bipartite 그래프를 생성하는 동작을 개략적으로 도시한 도면이다.
상기 도 3을 설명하기에 앞서, LDPC 부호의 웨이트(weight) 분포가 미리 결정되었을 때 LDPC 부호를 설계하는 알고리즘으로는 PEG 알고리즘과, ACE(Approximate cycle extrinsic) 알고리즘과, IPEG 알고리즘 등이 존재하며, 본 발명에서는 상기 IPEG 알고리즘을 기반으로 하는 새로운 LDPC 부호 설계 알고리즘을 제안한다. 여기서, 상기 웨이트는 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)에서 0이 아닌(non-zero) 엘리먼트들의 개수를 나타낸다. 이하, 설명의 편의상 본 발명에서 새롭게 제안하는 LDPC 부호 설계 알고리즘을 EMD-IPEG 알고리즘이라 칭하기로 한다.
그러면 여기서 상기 EMD-IPEG 알고리즘에 대해서 간략하게 설명하면 다음과 같다.
먼저, 상기 EMD-IPEG 알고리즘은 IPEG 알고리즘을 기반으로 하는 알고리즘이며, 상기 IPEG 알고리즘은 상기 ACE 알고리즘에서 사용되는 ACE의 개념을 상기 PEG 알고리즘에 도입하여 다수개의 후보 검사 노드들 중에서 최소 ACE가 최대인 검사 노드를 선택하여 LDPC 부호를 설계하는 알고리즘이다. 그런데, 상기 IPEG 알고리즘의 경우 bipartite 그래프상의 사이클의 EMD를 계산할 때 정확한 EMD가 아닌 대략적인 EMD인 ACE를 사용한다. 따라서 결정된 웨이트 분포를 사용하여 bipartite 그래프를 생성할 경우, error floor 현상을 발생시키는 원인이 되는 비교적 작은 웨 이트를 가지는 비트 노드 생성에 있어서 더 좋은 성능을 가지도록 bipartite 그래프를 생성할 수 있음에도 불구하고 상기 ACE 사용으로 인해 그 성능이 저하된 bipartite 그래프를 생성하도록 하는 경우가 발생하게 되어 결과적으로 상기 LDPC 부호 자체의 성능을 저하시킬 수 있다.
따라서, 본 발명에서 제안하는 EMD-IPEG 알고리즘은 다수개의 후보 검사 노드들 중에서 최소 ACE가 최대가 되는 검사 노드들의 개수가 다수개 존재할 경우, 상기 최소 ACE가 최대가 되는 검사 노드들중 EMD가 최대가 되는 검사 노드를 선택하여 LDPC 부호를 설계하는 알고리즘이다. 그러면 여기서 EMD-IPEG 알고리즘에 대해서 구체적으로 설명하면 다음과 같다.
먼저, PEG 알고리즘은 하기에 나타낸 바와 같다.
<PEG 알고리즘>
Figure 112006081514122-PAT00001
Figure 112006081514122-PAT00002
상기 PEG 알고리즘에서 sj는 j번째 비트 노드를 나타내며,
Figure 112006081514122-PAT00003
는 비트 노드 sj의 웨이트를 나타내며, ci는 i번째 검사 노드를 나타내며,
Figure 112006081514122-PAT00004
는 비트 노드 sj의 k(
Figure 112006081514122-PAT00005
)번째 에지를 나타내며,
Figure 112006081514122-PAT00006
는 비트 노드 sj에서 출발하여 트리(tree)를 생성하였을 때, 깊이(depth) l까지 포함된 검사 노드의 집합을 나타내며,
Figure 112006081514122-PAT00007
는
Figure 112006081514122-PAT00008
에 속하지 않은 비트 노드의 집합(깊이 l까지의 트리에 포함되지 않은 검사 노드의 집합)을 나타낸다.
또한, 상기 PEG 알고리즘에서 트리가 지속적으로 확장되어 모든 검사 노드들 이 포함되었을 경우, 최소 웨이트를 가지는 검사 노드가 다수개 존재할 수 있다. 이렇게, 최소 웨이트를 가지는 검사 노드의 집합을
Figure 112006081514122-PAT00009
이라고 정의하기로 한다. 상기 PEG 알고리즘은 상기
Figure 112006081514122-PAT00010
의 엘리먼트들 중에서 임의의 검사 노드를 선택하는 반면, IPEG 알고리즘은 상기
Figure 112006081514122-PAT00011
의 엘리먼트들 각각에 대해서 최소 ACE를 계산하고, 그 최소 ACE가 최대인 검사 노드를 선택한다. 여기서, 상기 ACE 계산은 하기 수학식 1과 같이 수행된다.
Figure 112006081514122-PAT00012
상기 수학식 1에서, di는 비트 노드 i의 웨이트를 나타낸다.
한편, 본 발명에서 제안하는 EMD-IPEG 알고리즘은 상기 IPEG 알고리즘에서 최소 ACE가 최대가 되는 검사 노드가 다수개 존재할 경우, 정확한 EMD를 계산하여 최대 EMD를 가지는 검사 노드를 선택한다. 상기 EMD 계산은 하기 수학식 2와 같이 수행된다.
Figure 112006081514122-PAT00013
상기 수학식 2에서,
Figure 112006081514122-PAT00014
는 열 벡터(column vector)
Figure 112006081514122-PAT00015
의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타 낸다.
또한, 최소 ACE가 최대가 되는 검사 노드의 집합을 K라 정의하기로 한다. 그러면, 상기 IPEG 알고리즘을 사용할 경우 생성되는 트리에서 K에 해당하는 검사 노드와 트리의 루트(root)와 연결된 서브 트리(sub-tree)를 검출할 수 있고, 상기 검출된 서브 트리에 해당하는 EMD를 상기 수학식 2를 사용하여 계산할 수 있다.
따라서, 상기 도 3에 나타낸 바와 같이 동일한 ACE를 가지는 검사 노드중에서 최대 EMD를 가지는 검사 노드를 선택하는 것이 가능하게 되며, LDPC 부호의 성능을 향상시키도록 bipartite를 생성하는 것이 가능하게 된다. 또한, 이렇게 생성된 bipartite 그래프에 상응하게 패리티 검사 행렬을 생성하게 되고, 상기 생성된 패리티 검사 행렬을 사용하여 LDPC 부호를 생성하게 되는 것이다. 여기서, bipartite 그래프에 상응하게 패리티 검사 행렬을 생성하는 동작은 이미 널리 알려진 동작이므로 그 상세한 설명을 생략하기로 한다.
다음으로 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우의 성능에 대해서 설명하기로 한다.
상기 도 4는 본 발명의 실시예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이(block length) 2000, 부호율(coding rate) 1/2을 사용할 경우의 성능을 도시한 그래프이다.
상기 도 4에 도시한 성능 그래프는 최대 반복 복호 횟수가 80회이고, 그 변조 방식으로 BPSK(Binary Phase Shift Keying) 방식을 사용하고, 그 채널 환경이 백색 가산성 가우시안 잡음(AWGN: Additive White Gaussian Noise, 이하, 'AWGN'이 라 칭하기로 한다) 채널 환경이고, 웨이트 분포가
Figure 112006081514122-PAT00016
라고 가정할 경우의 성능 그래프이다. 상기 도 4에서 'Modified PEG'로 표시되어 있는 성능 그래프가 EMD-IPEG 알고리즘을 사용할 경우의 성능 그래프이며, 세로 축은 비트 에러 레이트(BER: Bit Error Rate, 이하 'BER'이라 칭하기로 한다) 및 프레임 에러 레이트(FER: Frame Error Rate, 이하 'FER'이라 칭하기로 한다)을 나타내며, 가로축은 신호대 잡음비(SNR: Signal to Noise Ratio, 이하 'SNR'이라 칭하기로 한다)을 나타낸다. 상기 도 4에 도시되어 있는 바와 같이 EMD-IPEG 알고리즘을 사용할 경우 그 BER 성능과 FER 성능이 IPEG 알고리즘을 사용할 경우에 비해 우수함을 알 수 있다. 특히, 높은 SNR 영역에서 EMD-IPEG 알고리즘을 사용할 경우 그 성능이 우수함을 알 수 있다.
상기 도 5는 본 발명의 실시예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이 3000, 부호율 1/2을 사용할 경우의 성능을 도시한 그래프이다.
상기 도 5에 도시한 성능 그래프는 최대 반복 복호 횟수가 80회이고, 그 변조 방식으로 BPSK 방식을 사용하고, 그 채널 환경이 AWGN 채널 환경이고, 웨이트 분포가
Figure 112006081514122-PAT00017
라고 가정할 경우의 성능 그래프이다. 상기 도 5에서 'proposed PEG'로 표시되어 있는 성능 그래프가 EMD-IPEG 알고리즘을 사용할 경우의 성능 그래프이며, 세로축은 BER 및 FER을 나타내며, 가로축은 SNR을 나타낸다. 상기 도 5에 도시되어 있는 바 와 같이 EMD-IPEG 알고리즘을 사용할 경우 그 BER 성능과 FER 성능이 IPEG 알고리즘을 사용할 경우에 비해 우수함을 알 수 있다. 특히, 높은 SNR 영역에서 EMD-IPEG 알고리즘을 사용할 경우 그 성능이 우수함을 알 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, LDPC 부호를 사용하는 통신 시스템에서 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성하도록 함으로써 성능이 향상된 LDPC 부호를 생성하는 것을 가능하게 한다는 이점을 가진다. 특히, EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우 높은 SNR 영역에서 그 BER 성능 및 FER 성능이 우수하게 되어 error floor 현상을 방지할 수 있다는 이점을 가진다.

Claims (14)

  1. 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서,
    정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 과정을 포함하며,
    상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
  2. 제1항에 있어서,
    상기 LDPC 부호를 변조 방식에 상응하게 변조하는 과정과,
    상기 변조된 신호를 송신 신호 처리하여 송신하는 과정을 포함하는 신호 송신 장치에서 신호 송신 방법.
  3. 제1항에 있어서,
    상기 ACE는 하기 수학식 3과 같이 계산됨을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
    Figure 112006081514122-PAT00018
    상기 수학식 3에서, di는 비트 노드 i의 웨이트를 나타냄.
  4. 제1항에 있어서,
    상기 EMD는 하기 수학식 4와 같이 계산됨을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
    Figure 112006081514122-PAT00019
    상기 수학식 4에서,
    Figure 112006081514122-PAT00020
    는 열 벡터
    Figure 112006081514122-PAT00021
    의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄.
  5. 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에 있어서,
    정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 부호화기를 포함하며,
    상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 하는 신호 송신 장치.
  6. 제5항에 있어서,
    상기 LDPC 부호를 변조 방식에 상응하게 변조하는 변조기와,
    상기 변조된 신호를 송신 신호 처리하여 송신하는 송신기를 포함하는 신호 송신 장치.
  7. 제5항에 있어서,
    상기 ACE는 하기 수학식 5와 같이 계산됨을 특징으로 하는 신호 송신 장치.
    Figure 112006081514122-PAT00022
    상기 수학식 5에서, di는 비트 노드 i의 웨이트를 나타냄.
  8. 제5항에 있어서,
    상기 EMD는 하기 수학식 6과 같이 계산됨을 특징으로 하는 신호 송신 장치.
    Figure 112006081514122-PAT00023
    상기 수학식 6에서,
    Figure 112006081514122-PAT00024
    는 열 벡터
    Figure 112006081514122-PAT00025
    의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄.
  9. 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서,
    수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 과정을 포함하며,
    상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
  10. 제9항에 있어서,
    상기 ACE는 하기 수학식 7과 같이 계산됨을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
    Figure 112006081514122-PAT00026
    상기 수학식 7에서, di는 비트 노드 i의 웨이트를 나타냄.
  11. 제9항에 있어서,
    상기 EMD는 하기 수학식 8과 같이 계산됨을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
    Figure 112006081514122-PAT00027
    상기 수학식 8에서,
    Figure 112006081514122-PAT00028
    는 열 벡터
    Figure 112006081514122-PAT00029
    의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄.
  12. 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서,
    수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 복호기를 포함하며,
    상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분(bipartite) 그래프가 생성될 경우, 다수개의 후보 검사 노드들중에서 최소 ACE(Approximate cycle extrinsic)가 최대인 검사 노드가 다수개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들중에서 최대 EMD(extrinsic message degree)를 가지는 검사 노드가 선택되어 생성됨을 특징으로 하는 신호 수신 장치.
  13. 제12항에 있어서,
    상기 ACE는 하기 수학식 9와 같이 계산됨을 특징으로 하는 신호 수신 장치.
    Figure 112006081514122-PAT00030
    상기 수학식 9에서, di는 비트 노드 i의 웨이트를 나타냄.
  14. 제12항에 있어서,
    상기 EMD는 하기 수학식 10과 같이 계산됨을 특징으로 하는 신호 수신 장치.
    Figure 112006081514122-PAT00031
    상기 수학식 10에서,
    Figure 112006081514122-PAT00032
    는 열 벡터
    Figure 112006081514122-PAT00033
    의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄.
KR1020060109632A 2006-11-07 2006-11-07 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법 KR101279711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060109632A KR101279711B1 (ko) 2006-11-07 2006-11-07 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109632A KR101279711B1 (ko) 2006-11-07 2006-11-07 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080041490A true KR20080041490A (ko) 2008-05-13
KR101279711B1 KR101279711B1 (ko) 2013-06-27

Family

ID=39648643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109632A KR101279711B1 (ko) 2006-11-07 2006-11-07 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101279711B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113434B1 (ko) * 2010-10-29 2012-02-24 성균관대학교산학협력단 부호율-적응 저밀도 패리티 코드를 이용한 부호화 및 복호화 방법 및 이러한 방법을 사용하는 부호화기 및 복호화기
CN109714060A (zh) * 2018-12-26 2019-05-03 西安烽火电子科技有限责任公司 一种适用于大数逻辑可译ldpc码的自适应译码方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016168991A1 (zh) * 2015-04-21 2016-10-27 华为技术有限公司 一种低密度校验码生成方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744343B1 (ko) * 2003-12-19 2007-07-30 삼성전자주식회사 이동 통신 시스템에서 불균일 오류 확률을 갖는 부호화에따른 데이터 송수신 방법 및 장치
KR100612047B1 (ko) * 2004-09-09 2006-08-14 한국전자통신연구원 성장 네트워크 모델을 이용한 엘디피시 부호의 형성방법
KR20060097503A (ko) * 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113434B1 (ko) * 2010-10-29 2012-02-24 성균관대학교산학협력단 부호율-적응 저밀도 패리티 코드를 이용한 부호화 및 복호화 방법 및 이러한 방법을 사용하는 부호화기 및 복호화기
WO2012057408A1 (ko) * 2010-10-29 2012-05-03 성균관대학교산학협력단 부호율-적응 저밀도 패리티 코드를 이용한 부호화 및 복호화 방법 및 이러한 방법을 사용하는 부호화기 및 복호화기
CN109714060A (zh) * 2018-12-26 2019-05-03 西安烽火电子科技有限责任公司 一种适用于大数逻辑可译ldpc码的自适应译码方法

Also Published As

Publication number Publication date
KR101279711B1 (ko) 2013-06-27

Similar Documents

Publication Publication Date Title
KR100943589B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR100630177B1 (ko) 최대 다이버시티 이득을 가지는 시공간 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
US8369448B2 (en) Bit mapping scheme for an LDPC coded 32APSK system
TWI401892B (zh) 在使用低密度同位檢查碼的通訊系統中的通道編碼與解碼的方法及其裝置
US7979777B2 (en) Apparatus, method and program for decoding
KR20070079448A (ko) 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법
KR20070059696A (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
JP2005160106A (ja) 通信システムにおいて情報を符号化および復号化するための非組織的反復累積符号
KR100819247B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR20150084308A (ko) 무선 통신 시스템에서 채널의 비-가우시안 특성에 따른 적응적 채널 부호 선택 장치 및 방법
KR100996030B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN109361637B (zh) 用于高维信号传输的正交空间编码调制系统及方法
KR101279711B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법
JP2010103807A (ja) 無線中継装置、無線受信装置及び復号方法
KR102059002B1 (ko) 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말
JP2005039585A (ja) 情報送信方法及び装置
KR20070118835A (ko) 다중 안테나 시스템에서 반복 검출 및 복호 수신 성능을향상시키기 위한 장치 및 방법
KR100929080B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN109412752B (zh) 极化码的非相干检测接收机、系统及方法
US8325850B2 (en) System and method for digital communications with unbalanced codebooks
JP2006094012A (ja) 符号化方法、復号処理方法および通信装置
JP5056247B2 (ja) 復号器、受信装置、符号化データの復号方法及び通信システム
CN101150377A (zh) 用于低密度奇偶校验编码的32apsk系统的比特映射方案
Khan et al. Maximizing throughput of free space communication systems using puncturing technique
KR20070084951A (ko) 통신 시스템에서 신호 수신 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 6