KR20080040824A - 반도체 장치의 소자 분리 방법 - Google Patents

반도체 장치의 소자 분리 방법 Download PDF

Info

Publication number
KR20080040824A
KR20080040824A KR1020060108651A KR20060108651A KR20080040824A KR 20080040824 A KR20080040824 A KR 20080040824A KR 1020060108651 A KR1020060108651 A KR 1020060108651A KR 20060108651 A KR20060108651 A KR 20060108651A KR 20080040824 A KR20080040824 A KR 20080040824A
Authority
KR
South Korea
Prior art keywords
pattern
single crystal
active region
amorphous silicon
substrate
Prior art date
Application number
KR1020060108651A
Other languages
English (en)
Inventor
임종흔
차용원
홍창기
윤보언
윤성규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060108651A priority Critical patent/KR20080040824A/ko
Publication of KR20080040824A publication Critical patent/KR20080040824A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Element Separation (AREA)

Abstract

반도체 장치의 소자 분리 방법은, 단결정 실리콘 기판 상에 상기 단결정 기판을 노출하며, 하방으로 점차 감소된 폭을 갖는 개구부를 갖는 절연막 패턴을 형성하고, 상기 개구부를 매립하는 비정질 실리콘 패턴을 형성하며, 상기 비정질 실리콘 패턴에 레이저 빔을 조사하여, 상기 비정질 실리콘 패턴의 결정 구조를 단결정 구조로 변화시켜, 단결정 실리콘 패턴으로 이루어지며 상기 절연막 패턴에 의해 전기적으로 절연된 액티브 영역을 형성하는 단계를 포함한다. 따라서 보이드 및 심의 발생이 억제되는 동시에 전기적 특성이 향상된 반도체 장치를 제조할 수 있다.

Description

반도체 장치의 소자 분리 방법{method of isolation in a semiconductor device}
도 1 내지 도 8은 본 발명의 일실시예에 따른 반도체 장치의 소자 분리 방법을 설명하기 위한 개략적인 공정 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 112 : 절연막 패턴
114 : 개구부 116 : 스페이서
118a : 비정질 실리콘막 패턴 120 : 예비 단결정 실리콘 패턴
122 : 단결정 실리콘 패턴
본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로써, 보다 상세하게는 기판 상에 액티브 영역 및 필드 영역을 형성하기 위한 반도체 장치의 소자 분리 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하 는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
이에 따라, 반도체 회로에는 반도체 기판의 상부에 형성된 트랜지스터 및 다이오드 등과 같은 다양한 소자들을 전기적으로 분리하는 기술에 대한 요구도 엄격해지고 있다.
이때, 상기 소자 분리 공정 기술로는 LOCOS(Local Oxidation of Silicon) 기술 또는 트렌치(Shallow Trench Isolation; STI) 기술 등이 있으며, 최근에는 좁은 면적을 차지하고, 깊이에 의해 절연 마진을 확보할 수 있는 트렌치 기술을 주로 사용한다.
최근, 반도체 장치는 고집적화를 요구하고 있기 때문에 그 디자인-룰(design-rule)이 점차 감소하고 있는 추세에 있다. 이에, 따라 상기 트렌치의 종횡비(aspect ratio)가 증가되고 있다. 따라서 상기 트렌치의 종횡비가 증가함에 따라 상기 소자 분리막이 트렌치 내부를 메우는 동안 상기 소자 분리막 내에 보이드(void) 및 심(seam) 등이 생성되며, 이로 인하여 이후 형성되는 반도체 장치의 불량이 초래되고 있다.
따라서 USG(Undoped Silicate Glass)나 BSG(Boron Silicate Glass) 등과 같은 갭-필(gap-fill) 특성이 우수한 절연물을 사용하거나 고밀도 플라즈마 화학기상증착(High Density Plasma Enhanced Chemical Vapor Deposition; HDP CVD) 방법 등을 상기 소자 분리 공정 기술에 적용하고 있다.
그러나 상기 HDP CVD 방법의 경우에는 구조의 복잡성으로 인하여 별도의 공정이 추가되는 문제점이 발생하고, 상기 USG, BSG 등을 사용할 경우에는 고온에서 공정을 수행하는 문제점이 발생한다. 특히, 고온에서 공정을 수행할 경우에는 수소 효과 등으로 인하여 반도체 장치의 전기적 특성에 지장을 끼칠 수 있기 때문에 그 적용이 용이하지 않다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 보이드 및 심의 생성이 억제되는 동시에 전기적 특성이 향상된 반도체 장치의 소자 분리 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 소자 분리 방법은, 단결정 실리콘 기판 상에 상기 단결정 기판을 노출하며, 하방으로 점차 감소된 폭을 갖는 개구부를 갖는 절연막 패턴을 형성하고, 상기 개구부를 매립하는 비정질 실리콘 패턴을 형성하며, 상기 비정질 실리콘 패턴에 레이저 빔을 조사하여, 상기 비정질 실리콘 패턴의 결정 구조를 단결정 구조로 변화시켜, 단결정 실리콘 패턴으로 이루어지며 상기 절연막 패턴에 의해 전기적으로 절연된 액티브 영역을 형성한다.
본 발명의 일실시예에 따르며, 상기 액티브 영역의 상부 높이와 상기 절연막 패턴의 상부 표면 높이를 실질적으로 동일하게 형성하는 단계를 더 포함하며, 상기 액티브 영역의 상부 높이와 상기 절연막 패턴의 상부 높이를 동일하게 형성하는 단 계는 화학적 기계적 연마 공정에 의해 수행될 수 있다.
본 발명의 일실시예에 따르며, 상기 개구부의 측벽들에 스페이서를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따르며, 상기 기판과 상기 절연막 패턴 사이에 상기 절연막 패턴과 서로 다른 식각비를 갖는 식각 정지막을 형성하는 단계를 더 포함할 수 있다.
상기와 같이, 기판 상에 필드 영역을 정의하는 절연막을 형성한 후, 액티브 영역을 형성하기 때문에 디자인 룰이 감소하더라도 소자분리막으로서 기능하는 상기 절연막 내에 보이드 및 심 등이 생성되는 것을 미연에 방지할 수 있다. 특히, 하방으로 점차 감소된 폭을 갖는 개구부 내에 액티브 영역을 형성하기 때문에 갭-필 문제로 인하여 그 형성이 용이하지 않던 딥 트렌치 소자 분리(deep trench isolation) 및 미세한 반도체 장치의 제조가 가능하다. 아울러, 레이저 빔을 이용함으로써 반도체 장치에 가해지는 손상을 충분하게 감소시킬 수 있다. 또한, 액티브 영역과 필드 영역에 잔존하는 수소 이온을 충분하게 제거할 수 있기 때문에 반도체 장치의 전기적 특성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 아울러, 도면들에 있어서, 구성 요소들의 두께 등과 같은 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 또한, 구성 요소들이 "제1" 및/또는 "제2" 등으로 언급되는 경우에는 그 구성 요소들을 한정하기 위한 것이 아니라 단지 구성 요소들을 구분하기 위한 것이다. 따라서 "제1" 및/또는 "제2"는 구성 요소들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. 제1 구성 요소가 제2 구성 요소의 "상"에 형성되는 것으로 언급되는 경우에는 제1 구성 요소가 제2 구성 요소의 위에 직접 형성되는 경우뿐만 아니라 제1 구성 요소 및 제2 구성 요소 사이에 제3 구성 요소가 개재되는 것으로 이해할 수 있다. 그러나 제1 구성 요소가 제2 구성 요소의 "상에 직접" 형성되는 것으로 언급되는 경우에는 제1 구성 요소와 제2 구성 요소의 사이에 어떠한 구성 요소도 개재되지 않는 것으로 이해할 수 있다.
도 1 내지 도 8은 본 발명의 일실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 1을 참조하면, 기판(100) 상에 식각 정지막(102) 및 절연막(104)을 순차적으로 형성한다.
상기 기판(100)은 단결정 실리콘 기판을 포함할 수 있으며, 상기 식각 정지막(102)은 실리콘 질화물을 포함할 수 있다. 또한, 상기 절연막(104)은 상기 기판의 필드 영역을 형성하며, 고밀도 플라즈마 산화물, 에스오지, 유에스지 등과 같은 실리콘 산화물을 포함할 수 있다. 이때, 상기 절연막(104)은 후속 공정에 의하여 트렌치 소자 분리막으로 기능하는 절연막 패턴으로 형성되므로 이를 고려하여 적절한 두께를 갖도록 형성한다. 즉, 상기 절연막(104)은 제조하려는 반도체 장치를 고려하여 상기 반도체 장치에 적용되는 트렌치 소자 분리막의 두께를 갖도록 형성할 수 있다.
도 2 및 도 3을 참조하면, 상기 절연막(104)상에 액티브 영역을 노출시키는 개구부(114)를 형성한다.
보다 구체적으로 설명하면, 상기 절연막(114) 상에 비정질 카본 박막(106), 실리콘 산질화막(108) 및 포토레지스트 막(도시되지 않음)을 순차적으로 형성한다. 이때, 상기 실리콘 산질화막(108) 대신에 실리콘 질화막을 사용할 수도 있다. 이어서, 상기 포토레지스트 막을 통상의 사진 식각 공정을 수행하여, 액티브 영역이 형성될 부분을 노출시키는 포토레지스트 패턴(110)으로 형성한다.
상기 포토레지스트 패턴(110)을 식각 마스크로 사용한 식각을 수행하여 상기 실리콘 산질화막(108)과 비정질 카본 박막(106)을 하드 마스크 패턴(도시되지 않음)으로 형성한다.
상기 하드 마스크 패턴을 식각 마스크로 사용한 식각을 수행하여 액티브 영역을 노출시키는 개구부(114)를 형성하기 위하여 상기 절연막(104)을 패터닝 공정을 수행한다. 상기 패터닝은 상기 절연막(104)과 상기 식각 정지막(102)의 식각비를 이용한 식각 공정에 의해 수행될 수 있으며, 상기 식각 공정은 상기 식각 정지막(102)의 표면이 노출될 때까지 수행된다.
이와 같이, 상기 식각 공정을 수행함에 따라 상기 기판(100) 상에는 필드 영 역으로 형성될 부분으로써 절연막 패턴(112)이 형성되고, 액티브 영역이 정의될 부분으로써 개구부(114)가 형성된다. 즉, 기판(100) 상에는 개구부(114)를 갖는 절연막 패턴(112)이 형성되는 것이다.
상기 개구부(114)는 후속으로 형성되는 비정질 실리콘 막 패턴의 두께를 고려하여 형성될 수 있다, 예를 들면, 상기 개구부(114)는 1000 내지 5000Å의 두께를 갖도록 형성될 수 있다.
도 4를 참조하면, 상기 개구부(114)에 의해 노출된 식각 정지막(102)을 제거하여 상기 기판 상에 정의된 액티브 영역을 노출시킨다.
이어서, 상기 개구부(114)의 양측벽에 스페이서(116)를 형성한다. 상기 스페이서(116)는 실리콘 질화물을 포함할 수 있으며, 상기 전면 식각 공정에 의해 형성될 수 있다.
구체적으로, 상기 절연막 패턴(112)의 상부 표면과 개구부(114)의 양측벽 및 저면 상에 실리콘 질화물의 박막을 실질적으로 균일한 두께로 형성한 후, 전면 식각을 수행한다. 이에 따라 상기 절연막 패턴(112)의 상부 표면과 개구부(114)의 저면에 형성된 박막은 제거하고, 상기 개구부(114)의 양측벽에 형성된 박막을 남김으로써 상기 스페이서(116)를 형성할 수 있다.
또한, 상기 기판(100)을 노출시킨 후, 상기 액티브 영역과 인접한 상기 절연막 패턴의 측벽이 수직하도록 제거함으로써 상기 액티브 영역이 형성될 부분을 확장시킬 수 있다.
상기 스페이서(116)의 형성 공정 및 상기 액티브 영역이 형성될 부분의 확장 공정은 생략할 수도 있다.
도 5 내지 도 7을 참조하면, 상기 개구부(114)를 매립하는 비정질 실리콘막(118)을 형성한다.
구체적으로, 상기 개구부(114)를 갖는 절연막 패턴(112) 상에 비정질 실리콘막(118)을 형성한다. 상기 비정질 실리콘 막(118)은 실리콘 소스 가스로서 SiH4, Si2H6을 사용하는 화학기상증착 공정을 수행하여 형성할 수 있다. 이와는 다르게 다결정 실리콘 막 또는 폴리실리콘 막을 사용하여 상기 개구부(114)를 매립할 수 있다.
이때, 상기 비정질 실리콘막(118)은 상기 개구부(114)를 충분히 매립하는 동시에 상기 절연막 패턴(112) 상에도 형성될 수 있다. 따라서 상기 절연막 패턴(112)의 표면이 노출될 때까지 상기 비정질 실리콘막(118)의 상부를 제거하기 위하여 1차 화학적 기계적 연마 공정을 수행한다.
상기 화학 기계적 연마 공정은 상기 절연막 패턴(112)과 상기 비정질 실리콘 막(118)과의 연마 선택비가 있는 슬러리를 사용하여 수행할 수 있다.
구체적으로, 산화막을 포함하고 있는 상기 절연막 패턴(112)을 식각 정지막으로하며, 실리콘을 포함하는 상기 비정질 실리콘 막(118)을 연마 대상막으로 하여 실리카 슬러리를 포함하는 슬러리 조성물을 0.01 내지 20 중량 % 사용하여 화학 슬러리 연마 공정을 수행한다. 상기 연마 공정은 상기 절연막 패턴이 노출될 때까지 수행할 수 있다.이와는 다르게 상기 비정질 실리콘막(118)의 상부를 제거하는 공정 은 전면 식각 공정으로 수행할 수 있다.
상기와 같은 연마 공정에 의하여 상기 개구부(114)를 충분히 매립하는 비정질 실리콘막 패턴(118a)이 형성된다.
이후, 상기 비정질 실리콘막 패턴(118a)에 불순물을 도핑시키는 공정을 더 수행할 수 있다. 구체적으로, 보론(B), 인(P), 아르제닉(As) 등과 같은 불순물을 상기 비정질 실리콘막을 형성할 때 인-시튜(in-situ)로 도핑시키거나 상기 비정질 실리콘막 패턴(118a)을 형성한 이후에 상기 비정질 실리콘막 패턴(118a)에 이온 주입을 수행하여 도핑시킬 수 있다.
이어서, 본 발명에서는 상기 비정질 실리콘막 패턴(118a)에 레이저 빔을 조사한다. 상기 제1 레이저 빔의 조사에서는 국부적인 영역을 대상으로 할 경우에는 주로 엔디:야그(Nd:YAG) 레이저 부재를 사용하고, 다소 큰 영역을 대상으로 할 경우에는 이산화탄소 레이저 부재, 엑시머(excimer) 레이저 등을 사용한다.
상기 제1 레이저 빔은 상기 비정질 실리콘막 패턴(118a)에서 상변화가 일어나도록 조사해야 한다. 구체적으로 상기 제1 레이저 빔을 조사함에 따라 상기 비정질 실리콘막 패턴(118a)의 비정질 실리콘이 고상에서 액상으로 상변화가 일어나므로, 이를 고려하여 공정 조건을 설정할 수 있다.
즉, 상기 제1 레이저 빔은 상기 비정질 실리콘막 패턴(118a)을 녹일 수 있는 온도로 조사해야 한다. 이때 상기 비정질 실리콘의 녹는점(melting point)이 약 1,410℃이므로 상기 레이저 빔의 조사에 의해 조성되는 온도를 약 1,410℃가 되도록 조정할 수 있다.
이와 같이, 상기 제1 레이저 빔을 조사함에 따라 상기 비정질 실리콘막 패턴(118a)은 고상에서 액상으로 변화한다. 이때, 상기 비정질 실리콘막 패턴(118a)은 그 상부 표면으로부터 상기 개구부(114)에 의해 노출되는 상기 기판(100)의 계면까지 액상으로 변화한다. 따라서 상기 기판(100)의 결정 구조인 단결정이 시드로 작용하여 상기 레이저 빔의 결정 구조가 단결정으로 변환된다. 특히, 상기 레이저 빔이 단결정으로 변환될 때 상기 기판(100)과 계면으로부터 결정 성장이 이루어지기 때문에 상기 레이저 빔은 상기 기판(100)과 동일한 방향으로 결정 방향을 갖는 단결정으로 변환된다.
그리고, 본 발명에서는 상기 제1 레이저 빔의 조사를 매우 짧은 시간 동안 수행한다. 예를 들면, 상기 제1 레이저 빔은 약 1 내지 1,000 나노초(ns) 동안 수행하고, 바람직하게는 5 내지 200 나노초 동안 수행한다. 따라서 상기 레이저 빔의 상변화와 결정 구조의 변환도 매우 짧은 시간 동안 진행된다. 그러므로, 상기 레이저 빔 액상으로 변화하여도 상기 개구부(114)로부터 약간 돌출된다.
또한, 상기 제1 레이저 빔의 조사는 주로 상온에서 이루어지므로, 상기 제1 레이저 빔이 조사되는 부분만 고온을 갖고, 나머지 부분은 상온을 유지한다. 따라서 상기 제1 레이저 빔을 조사하여도 상기 레이저 빔에 의한 열적 손상은 거의 발생하지 않는다.
언급한 바와 같이, 상기 레이저 빔에 제1 레이저 빔을 조사하여 단결정으로 변환시킴으로써, 상기 기판(100) 상에는 액티브 영역과 필드 영역이 정의된다. 즉, 액티브 영역 상에 형성되는 상기 비정질 실리콘막 패턴(118a)으로부터 수득하는 예 비 단결정 실리콘막 패턴(120)과 필드 영역 상에 형성되는 절연막 패턴(112)에 의하여, 상기 기판 상에는 액티브 영역과 필드 영역이 형성된다.
부가적으로, 상기 제1 레이저 빔을 조사함에 따라 상기 비정질 실리콘막 패턴(118a) 내에 잔존하는 수소 이온을 충분하게 제거할 수 있다. 그러므로, 상기 수소 이온의 잔존으로 인하여 발생하는 전기적 신뢰성의 저하를 충분하게 감소시킬 수 있다.
그리고, 본 발명의 일실시예와는 달리 기판(100)을 노출시키는 개구부(114)를 갖는 구조물을 형성한 후, 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 상기 개구부(114) 내에 단결정을 갖는 구조물을 형성하여 이를 액티브 영역으로 형성할 수 있다.
그러나 언급한 선택적 에피택시얼 성장을 통하여 확보하는 액티브 영역의 경우에는 그 결정 방향이 기판과 다르기 때문에 전기적 신뢰성이 다소 문제가 발생할 수도 있다. 더불어, 상기 선택적 에피택시얼 성장이 다소 고온에서 이루어지기 때문에 열적 손상도 배제할 수 없는 상황이 발생한다.
그러므로, 본 발명에서와 같이 비정질 실리콘막을 형성한 후, 레이저 빔의 조사를 통하여 액티브 영역을 확보할 경우에는 언급한 선택적 에피택시얼 성장을 통하여 액티브 영역을 확보할 경우 향상된 소자 분리 공정을 수행할 수 있다.
도 7 및 도 8을 참조하면, 상기 예비 단결정 실리콘 패턴(120)과 상기 절연막 패턴(112)의 높이가 실질적으로 동일하도록 2차 화학적 기계적 연마 공정을 수행하여 단결정 실리콘 패턴(122)을 형성한다.
구체적으로, 상기 비정질 실리콘막(118)에 제1 레이저 빔을 조사하여 그 결정 구조를 단결정으로 변환시킬 경우에는 도시된 바와 같이 예비 단결정 실리콘막 패턴(120)의 상부(A)가 볼록하게 형성되는 상황이 빈번하게 발생한다. 즉, 상기 액티브 영역의 상부 표면이 상기 필드 영역의 상부 표면보다 높게 형성될 수 있는 것이다. 상기와 같이, 상기 액티브 영역과 상기 필드 영역에 단차가 발생할 경우에는 소자 분리가 이루어지지 않기 때문에 전기적 신뢰성에 심각한 영향을 끼칠 수 있다.
그러므로, 본 발명에서는 상기 액티브 영역의 상부 표면 높이와 상기 필드 영역의 상부 표면 높이를 실질적으로 동일하게 형성하는 공정을 수행한다. 즉, 2차 화학기계적 연마 공정을 수행하여 그 상부가 볼록하게 형성된 부위(A)를 제거할 수 있다. 상기 2차 화학 기계적 연마 공정은 상술한 상기 1차 화학적 기계적 연마 공정과 동일한 방법 및 슬러리 조성물을 사용하여 수행할 수 있으며, 중복을 피하기 위하여 생략하기로 한다.
또한, 상기 예비 단결정 실리콘막 패턴(120)과 상기 절연막 패턴(112)이 접하는 부위(B)의 높이가 서로 상이할 수 있다. 따라서 상기 2차 화학적 기계적 연마 공정을 수행하기 이전에 상기 절연막 패턴을 상부 부위를 150 내지 300Å 제거하는 단계를 더 수행할 수 있다.
이때 상기 예비 단결정 실리콘막 패턴(120) 내에 수소 이온이 충분하게 잔존하는 상황이 발생한다. 이에 따라, 상기 수소 이온을 제거하기 위하여 예비 단결정 실리콘막 패턴(120)에 제2 레이저 빔을 조사한다.
여기서, 상기 제2 레이저 빔의 조사에 의해 조성되는 온도는 상기 예비 단결정 실리콘막 패턴(120)을 녹이지 않는 정도로 조정해야 한다. 상기와 같이 액티브 영역이 단결정 실리콘을 포함할 경우에는 상기 레이저 빔의 조사에 의해 조성되는 온도를 1,410℃ 미만이 되도록 조정할 수 있다.
이와 같이, 상기 제2 레이저 빔을 조사함에 따라 상기 액티브 영역과 필드 영역 내에 잔존하는 수소 이온을 충분하게 제거할 수 있다.
상기와 같은 공정에 의하여, 상기 절연막 패턴(112)의 상부 높이와 동일한 높이를 같는 단결정 실리콘막 패턴(122)을 형성할 수 있다.
상기와 같은 본 발명은, 기판 상에 필드 영역을 정의하는 절연막을 형성한 후, 액티브 영역을 형성하기 때문에 소자분리막으로서 기능하는 상기 절연막 내에 보이드 및 심 등이 생성되는 것을 미연에 방지할 수 있다.
특히, 하방으로 점차 감소된 폭을 갖는 개구부 내에 액티브 영역을 형성하기 때문에 갭-필 문제로 인하여 그 형성이 용이하지 않던 딥 트렌치 소자 분리 및 미세한 반도체 장치의 제조가 가능하다.
아울러, 레이저 빔을 이용함으로써 반도체 장치에 가해지는 손상을 충분하게 감소시킬 수 있다. 또한, 액티브 영역과 필드 영역에 잔존하는 수소 이온을 충분하게 제거할 수 있기 때문에 반도체 장치의 전기적 특성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 단결정 실리콘 기판 상에 상기 단결정 기판을 노출하며, 하방으로 점차 감소된 폭을 갖는 개구부를 갖는 절연막 패턴을 형성하는 단계
    상기 개구부를 매립하는 비정질 실리콘 패턴을 형성하는 단계; 및
    상기 비정질 실리콘 패턴에 레이저 빔을 조사하여, 상기 비정질 실리콘 패턴의 결정 구조를 단결정 구조로 변화시켜, 단결정 실리콘 패턴으로 이루어지며 상기 절연막 패턴에 의해 전기적으로 절연된 액티브 영역을 형성하는 단계를 포함하는 반도체 장치의 소자 분리 방법.
  2. 제1항에 있어서, 상기 액티브 영역의 상부 높이와 상기 절연막 패턴의 상부 표면 높이를 실질적으로 동일하게 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  3. 제2항에 있어서, 상기 액티브 영역의 상부 높이와 상기 절연막 패턴의 상부 높이를 동일하게 형성하는 단계는 화학적 기계적 연마 공정에 의해 수행되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  4. 제1항에 있어서, 상기 개구부의 측벽들에 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  5. 제1항에 있어서, 상기 기판과 상기 절연막 패턴 사이에 상기 절연막 패턴과 서로 다른 식각비를 갖는 식각 정지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
KR1020060108651A 2006-11-06 2006-11-06 반도체 장치의 소자 분리 방법 KR20080040824A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108651A KR20080040824A (ko) 2006-11-06 2006-11-06 반도체 장치의 소자 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108651A KR20080040824A (ko) 2006-11-06 2006-11-06 반도체 장치의 소자 분리 방법

Publications (1)

Publication Number Publication Date
KR20080040824A true KR20080040824A (ko) 2008-05-09

Family

ID=39648255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108651A KR20080040824A (ko) 2006-11-06 2006-11-06 반도체 장치의 소자 분리 방법

Country Status (1)

Country Link
KR (1) KR20080040824A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236673B2 (en) 2010-03-05 2012-08-07 Samsung Electronics Co., Ltd. Methods of fabricating vertical semiconductor device utilizing phase changes in semiconductor materials
WO2018004147A1 (ko) * 2016-06-28 2018-01-04 주식회사 비에스피 레이저를 이용한 상변화 메모리 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236673B2 (en) 2010-03-05 2012-08-07 Samsung Electronics Co., Ltd. Methods of fabricating vertical semiconductor device utilizing phase changes in semiconductor materials
WO2018004147A1 (ko) * 2016-06-28 2018-01-04 주식회사 비에스피 레이저를 이용한 상변화 메모리 제조방법

Similar Documents

Publication Publication Date Title
US8658486B2 (en) Forming facet-less epitaxy with a cut mask
KR100312943B1 (ko) 반도체장치 및 그의 제조방법
JP5234886B2 (ja) 半導体装置の製造方法
JP2008166802A (ja) チャンネル膜を有する半導体装置の製造方法
KR100703033B1 (ko) 반도체 장치 및 그 제조 방법
KR101821413B1 (ko) 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
KR100775963B1 (ko) 반도체 장치 및 그 제조 방법
KR20040033361A (ko) 반도체 소자의 제조 방법
KR100611076B1 (ko) 스택형 반도체 장치 및 그 제조 방법
KR100699917B1 (ko) 반도체 메모리 소자 및 그 제조 방법
KR20070014610A (ko) 반도체 소자의 제조 방법
KR20080040824A (ko) 반도체 장치의 소자 분리 방법
KR20030000134A (ko) 반도체소자의 소자분리절연막 형성방법
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
CN104517884B (zh) 一种制作半导体器件的方法
JP5307971B2 (ja) 半導体素子の製造方法
KR100894792B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100869232B1 (ko) 메모리 장치 및 그 제조 방법
KR100268907B1 (ko) 반도체소자의격리막및이의형성방법
KR20080071809A (ko) 반도체 소자의 형성 방법
KR20010073704A (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
KR100713322B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR20050002439A (ko) 반도체소자의 제조방법
CN114530378A (zh) 一种半导体结构及其形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination