KR20080038930A - 횡전계형 어레이 기판 및 그의 제조 방법 - Google Patents

횡전계형 어레이 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20080038930A
KR20080038930A KR1020060106471A KR20060106471A KR20080038930A KR 20080038930 A KR20080038930 A KR 20080038930A KR 1020060106471 A KR1020060106471 A KR 1020060106471A KR 20060106471 A KR20060106471 A KR 20060106471A KR 20080038930 A KR20080038930 A KR 20080038930A
Authority
KR
South Korea
Prior art keywords
electrode
array substrate
layer
organic
pattern
Prior art date
Application number
KR1020060106471A
Other languages
English (en)
Other versions
KR101331520B1 (ko
Inventor
박귀복
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060106471A priority Critical patent/KR101331520B1/ko
Publication of KR20080038930A publication Critical patent/KR20080038930A/ko
Application granted granted Critical
Publication of KR101331520B1 publication Critical patent/KR101331520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

화소 영역 내의 전극 선폭을 미세한 폭으로 줄임으로써 개구율을 향상시킬 수 있는 횡전계형 액정 표시 장치 및 그의 제조 방법이 제공된다. 횡전계형 어레이 기판은 박막 트랜지스터, 감광성 유기 물질로 이루어지고, 표면이 완만한 경사를 갖는 콘택홀 및 복수의 오목부가 형성되어 있는 유기막 패턴, 유기막 패턴의 오목부에 형성된 공통 전극 및 화소 전극을 포함한다. 횡전계형 어레이 기판의 제조 방법은 기판 상에 박막 트랜지스터를 형성하는 단계, 기판의 전면에 감광성 유기 물질을 도포하여 유기막을 형성하는 단계, 유기막을 패터닝하여 개구부와 복수의 오목부를 갖는 유기막 패턴을 형성하는 단계, 복수의 오목부와 개구부의 표면이 완만한 경사를 갖도록 유기막 패턴을 열처리하는 단계, 금속층을 형성하는 단계, 금속층을 패터닝하여 오목부에 공통 전극 및 화소 전극을 형성하는 단계를 포함한다.
액정 표시 장치, 어레이 기판, 횡전계, 포토 아크릴

Description

횡전계형 어레이 기판 및 그의 제조 방법{In-plane switching mode array substrate and manufacturing method thereof}
도 1은 일반적인 횡전계형 어레이 기판의 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ＇라인을 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 횡전계형 어레이 기판의 평면도이다.
도 4는 도 3의 Ⅱ-Ⅱ＇라인을 나타낸 단면도이다.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 횡전계형 어레이 기판의 제조 방법을 설명하기 위한 공정별 단면도이다.
도 11은 도 10의 단계를 보다 세부적으로 설명하기 위한 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
100: 기판 TFT: 박막 트랜지스터
110: 게이트 라인 111: 게이트 전극
120: 데이터 라인 130: 반도체층
121: 소스 전극 122: 드레인 전극
140: 콘택홀 150: 공통 라인
151: 공통 전극 160: 인출 라인
161: 화소 전극 170: 게이트 절연막
180: 유기막 패턴 181: 오목부
본 발명은 어레이 기판과 그의 제조 방법에 관한 것으로, 더욱 상세하게는 횡전계형 어레이 기판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치는 투명 절연 기판인 상, 하부 기판 사이에 이방성 유전율을 갖는 액정층을 형성한 후, 액정층에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 표시면인 상부 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다.
액정 표시 장치로는 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.
이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수평 방향 전계가 인가되는 횡전계 방식(IPS: In-Plane Switching)과 수직 방향 전계가 인가되는 트위스트 네마틱 방식(TN: Twisted Nematic)으로 구분된다.
도 1은 일반적인 횡전계형 어레이 기판의 평면도이다.
횡전계형 어레이 기판은 매트릭스 형태로 배열되는 복수의 화소 영역을 포함하며, 하나의 화소 영역은 서로 교차 배열되는 게이트 라인(20)과 데이터 라인(30)에 의해 정의된다.
도 1을 참조하면, 가로 방향으로 게이트 라인(20)과 공통 라인(50)이 평행을 이루며 배치되고, 세로 방향으로 데이터 라인(30)이 게이트 라인(20) 및 공통 라인(50)과 수직을 이루도록 배열되어 있다.
또한, 게이트 라인(20)으로부터 연장된 게이트 전극(21) 상에 반도체층(미도시), 소스 전극(31) 및 드레인 전극(32)이 형성되어 박막 트랜지스터를 이룬다.
화소 영역 상에는 서로 평행을 이루는 공통 전극(51)과 화소 전극(41)이 복수 개 배열되어 액정층의 배향을 제어하기 위한 수평 방향의 전계를 발생시킨다.
보다 구체적으로, 공통 라인(50)으로부터 복수 개의 공통 전극(51)이 분기되고, 드레인 전극(32)에는 인출 라인(40)이 연결되어 인출 라인(40)으로부터 복수 개의 화소 전극(41)이 분기된다. 여기서, 공통 전극(51)과 화소 전극(41)은 서로 엇갈리게 구성되어 있다.
도 1의 Ι-Ι＇라인에 대한 단면도는 도 2와 같은 형태로 도시된다.
도 2는 도 1의 Ⅰ-Ⅰ＇라인을 나타낸 단면도로서, 공통 전극(51) 및 화소 전극(41)이 형성되는 영역의 단면 구조를 도시하고 있다.
기판(10) 상의 공통 전극(51)은 박막 트랜지스터의 게이트 전극(21)과 같은 평면 상에, 같은 종류의 금속 물질로 형성되고, 이를 덮는 게이트 절연막(11)과 보호층(13)의 상부 영역에는 인듐 틴 옥사이드(ITO: Indium Tin Oxide) 등의 투명 도전 물질로 이루어진 화소 전극(41)이 형성된다.
공통 전극(51)과 화소 전극(41)에 전압이 인가되면 두 전극(51, 41) 간에 수평 방향의 전계가 발생되고, 이 수평 전계에 의해 액정층이 구동된다.
화소 영역 상의 공통 전극(51)과 화소 전극(41)은 포토 레지스트 도포, 노광(exposure), 현상(develop) 등의 공정으로 이루어지는 포토리소그래피(Photolithography) 기술에 의해 패터닝되는 것이 일반적이다.
그런데, 포토리소그래피 기술로 구현 가능한 전극 패턴의 선폭(CD: Critical Dimension)은 약 4㎛ 정도로서, 포토리소그래피 기술을 이용해 공통 전극(51) 및 화소 전극(41)과 같은 전극 패턴을 형성하게 되면 4㎛ 이하의 전극 패턴은 형성할 수 없다.
전극 패턴이 형성되는 영역은 빛의 투과율 향상에 기여하지 못하므로, 전극 패턴의 선폭이 커지면 불가피하게 개구율이 저하되는 단점이 있다.
특히, 공통 전극(51)이나 화소 전극(41)이 불투명한 금속층으로 이루어지는 경우, 개구율이 저하되는 정도가 심해져 휘도 및 대비비(C/R: Contrast Ratio)가 매우 나빠지는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 화소 영역 내의 전극 패턴을 선폭이 작은 미세 패턴으로 형성할 수 있는 횡전계형 액정 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 개구율 감소를 개선하여 휘도 및 대비비 성능을 높일 수 있는 횡전계형 액정 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 횡전계형 어레이 기판의 제조 방법은 a) 기판 상에 게이트 전극, 반도체층, 소스 및 드레인 전극을 갖는 박막 트랜지스터를 형성하는 단계, b) 상기 기판의 전면에 감광성 유기 물질을 도포하여 소정의 두께를 갖는 유기막을 형성하는 단계, c) 상기 유기막을 패터닝하여 개구부와 복수의 오목부를 갖는 유기막 패턴을 형성하는 단계, d) 상기 복수의 오목부와 상기 개구부의 표면이 완만한 경사를 갖도록 상기 유기막 패턴을 열처리하는 단계, e) 상기 유기막 패턴의 상부에 금속층을 형성하는 단계, f) 상기 금속층을 패터닝하여 일부 오목부에 공통 전극을 형성하고, 나머지 오목부 및 상기 개구부에 상기 드레인 전극과 전기적으로 접촉되는 화소 전극을 형성하는 단계를 포함한다.
일 측면에서, 본 발명에 따른 횡전계형 어레이 기판은 상술한 횡전계형 어레이 기판의 제조 방법에 의해 제조된다.
다른 측면에서, 본 발명에 따른 횡전계형 어레이 기판은 기판 상에 게이트 전극, 반도체층, 소스 및 드레인 전극을 갖도록 형성된 박막 트랜지스터, 감광성 유기 물질로 이루어지고, 표면이 완만한 경사를 갖는 콘택홀 및 복수의 오목부가 형성되어 있는 유기막 패턴, 상기 유기막 패턴의 일부 오목부에 형성된 공통 전극, 상기 유기막 패턴의 나머지 오목부에 형성되며, 콘택홀을 통해 상기 박막 트랜지스터의 상기 드레인 전극에 전기적으로 접촉되어 있는 화소 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 일 실시예에 따른 횡전계형 어레이 기판 및 그의 제조 방법에 대하여 첨부된 도면들을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 횡전계형 어레이 기판의 평면도이고, 도 4는 도 3의 Π-Π＇라인을 나타낸 단면도이다.
본 발명의 일 실시예에 따른 횡전계형 어레이 기판은 매트릭스 형태로 배열된 복수의 화소 영역(PXL)들로 이루어지며, 도 3 및 도 4는 어레이 기판 상에 구성되는 하나의 화소 영역(PXL)을 도시하고 있다.
도 3 및 도 4를 참조하면, 횡전계형 어레이 기판은 서로 교차 배치되어 화소 영역(PXL)을 정의하는 게이트 라인(110) 및 데이터 라인(120), 게이트 라인(110)과 평행하게 이격 배치된 공통 라인(150), 게이트 라인(110)과 데이터 라인(120)의 교차 지점에 위치한 박막 트랜지스터(TFT), 화소 영역(PXL) 상에 서로 평행하게 엇갈리도록 배치되는 화소 전극(161) 및 공통 전극(151), 게이트 절연막(170), 유기막 패턴(180) 등을 포함한다.
보다 구체적으로 살펴보면, 어레이 기판 상에 수평 방향으로 게이트 라인(110)과 공통 라인(150)이 서로 평행을 이루도록 배열되고, 수직 방향으로 데이터 라인(120)이 공통 전극(151) 및 화소 전극(161)과 평행을 이루도록 배열된다.
화소 전극(161)은 공통 전극(151)과 서로 엇갈리면서 평행을 이루도록 배치되며, 콘택홀(140)을 통해 박막 트랜지스터(TFT)의 드레인 전극(122)에 전기적으로 접촉된다.
공통 전극(151)과 화소 전극(161)은 화소 영역(PXL) 상에 복수 개가 구성되며, 공통 전극(151)들은 게이트 라인(110)과 평행한 방향으로 형성되어 있는 공통 라인(150)에 의해 서로 연결되고, 화소 전극(161)들은 인출 라인(160)에 의해 서로 연결된다.
도 4를 참조하여 어레이 기판의 수직 단면 구조를 살펴보면, 공통 전극(151) 및 화소 전극(161)이 동일 평면인 유기막 패턴(180)의 상부면, 특히, 유기막 패턴(180)의 인입된 부분에 형성된다.
박막 트랜지스터(TFT)는 게이트 라인(110)으로부터 연장된 게이트 전극(111), 게이트 전극(111)의 상부에 구성된 반도체층(130), 게이트 전극(111)과 반도체층(130) 사이에 게재된 게이트 절연막(170), 소스 전극(121) 및 드레인 전극(122)을 포함한다.
기판(100) 상에 위치한 게이트 전극(111)의 상부에는 게이트 절연막(170)이 형성되고, 게이트 절연막(170) 상에 도핑되지 않은 비정질 실리콘 물질로 이루어지 는 반도체층(130)이 형성된다.
소스 전극(121) 및 드레인 전극(122)은 반도체층(130)의 상부에 일정한 간격을 두고 서로 마주보도록 형성되며, 도 3에 도시된 것처럼, 소스 전극(121)은 데이터 라인(120)에 연결되고, 드레인 전극(122)은 인출 라인(160) 및 화소 전극(161)에 연결된다.
도시되지는 않았으나, 소스 전극(121)과 반도체층(130), 드레인 전극(122)과 반도체층(130) 간의 계면에는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘의 물질로 이루어진 오믹 콘택층(ohmic contact layer)이 형성된다.
유기막 패턴(180)은 감광성 유기 물질로 이루어지고, 표면이 완만한 경사를 갖는 콘택홀(140) 및 복수의 오목부(181)가 형성되어 있다. 유기막 패턴(180)을 구성하는 감광성 유기 물질로는 포토 아크릴(Photo Acryl)이 사용된다.
여기서, 공통 전극(151)은 유기막 패턴(180)의 일부 오목부(181)에 형성되고, 화소 전극(161)은 유기막 패턴(180)의 나머지 오목부(181)에 형성되어 콘택홀(140)에 형성된 인출 라인(160)을 통해 박막 트랜지스터(TFT)와 접속된다.
유기막 패턴(180)을 관통하는 콘택홀(140)은 드레인 전극(122)을 노출시키기 위한 개구부에 해당하는 영역으로, 콘택홀(140)을 통해 드레인 전극(122)의 일부가 노출되어 드레인 전극(122)이 인출 라인(160) 및 화소 전극(161)과 전기적으로 접촉된다.
도시되지는 않았으나, 실리콘 질화막(SiNx) 등의 무기 절연 물질이나 유기 절연 물질로 이루어진 별도의 보호층이 유기막 패턴(180)의 하부에 추가로 형성될 수도 있다.
유기막 패턴(180)은 다음과 같은 일련의 공정에 의해 형성된다.
먼저, 기판(100) 상에 유기막 패턴(180)을 형성하기 위한 감광성 유기 물질이 도포된 후 노광 및 현상을 통해 상부면의 일부가 인입된다.
그리고, 열처리(bake)를 수행함에 따라 인입된 부분의 하부면과 측면이 메워져 폭이 줄어들면, 금속 물질을 감광성 유기 물질을 덮도록 기판(100)의 전면에 증착한다.
그 후, 식각이 수행되면 인입된 부분에 채워진 금속 물질 중 아래쪽의 일부만이 잔류되고, 다른 부분은 감광성 유기 물질의 상부면과 함께 깎여 제거된다.
이러한 공정에 의해, 포토리소그래피 공정을 사용하는 경우에 비해 미세한 선폭을 갖는 전극 패턴이 형성될 수 있다.
여기서, 전극 패턴은 화소 영역(PXL) 상에 형성된 공통 전극(151)과 화소 전극(161)을 주로 의미한다. 또한, 실시예에 따라, 전극 패턴은 게이트 라인(110), 게이트 전극(111), 데이터 라인(120), 소스 전극(121) 및 드레인 전극(122), 인출 라인(160), 공통 라인(150) 등을 포함하는 개념으로 확장될 수도 있다.
구체적으로, 약 1㎛(0.5㎛ 내지 1.5㎛ 범위 내)의 선폭을 갖는 전극 패턴까지 구현할 수 있다.
도 4에서, 유기막 패턴(180)의 오목부(181)가 약 1㎛의 폭을 가지면, 오목부(181)에 채워지는 공통 전극(151)과 화소 전극(161)도 이와 동일한 수준의 미세한 선폭을 갖는다.
공통 전극(151)이나 화소 전극(161)은 몰리브덴(Mo), 몰리브덴 합금(MoTi) 등의 불투명한 금속 물질이나, 인듐 틴 옥사이드(ITO) 등의 투명 도전 물질로 이루어진다.
여기서, 공통 전극(151)이나 화소 전극(161)을 형성하기 위한 금속층은 유기막 패턴(180)을 이루는 감광성 유기 물질과 함께 일괄적으로 식각되어야 하고, 감광성 유기 물질의 식각에는 건식 식각이 사용된다.
그러므로, 금속층은 감광성 유기 물질과 함께 일괄적으로 건식 식각할 수 있는 물질, 몰리브덴(Mo), 몰리브덴 합금(MoTi), 인듐 틴 옥사이드(ITO) 등의 물질로 구성되어야 한다.
화소 영역(PXL) 상의 공통 전극(151) 및 화소 전극(161)이 투명 도전 물질로 이루어지는 경우, 불투명한 금속 물질에 의한 투과율 저하가 일어나지 않으므로, 개구율이 향상되는 장점이 있다.
반면, 공통 전극(151)과 화소 전극(161)이 불투명한 금속 물질로 이루어지는 경우에는, 대비비가 향상되고, 불투명한 금속 물질을 이용한 공정의 특성 상 단차를 낮출 수 있는 장점이 있다.
도 4에서는, 평면 구조 상 공통 전극(151)과 화소 전극(161)이 모두 일직선으로 형성되고, 단면 구조 상 최상부층인 유기막 패턴(180)의 상부에 형성된 경우의 구조를 예시하고 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 전극 패턴을 이루고 있는 물질이나 전극 패턴이 위치하는 부분을 달리하는 다양한 형태의 평, 단면 구조가 채용될 수 있다.
예를 들어, 공통 전극(151)과 화소 전극(161)이 한 번 이상 꺾어져 시야각이 넓어지는 평면 구조가 채용될 수 있다.
혹은, 공통 전극(151)이 게이트 라인(110) 및 게이트 전극(111)과 동일 평면인 기판(100) 상에 동일 물질로 형성되고, 그 상부에 게이트 절연막(170)과 유기막 패턴(180)이 형성된 후, 유기막 패턴(180) 상에 화소 전극(161)이 형성되는 단면 구조가 채용될 수 있다.
이러한 경우, 공통 전극(151)은 게이트 전극(111) 및 게이트 라인(110)을 형성하기 위한 게이트 전극층의 포토리소그래피 공정 시 함께 형성되고, 화소 전극(161)은 유기막 패턴(180)을 형성한 이후에 수행되는 일련의 공정을 통하여 형성된다.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 횡전계형 어레이 기판의 제조 방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 5에 도시된 것처럼, 기판(100) 상에 박막 트랜지스터(TFT)가 형성된다. 여기서, 박막 트랜지스터(TFT)는 게이트 전극(111), 게이트 절연막(170), 반도체층(130), 소스 전극(121) 및 드레인 전극(122)을 갖는다.
게이트 전극(111)과 섬 형상의 반도체층(130), 소스 전극(121) 및 드레인 전극(122)은 마스크를 이용한 사진 공정과 식각 공정을 통해 게이트 전극층, 도핑되지 않은 비정질 실리콘 물질층, 소스/드레인 전극층을 각각 패터닝함으로써 형성된다.
다음으로, 도 6에 도시된 것처럼, 일정한 두께를 갖는 유기막, 즉, 감광성 유기 물질층(182)이 기판(100)의 전면에 걸쳐 형성된다. 감광성 유기 물질층(182)은 포토 아크릴 등의 감광성 유기 물질로 이루어진다.
여기서, 유기막 패턴(180)의 하부에 박막 트랜지스터(TFT)를 포함하여 기판(100)의 전면을 덮는 보호층이 추가로 형성될 수도 있다.
다음으로, 도 7에 도시된 것처럼, 감광성 유기 물질층(182)이 패터닝되어 유기막 패턴(180)이 형성된다. 유기막 패턴(180)은 개구부(183)와 복수 개의 오목부(181)를 갖는다.
이때, 단차가 서로 다른 개구부(183)와 오목부(181)를 갖는 유기막 패턴(180)을 형성하기 위하여 하프톤 마스크(Halftone Mask)(200)가 사용된다.
도 7의 단계를 보다 구체적으로 살펴보면 다음과 같다.
먼저, 패터닝하여야 할 물질층, 즉, 감광성 유기 물질층(182)이 박막 트랜지스터(TFT)와 게이트 절연막(170)을 덮도록 기판(100)의 전면에 도포된다.
그리고, 하프톤 마스크(200)를 이용한 마스크 공정이 진행되어 개구부(183)에서 완전히 제거되고, 오목부(181)에서 부분적으로 낮은 단차를 갖도록 감광성 유기 물질층(182)이 패터닝됨으로써 유기막 패턴(180)이 형성된다.
감광성 유기 물질층(182)은 빛을 받은 부분이 노광되어 현상되는 포지티브 타입(positive type)을 사용하는 것으로 한다.
하프톤 마스크(200)는 일정한 패턴, 즉, 투과 영역(210)과 차단 영역(220), 슬릿(slit)이 형성되어 있는 반투과 영역(230)을 갖는다.
이러한 하프톤 마스크(200)가 감광성 유기 물질층의 위로 일정한 간격을 두 고 위치된 후, 하프톤 마스크(200)를 통해 감광성 유기 물질층으로 빛을 조사하는 노광 공정과 노광된 부분을 제거하는 현상 공정이 진행되어 유기막 패턴이 형성된다.
이때, 하프톤 마스크(200)의 반투과 영역(230)이 오목부(181)의 상부에 대응하여 위치하도록 함으로써, 유기막 패턴(180)이 오목부(181)에서 주위의 다른 부분보다 얇은 두께를 갖도록 한다.
그리고, 하프톤 마스크(200)의 투과 영역(210)이 개구부(183)의 상부에 위치하도록 하여 감광성 유기 물질층(182)에서 개구부(183)에 대응하는 부분이 완전히 제거되도록 한다.
유기막 패턴(180)의 일부 영역을 관통하게 되는 개구부(183)는 드레인 전극(122)의 일부를 노출시킴으로써, 드레인 전극(122)을 이후에 형성될 인출 라인(160) 및 화소 전극(161)과 전기적으로 접촉시키기 위한 영역이다.
이처럼, 하프톤 마스크(200)를 통하여 감광성 유기 물질층(182)에 노광되는 광량을 부분적으로 달리 조절하는 회절 노광 기법을 적용하면, 부분적으로 두께를 달리하는 유기막 패턴(180)을 한 번에 형성할 수 있다.
다음으로, 도 8에 도시된 것처럼, 유기막 패턴(180)의 열처리가 수행되고, 열처리에 의해 역류(reflow)가 발생하여 유기막 패턴(180) 상에 형성된 개구부(183)와 오목부(181)의 저면과 측면이 일부 메워지면서, 개구부(183)와 오목부(181)의 표면이 완만한 경사를 갖도록 미세한 폭으로 음각된다.
다음으로, 도 9에 도시된 것처럼, 금속층(184)이 스퍼터링(sputtering) 등의 공정을 통해 유기막 패턴(180)의 상부에 증착된다.
여기서, 도시되지는 않았으나, 금속층(184)의 상부에 전도성 폴리머층을 형성하는 단계를 추가할 수 있으며, 이러한 경우, 금속층(184)을 패터닝할 때 전도성 폴리머층이 함께 패터닝된다.
다음으로, 도 10에 도시된 것처럼, 금속층(184)이 패터닝되어 유기막 패턴(180) 상의 콘택홀(140)과 오목부(181)에 인출 라인(160), 공통 전극(151) 및 화소 전극(161)이 형성된다.
콘택홀(140)은 도 8의 개구부(183)에 대응하는 영역이며, 공통 전극(151)은 복수 개의 오목부(181) 중 일부 오목부(181)에 형성되고, 화소 전극(161)은 나머지 오목부(181)에, 인출 라인(160)은 콘택홀(140)에 각각 형성된다.
인출 라인(160) 및 화소 전극(161)은 콘택홀(140)을 통해 박막 트랜지스터(TFT)의 드레인 전극(122)과 전기적으로 접촉된다.
도 11은 도 10의 단계를 보다 세부적으로 설명하기 위한 단면도이다.
상술한 바와 같이, 유기막 패턴(180)을 이루는 감광성 유기 물질을 열처리(bake)하여 역류(reflow)시키면, 오목부(181)와 개구부(183)를 이루는 인입 영역이 메워지며 골이 형성된다.
그 상부에 공통 전극(151)과 화소 전극(161)을 형성하기 위한 금속층(184)이 증착된 후, 조절되는 식각률(etch ratio)에 따라 금속층(184)과 유기막 패턴(180)이 일괄적으로 건식 식각됨으로써, 미세한 폭을 갖는 공통 전극(151)과 화소 전극(161)이 형성될 수 있다.
식각률은 금속층(184) 및 유기막 패턴(180)이 얼마나 잘 깎이느냐의 정도를 나타내는 값으로, 식각률이 높으면 같은 시간에 금속층(184) 및 유기막 패턴(180)이 더 많이 깎이고, 식각률이 낮으면 같은 시간에 금속층(184) 및 유기막 패턴(180)이 더 적게 깎인다.
일정한 식각률이 지정되면, 식각률에 따라 수 회에 걸쳐 건식 식각이 반복적으로 수행되면서 금속층(184)과 유기막 패턴(180)이 도11에 도시된 것처럼, A1 내지 A3을 거치며 단계적으로 조금씩 깎이게 된다. 지정된 식각률과 반복 횟수 등에 따라 오목부(181)의 폭과 오목부(181)에 채워지는 공통 전극(151) 및 화소 전극(161)의 선폭이 결정된다.
유기막 패턴(180) 상의 콘택홀(140)과 오목부(181)는 수직 방향으로 폭이 점점 좁아지는 형상을 가지게 되므로, 상부에서부터 하부로 유기막 패턴(180)을 차츰 깍아내게 되면, 콘택홀(140)과 오목부(181)에 남는 부분은 차츰 폭이 좁아지게 된다.
이러한 방식을 통해, 유기막 패턴(180)의 두께와 오목부(181)의 폭이 용이하게 조절되며, 1㎛ 이하의 미세한 선폭까지 구현 가능하다.
금속층(184)과 금속층(184) 하부의 유기막 패턴(180)이 일괄적으로 건식 식각됨에 따라 공통 전극(151)과 화소 전극(161)이 미세한 폭으로 패터닝되므로, 금속층(184)을 이루는 물질은 유기막 패턴(180)을 이루는 감광성 유기 물질과 함께 일괄적으로 건식 식각할 수 있는 물질로 한다.
즉, 금속층(184)은 건식 식각이 가능한 몰리브덴(Mo), 몰리브덴 합금(MoTi) 등 불투명한 금속 물질이나, 인듐 틴 옥사이드(ITO) 등의 투명 도전 물질로 구성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
상기한 바와 같이 이루어진 본 발명에 따른 횡전계형 액정 표시 장치 및 그의 제조 방법은 화소 영역 내의 전극 패턴을 선폭이 작은 미세 패턴으로 형성할 수 있다.
또한, 본 발명에 따른 횡전계형 액정 표시 장치 및 그의 제조 방법은 개구율을 향상시켜 휘도 및 대비비 성능을 높일 수 있다.

Claims (18)

  1. a) 기판 상에 게이트 전극, 반도체층, 소스 및 드레인 전극을 갖는 박막 트랜지스터를 형성하는 단계;
    b) 상기 기판의 전면에 감광성 유기 물질을 도포하여 소정의 두께를 갖는 유기막을 형성하는 단계;
    c) 상기 유기막을 패터닝하여 개구부와 복수의 오목부를 갖는 유기막 패턴을 형성하는 단계;
    d) 상기 복수의 오목부와 상기 개구부의 표면이 완만한 경사를 갖도록 상기 유기막 패턴을 열처리하는 단계;
    e) 상기 유기막 패턴의 상부에 금속층을 형성하는 단계; 및
    f) 상기 금속층을 패터닝하여 일부 오목부에 공통 전극을 형성하고, 나머지 오목부 및 상기 개구부에 상기 드레인 전극과 전기적으로 접촉되는 화소 전극을 형성하는 단계
    를 포함하는 횡전계형 어레이 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 감광성 유기 물질은 포토 아크릴(Photo Acryl)인 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 a) 단계 이후에,
    상기 박막 트랜지스터를 포함한 상기 기판의 전면에 보호층을 형성한 후, 상기 보호층의 상부에 상기 유기막을 형성하는 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 c) 단계는,
    하프톤 마스크를 이용하여 상기 유기막을 패터닝하여 단차가 서로 다른 상기 개구부와 상기 복수의 오목부를 갖는 상기 유기막 패턴을 형성하는 단계인 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 e) 단계 이후에,
    상기 금속층의 상부에 전도성 폴리머층을 형성한 후 상기 금속층과 함께 패터닝하는 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 f) 단계는,
    상기 금속층과 상기 금속층 하부의 상기 유기막 패턴을 일괄적으로 건식 식 각하여 상기 공통 전극 및 상기 화소 전극을 형성하는 단계인 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  7. 제6항에 있어서,
    소정의 횟수만큼 건식 식각이 수행되어 상기 금속층과 상기 유기막 패턴이 단계적으로 깎이는 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  8. 제6항에 있어서,
    식각률에 의해 상기 공통 전극 및 상기 화소 전극의 선폭이 결정되는 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  9. 제1항에 있어서,
    상기 공통 전극 및 상기 화소 전극은,
    선폭이 0.5㎛ 이상 1.5㎛ 이하인 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  10. 제1항에 있어서,
    상기 금속층은,
    몰리브덴(Mo)이나 몰리브덴 합금(MoTi)으로 이루어진 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  11. 제1항에 있어서,
    상기 금속층은,
    인듐 틴 옥사이드(ITO)로 이루어진 것을 특징으로 하는 횡전계형 어레이 기판의 제조 방법.
  12. 제1항 내지 제11항에 기재된 방법에 의해 제조된 것을 특징으로 하는 횡전계형 어레이 기판.
  13. 기판 상에 게이트 전극, 반도체층, 소스 및 드레인 전극을 갖도록 형성된 박막 트랜지스터;
    감광성 유기 물질로 이루어지고, 표면이 완만한 경사를 갖는 콘택홀 및 복수의 오목부가 형성되어 있는 유기막 패턴;
    상기 유기막 패턴의 일부 오목부에 형성된 공통 전극; 및
    상기 유기막 패턴의 나머지 오목부에 형성되며, 콘택홀을 통해 상기 박막 트랜지스터의 상기 드레인 전극에 전기적으로 접촉되어 있는 화소 전극
    을 포함하는 횡전계형 어레이 기판.
  14. 제13항에 있어서,
    상기 감광성 유기 물질은 포토 아크릴(Photo Acryl)인 것을 특징으로 하는 횡전계형 어레이 기판.
  15. 제13항에 있어서,
    상기 박막 트랜지스터와 상기 유기막 패턴 간에 형성된 보호층을 더 포함하는 횡전계형 어레이 기판.
  16. 제13항에 있어서,
    상기 공통 전극 및 상기 화소 전극은,
    선폭이 0.5㎛ 이상 1.5㎛ 이하인 것을 특징으로 하는 횡전계형 어레이 기판.
  17. 제13항에 있어서,
    상기 공통 전극 및 상기 화소 전극은,
    몰리브덴(Mo)이나 몰리브덴 합금(MoTi)으로 이루어진 것을 특징으로 하는 횡전계형 어레이 기판.
  18. 제13항에 있어서,
    상기 공통 전극 및 상기 화소 전극은,
    인듐 틴 옥사이드(ITO)로 이루어진 것을 특징으로 하는 횡전계형 어레이 기판.
KR1020060106471A 2006-10-31 2006-10-31 횡전계형 어레이 기판 및 그의 제조 방법 KR101331520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060106471A KR101331520B1 (ko) 2006-10-31 2006-10-31 횡전계형 어레이 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106471A KR101331520B1 (ko) 2006-10-31 2006-10-31 횡전계형 어레이 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080038930A true KR20080038930A (ko) 2008-05-07
KR101331520B1 KR101331520B1 (ko) 2013-11-26

Family

ID=39647308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106471A KR101331520B1 (ko) 2006-10-31 2006-10-31 횡전계형 어레이 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101331520B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151359A (zh) * 2013-03-14 2013-06-12 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
US8659734B2 (en) 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487783B1 (ko) * 2002-12-31 2005-05-04 엘지.필립스 엘시디 주식회사 반사판을 가진 액정표시장치용 어레이기판의 제조방법
KR100969622B1 (ko) * 2003-04-17 2010-07-14 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659734B2 (en) 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
US9588385B2 (en) 2011-01-03 2017-03-07 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
CN103151359A (zh) * 2013-03-14 2013-06-12 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
US9465264B2 (en) 2013-03-14 2016-10-11 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device

Also Published As

Publication number Publication date
KR101331520B1 (ko) 2013-11-26

Similar Documents

Publication Publication Date Title
JP4593094B2 (ja) 液晶表示装置及びその製造方法
KR102104356B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100382955B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101319977B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR100413668B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101080349B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101248467B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101331520B1 (ko) 횡전계형 어레이 기판 및 그의 제조 방법
KR20020050017A (ko) 액정 표시 장치의 제조 방법
KR100827856B1 (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
KR20070068594A (ko) 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR101016960B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20070097262A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20070103158A (ko) 횡전계형 액정 표시 장치 및 그의 제조 방법
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
KR101263725B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20070070701A (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR20080048731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 7