KR20080033889A - 스트림 데이터 재생 시스템 - Google Patents

스트림 데이터 재생 시스템 Download PDF

Info

Publication number
KR20080033889A
KR20080033889A KR20070103146A KR20070103146A KR20080033889A KR 20080033889 A KR20080033889 A KR 20080033889A KR 20070103146 A KR20070103146 A KR 20070103146A KR 20070103146 A KR20070103146 A KR 20070103146A KR 20080033889 A KR20080033889 A KR 20080033889A
Authority
KR
South Korea
Prior art keywords
transfer
data
circuit
buffer
read
Prior art date
Application number
KR20070103146A
Other languages
English (en)
Inventor
가즈히로 나까무따
Original Assignee
산요덴키가부시키가이샤
산요 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 산요 세미컨덕터 컴퍼니 리미티드 filed Critical 산요덴키가부시키가이샤
Publication of KR20080033889A publication Critical patent/KR20080033889A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10629—Data buffering arrangements, e.g. recording or playback buffers the buffer having a specific structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Information Transfer Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

입출력 버퍼와의 사이의 데이터 전송에 따른 DSP의 처리 부하를 경감한다. 스트림 소스로부터 입력된 스트림 데이터를 축적하는 입력 버퍼와, 상기 입력 버퍼에 축적된 상기 스트림 데이터를 소정의 처리 단위마다 디코드하여 디코드 데이터를 생성하는 디코드 코어 회로와, 상기 디코드 데이터를 축적한 후에 출력하는 출력 버퍼를 갖는 스트림 데이터 재생 시스템에서, 상기 디코드 코어 회로와 접속되고, 상기 입력 버퍼에 축적된 상기 스트림 데이터 및 상기 디코드 코어 회로에서 생성된 상기 디코드 데이터를 기억하는 전송용 메모리 셀과, 상기 입력 버퍼로부터 상기 전송용 메모리 셀에의 상기 스트림 데이터의 상기 처리 단위마다의 전송 및 상기 전송용 메모리 셀로부터 상기 출력 버퍼에의 상기 디코드 데이터의 상기 처리 단위마다의 전송을 제어하는 데이터 전송 제어 회로를 갖는 것으로 한다.
스트림 소스, DSP 코어, 프로그램 메모리, 주 제어 회로, 입출력 버퍼

Description

스트림 데이터 재생 시스템{STREAM DATA REPRODUCING SYSTEM}
본 발명은, 스트림 데이터 재생 시스템에 관한 것이다.
스트림 처리 방식이란, 모든 데이터를 퍼스널 컴퓨터 등의 메모리에 읽어들인 후에 소정의 처리를 실시하는 것은 아니고, 중단되지 않고 흐르는 데이터(이하, 스트림 데이터라고 함)의 헤더부를 검출하는 것과 동시에 그 헤더부를 갖는 스트림 데이터의 처리를 개시하면서 다음으로 처리할 스트림 데이터를 읽어들여 가는 방식이다.
이러한 스트림 데이터의 일례로서는, 데이터의 압축·신장 기술로서 알려지는 MPEG 방식에서, MPEG 비디오 파트에 준거하여 인코드된 비디오 데이터의 데이터 열(비디오 스트림 데이터), MPEG 오디오 파트에 준거하여 인코드된 오디오 데이터의 데이터 열(오디오 스트림 데이터), MPEG 비디오 스트림 데이터 및 MPEG 오디오 스트림 데이터가 MPEG 시스템 파트에 준거하여 시분할 다중화되고 또한 합성된 데이터 열(시스템 스트림 데이터) 등을 예로 들 수 있다. 또한, 이들 스트림의 공급원(이하, 「스트림 소스」라고 함)으로서는, CD-ROM, DVD 등의 광 디스크나, 휴대 오디오용 플래시 메모리 등의 메모리 디바이스, BS 또는 지상 디지털 방송이나 카 네비게이션용의 안테나 등, 다방면에 걸친다.
도 10은, 종래의 스트림 데이터 재생 시스템의 구성을 도시한 도면이다. 또한, 이하에서는, 설명의 형편상, 종래의 스트림 데이터 재생 시스템으로서, 광 디스크에 기억된 MPEG 방식의 오디오 스트림 데이터 재생 시스템을 예로 들어 설명한다(예를 들면, 이하에 기재하는 특허 문헌 1을 참조).
스트림 소스(10)는, MPEG 방식의 프레임간 예측으로 압축된 오디오 스트림 데이터가 기억된 광 디스크이다. 또한, 이러한 오디오 스트림 데이터의 디코드 가능한 최소의 처리 단위인 복수 워드로 구성된 1 프레임(AAU; Audio Access Unit이라고 함)은, 선두로부터 말미를 향하여, 헤더, 오류 정정 부호 및 오디오 데이터에 의해 구성된다.
입력 버퍼(20)는, 예를 들면, FIFO 구성의 링 버퍼에 의해 구성되고, 스트림 소스(10)로부터 광 픽업에 의해 읽어내어져 A/D 변환된 오디오 스트림 데이터를 순차적으로 축적하는 버퍼이다.
출력 버퍼(30)는, 입력 버퍼(20)와 마찬가지로, 예를 들면, FIFO 구성의 링 버퍼에 의해 구성되고, DSP(50)에 의해 오디오 스트림 데이터의 디코드 결과로서 생성되는 디코드 데이터를 순차적으로 축적하는 버퍼이다.
출력 장치(40)는, 예를 들면, 증폭기 탑재 스피커에 의해 구성되고, 출력 버퍼(30)로부터 순차적으로 공급되어 D/A 변환된 디코드 데이터를 음성 출력한다.
DSP(Digital Signal Processor)(50)는, 일반적으로, 곱합 연산을 고속으로 실행 가능한 곱합 승산기 등에 의해 구성되는 DSP 코어(52)를 구비하는 점이나, 데 이터 메모리(51)와 프로그램 메모리(53)가 분리되어 DSP 코어(52)로부터 각각 독립하여 액세스되는 하버드 아키텍쳐를 채용하는 점 등과 같은 특징을 갖는다. 또한, DSP(50)는, 다음과 같이, 입력 버퍼(20)에 축적된 오디오 스트림 데이터에 대한 디코드 처리를 행한다.
즉, DSP 코어(52)는, 입력 버퍼(20)에 축적된 오디오 스트림 데이터의 각 1 프레임의 헤더부를 검출하고, 그 검출 결과에 기초하여, 입력 버퍼(20)에 대하여 리드 요구를 출력한다. 그 결과, 입력 버퍼(20)로부터 1 워드 단위로 오디오 스트림 데이터가 읽어내어져서 DSP(50)에 입력된다. 그리고, DSP 코어(52)는, 데이터 메모리(51)에 대하여 라이트 요구를 출력하고, 입력 버퍼(20)로부터 읽어내어진 오디오 스트림 데이터를 데이터 메모리(51)의 소정 영역(스트림 버퍼)에 기입해 간다.
DSP 코어(52)는, 프로그램 메모리(53)에 저장된 MPEG 방식의 디코드 처리용 프로그램을 읽어내어, 데이터 메모리(51)에 저장된 오디오 스트림 데이터에 대하여 소정의 디코드 처리(신장 처리 등)를 실시한다. 디코드 처리의 결과에 의해 생성되는 디코드 데이터는, DSP(52)에 의해 데이터 메모리(51)의 소정 영역(디코드 버퍼)에 기입된다. 그리고, DSP 코어(52)는, 데이터 메모리(51)에 대하여 리드 요구를 출력하고, 데이터 메모리(51)에 저장된 디코드 데이터를 1 워드 단위로 읽어내어 출력 버퍼(30)에 공급한다. 그 결과, 출력 장치(40)로부터 음성 출력이 이루어져, DSP(50)에 의한 디코드 처리가 완료된다.
[특허 문헌1] 일본 특개 2003-216195호 공보
그런데, 도 10에 도시한 예에서는, DSP 코어(52)가, 입력 버퍼(20)로부터 오디오 스트림 데이터를 읽어내고, 그 읽어낸 오디오 스트림 데이터를 데이터 메모리(51)에 전개하고 있다. 또한, DSP 코어(52)는, 데이터 메모리(51) 상에 기입된 디코드 데이터를 읽어내어 출력 버퍼(30)에의 그 디코드 데이터의 기입을 행하고 있다.
이와 같이, 종래의 스트림 데이터 재생 시스템에서는, 입출력 버퍼와 DSP 사이에서 데이터 전송이 1 워드 단위로 반복하여 행해지는 구조를 채용하고 있다. 이 때문에, 입출력 버퍼와의 사이의 데이터 전송에 따른 처리 부하가, DSP 전체의 처리 부하 내에 차지하는 비율이 크므로, DSP 본래의 디코드 처리에 지장을 초래하였다.
상기 목적을 달성하기 위한 본 발명 중의 주된 발명은, 스트림 소스로부터 입력된 스트림 데이터를 축적하는 입력 버퍼와, 상기 입력 버퍼에 축적된 상기 스트림 데이터를 소정의 처리 단위마다 디코드하여 디코드 데이터를 생성하는 디코드 코어 회로와, 상기 디코드 데이터를 축적한 후에 출력하는 출력 버퍼를 갖는 스트림 데이터 재생 시스템에서, 상기 디코드 코어 회로와 접속되고, 상기 입력 버퍼에 축적된 상기 스트림 데이터 및 상기 디코드 코어 회로에서 생성된 상기 디코드 데이터를 기억하는 전송용 메모리 셀과, 상기 입력 버퍼로부터 상기 전송용 메모리 셀에의 상기 스트림 데이터의 상기 처리 단위마다의 전송 및 상기 전송용 메모리 셀로부터 상기 출력 버퍼에의 상기 디코드 데이터의 상기 처리 단위마다의 전송을 제어하는 데이터 전송 제어 회로를 갖는 것으로 한다.
본 발명에 따르면, 입출력 버퍼와의 사이의 데이터 전송에 따른 DSP의 처리 부하를 경감한 스트림 데이터 재생 시스템을 제공할 수 있다.
(스트림 데이터 재생 시스템의 구성)
도 1은, 본 발명에 따른 스트림 데이터 재생 시스템의 구성을 도시한 도면이다. 또한, 도 10에 도시한 종래의 스트림 데이터 재생 시스템과 동일 요소(스트림 소스(10), 입력 버퍼(20), 출력 버퍼(30), 출력 장치(40))는 동일한 부호를 붙이고 설명은 생략한다.
또한, 도 10에 도시한 종래의 스트림 데이터 재생 시스템의 경우와 마찬가지로, 광 디스크에 기억된 MPEG 방식의 오디오 스트림 데이터 재생 시스템을 예로 들어 설명하지만, 본 발명에 따른 스트림 데이터로서는, MPEG 방식의 비디오 스트림 데이터나 시스템 스트림 데이터이어도 되고, 본 발명에 따른 스트림 데이터 재생 시스템으로서는, 휴대 오디오 플레이어나 BS 또는 지상 디지털 방송 수신기 등의 경우이어도 된다.
도 1에 도시한 본 발명에 따른 스트림 데이터 재생 시스템이, 도 10에 도시한 종래의 스트림 데이터 재생 시스템과 구성 상 서로 다른 점은, DSP(100)의 데이 터 메모리 모듈(110)과 데이터 전송 제어 회로(200)의 2점을 예로 들 수 있다.
DSP(100)는, 곱합 승산기 등에 의해 구성되고, 스트림 데이터의 디코드 처리를 행하는 DSP 코어(120)(본 발명에 따른 『디코드 코어 회로』)를 구비하는 점이나, 데이터 메모리 모듈(110)과 프로그램 메모리(130)가 분리되어 DSP 코어(120)로부터 각각 독립하여 액세스되는 하버드 아키텍쳐를 채용한다.
여기서, 데이터 메모리 모듈(110)은, 종래의 데이터 메모리(51)와 마찬가지로 데이터를 읽기 쓰기하는 메모리인데, 각각 물리적으로 독립한 통상 영역용 메모리 셀(111), 전송 영역0용 메모리 셀(112) 및 전송 영역1용 메모리 셀(113)을 일체화하고, DSP 코어(120)에서 데이터 메모리용의 어드레스 공간에 의해 일원 관리되는 메모리 모듈로 한다.
통상 영역용 메모리 셀(111)은, 입력 버퍼(20)로부터 데이터 전송 제어 회로(200)를 통하여 DSP(100)에 전송되는 오디오 스트림 데이터 및 DSP(100)로부터 데이터 전송 제어 회로(200)를 통하여 출력 버퍼(30)에 전송되는 디코드 데이터 이외의 통상 데이터를 읽기 쓰기하는 메모리 셀이다. 또한, 데이터 메모리 모듈(110) 전체의 영역에서의 통상 영역용 메모리 셀(111)의 영역의 것을 「통상 영역」이라고 한다.
전송 영역0용 메모리 셀(112)은, 입력 버퍼(20)로부터 데이터 전송 제어 회로(200)를 통하여 전송되어 온 오디오 스트림 데이터를 저장하는 메모리 셀이다. 또한, 데이터 메모리 모듈(110) 전체의 영역에서의 전송 영역0용 메모리 셀(112)의 영역의 것을 「전송 영역0」이라고 한다. 또한, 스트림 소스(10)로부터 읽어낸 오 디오 스트림 데이터가 입력 버퍼(20)에 축적된 후, 입력 버퍼(20)로부터 오디오 스트림 데이터를 읽어내어 데이터 전송 제어 회로(200)를 통하여 전송 영역0용 메모리 셀(112)에 기입하는 것을, 이하에서는 「리드 전송」이라고 한다. 즉, 전송 영역0용 메모리 셀(112)은 리드 전송처에 해당하고, 입력 버퍼(20)는 리드 전송원에 해당한다.
전송 영역1용 메모리 셀(113)은, 데이터 전송 제어 회로(200)를 통하여 출력 버퍼(30)에 전송시키는 디코드 데이터를 저장하는 메모리 셀이다. 또한, 데이터 메모리 모듈(110) 전체의 영역에서의 전송 영역1용 메모리 셀(113)의 영역의 것을 「전송 영역1」이라고 한다. 또한, 데이터 전송 제어 회로(220)를 통해 전송 영역1용 메모리 셀(113)로부터 디코드 데이터를 읽어내어 출력 버퍼(30)에 기입하는 것을, 이하에서는 「라이트 전송」이라고 한다. 즉, 전송 영역1용 메모리 셀(113)은 라이트 전송원에 해당하고, 출력 버퍼(30)는 라이트 전송처에 해당한다.
이상과 같이, 통상의 데이터 메모리로서 이용되는 통상 영역용 메모리 셀(111)과, 스트림 데이터 또는 디코드 데이터의 전송 영역으로서 이용되는 전송 영역0용 메모리 셀(112) 및 전송 영역1용 메모리 셀(113)을, 물리적으로 나눔으로써, 스트림 데이터 또는 디코드 데이터의 전송 중이어도, DSP 코어(120)는, 통상 영역용 메모리 셀(111)을 사용하여 다른 처리를 실행할 수 있다.
또한, 전송 영역0용 메모리 셀(112) 및 전송 영역1용 메모리 셀(113)은, 리드 전송 중 또는 라이트 전송 중의 기간에서는, DSP 코어(120)로부터의 액세스가 금지되지만, 리드 전송 중 또는 라이트 전송 중 이외의 기간에서는, 통상 영역용 메모리 셀(111)과 마찬가지로, DSP 코어(120)로부터 통상의 데이터 메모리로서 액세스된다. 또한, 전송 영역0용 메모리 셀(112) 및 전송 영역1용 메모리 셀(113)은, 각각, 리드 전송 및 라이트 전송의 양방을 실시할 수 있도록 절환하여 제어가 이루어지는 경우로 한다.
데이터 전송 제어 회로(200)는, 입력 버퍼(20)로부터 전송 영역0용 메모리 셀(112) 또는 전송 영역1용 메모리 셀(113)에의 오디오 스트림 데이터의 전송 제어, 및, 전송 영역0용 메모리 셀(112) 또는 전송 영역1용 메모리 셀(113)로부터 출력 버퍼(30)에의 디코드 데이터의 전송 제어를 행한다. 또한, 데이터 전송 제어 회로(200)는, DSP 코어(120)로부터의 전송 명령에 따라서, 오디오 스트림 데이터 또는 디코드 데이터의 전송 제어를 실행한다.
따라서, 데이터 전송 제어 회로(200)는, DSP 코어(120)로부터의 전송 명령을 받은 후에는, DSP 코어(120)를 통하지 않고, 전술한 전송 제어를 실행할 수 있어, DSP 코어(120) 전체의 처리 부하를 경감하는 것이 가능하게 된다. 또한, 처리 부하의 경감에 의해, DSP 코어(120)는, 다른 처리 기능을 추가하는 것이 용이해지는 것 외에, 동작 주파수를 내리는 것도 용이해진다.
(데이터 전송 제어 회로의 구성)
도 2는, 본 발명에 따른 데이터 전송 제어 회로(200)의 구성을 도시한 도면이다. 또한, 도 2에서는, 전송 영역0용 메모리 셀(112)이 리드 전송처에 해당하고, 전송 영역1용 메모리 셀(113)이 라이트 전송원에 해당하는 경우로 한다.
입출력 버퍼(300)는, 입력 버퍼(20) 및 출력 버퍼(30)를 총칭한 DSP(100)의 외부에 설치한 오디오 스트림 데이터의 메모리이다. 또한, 입출력 버퍼(300)는, DSP(100)의 내부에 설치하여도 되지만, 일반적으로는, DSP(100)의 회로 규모 축소화를 위해 DSP(100)의 외부에 설치하는 쪽이 바람직하다.
주 제어 회로(230)는, DSP(120)로부터의 전송 명령을 받아, 데이터 전송 제어 회로(200) 전체의 제어, 특히, 버퍼 리드 회로(211), 전송 영역 라이트 회로(212), 전송 영역 리드 회로(220) 및 버퍼 라이트 회로(221)의 리드·라이트 제어를 담당하는 회로로서, 예를 들면, 프로세서로서 실시된다.
버퍼 리드 회로(211)는, 버퍼 리드 액세스 회로(210)를 통하여, 입출력 버퍼(300)에 저장된 리드 전송 데이터(본 실시 형태의 경우, 오디오 스트림 데이터가 해당함)를 소정의 처리 단위(예를 들면, 1 워드)마다 읽어내기를 행하는 회로이다.
전송 영역 라이트 회로(212)는, 버퍼 리드 회로(211)에 의해 입출력 버퍼(300)로부터 읽어내어진 리드 전송 데이터를, 전송 영역0용 메모리 셀(112)에 소정의 처리 단위(예를 들면, 1 워드)마다 기입을 행하는 회로이다. 또한, 전송 영역 라이트 회로(212)는, 리드 전송 데이터의 기입이 종료했을 때, 주 제어 회로(230)에 대하여 리드 전송 완료 플래그를 출력한다.
셀렉터(213)는, 주 제어 회로(230)로부터 공급되는 전송 모드 플래그 0에 따라서, 전송 영역0용 메모리 셀(112)에 리드 전송 데이터의 기입을 행하는 경우에는, 전송 영역 라이트 회로(212)로부터 공급되는 리드 전송 데이터를 선택하여 전송 영역0용 메모리 셀(112)에 출력한다. 또한, 셀렉터(213)는, 전송 영역0용 메모리 셀(112)에 DSP 코어(120)로부터 공급되는 디코드 데이터 등의 라이트 데이터(이 하, DSP 라이트 데이터라고 함)를 기입하는 경우에는, DSP 코어(120)로부터 공급되는 DSP 라이트 데이터를 선택하여 전송 영역0용 메모리 셀(112)에 출력한다.
셀렉터(223)는, 주 제어 회로(230)로부터 공급되는 전송 모드 플래그 0에 따라서, 전송 영역0용 메모리 셀(112)로부터 읽어내어진 데이터 또는 0 데이터를 선택하여 셀렉터(226)에 출력한다.
셀렉터(214)는, 주 제어 회로(230)로부터 공급되는 전송 모드 플래그 1에 따라서, 전송 영역1용 메모리 셀(113)에 리드 전송 데이터의 기입을 행하는 경우에는, 전송 영역 라이트 회로(212)로부터 공급되는 리드 전송 데이터를 선택하여 전송 영역1용 메모리 셀(113)에 출력한다. 또한, 셀렉터(214)는, 전송 영역1용 메모리 셀(113)에 DSP 라이트 데이터의 기입을 행하는 경우에는, DSP 코어(120)로부터 공급되는 DSP 라이트 데이터를 선택하여 전송 영역1용 메모리 셀(113)에 출력한다.
셀렉터(224)는, 주 제어 회로(230)로부터 공급되는 전송 모드 플래그 1에 따라서, 전송 영역1용 메모리 셀(113)로부터 읽어내어진 데이터 또는 0 데이터를 선택하여, 셀렉터(226)에 출력한다.
셀렉터(225)는, 주 제어 회로(230)로부터 공급되는 전송 모드 플래그 0에 따라서, 전송 영역0에 저장된 데이터를 라이트 전송 데이터로 하는 경우에는, 전송 영역0용 메모리 셀(112)로부터 읽어내어진 라이트 전송 데이터를 선택하여 전송 영역 리드 회로(220)에 출력한다. 또한, 셀렉터(225)는, 전송 영역1에 저장된 데이터를 라이트 전송 데이터로 하는 경우에는, 전송 영역1용 메모리 셀(113)로부터 읽어내어진 라이트 전송 데이터를 선택하여 전송 영역 리드 회로(220)에 출력한다.
전송 영역 리드 회로(220)는, 셀렉터(225)를 통하여, 전송 영역0용 메모리 셀(112) 또는 전송 영역1용 메모리 셀(113)로부터 라이트 전송 데이터를 소정의 처리 단위(예를 들면, 1 워드)마다 읽어내기를 행하는 회로이다. 또한, 전송 영역 리드 회로(220)는, 라이트 전송 데이터의 읽어내기가 종료했을 때에, 주 제어 회로(230)에 대하여 라이트 전송 완료 플래그를 출력한다.
버퍼 라이트 회로(221)는, 버퍼 라이트 액세스 회로(222)를 통하여, 전송 영역 리드 회로(220)로부터 읽어낸 라이트 전송 데이터를 입출력 버퍼(300)에 소정의 처리 단위(예를 들면, 1 워드)마다 기입하는 회로이다.
셀렉터(226)는, DSP 코어(120)로부터의 요구에 따라서, 셀렉터(223)로부터 출력되는 전송 영역0용 메모리 셀(112)로부터 읽어낸 데이터, 셀렉터(224)로부터 출력되는 전송 영역1용 메모리 셀(113)로부터 읽어낸 데이터 또는 통상 영역용 메모리 셀(111)로부터 읽어낸 통상 데이터 중 어느 하나를 선택하여 DSP 리드 데이터로서 DSP 코어(120)에 출력한다.
(데이터 전송 제어 회로의 리드 전송에 따른 동작)
도 3 내지 도 5를 참조하여, 리드 전송처로서 전송 영역0용 메모리 셀(112)이 선택된 경우의 데이터 전송 제어 회로(200)의 리드 전송에 따른 동작을 설명한다. 또한, 도 3은, 데이터 전송 제어 회로(200)의 리드 전송에 따른 시스템 구성도이며, 도 4는, 도 3에 도시한 시스템 구성에서의 주요 신호의 타이밍차트이며, 도 5는, 전송 영역 라이트 회로(212)의 상태 천이도이다.
주 제어 회로(230)는, 버퍼 리드 회로(211)에 대하여 리드 어드레스를 공급 한 후에(도 4의 (b) 참조), 또한, 버퍼 리드 회로(211) 및 전송 영역 라이트 회로(212)에 대하여, 리드 전송 데이터(스트림 데이터)의 전송 개시를 통지시키는 리드 전송 모드 플래그(본 발명에 따른 『제1 전송 모드 플래그』)를 "0"으로부터 "1"로 설정한다(도 4의 (c) 참조).
버퍼 리드 회로(211)는, 리드 전송 모드 플래그가 "1"로 되었다는 취지를 식별하면, 버퍼 리드 액세스 회로(210)에 대하여 리드 전송 개시 명령을 주고(도 4의 (d) 참조), 주 제어 회로(230)로부터 공급된 리드 어드레스를 버퍼 리드 액세스 회로(210)에 공급함과 함께(도 4의 (f) 참조), 소정 기간 경과 후에, 리드 전송 스테이터스를 "0(정지)"으로부터 "1(리드 전송 중)"로 절환한다(도 4의 (e) 참조).
버퍼 리드 액세스 회로(210)는, 리드 전송 스테이터스가 "1(리드 전송 중)"로 된 것을 받아, 버퍼 리드 회로(211)로부터 시스템 로크(도 4의 (a) 참조)를 소정 분주한 리드 클럭을 수신한다(도 4의 (g) 참조). 그리고, 버퍼 리드 액세스 회로(210)는, 버퍼 리드 회로(211)로부터 공급된 리드 클럭 및 리드 어드레스에 기초하여, 입출력 버퍼(300)로부터 리드 전송 데이터의 읽어내기를 행한다. 상세히 설명하면, 버퍼 리드 액세스 회로(210)는, 리드 클럭의 하강마다 리드 유효 플래그를 소정 기간 동안 "1"로 설정함과 함께(도 4의 (g), (h) 참조), 리드 유효 플래그가 "1"인 동안에 입출력 버퍼(300)로부터 리드 전송 데이터를 소정의 처리 단위(예를 들면, 1 워드)분 읽어낸다(도 4의 (h), (i) 참조).
한편, 전송 영역 라이트 회로(212)는, 버퍼 리드 회로(211)로부터 리드 전송 인에이블(리드 유효 플래그와 동일) 및 리드 전송 데이터가 공급된다(도 4의 (h), (i), (j) 참조). 전송 영역 라이트 회로(212)는, 리드 전송 인에이블이 "1"로 될 때마다, 버퍼 리드 회로(211)로부터 공급된 소정의 처리 단위분의 리드 전송 데이터를, 전송 영역0용 메모리 셀(112)에 기입해간다(도 4의 (j), (k) 참조).
한편, 전송 영역 라이트 회로(212)는, 도 5에 도시하는 상태 천이도에 따라서, 전송 영역0용 메모리 셀(112)에 대하여, 버퍼 리드 회로(211)로부터 공급된 리드 전송 데이터의 기입을 소정의 처리 단위(예를 들면, 1 워드)마다 행해 간다. 즉, 주 제어 회로(230)로부터 공급되는 리드 전송 모드 플래그가 "0"으로부터 "1"로 절환되었을 때에, 전송 영역 라이트 회로(212)는, 아이들 상태 S0으로부터, 버퍼 리드 회로(211)로부터 리드 전송 데이터를 대기하는 리드 전송 데이터 대기 상태 S1로 이행한다. 또한, 리드 전송 데이터 대기 상태 S1에서, 리드 전송 인에이블이 "0"으로부터 "1"로 절환되었을 때에, 전송 영역 라이트 회로(212)는, 전송 영역0용 메모리 셀(112)에 대하여 리드 전송 데이터를 기입해 가는 전송 영역 라이트 상태 S2로 이행한다.
또한, 전송 영역 라이트 회로(212)는, 전송 영역0용 메모리 셀(112)에 기입한 리드 전송 데이터량을 카운트하는 기능을 구비한다. 여기에서, 전송 영역 라이트 회로(212)는, 리드 전송 데이터량이, DSP 코어(120)로부터의 전송 명령에 따라서 미리 설정해 둔 리드 전송 데이터 사이즈에 도달하는지의 여부를 판정하는 리드 전송 완료 판정 상태 S3으로 이행한다.
전송 영역 라이트 회로(212)는, 리드 전송 완료 판정 상태 S3에서, 리드 전송 데이터량이 리드 전송 데이터 사이즈에 충분하지 않은 경우에는 리드 전송 데이 터 대기 상태 S1로 다시 이행하고, 한편, 리드 전송 데이터량이 리드 전송 데이터 사이즈에 도달한 경우에는 최초의 아이들 상태 S0으로 되돌아간다.
또한, 아이들 상태 S0으로 되돌아갔을 때에, 전송 영역 라이트 회로(212)는, 리드 전송 완료 플래그(본 발명에 따른 『제1 전송 완료 플래그』)를 "0"으로부터 "1"로 설정하고, 주 제어 회로(230) 및 버퍼 리드 회로(211)에 공급한다(도 4의 (l) 참조). 그 결과, 주 제어 회로(230)는, 리드 전송 모드 플래그를 "0"으로 리세트하고, 또한, 버퍼 리드 회로(211)는, 리드 전송 스테이터스를 "1"로부터 "0"으로 절환한다(도 4의 (e), (l) 참조). 이상에 의해, 데이터 전송 제어 회로(200)에 의한 리드 전송이 완료된다.
(데이터 전송 제어 회로의 라이트 전송에 따른 동작)
도 6 내지 도 9를 참조하여, 라이트 전송원으로서 전송 영역1용 메모리 셀(113)이 선택된 경우의 데이터 전송 제어 회로(200)의 라이트 전송에 따른 동작을 설명한다. 또한, 도 6은, 데이터 전송 제어 회로(200)의 라이트 전송에 따른 시스템 구성도이며, 도 7은, 도 6에 도시한 시스템 구성에서의 주요 신호의 타이밍차트이며, 도 8은, 전송 영역 리드 회로(220)의 상태 천이도이며, 도 9는, 버퍼 라이트 회로(221)의 상태 천이도이다.
주 제어 회로(230)는, DSP 코어(120)로부터의 라이트 전송 명령을 받아, 버퍼 라이트 회로(221)에 대하여 라이트 어드레스를 공급한 후에(도 7의 (b) 참조), 또한, 버퍼 라이트 회로(221) 및 전송 영역 리드 회로(220)에 대하여 라이트 전송 데이터(디코드 데이터)의 전송 개시를 통지시키는 라이트 전송 모드 플래그(본 발 명에 따른 『제2 전송 모드 플래그』)를 "0"으로부터 "1"로 설정한다(도 7의 (c) 참조).
전송 영역 리드 회로(220)는, 도 8에 도시하는 상태 천이도에 따라서, 전송 영역1용 메모리 셀(113)로부터 라이트 전송 데이터의 읽어내기를 행한다. 즉, 주 제어 회로(230)로부터 공급되는 라이트 전송 모드 플래그가 "0"으로부터 "1"로 절환된 후, 전송 영역 리드 회로(220)는, 아이들 상태 S0으로부터, 전송 영역1용 메모리 셀(113)로부터 1 프레임에 상당하는 4 워드분의 라이트 전송 데이터를 읽어내는 상태 S1∼S4로 이행한다.
그리고, 전송 영역 리드 회로(220)는, 전송 영역1용 메모리 셀(113)로부터 4 워드분의 라이트 전송 데이터의 읽어내기가 완료되었을 때, 라이트 전송 인에이블을 "1"로 세트한 후에(도 7의 (g), (h) 참조), 버퍼 라이트 회로(221)에 의한 입출력 버퍼(300)에의 4 워드분의 라이트 전송 데이터의 기입이 완료되었다는 취지를 나타내는 라이트 플래그가 "1"로 될 때까지를 대기하는 라이트 완료 대기 상태 S5로 이행한다(도 7의 (i), (j) 참조).
또한, 전송 영역 리드 회로(220)는, 전송 영역1용 메모리 셀(113)로부터 읽어낸 라이트 전송 데이터량을 카운트하는 기능을 구비한다. 전송 영역 리드 회로(220)는, 버퍼 라이트 회로(221)에 의한 4 워드분의 라이트 전송 데이터의 기입이 완료되고, 라이트 플래그가 "1"이 되었을 때, 라이트 전송 데이터량이, DSP(120)로부터의 라이트 전송 명령에 의해 미리 설정해둔 라이트 전송 데이터 사이즈에 도달할지의 여부를 판정한다.
전송 영역 리드 회로(220)는, 라이트 전송 데이터량이 라이트 전송 데이터 사이즈에 충분하지 않은 경우에는, 다음의 4 워드분의 라이트 전송 데이터를 읽어내어 가는 상태 S1∼S4로 이행하고, 한편, 라이트 전송 데이터량이 라이트 전송 데이터 사이즈에 도달한 경우에는, 라이트 전송 완료 플래그(본 발명에 따른 『제2 전송 완료 플래그』)를 "1"로 설정하여, 최초의 아이들 상태 S0으로 되돌아간다. 그 결과, 주 제어 회로(230)는, 라이트 전송 모드 플래그를 "0"으로 리세트한다.
이상과 같이, 전송 영역 리드 회로(220)에 의한 전송 영역1용 메모리 셀(113)로부터의 라이트 전송 데이터의 읽어내기가 완료된다.
한편, 버퍼 라이트 회로(221)는, 라이트 전송 모드 플래그가 "1"이 되었다는 취지를 식별하면, 버퍼 라이트 액세스 회로(222)에 대하여 라이트 전송 개시 명령을 주고(도 7의 (d) 참조), 주 제어 회로(230)로부터 공급된 라이트 어드레스를 버퍼 라이트 액세스 회로(222)에 공급함과 함께(도 7의 (f) 참조), 소정 기간 경과 후에, 라이트 전송 스테이터스를 "0(정지)"으로부터 "1(라이트 전송 중)"로 절환한다(도 7의 (e) 참조).
버퍼 라이트 회로(221)는, 라이트 전송 정지 명령이 "1(라이트 전송 중)"로 된 것을 받아, 시스템 로크(도 7의 (a) 참조)를 소정 분주한 라이트 클럭과, 전송 영역 리드 회로(220)에 의해 읽어내어진 라이트 전송 데이터를, 버퍼 라이트 액세스 회로(222)에 공급한다. 그 결과, 버퍼 라이트 액세스 회로(222)는, 버퍼 라이트 회로(221)로부터 공급된 라이트 어드레스 및 라이트 클럭에 기초하여, 입출력 버퍼(300)에 라이트 전송 데이터를 기입해 간다.
또한, 버퍼 라이트 회로(221)에 의한 입출력 버퍼(300)에의 라이트 전송 데이터의 기입은, 도 9에 도시하는 상태 천이도에 따르는 것으로 된다. 즉, 주 제어 회로(230)로부터 공급되는 라이트 전송 모드 플래그가 "0"으로부터 "1"로 절환되었을 때에, 버퍼 라이트 회로(221)는, 아이들 상태 S0으로부터, 전송 영역 리드 회로(220)로부터 4 워드분의 라이트 전송 데이터를 대기하는 라이트 전송 데이터 대기 상태 S1로 이행한다.
그리고, 4워드분의 라이트 전송 데이터가 공급되고, 또한, 라이트 전송 인에이블이 "0"으로부터 "1"로 절환된 때에, 버퍼 라이트 회로(221)는, 버퍼 라이트 액세스 회로(222)에 대하여 아비터 리퀘스트를 출력하는 라이트 요구 상태 S2로 이행하고, 또한, 버퍼 라이트 액세스 회로(222)로부터 아비터 허가 AK를 대기하는 라이트 허가 대기 상태 S3으로 이행한다.
버퍼 라이트 회로(221)는, 버퍼 라이트 액세스 회로(222)로부터 아비터 허가 AK를 접수하면, 4 워드분의 라이트 전송 데이터를 1 워드 단위로 입출력 버퍼(300)에 기입해 가는 라이트 상태 S4∼S7로 이행한다. 그리고, 4 워드분의 라이트 전송 데이터의 기입이 종료하면, 버퍼 라이트 회로(221)는, 라이트 전송 데이터 대기 상태 S1로 다시 이행하고, DSP 코어(120)에 의해 설정된 라이트 전송 데이터 사이즈분의 기입이 종료할 때까지, 전술한 상태 천이를 반복해 간다. 또한, 라이트 전송 데이터 사이즈분의 기입이 종료하면, 버퍼 라이트 회로(221)는, 전송 영역 리드 회로(220)에 의해 "1"로 설정된 라이트 전송 완료 플래그에 따라서, 아이들 상태 S0으로 되돌아간다. 이상에 의해, 데이터 전송 제어 회로(200)에 의한 라이트 전송 이 완료된다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 전술한 실시 형태는, 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경/개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다.
도 1은 본 발명에 따른 스트림 데이터 재생 시스템의 구성을 도시한 도면.
도 2는 본 발명에 따른 데이터 전송 제어 회로의 구성을 도시한 도면.
도 3은 본 발명에 따른 데이터 전송 제어 회로의 리드 전송에 따른 시스템 구성도.
도 4는 도 3에 도시한 시스템 구성에서의 주요 신호의 타이밍차트.
도 5는 본 발명에 따른 전송 영역 라이트 회로의 상태 천이도.
도 6은 본 발명에 따른 데이터 전송 제어 회로의 라이트 전송에 따른 시스템 구성도.
도 7은 도 6에 도시한 시스템 구성에서의 주요 신호의 타이밍차트.
도 8은 본 발명에 따른 전송 영역 리드 회로의 상태 천이도.
도 9는 본 발명에 따른 버퍼 라이트 회로의 상태 천이도.
도 10은 종래의 스트림 데이터 재생 시스템의 구성을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 스트림 소스
20 : 입력 버퍼
30 : 출력 버퍼
40 : 출력 장치
50, 100 : DSP
51 : 데이터 메모리
110 : 데이터 메모리 모듈
111 : 통상 영역용 메모리 셀
112 : 전송 영역0용 메모리 셀
113 : 전송 영역1용 메모리 셀
52, 120 : DSP 코어
53, 130 : 프로그램 메모리
200 : 데이터 전송 제어 회로
210 : 버퍼 리드 액세스 회로
211 : 버퍼 리드 회로
212 : 전송 영역 라이트 회로
213, 214, 223, 224, 225, 226 : 셀렉터
220 : 전송 영역 리드 회로
221 : 버퍼 라이트 회로
222 : 버퍼 라이트 액세스 회로
230 : 주 제어 회로
300 : 입출력 버퍼

Claims (6)

  1. 스트림 소스로부터 입력된 스트림 데이터를 축적하는 입력 버퍼와, 상기 입력 버퍼에 축적된 상기 스트림 데이터를 소정의 처리 단위마다 디코드하여 디코드 데이터를 생성하는 디코드 코어 회로와, 상기 디코드 데이터를 축적한 후에 출력하는 출력 버퍼를 갖는 스트림 데이터 재생 시스템으로서,
    상기 디코드 코어 회로와 접속되고, 상기 입력 버퍼에 축적된 상기 스트림 데이터 및 상기 디코드 코어 회로에서 생성된 상기 디코드 데이터를 기억하는 전송용 메모리 셀과,
    상기 입력 버퍼로부터 상기 전송용 메모리 셀에의 상기 스트림 데이터의 상기 처리 단위마다의 전송 및 상기 전송용 메모리 셀로부터 상기 출력 버퍼에의 상기 디코드 데이터의 상기 처리 단위마다의 전송을 제어하는 데이터 전송 제어 회로
    를 포함하는 것을 특징으로 하는 스트림 데이터 재생 시스템.
  2. 제1항에 있어서,
    상기 전송용 메모리 셀을 복수 구비하고,
    상기 데이터 전송 제어 회로는,
    복수의 상기 전송용 메모리 셀 중 어느 하나를 상기 스트림 데이터의 전송처또는 상기 디코드 데이터의 전송원으로서 선택하는 것을 특징으로 하는 스트림 데이터 재생 시스템.
  3. 제2항에 있어서,
    복수의 상기 전송용 메모리 셀은,
    상기 스트림 데이터의 전송 또는 상기 디코드 데이터의 전송이 행해지는 기간 이외에는, 데이터 메모리로서 상기 디코드 코어 회로에 의해 액세스되는 것을 특징으로 하는 스트림 데이터 재생 시스템.
  4. 제1항에 있어서,
    상기 데이터 전송 제어 회로는,
    상기 입력 버퍼로부터 상기 스트림 데이터를 상기 처리 단위마다 읽어내는 버퍼 리드 회로와,
    상기 버퍼 리드 회로로부터 읽어내어진 상기 스트림 데이터를 상기 처리 단위마다 상기 전송용 메모리 셀에 기입하는 전송 영역 라이트 회로와,
    상기 전송용 메모리 셀로부터 상기 디코드 데이터를 상기 처리 단위마다 읽어내는 전송 영역 리드 회로와,
    상기 전송 영역 리드 회로에 의해 읽어내어진 상기 디코드 데이터를 상기 처리 단위마다 상기 출력 버퍼에 기입하는 버퍼 라이트 회로와,
    상기 버퍼 리드 회로, 상기 전송 영역 라이트 회로, 상기 전송 영역 리드 회로 및 상기 버퍼 라이트 회로를 제어하는 주 제어 회로
    를 갖는 것을 특징으로 하는 스트림 데이터 재생 시스템.
  5. 제4항에 있어서,
    상기 주 제어 회로는,
    상기 디코드 코어 회로로부터의 상기 스트림 데이터의 전송 명령을 받아, 상기 버퍼 리드 회로 및 상기 전송 영역 라이트 회로에 대하여 상기 스트림 데이터의 전송 개시를 통지시키는 제1 전송 모드 플래그를 출력하고,
    상기 전송 영역 라이트 회로는,
    상기 제1 전송 모드 플래그에 따라서, 상기 버퍼 리드 회로에 의해 읽어내어진 상기 스트림 데이터를 소정의 전송 사이즈분 상기 전송용 메모리 셀에 기입한 후, 상기 제1 전송 모드 플래그를 리세트시키는 제1 전송 완료 플래그를 출력하는 것을 특징으로 하는 스트림 데이터 재생 시스템.
  6. 제4항에 있어서,
    상기 주 제어 회로는,
    상기 디코드 코어 회로로부터의 상기 디코드 데이터의 전송 명령을 받아, 상기 전송 영역 리드 회로 및 상기 버퍼 라이트 회로에 대하여 상기 디코드 데이터의 전송 개시를 통지시키는 제2 전송 모드 플래그를 출력하고,
    상기 전송 영역 리드 회로는,
    상기 제2 전송 모드 플래그에 따라서, 상기 전송용 메모리 셀로부터 상기 디코드 데이터를 소정의 전송 사이즈분 읽어내어 상기 버퍼 라이트 회로에 의해 상기 출력 버퍼에 기입된 후, 상기 제2 전송 모드 플래그를 리세트시키는 제2 전송 완료 플래그를 출력하는 것을 특징으로 하는 스트림 데이터 재생 시스템.
KR20070103146A 2006-10-13 2007-10-12 스트림 데이터 재생 시스템 KR20080033889A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00280080 2006-10-13
JP2006280080A JP2008097430A (ja) 2006-10-13 2006-10-13 ストリームデータ再生システム

Publications (1)

Publication Number Publication Date
KR20080033889A true KR20080033889A (ko) 2008-04-17

Family

ID=39298052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070103146A KR20080033889A (ko) 2006-10-13 2007-10-12 스트림 데이터 재생 시스템

Country Status (4)

Country Link
US (1) US8229288B2 (ko)
JP (1) JP2008097430A (ko)
KR (1) KR20080033889A (ko)
CN (1) CN101163243B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041848B2 (en) * 2008-08-04 2011-10-18 Apple Inc. Media processing method and device
US8483286B2 (en) 2010-10-27 2013-07-09 Cyberlink Corp. Batch processing of media content
TWI698120B (zh) * 2019-02-27 2020-07-01 瑞昱半導體股份有限公司 多媒體串流及網路裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3742514A1 (de) * 1986-12-24 1988-07-07 Mitsubishi Electric Corp Variable verzoegerungsschaltung
JP2003216195A (ja) 1995-06-30 2003-07-30 Sanyo Electric Co Ltd Ｍｐｅｇオーディオデコーダ
KR100192504B1 (ko) * 1996-01-05 1999-06-15 구자홍 엠펙2 트랜스포트 디코더의 데이타 입출력장치
JPH10105672A (ja) * 1996-09-27 1998-04-24 Nec Corp コンピュータ及びそれに使用する演算機能付きメモリ集積回路
JPH11212904A (ja) * 1998-01-26 1999-08-06 Toshiba Corp データ転送システム
JP2000347987A (ja) * 1999-06-07 2000-12-15 Matsushita Electric Ind Co Ltd Ｄｍａ転送装置
JP4091802B2 (ja) * 2002-07-12 2008-05-28 松下電器産業株式会社 音声映像データ記録再生装置
CN101002430B (zh) * 2004-07-20 2010-09-29 松下电器产业株式会社 流数据接收播放装置及流数据接收播放方法
JP2006191186A (ja) * 2004-12-28 2006-07-20 Toshiba Corp コンテンツの再生システム、再生装置、再生方法、及び配信サーバ
US7206234B2 (en) * 2005-06-21 2007-04-17 Micron Technology, Inc. Input buffer for low voltage operation

Also Published As

Publication number Publication date
US20080145028A1 (en) 2008-06-19
JP2008097430A (ja) 2008-04-24
US8229288B2 (en) 2012-07-24
CN101163243A (zh) 2008-04-16
CN101163243B (zh) 2010-04-14

Similar Documents

Publication Publication Date Title
US8254765B2 (en) Optical disc player system and method of controlling a decoding unit in the optical disc player system to read encoded bitstream data from a buffer memory
US8184700B2 (en) Image decoder
RU2006137298A (ru) Устройство и способ обработки данных из нескольких источников в беспроводном терминале
US20020013633A1 (en) Audio processor and audio data processing method
JPH10276164A (ja) 多重化装置および多重化方法、伝送装置および伝送方法、並びに記録媒体
KR20080033889A (ko) 스트림 데이터 재생 시스템
US7433411B2 (en) Receiver, CPU and decoder with improved signal decoding
US20080109229A1 (en) Sound data processing apparatus
KR100810288B1 (ko) 정보 처리 장치 및 방법과 기록매체
US20070296620A1 (en) Data processing integrated circuit
US20080130941A1 (en) Watermark detection device
US6847687B2 (en) Audio and video processing apparatus
CN101637027B (zh) 解码方法、解码器以及解码装置
US20100289674A1 (en) Variable-length code decoding apparatus and method
KR100308134B1 (ko) 디지탈 오디오 디코더 및 그에 따른 디코딩 방법
US7689808B2 (en) Data processor and data process method
KR100246437B1 (ko) 디지털 수신기의 데이터 저장장치와 저장방법 및재생방법
JP2001291318A (ja) 記録再生装置およびディジタル放送受信機
JP2008135133A (ja) ビットストリーム再生装置
JP3166755B2 (ja) 映像／音声再生装置
JP2000152236A (ja) 動画像符号化装置および多重化方法とその装置および記録再生装置
KR100306743B1 (ko) 피씨기반비디오부호화및복호화장치및그방법
US7925753B2 (en) Stream data processing apparatus
KR100846406B1 (ko) 인코드 중에 추출 화상을 외부에 송신하는 비디오 인코더
JPH10135840A (ja) 復号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application