CN101163243B - 流数据再生系统 - Google Patents

流数据再生系统 Download PDF

Info

Publication number
CN101163243B
CN101163243B CN2007101624572A CN200710162457A CN101163243B CN 101163243 B CN101163243 B CN 101163243B CN 2007101624572 A CN2007101624572 A CN 2007101624572A CN 200710162457 A CN200710162457 A CN 200710162457A CN 101163243 B CN101163243 B CN 101163243B
Authority
CN
China
Prior art keywords
data
pass
passing
circuit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101624572A
Other languages
English (en)
Other versions
CN101163243A (zh
Inventor
中牟田和周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101163243A publication Critical patent/CN101163243A/zh
Application granted granted Critical
Publication of CN101163243B publication Critical patent/CN101163243B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10629—Data buffering arrangements, e.g. recording or playback buffers the buffer having a specific structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Information Transfer Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明中公开一种流数据再生系统，其具有：输入缓存器，其对从流源输入的流数据进行蓄积；解码器核电路，其按照每一规定的处理单位，对蓄积到所述输入缓存器中的所述流数据进行解码，而生成解码数据；输出缓存器，其在将所述解码数据蓄积之后输出，还备有：转送用存储器单元，其与所述解码器核电路相连接，并对蓄积于所述输入缓存器中的所述流数据和在所述解码器核电路中生成的所述解码数据进行存储；数据转送控制电路，其控制：按照每个所述处理单位从所述输入缓存器向所述转送用存储器单元的转送所述流数据，以及按照每个所述处理单位从所述转送用存储器单元向所述输出缓存器的转送所述解码数据。从而，减轻与输入输出缓存器之间的数据转送所涉及的DSP的处理负荷。

Description

流数据再生系统
技术领域
本发明涉及流数据再生系统。
背景技术
所谓流数据处理方式，是如下方式：即并非将所有的数据读入到计算机等的存储器后而进行规定的处理，而是在对不中断地流动的数据的标题(ヘツダ)部进行检测的同时开始具有该标题部的流数据的处理，并读入接下来应该处理的数据。
作为所涉及的流数据的一例，作为数据的压缩·解压技术而所周知的MPEG技术中，标准化为MPEG视频部分而被编码化的视频数据的数据列(视频流数据)、标准化为MPEG音频部分而被编码化的音频数据的数据列(音频流数据)、MPEG视频流数据以及MPEG音频流数据被标准化为MPEG系统部分而被进行时分复用且被合成的数据列(系统流数据)等。另外，作为这些流的供给源(以下，称作“流源”)，遍及CD-ROM、DVD等光盘、面向便携式音频的FLASH存储器等的存储器装置、BS或地上数字广播、面向汽车导航系统的天线等。
图10是表示以往的流数据再生系统的构成的图。另外，在以下中，出于说明上的方便，作为以往的流数据再生系统，将存储于光盘中的MPEG方式的音频流数据再生系统作为例子而进行说明(例如，参照以下所示的专利文献1)。
流源10是存储有以MPEG方式的帧间预测而压缩的视频流数据的光盘。另外，在所涉及的音频流数据的可解码的最小处理单位即多字(ワ一ド)构成的一帧(称作AUU(Audio Access Unit)，从头向尾，由标题、错误校正符号以及音频数据所构成。
输入缓存器20，由例如FIFO构成的环存储器(リングバツフア)所构成，并顺次对通过光拾取器从流源10读出并经由A/D变换后的音频流数据顺次进行存储。
输出缓存器30，与输入缓存器20同样，例如由FIFO结构的环存储器所构成，并对借助于DSP50而作为音频流数据的解码结果而生成的解码数据顺次进行存储。
输出装置40，由载置有放大器的扬声器所构成，并对从输出缓存器30顺次供给而进行D/A变换后的解码数据进行声音输出。
DSP(Digital Signal Processor)50，通常，备有能够高速执行积和(積和)运算的积和乘法器而构成的DSP核(コア)52这一方面、以及数据存储器51和程序存储器53被分离而由DSP核52分别独立进行访问的哈佛结构(ハ一バ一ドア一キテクチヤ)这一点等特征。另外，所谓DSP50，如以下那样，进行针对存储于输入缓存器20中的音频流数据的解码处理。
即，DSP核52，检测出存储于输入缓存器20中的音频流数据的每一帧的标题部，并基于该检测结果，对输入缓存器20输出读请求。结果，从输入缓存器20，以一字为单位读出音频流数据，并输入到DSP50。并且，DSP核52，对数据存储器51输出写请求，并将从输入缓存器20读出的音频流数据写入到数据存储器51的规定区域(流缓存器)。
DSP核52，读出存储于程序存储器53中的MPEG方式的解码处理用程序，并对存储于数据存储器51中的音频流数据实施规定的解码处理(解压缩处理等)。由解码处理的结果而生成的解码数据，由DSP核52写入到数据存储器51的规定区域(数据缓存器)。并且，DSP核52对数据存储器51输出写请求，并按照一字单位读出存储于数据存储器51中的解码数据，并供给到输出缓存器30。结果，从输出装置40进行声音输出，并结束基于DSP50的解码处理。
(专利文献1)特开2003-216195号公报
然而，在图10所示的例子中，DSP核52，从输入缓存器20读出音频流数据，并在数据存储器51中将该读出的音频流数据进行展开。另外，DSP核52，将写入到数据存储器51中的解码数据读出，并向输出缓存器30进行该解码数据的写入。
这样，在以往的流数据再生系统中，输入输出缓存器和DSP帧间采用反复以1字单位进行数据转送的方法。为此，与输入输出存储器之间的数据转送所涉及的处理负荷，在DSP全体的处理负荷中所占有的比例较大，因此对DSP原本的解码处理带来障碍。
发明内容
为了实现上述目的，本发明中的主要发明为一种流数据再生系统，其具有：输入缓存器，其对从流源输入的流数据进行蓄积；解码器核电路，其按照每一规定的处理单位，对蓄积到所述输入缓存器中的所述流数据进行解码，而生成解码数据；输出缓存器，其在将所述解码数据蓄积之后输出，还备有：转送用存储器单元，其与所述解码器核电路相连接，并对蓄积于所述输入缓存器中的所述流数据和在所述解码器核电路中生成的所述解码数据进行存储；数据转送控制电路，其控制：按照每个所述处理单位从所述输入缓存器向所述转送用存储器单元的转送所述流数据，以及按照每个所述处理单位从所述转送用存储器单元向所述输出缓存器的转送所述解码数据。
按照本发明，能够提供一种减轻了与和输入输出缓存器之间的数据转送相关的DSP的处理负荷的流数据再生系统。
附图说明
图1是表示本发明所涉及的流数据再生系统的构成的图。
图2是表示本发明所涉及的数据转送控制电路的构成的图。
图3是表示本发明所涉及的数据转送控制电路的读转送所涉及的系统构成图。
图4是表示图3所示的系统构成中的主要信号的时序图。
图5是表示本发明所涉及的转送区域写(ライト)电路的状态转化图。
图6是表示本发明所涉及的数据转送控制电路的写转送所涉及的系统构成图。
图7是图6所示的系统构成中的主要信号的时序图。
图8是本发明所涉及的转送区域读入电路的状态漂移图。
图9是本发明所涉及的缓存器写电路的状态转化图。
图10是表示以往的流数据再生系统的构成的图。
图中：10-流源，20-输入缓存器，30-输出缓存器，40-输出装置，50、100-DSP，51-数据存储器，110-数据存储器模块(モジュ一ル)，111-通常区域用存储器单元，112-转送区域0用存储器单元，113-转送区域1用存储器单元，52、120-DSP核，53、130-程序存储器，200-数据转送控制电路，210-缓存器读存储器电路，211-缓冲其读电路，212-转送区域写电路，213、214、223、224、225、226-选择器，220-转送区域读电路，221-缓存器写电路，222-缓存器写访问电路，230-主控制电路，300-输入输出缓存器。
具体实施方式
<流数据再生系统的构成>
图1是表示本发明所涉及的流数据再生系统的构成的图。另外，对于与图10所示的以往的流数据再生系统相同的要素(流源10、输入缓存器20、输出缓存器30、输出装置40)，附加相同的符号而省略说明。
另外，与图10所示的以往的流数据再生系统的情况相同，以存储于光盘的MPEG方式的音频流数据再生系统为例进行了说明，但是作为本发明所涉及的流数据，也可以是MPEG方式的视频流数据或系统。作为本发明所涉及的流数据再生系统，也可以是在便携式音频播放器或BS或地上数字广播接收机等的情况。
图1所示的本发明所涉及的流数据再生系统，与图10所示的以往流数据再生系统相比结构上的不同点可以列举出：DSP100的数据存储模块110和数据转送控制电路200这两点。
DSP100由积和(積和)乘法器等所构成，并采用具备进行流数据的解码处理的DSP核120(本发明所涉及的“解码核电路”)这一点，以及将数据存储器模块110和程序存储器130进行分离并借助于DSP核120分别独立地进行访问的哈佛结构(ハ一バ一ドア一キテクチヤ)。
这里，数据存储器模块110，与以往的数据存储器51同样，是对数据进行读写的存储器，但是是将各自物理上独立的通用区域用存储器单元111、转送区域0用存储器单元112以及转送区域1用存储器单元113一体化，并在DSP核120中利用面向数据存储器的地址空间而进行一元管理的存储器模块。
通用区域用存储器单元111，是对通过数据转送控制电路200从输入缓存器20向DSP100转送的音频流数据以及通过数据转送控制电路200从DSP100向输出缓存器30进行转送的解码数据以外的通常数据进行读写的存储器单元。另外，将数据存储器模块110全体的区域中的通常区域用存储器单元111的区域，称作“通常区域”。
转送区域0用存储器单元112，是对通过数据转送控制电路200从输入缓存器20进行数据转送的音频流数据进行存储的存储器。另外，将数据存储器模块110全体的区域中的转送区域0用存储器单元112的区域称作“转送区域0”。另外，以下，将在从流源10读出的音频数据被存储到输入缓冲器20后从输入缓冲器20读出音频流数据并通过数据转送控制电路200向转送区域0用存储器单元111进行写入这一过程，称作“读转送”。即，转送区域0用存储器单元112，与读转送目的地相对应，输入缓存器20与读转送源相对应。
转送区域1用存储器单元113，是对通过数据转送控制电路200向输出缓存器30转送的解码数据进行存储的存储器单元。另外，将数据存储器模块110全体的区域中的转送区域1用存储器单元113的区域，称作“转送区域1”。另外，将通过数据转送控制电路220从转送区域1用存储器单元113读出解码数据并向输出缓存器30写入的过程，称作“写转送”。即，转送区域1用存储器单元113，与写转送源相对应，输出缓存器30与写转送目的地相对应。
如上所述，将作为通常的数据存储器而使用的通常区域用存储器单元111，与作为流数据或解码数据的转送区域而使用的转送区域0用存储器单元112和转送区域1用存储器单元113，从物理上分离，从而即使在流数据或解码数据的转送中，DSP核120也能够使用通常区域用存储器单元111执行其他的处理。
另外，关于转送区域0用存储器单元112和转送区域1用存储器单元113，虽然在读转送中或写转送中的期间中对来自DSP核120的访问进行禁止，但是在读转送中或写转送中以外的期间中，与通常用存储器单元111同样，作为通常的数据存储器由DSP核所访问。另外，在有的情况下，转送区域0用存储器单元112和转送区域1用存储器单元113，以能够分别实施读转送和写转送这两方的方式进行切换而被控制。
数据转送控制电路200，进行：从输入缓存器20向转送区域0用存储器单元112或向转送区域1用存储器单元113的音频流数据的转送控制，以及从转送区域0用存储器单元112或转送区域1用存储器单元113向输出缓存器30的解码数据的转送控制。另外，数据转送控制电路200，根据来自DSP核120的转送命令，执行音频流数据或解码数据的转送控制。
因此，数据转送控制电路200，在接收来自DSP核120的转送命令后不通过DSP核120，而执行前述的转送控制，从而能够减轻DSP核120整体的处理负荷。另外，借助于处理负荷的减轻，DSP核120，除了容易地追加其他的处理功能外，也容易地降低动作频率。
<数据转送控制电路的构成>
图2是表示本发明所涉及的数据转送控制电路200的构成的图。另外，在图2中，转送区域0用存储器单元112对应于读转送目的地，转送区域1用存储器单元113对应于写转送源。
输入输出缓存器300，是在将输入缓存器20和输出缓存器30统称的DSP100的外部设置的音频流数据的存储器。另外，输入输出缓存器300，也可以设置在DSP100的内部，通常，为了DSP100的电路规模缩小化，优选为设置于DSP100的外部。
主控制电路230，是接收来自DSP核120的转送命令，负责数据转送控制电路200整体的控制，特别是缓存器读电路211、转送区域写电路212、转送区域读电路220以及缓存器写电路221的读/写控制的电路，例如，作为处理器而被实施。
缓存器读电路211，是借助于缓存器读访问电路210，将存储于输入输出缓存器300中的读转送数据(在本实施方式的情况下对应于音频流数据)按照每规定的处理单位(例如1字(ワ一ド))地进行读出的电路。
转送区域写电路212，是将通过缓存器读电路211从输入输出缓存器300读出的读转送数据向转送区域0用存储器单元112按照每规定的处理单位(例如，1字)进行写入的电路。另外，转送区域写电路212，在读转送数据的写入结束后，对主控制电路230输出读转送结束标志。
选择器213，在根据从主控制电路230供给的转送模式标志0进行将读转送数据写入到转送区域0用存储器单元112的情况下，选择从转送区域写电路212供给的读转送数据而向转送区域0用存储器单元112进行输出。另外，选择器213，将从DSP核120供给的解码数据等写数据(以下，称作DSP写数据)写入到转送区域0用存储器单元112的情况下，选择从DSP核120供给的DSP写数据，并向转送区域0用存储器单元112输出。
选择器223，根据从主控制电路230供给的转送模式标志0，选择从转送区域0用存储器单元112读出的数据或0数据，并输出到选择器226。
选择器214，在根据从主控制电路230供给的转送模式标志1，进行将读转送数据写入到转送区域1用存储器单元113的情况下，选择从转送区域写电路212供给的读转送数据并向转送区域1用存储器单元113输出。
选择器224，根据从主控制电路230供给的转送模式标志1，选择从转送区域1用存储器单元113读出的数据或0数据，并向选择器226输出。
选择器225，在根据从主控制电路230供给的转送模式标志0，将存储于转送区域0中的数据作为写转送数据的情况下，选择从转送区域0用存储器单元112读出的写转送数据而向转送区域读电路220输出。另外，选择器225，在将存储于转送区域1中的数据作为写转送数据的情况下，对从转送区域1用存储器单元113读出的写转送数据进行选择而输出到转送区域读电路220。
转送区域读电路220，是通过选择器225，从转送区域0用存储器单元112或转送区域1用存储器单元113按照每规定的处理单位(例如，1字)，进行读出的电路。另外，转送区域读电路220，在写转送数据的读出结束时，对主控制电路230输出写转送结束接收的标志。
缓存器写电路221，通过缓存器写访问电路222，将从转送区域写电路220读出的写转送数据，按照每规定的处理单位(例如，1字)写入到输入输出缓存器300。
选择器226，根据来自DSP核120的请求，对由选择器223输出的从转送区域0用存储器112读出的数据、由选择器224输出的从转送区域1用存储器单元113读出的数据、或从通常区域用存储器111读出的通常数据中的其中之一进行选择，并作为DSP读数据而向DSP核120输出。
<与数据转送控制电路的读转送相关的动作>
参照图3～图5，对作为转送目的地而选择转送区域0用存储器单元112的情况的数据转送控制电路200的读转送所涉及的动作进行说明。另外，图3是数据转送控制电路200的读转送所涉及系统构成图，图4是图3所示系统构成中的主要信号的时序图，图5是转送区域写电路212的状态转化图。
主控制电路230，除了对缓存器读电路211供给读地址(参照图4(b))外，还将对缓存器读电路211以及转送区域写电路212通知写转送数据(流数据)的转送开始的读转送模式标志(本发明所涉及的“第1转送模式标志”)从“0”设定为“1”(参照图4(c))。
缓存器读电路211，若识别到读转送模式标志已经变为“1”这一信息，则对缓存器读访问电路210赋与读转送开始命令(参照图4(d))，并将从主控制电路230供给的读地址供给到缓存器读访问电路210(参照图4(f))，并经过规定期间后，将读转送状态从“0(停止)”切换为“1(读转送中)”(参照图4(e))。
数据读访问电路210，接收到数据转送状态转为“1”这一信息，并对由存储器读电路211对系统时钟(参照图4(a))进行规定分频后的读时钟进行接收(参照图4(g))。并且，缓存器访问电路210，基于从缓存器读电路211供给的读时钟以及读地址，从输入输出缓存器300进行读转送数据的读出。详细来说，缓存器读访问电路210，在每个读时钟的下降沿将读有效标志以规定期间间设定为“1”(参照图4(g)、(h))，在读有效标志为“1”的期间从输入输出缓存器300以规定的处理单位(例如，1字)读出读转送数据(参照图4(h)、(i))。
另一方面，转送区域写电路212，从缓存器读电路211供给读转送激活(与读有效标志相同)和读转送数据(参照图4(h)、(i)、(j))。转送区域写电路212，每当读转送激活变为1，则将从缓存器写电路211供给的规定的处理单位量的读转送数据写入到转送区域0用存储器单元112(参照图4(j)、(k))。
另一方面，转送区域写电路212，根据图5所示的状态转化图，对转送区域0用存储器单元112，以每规定的处理单位(例如，1字)地写入从缓存器寄存器电路211供给的读转送数据。即，在从主控制电路230供给的读转送模式标志从“0”切换为“1”时，转送区域写电路212，从闲置(アイドル)状态S0移行到等待从缓存器读电路211读转送数据的读转送数据等待状态S1。并且，在读转送数据等待状态S1中，在读转送激活从“0”切换到“1”时，转送区域写电路212，移行到对转送区域0用存储器112写入读转送数据的转送区域写状态S2。
另外，转送区域写电路212，具有对写入到转送区域0用存储器单元112中的读转送数据量进行计数的功能。这里，转送区域写电路212，移行到读转送结束判定状态S3，所述读转送结束判定状态S3，对读转送数据量是否达到根据来自DSP核120的转送命令而预先设定的读转送数据规模(size)进行判定。
转送区域写电路212，在读转送结束判定状态S3中，在读转送数据量没有达到读转送数据规模的情况下再次移行到读转送数据等待状态S1，另一方面，在读转送数据量达到读转送数据规模的情况下，返回最初的闲置状态S0。
另外，在返回闲置状态S0时，转送区域写电路212，将度转送结束标志(本发明所涉及的“第1转送结束标志”)从“0”设定为“1”，并向主控制电路230以及缓存器读电路211供给(参照图4(1))。结果，主控制电路230，将读转送模式标志设为“0”，并且，缓存器读电路211，将读转送状态从“1”向“0”切换(参照图4(e)、(1))。通过以上，基于数据转送控制电路200的读转送结束。
<与数据转送控制电路的写转送相关的动作>
参照图6～图9，对作为写转送目的地，与转送区域1用存储器单元113被选择时的数据转送控制电路200的写转送相关的动作进行说明。另外，图6是与数据转送控制电路200的写转送相关的系统构成图，图7是图6所示的系统中的主要信号的时序图，图8是转送区域读电路220的状态转化图，图9是缓冲器电路221的状态转化图。
主控制电路230，接收来自DSP核120的写转送命令，并对缓存器写电路221供给写地址(参照图7(b))，并且，将对缓存器写电路221以及转送区域读电路220通知写转送数据(解码数据)的转送开始的写转送模式标志(本发明所涉及的“第2转送模式标志”)从“0”设定为“1”(参照图7(c))。
转送区域读电路220，根据图8所示的状态转化图，从转送区域1用缓存器单元113进行写转送数据的读出。即，在从主控制电路230供给的写转送模式标志从“0”切换为“1”后，转送区域读电路220，从闲置状态S0(アイドル)向状态S1～S4移行，所述状态S1～S4是从转送区域1用存储器单元113读出与一帧相当的4字的写转送数据的状态。
并且，转送区域读电路220，在完成了从转送区域1用存储器单元113读出4字份的写转送数据之时，将写转送激活设置为“1”后(参照图7(g)、(h))，移行到写结束等待状态S5(参照图7(i)、(j))，所述写结束等待状态S5进行等待直至写标志变为“1”，所述写标志表示基于缓存器写电路221的向输入输出缓存器300的4字份的写转送数据的写入结束这一意思。
另外，转送区域读电路220，备有对从转送区域1用存储器单元113读出的写转送数据量进行计数的功能。转送区域写电路220，在基于缓存器写电路221的4字份的写转送数据的写入结束，且写标志变为“1”时，对写转送数据量是否达到根据来自DSP核120的写转送命令而预先设定的写转送数据规模，进行判定。
转送区域读电路220，在写转送数据量不足写转送数据规模的情况下，移行到对接下来的四字份的写转送数据进行读出的状态S1～S4，另一方面，在写转送数据量已经达到写转送数据规模的情况下，将写转送结束标志(本发明所涉及的“第2转送结束标志”)设定为“1”，并返回到最初的闲置状态S0。
如以上那样，基于转送区域读电路220的来自转送区域1用存储单元113的写转送数据的读出结束。
另一方面，若缓存器电路221识别到写转送模式标志变换为“1”这一信息，对缓存器写访问电路222施加写转送开始命令(参照图7(d))，并将从主控制电路230供给的写地址供给到缓存器写访问电路222(参照图7(f))，并经过规定期间后，将写转送状态从“0(停止)”切换到“1(写转送中)”切换(参照图7(e))。
缓存器写电路221，对写转送停止命令成为“1(写转送中)”进行受理，并以对系统时钟(参照图7(a))进行规定分频的写时钟以及由转送区域读电路220所读出的写转送数据，供给到缓存器写访问电路222。结果，缓存器写访问电路222，基于从缓存器写电路221供给的写地址和写时钟，将写转送数据写入到输入输出缓存器300中。
另外，基于缓存器写电路221的向输入输出缓存器300的写转送数据的写入，与图9所示的状态转化图相对应。即，从主控制电路230供给的写转送模式标志从“0”向“1”切换时，缓存器寄存器电路221，从闲置状态S0，向写转送数据等待状态S1移行，所述写转送数据等待状态S1从转送区域读电路220等待4字份的写转送数据。
并且，在供给4字的写转送数据并且将写转送激活从“0”切换为“1”时，缓存器写电路221移行到对缓存器写访问电路222输出仲裁(ア一ビタ)请求的写请求状态S2，进而移行到从缓存器写访问电路等待仲裁许可AK的写许可等待状态S3。
缓存器写电路221，若从缓存器写访问电路222受理仲裁许可AK，则移行到写状态S4～S7，所述写状态S4～S7以1字单位将4字份的写转送数据写入到输入输出缓存器300。并且，若4字份的写转送数据的写入结束，则缓存器写电路221，再次移行到写转送数据等待状态S1，重复前述的状态转化，直到由DSP核120所设定的写转送数据规模量的写入结束。另外，若写转送数据规模量的写入结束，则缓存器写电路221，根据由转送区域写电路220设定为“1”的写转送结束标志，返回到闲置状态S0。由此，基于数据转送控制电路200的写转送结束。
以上，虽然在本发明的实施方式中进行了说明，但是前述的实施方式是为了理解本发明，并非用于对本发明进行限定而解释。本发明在不脱离其主要旨意的情况下，能够进行变更和改良，并且在本发明中也包含其等价物。

Claims (6)

1.一种流数据再生系统，其特征在于，
具有：
输入缓存器，其对从流源输入的流数据进行蓄积；
解码器核电路，其按照每一规定的处理单位，对蓄积到所述输入缓存器中的所述流数据进行解码，而生成解码数据；
输出缓存器，其在将所述解码数据蓄积之后输出，
还备有：
转送用存储器单元，其与所述解码器核电路相连接，并对蓄积于所述输入缓存器中的所述流数据和在所述解码器核电路中生成的所述解码数据进行存储；
数据转送控制电路，其控制：按照每个所述处理单位从所述输入缓存器向所述转送用存储器单元的所述流数据的转送，以及按照每个所述处理单位从所述转送用存储器单元向所述输出缓存器的所述解码数据的转送。
2.根据权利要求1所述的流数据再生系统，其特征在于，
备有多个所述转送用存储器单元，
所述数据转送控制电路，将多个所述转送用存储器单元中的其中一个，作为所述流数据的转送目的地或所述解码数据的转送源而选择。
3.根据权利要求2所述的流数据再生系统，其特征在于，
多个所述转送用存储器单元，在进行所述流数据的转送或所述解码数据的转送的期间以外，作为数据存储器，而由所述解码核电路所访问。
4.根据权利要求1所述的流数据再生系统，其特征在于，
所述数据转送控制电路，具有：
缓存器读电路，其按照每个所述处理单位，从所述输入缓存器读出所述流数据；
转送区域写电路，其按照每个所述处理单位，将由所述缓存器读电路读出的所述流数据写入到所述转送用存储器单元；
转送区域读电路，其按照每个所述处理单位从所述转送用存储器单元读出所述解码数据；
缓存器写电路，其按照每个所述处理单位将由所述转送区域读电路读出的所述解码数据，写入到所述输出缓存器；
主控制电路，其对所述缓存器读电路、所述转送区域写电路、所述转送区域读电路和所述缓存器写电路进行控制。
5.根据权利要求4所述的流数据再生系统，其特征在于，
所述主控制电路，接受来自所述解码器核电路的所述流数据的转送命令，而输出对所述缓存器读电路和所述转送区域写电路通知所述流数据的转送开始的第1转送模式标志，
所述转送区域写电路，根据所述第1转送模式标志，将由所述缓存器读电路读出的所述流数据，以规定的转送量向所述转送用存储器单元写入后，输出使所述第1转送模式标志复位的第1转送结束标志。
6.根据权利要求4所述的流数据再生系统，其特征在于，
所述主控制电路，接受来自所述解码器核电路的所述解码数据的转送命令，而输出对所述转送区域读电路和所述缓存器写电路通知所述解码数据的转送开始的第2转送模式标志，
所述转送区域读电路，
根据所述第2转送模式标志，以规定的转送量，从所述转送用存储器单元读出所述解码数据并通过所述缓存器写电路写入到所述输出缓存器后，输出使所述第2转送模式标志复位的第2转送结束标志。
CN2007101624572A 2006-10-13 2007-10-15 流数据再生系统 Expired - Fee Related CN101163243B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006280080 2006-10-13
JP2006-280080 2006-10-13
JP2006280080A JP2008097430A (ja) 2006-10-13 2006-10-13 ストリームデータ再生システム

Publications (2)

Publication Number Publication Date
CN101163243A CN101163243A (zh) 2008-04-16
CN101163243B true CN101163243B (zh) 2010-04-14

Family

ID=39298052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101624572A Expired - Fee Related CN101163243B (zh) 2006-10-13 2007-10-15 流数据再生系统

Country Status (4)

Country Link
US (1) US8229288B2 (zh)
JP (1) JP2008097430A (zh)
KR (1) KR20080033889A (zh)
CN (1) CN101163243B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041848B2 (en) * 2008-08-04 2011-10-18 Apple Inc. Media processing method and device
US8483286B2 (en) 2010-10-27 2013-07-09 Cyberlink Corp. Batch processing of media content
TWI698120B (zh) * 2019-02-27 2020-07-01 瑞昱半導體股份有限公司 多媒體串流及網路裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476246A (zh) * 2002-07-12 2004-02-18 ���µ�����ҵ��ʽ���� 声音图象数据记录再生装置
WO2006009087A1 (ja) * 2004-07-20 2006-01-26 Matsushita Electric Industrial Co., Ltd. ストリームデータ受信再生装置およびストリームデータ受信再生方法
CN1798309A (zh) * 2004-12-28 2006-07-05 株式会社东芝 内容再生系统、再生装置、再生方法以及分发服务器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3742514A1 (de) * 1986-12-24 1988-07-07 Mitsubishi Electric Corp Variable verzoegerungsschaltung
JP2003216195A (ja) 1995-06-30 2003-07-30 Sanyo Electric Co Ltd Ｍｐｅｇオーディオデコーダ
KR100192504B1 (ko) * 1996-01-05 1999-06-15 구자홍 엠펙2 트랜스포트 디코더의 데이타 입출력장치
JPH10105672A (ja) * 1996-09-27 1998-04-24 Nec Corp コンピュータ及びそれに使用する演算機能付きメモリ集積回路
JPH11212904A (ja) * 1998-01-26 1999-08-06 Toshiba Corp データ転送システム
JP2000347987A (ja) * 1999-06-07 2000-12-15 Matsushita Electric Ind Co Ltd Ｄｍａ転送装置
US7206234B2 (en) * 2005-06-21 2007-04-17 Micron Technology, Inc. Input buffer for low voltage operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476246A (zh) * 2002-07-12 2004-02-18 ���µ�����ҵ��ʽ���� 声音图象数据记录再生装置
WO2006009087A1 (ja) * 2004-07-20 2006-01-26 Matsushita Electric Industrial Co., Ltd. ストリームデータ受信再生装置およびストリームデータ受信再生方法
CN1798309A (zh) * 2004-12-28 2006-07-05 株式会社东芝 内容再生系统、再生装置、再生方法以及分发服务器

Also Published As

Publication number Publication date
JP2008097430A (ja) 2008-04-24
US8229288B2 (en) 2012-07-24
US20080145028A1 (en) 2008-06-19
CN101163243A (zh) 2008-04-16
KR20080033889A (ko) 2008-04-17

Similar Documents

Publication Publication Date Title
EP2304551B1 (en) Multi-mode register file for use in branch prediction
US6308253B1 (en) RISC CPU instructions particularly suited for decoding digital signal processing applications
US20060165390A1 (en) Optical disc player system and method of controlling a decoding unit in the optical disc player system to read encoded bitstream data from a buffer memory
US8281042B2 (en) Memory device and management method of memory device
US20100211747A1 (en) Processor with reconfigurable architecture
WO2006051780A1 (ja) 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置
JP2001184211A (ja) 処理システムにおいてスタックのポップおよびプッシュ動作を行なうための装置および方法
CN101163243B (zh) 流数据再生系统
US9274809B2 (en) Electronic apparatus hibernation recovery setting method and electronic apparatus having hibernation state and hibernation recovery mechanism
CN1947095B (zh) 数据处理方法
US8214617B2 (en) Apparatus and method of avoiding bank conflict in single-port multi-bank memory system
US6463518B1 (en) Generation of memory addresses for accessing a memory utilizing scheme registers
US20060095637A1 (en) Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method
US20050278510A1 (en) Pseudo register file write ports
US7502900B2 (en) Data processing integrated circuit including a memory transfer controller
KR101645003B1 (ko) 메모리 제어기 및 그 메모리 제어기가 탑재된 컴퓨팅 장치
KR101491687B1 (ko) 버퍼 용량의 사용이 개선된 대량 저장 시스템
KR100246437B1 (ko) 디지털 수신기의 데이터 저장장치와 저장방법 및재생방법
JP2008129851A (ja) 演算処理装置
TWI396975B (zh) 可調適緩衝裝置及其方法
JP2004145446A (ja) 記憶装置及びその制御方法
KR20050004157A (ko) 다중 코히런시 단위들을 지원하는 데이터 전송 유닛
KR100333646B1 (ko) 동영상 전문가 그룹 오디오 레이어 3 디코더의 입력 버퍼
JP2005063358A (ja) 命令供給制御装置および半導体装置
US20070288706A1 (en) Data processing apparatus and memory controller chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100414

Termination date: 20211015

CF01 Termination of patent right due to non-payment of annual fee