KR20080033665A - Led having vertical structure and method of making the same - Google Patents

Led having vertical structure and method of making the same Download PDF

Info

Publication number
KR20080033665A
KR20080033665A KR20060099602A KR20060099602A KR20080033665A KR 20080033665 A KR20080033665 A KR 20080033665A KR 20060099602 A KR20060099602 A KR 20060099602A KR 20060099602 A KR20060099602 A KR 20060099602A KR 20080033665 A KR20080033665 A KR 20080033665A
Authority
KR
South Korea
Prior art keywords
layer
nitride
conductive
light emitting
electrode
Prior art date
Application number
KR20060099602A
Other languages
Korean (ko)
Other versions
KR101198760B1 (en
Inventor
문용태
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20060099602A priority Critical patent/KR101198760B1/en
Publication of KR20080033665A publication Critical patent/KR20080033665A/en
Application granted granted Critical
Publication of KR101198760B1 publication Critical patent/KR101198760B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

An LED having a vertical structure and a method of manufacturing the same are provided to omit an etching process by using a conductive layer of an n-type semiconductor thin film layer, thereby reducing manufacturing costs. An active layer(2) having a quantum well structure is located in between an n-type nitride gallium layer(1) as an electron injection layer and a p-type nitride gallium layer(3) as a hole injection layer. The n-type nitride gallium layer is exposed by etching the p-type nitride gallium layer and the active layer. An n-type electrode(6) is formed at the exposed n-type nitride gallium layer. A p-type electrode(7) is formed on the p-type nitride gallium layer. A buffer layer(5) is formed between a substrate(4) and the n-type nitride gallium layer.

Description

수직형 발광 소자 및 그 제조방법{LED having vertical structure and method of making the same}Vertical light emitting device and its manufacturing method {LED having vertical structure and method of making the same}

도 1은 일반적인 발광 소자의 일례를 나타내는 단면도이다.1 is a cross-sectional view showing an example of a general light emitting device.

도 2 내지 도 4는 본 발명의 제조방법의 일 실시예를 나타내는 단면도로서,2 to 4 are cross-sectional views showing an embodiment of the manufacturing method of the present invention,

도 2는 기판 상에 전도성층을 형성한 단계를 나타내는 단면도이다.2 is a cross-sectional view illustrating a step of forming a conductive layer on a substrate.

도 3은 전도성층 상에 반도체층을 형성한 단계를 나타내는 단면도이다.3 is a cross-sectional view illustrating a step of forming a semiconductor layer on a conductive layer.

도 4는 지지층을 형성한 단계를 나타내는 단면도이다.4 is a cross-sectional view showing a step of forming a support layer.

도 5는 본 발명의 수직형 발광 소자의 일 실시예를 나타내는 단면도이다.5 is a cross-sectional view showing an embodiment of a vertical light emitting device of the present invention.

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

100 : 기판 101 : 패키지 바디100: substrate 101: package body

110 : 관통홀 120 : 장착부110: through hole 120: mounting portion

200 : 전극 210 : 전면전극200 electrode 210 front electrode

220 : 후면전극 300 : 격벽220: rear electrode 300: partition wall

310 : 충진재 400 : 발광 소자310: filler 400: light emitting device

본 발명은 수직형 발광 소자 및 그 제조방법에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 수직형 발광 소자 및 그 제조방법에 관한 것이다.The present invention relates to a vertical light emitting device and a method of manufacturing the same, and more particularly, to a vertical light emitting device that can improve the luminous efficiency and reliability of the light emitting device.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices, including.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.

질화갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Gallium nitride compound semiconductors (Gallium Nitride: GaN) have high thermal stability and wide bandgap (0.8 to 6.2 eV), which has attracted much attention in the development of high-power electronic components including LEDs.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create white LEDs that can replace incandescent and blue LEDs that are beneficial for optical recording.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Due to the advantages of these GaN-based materials, the GaN-based LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.

상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.The brightness or output of the LED using the GaN-based material as described above is large, the structure of the active layer, the light extraction efficiency to extract light to the outside, the size of the LED chip, the type and angle of the mold (mold) when assembling the lamp package , Fluorescent material and the like.

한편, 이러한 GaN 계열 반도체 성장이 다른 Ⅲ-Ⅴ족 화합물 반도체보다 어려운 이유 중에 하나는 고품질의 기판, 즉, GaN, InN, AlN 등의 물질의 웨이퍼가 존재하지 않기 때문이다.On the other hand, one of the reasons why the growth of GaN-based semiconductors is more difficult than other III-V compound semiconductors is that there are no high-quality substrates, that is, wafers made of materials such as GaN, InN, and AlN.

따라서 사파이어와 같은 이종 기판 위에 LED 구조를 성장하게 되며, 이때 많은 결함이 발생하게 되고, 이러한 결함들은 LED 성능에 큰 영향을 미치게 된다. Therefore, the LED structure is grown on a heterogeneous substrate such as sapphire, and many defects are generated, and these defects have a great influence on the LED performance.

이러한 GaN 계열 물질의 LED의 기본 구조는 도 1에서 도시하는 바와 같이, 전자주입층으로서 n-형 질화갈륨층(1)과 정공주입층으로서 p-형 질화갈륨층(3) 사이에 양자우물구조(quantum well)를 가지는 활성층(2)이 위치한다. As shown in FIG. 1, the basic structure of the LED of GaN-based material is a quantum well structure between an n-type gallium nitride layer 1 as an electron injection layer and a p-type gallium nitride layer 3 as a hole injection layer. An active layer 2 having a quantum well is located.

이때, 상기 p-형 질화갈륨층(3)과 활성층(2)의 일측은 n-형 질화갈륨층(1)이 드러나도록 식각되고, 이와 같이 식각되어 드러난 n-형 질화갈륨층(1)에는 n-형 전극(6)이 형성되며, 상기 p-형 질화갈륨층(3)에는 p-형 전극(7)이 형성된다.At this time, one side of the p-type gallium nitride layer 3 and the active layer 2 is etched so that the n-type gallium nitride layer 1 is exposed, the n-type gallium nitride layer (1) is exposed to the etching An n-type electrode 6 is formed, and a p-type electrode 7 is formed in the p-type gallium nitride layer 3.

이와 같은 구조는 기판(4) 상에 형성되며, 이때, 기판(4)과 n-형 질화갈륨층(1) 사이에는 통상 버퍼층(5)이 먼저 형성되는데, 이는 도핑되지 않은 GaN 층이다.Such a structure is formed on the substrate 4, in which a buffer layer 5 is usually formed first between the substrate 4 and the n-type gallium nitride layer 1, which is an undoped GaN layer.

이는 고품위 n-형 질화갈륨층(1)을 얻고자 함이다. 즉, 고성능의 광소자 구현을 위해서는 고품위의 n-형 질화갈륨층(1)이 요구되는데, 기판(4) 위에 바로 도펀트를 함유하는 n-형 질화갈륨층(1)을 형성할 경우 그 결정성이 크게 저하되는 본질적인 박막의 문제점이 발생할 수 있다.This is to obtain a high quality n-type gallium nitride layer (1). That is, a high quality n-type gallium nitride layer 1 is required to realize a high-performance optical device, and when the n-type gallium nitride layer 1 containing a dopant is formed directly on the substrate 4, its crystallinity is increased. The problem of this inherently thin film can be greatly reduced.

이와 같이 이종 기판(4) 위에 질화물 반도체 박막을 성장할 경우 필연적으로 이종 기판(4)과 질화물 반도체 박막 사이의 결정격자 불일치에 의한 결정결함들이 계면근처에 형성된다. As described above, when the nitride semiconductor thin film is grown on the dissimilar substrate 4, crystal defects due to the crystal lattice mismatch between the heterogeneous substrate 4 and the nitride semiconductor thin film are formed near the interface.

이러한 결정결함들 중에서, 특히 관통 전위(threading dislocation)는 박막 속으로 침투하여 발광 소자의 활성층(2)을 지나 표면까지 전파된다. 따라서, 고성능 소자를 제조하기 위해서는 결정결함 밀도가 낮은 고품위 질화물 박막을 성장하는 것이 요구된다. Among these crystal defects, threading dislocation in particular penetrates into the thin film and propagates through the active layer 2 of the light emitting element to the surface. Therefore, in order to manufacture a high performance device, it is required to grow a high quality nitride thin film having a low crystal defect density.

이종 기판(4) 위에 고품위 질화물 반도체 박막을 준비하는 일반적인 방법은 다음과 같다. 먼저, 기판(4) 위에 버퍼층(5)을 성장하는데, 이러한 버퍼층(50)의 성장은 저온에서 얇은 질화물 반도체 핵생성층을 형성하고, 그 다음, 성장온도를 1000℃ 이상의 고온으로 높여서 아일랜드 모양의 핵생성층 위에 고온 질화물 박막층을 성장시킨다. A general method of preparing a high quality nitride semiconductor thin film on the hetero substrate 4 is as follows. First, the buffer layer 5 is grown on the substrate 4. The growth of the buffer layer 50 forms a thin nitride semiconductor nucleation layer at low temperature, and then increases the growth temperature to a high temperature of 1000 ° C. or more to form an island shape. A high temperature nitride thin film layer is grown on the nucleation layer.

이때, 저 결정결함의 고품위 박막을 성장시키기 위해서는 아일랜드 모양의 초기 핵들 위에서 박막 성장이 시작되어 수직방향 성장과 동시에 횡적 성장의 정도가 중요하다. In this case, in order to grow a high-definition thin film of low crystal defects, the thin film growth starts on the island-shaped initial nuclei, and the degree of lateral growth is important at the same time as the vertical growth.

이후, 박막 성장이 계속됨에 따라서 초기 아일랜드들은 횡적 성장에 의해서 서로 마주치게 되고 서로 혼합하게 된다. 이때, 아일랜드들이 횡적으로 마주치는 부위에 핀홀들이 깊게 형성되게 된다. 이러한 핀홀들은 박막성장이 수직방향 성장과 동시에 횡적성장이 계속됨에 따라서 차츰 메꾸어지고 박막표면은 결국 평탄해져 버퍼층(5)이 이루어진다.Later, as the thin film growth continues, the initial islands encounter each other by lateral growth and mix with each other. At this time, the pinholes are deeply formed in the portions where the islands meet laterally. These pinholes gradually fill up as the thin film growth continues in the vertical direction and the horizontal growth continues, and the thin film surface eventually becomes flat to form the buffer layer 5.

이와 같이 이종 기판위에 성장되는 고품위 질화물 반도체는 아일랜드 형태의 초기 씨앗에서 시작해서 서로 횡적으로 혼합후 평탄화되는 진화과정을 거친다. 이때, 아일랜드에서 평탄한 박막으로의 진화는 박막의 횡적 성장속도에 크게 의존한다. As such, high-quality nitride semiconductors grown on heterogeneous substrates start with an initial seed in the form of islands and undergo an evolutionary process that is laterally mixed and flattened. At this time, the evolution from flat to thin film is highly dependent on the lateral growth rate of the film.

그런데, 질화물 반도체 박막 성장시 n-형 도펀트로 실리콘을 주입할 경우, 실리콘은 박막성장 표면에서 표면 화학특성을 변화시키어 표면에서의 박막성장 주원소들의 이동도를 떨어뜨려 박막의 횡적성장속도를 저하시킨다. 결국, 박막의 평탄화가 지연되고 결정의 품질도 저하되게 된다. However, when silicon is implanted with an n-type dopant during nitride semiconductor thin film growth, the silicon changes the surface chemistry at the thin film growth surface, thereby decreasing the mobility of the major elements of thin film growth on the surface, thereby decreasing the lateral growth rate of the thin film. Let's do it. As a result, the planarization of the thin film is delayed and the quality of the crystal is also degraded.

따라서, 상술한 바와 같이, 일반적으로 고품위 n-형 질화갈륨층(1)의 성장을 위해서는 이종 기판(4) 위에 먼저 평탄화가 완료된 고품위 도핑되지 않은 질화물 반도체 박막을 성장하여 버퍼층(5)을 형성한 후, 그 위에 n-형 질화갈륨층(1)을 성장한다. Therefore, as described above, in general, in order to grow the high quality n-type gallium nitride layer 1, a high quality undoped nitride semiconductor thin film is first grown on the dissimilar substrate 4 to form the buffer layer 5. After that, an n-type gallium nitride layer 1 is grown thereon.

이러한 버퍼층(5)은 도핑되지 않은 질화물 반도체 박막으로서, 결정결함이 낮은 고품위의 박막이지만 전기전도성이 매우 낮은 문제점을 갖는다. The buffer layer 5 is an undoped nitride semiconductor thin film, which is a high quality thin film having low crystal defects but has a very low electrical conductivity.

따라서, 이종 기판(4) 위에 형성된 질화물 반도체 박막을 이용한 종래의 수직형 발광 소자의 제조를 위해서는 사파이어 기판(4)을 제거한 후 노출되는 전기 전도성이 매우 낮은 버퍼층(5)을 식각공정을 이용하여 제거해야 한다. Therefore, in order to manufacture a conventional vertical light emitting device using a nitride semiconductor thin film formed on the heterogeneous substrate 4, the buffer layer 5 having a very low electrical conductivity exposed after removing the sapphire substrate 4 is removed using an etching process. Should be.

이러한 식각공정은 전기 전도성이 우수한 고품위의 n-형 질화갈륨층(1)을 노출시키고, 그 위에 n-형 전극을 형성시켜야 고성능의 수직형 발광소자를 구현할 수 있기 때문이다. This etching process is to expose a high-quality n-type gallium nitride layer (1) having excellent electrical conductivity, and to form an n-type electrode thereon to implement a high-performance vertical light emitting device.

그러나, 수직형 발광소자의 경우 기판에서 박막층을 분리한 후 분리된 소자들을 식각장비를 이용하여 식각 공정하는 것은 매우 어려운 공정이고 추가 비용을 발생시키며 생산 수율을 저하시키는 문제점이 있었다.However, in the case of the vertical light emitting device, it is very difficult to separate the thin film layer from the substrate and then use the etching equipment to etch the separated devices, which causes additional costs and lowers the production yield.

본 발명이 이루고자 하는 기술적 과제는, 이종 기판 위에 최초 형성되는 박막층으로서, 전기 전도성이 우수하고 동시에 결정성이 우수한 고품위 n-형 질화갈륨 박막층을 가지는 수직형 발광 소자 및 그 제조방법을 제공하는데 있다.An object of the present invention is to provide a vertical light emitting device having a high quality n-type gallium nitride thin film layer having excellent electrical conductivity and excellent crystallinity as a thin film layer initially formed on a dissimilar substrate, and a method of manufacturing the same.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 기판 상에, Si을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층을 형성하는 단계와; 상기 전도성층 상에 복수의 반도체층을 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 제거하는 단계와; 상기 전도성층에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.As a first aspect for achieving the above technical problem, the present invention, forming a conductive layer including a nitride layer and a nitride semiconductor layer containing Si on the substrate; Forming a plurality of semiconductor layers on the conductive layer; Forming a first electrode on the semiconductor layer; Removing the substrate; It is preferably configured to include a second electrode on the conductive layer.

상기 전도성층은, 상기 Si을 포함한 질화물층과 질화물 반도체층이 복수로 구비되어, 서로 교대로 형성될 수 있다.The conductive layer may include a plurality of nitride layers including the Si and a nitride semiconductor layer, and may be alternately formed.

상기 Si을 포함한 질화물층은, Si와 In을 포함할 수 있으며, 보다 구체적으 로는 SiInN층을 이용하는 것이 바람직하다.The nitride layer including Si may include Si and In, and more preferably, a SiInN layer.

또한, 상기 질화물 반도체층은, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있다.In addition, the nitride semiconductor layer may be an Al x In y Ga 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1) layers.

한편, 상기 제1전극을 형성하는 단계 이후에는, 금속 또는 전도성 반도체로 이루어지는 지지층을 형성하는 단계를 더 포함할 수 있다.Meanwhile, after the forming of the first electrode, the method may further include forming a support layer made of a metal or a conductive semiconductor.

상기 전도성층을 형성하는 단계는, 상기 전도성층의 성장 중에 온도를 상승시켜 형성할 수 있다. 즉, 저온에서 성장을 시작하여 중간에 고온으로 상승시켜 형성할 수 있다.The forming of the conductive layer may be performed by increasing the temperature during growth of the conductive layer. That is, it can be formed by starting to grow at a low temperature, rising to a high temperature in the middle.

상기 Si을 포함한 질화물층은, 수 모노 레이어(mono layer)의 원자층 두께를 가질 수 있으며, 또한, 상기 질화물 반도체층은, 1 내지 50nm의 두께를 가질 수 있다.The nitride layer including Si may have an atomic layer thickness of several mono layers, and the nitride semiconductor layer may have a thickness of 1 to 50 nm.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 기판 상에, 적어도 한 층 이상의 도펀트가 결합된 반도체층과 질화물 반도체층을 포함하는 전도성 버퍼층을 형성하는 단계와; 상기 전도성 버퍼층 상에 복수의 반도체층을 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 기판을 제거하는 단계와; 상기 전도성 버퍼층에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.As a second aspect for achieving the above technical problem, the present invention, forming a conductive buffer layer including a semiconductor layer and a nitride semiconductor layer, at least one dopant is bonded to the substrate; Forming a plurality of semiconductor layers on the conductive buffer layer; Forming a first electrode on the semiconductor layer; Removing the substrate; It is preferably configured to include a second electrode on the conductive buffer layer.

상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 지지층과; 상기 지지층 상에 위치하는 제1전극과; 상기 제1전극 상에 위치하는 복수의 반도체층과; 상기 복수의 반도체층 상에 위치하며, Si을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층과; 상기 전도성층 상에 위치하는 제2전극을 포함하여 구성되는 것이 바람직하다.As a third aspect for achieving the above technical problem, the present invention, the support layer; A first electrode on the support layer; A plurality of semiconductor layers on the first electrode; A conductive layer disposed on the plurality of semiconductor layers, the nitride layer including Si and a nitride semiconductor layer; It is preferably configured to include a second electrode located on the conductive layer.

이때, 상기 제1전극은, 오믹전극과 반사형 전극의 두 층으로 이루어지거나, 또는 오믹 특성을 갖는 반사형 전극일 수 있다.In this case, the first electrode may be formed of two layers of an ohmic electrode and a reflective electrode, or may be a reflective electrode having ohmic characteristics.

또한, 상기 복수의 반도체층은, 제1전도성 반도체층과; 상기 제1전도성 반도체층 상에 위치하는 발광층과; 상기 발광층 상에 위치하는 제2전도성 반도체층을 포함하여 구성될 수 있다.The plurality of semiconductor layers may further include a first conductive semiconductor layer; A light emitting layer on the first conductive semiconductor layer; It may be configured to include a second conductive semiconductor layer located on the light emitting layer.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention allows for various modifications and variations, specific embodiments thereof are illustrated by way of example in the drawings and will be described in detail below. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. 또한 여기에서 설명되는 각 실시예는 상보적인 도전형의 실시예를 포함한다.Like reference numerals denote like elements throughout the description of the drawings. In the drawings the dimensions of layers and regions are exaggerated for clarity. In addition, each embodiment described herein includes an embodiment of a complementary conductivity type.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being on another component "on", it will be understood that it may be directly on another element or there may be an intermediate element in between. . If a part of a component, such as a surface, is expressed as 'inner', it will be understood that this means that it is farther from the outside of the device than other parts of the element.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. Furthermore, relative terms such as "beneath" or "overlies" refer to the relationship of one layer or region to one layer or region and another layer or region with respect to the substrate or reference layer, as shown in the figures. Can be used to describe.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.It will be understood that these terms are intended to include other directions of the device in addition to the direction depicted in the figures. Finally, the term 'directly' means that there is no element in between. As used herein, the term 'and / or' includes any and all combinations of one or more of the recorded related items.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.

이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1영역, 층 또는 지역은 제2영역, 층 또는 지역이라는 명칭으로 될 수 있다.These terms are only used to distinguish one element, component, region, layer or region from another region, layer or region. Thus, the first region, layer or region discussed below may be referred to as the second region, layer or region.

본 발명의 실시예들은 예를 들어, 사파이어(Al2O3)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자(LED)를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다. Embodiments of the present invention will be described with reference to a gallium nitride (GaN) based light emitting device (LED) formed on a nonconductive substrate such as, for example, a sapphire (Al 2 O 3 ) based substrate. However, the present invention is not limited to this structure.

본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판 상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.Embodiments of the invention may use other substrates, including conductive substrates. Thus, combinations of AlGaInP diodes on GaP substrates, GaN diodes on SiC substrates, SiC diodes on SiC substrates, SiC diodes on sapphire substrates, and / or GaN, SiC, AlN, ZnO and / or nitride based diodes on other substrates may be included. have. Moreover, the present invention is not limited to the use of the diode region. Other forms of active area may also be used in accordance with some embodiments of the present invention.

도 2에서 도시하는 바와 같이, 기판(10)을 준비하고, 이 기판(10) 위에 n-형 도펀트가 결합된 반도체층을 형성한다. 이러한 n-형 도펀트는 통상 실리콘(Si)이 사용될 수 있다. 따라서, 이러한 n-형 도펀트가 결합된 반도체층은 Si을 포함하는 질화물층일 수 있다.As shown in FIG. 2, a substrate 10 is prepared, and a semiconductor layer to which an n-type dopant is bonded is formed on the substrate 10. Such n-type dopant may be conventionally used silicon (Si). Therefore, the semiconductor layer to which the n-type dopant is bonded may be a nitride layer including Si.

이러한 반도체층의 일례로서, 질화물 반도체의 n-형 도펀트로 이용될 수 있는 실리콘(Si) 소스와 인듐(In) 소스를 일정 시간동안 공급하여 실리콘 질화 인듐(SiInN)층(21)을 형성한다. As an example of such a semiconductor layer, a silicon indium (In) source and an indium (In) source, which may be used as an n-type dopant of a nitride semiconductor, are supplied for a predetermined time to form a silicon indium nitride (SiInN) layer 21.

이와 같이 SiInN층(21)을 형성할 때, 성장 장비 내에 흐르는 캐리어 가스는 수소 혹은 질소를 사용하며 5족 소스로는 암모니아를 사용하는 것이 바람직하다. When forming the SiInN layer 21 as described above, it is preferable to use hydrogen or nitrogen as the carrier gas flowing in the growth equipment, and use ammonia as the Group 5 source.

또한, 상기 SiInN층(21)은 모노 레이어(monolayer) 원자층 두께를 갖는 것이 바람직하다. 여기서 모노 레이어 원자층 두께라 함은 Si과 N이 박막 성장방향으로 결합하여 이루어지는 두께, 또는 In과 N이 박막 성장방향으로 결합하여 이루어지는 두께를 의미하며, 통상 수 내지 수십 모노 레이어의 두께를 가질 수 있다.In addition, the SiInN layer 21 preferably has a monolayer atomic layer thickness. Herein, the monolayer atomic layer thickness means a thickness formed by combining Si and N in a thin film growth direction, or a thickness formed by In and N combining in a thin film growth direction, and may generally have a thickness of several to several tens of mono layers. have.

이와 같이, SiInN층(21)을 얇은 두께로 형성하게 되면, 그 위에 질화물 반도체층(22)을 형성시킬 수 있게 된다. 이때, 질화물 반도체층(22)은 기판(10)의 결정 성향을 유지하면서 형성될 수 있다.As described above, when the SiInN layer 21 is formed to a thin thickness, the nitride semiconductor layer 22 can be formed thereon. In this case, the nitride semiconductor layer 22 may be formed while maintaining the crystallinity of the substrate 10.

다음에, 상기 SiInN층(21) 상에 일정 두께의 질화물 반도체층(AlxInyGa1-x-yN: 0≤x,y≤1: 22)을 형성한다. 여기에서, x와 y는 Ⅴ족 원소인 Al과 In의 함량을 나타내며, x와 y는 각각 0과 1 사이의 값을 가지고, 그 합은 1을 넘지 않는 값(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 가지며, 그에 따라 Ga의 함량이 달라질 수 있다. Next, a nitride semiconductor layer (Al x In y Ga 1-xy N: 0 ≦ x, y ≦ 1: 22) having a predetermined thickness is formed on the SiInN layer 21. Here, x and y represent the contents of Al and In, which are Group V elements, and x and y each have a value between 0 and 1, and the sum does not exceed 1 (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and thus, the Ga content may vary.

이러한 질화물 반도체층(22)의 두께는 1 내지 50nm의 두께를 이루는 것이 바람직하다.The nitride semiconductor layer 22 preferably has a thickness of 1 to 50 nm.

이후, 다시 상기와 같은 SiInN층(21)을 형성하고, 질화물 반도체층(22)을 형성한다. 이러한 초기 SiInN층(21)과 질화물 반도체층(22)을 성장시키는 과정은 상대적으로 저온에서 성장될 수 있으며, 대략 500 내지 600℃의 온도에서 성장될 수 있다.Thereafter, the SiInN layer 21 is formed as described above, and the nitride semiconductor layer 22 is formed. The process of growing the initial SiInN layer 21 and the nitride semiconductor layer 22 can be grown at a relatively low temperature, it can be grown at a temperature of approximately 500 to 600 ℃.

이러한 반복과정을 통하여 형성된 박막층의 두께가 10 내지 200nm 정도가 되면 성장 온도를 1000℃ 이상의 고온으로 상승시킨 후 계속하여 SiInN층(21)과 질화물 반도체층(22)을 교대로 반복하여 형성한다. When the thickness of the thin film layer formed through this repetition process is about 10 to 200 nm, the growth temperature is increased to a high temperature of 1000 ° C. or higher, and the SiInN layer 21 and the nitride semiconductor layer 22 are alternately formed repeatedly.

종래의 수평형 질화물 반도체 발광 소자의 경우, 저온 버퍼층은 절연특성을 가져야 한다. 이는 저온 버퍼층이 전기 전도성을 갖을 경우 소자의 누설전류를 야기시킬 수 있고, 결국 소자 성능을 저하시킬 수 있기 때문이다.In the case of the conventional horizontal nitride semiconductor light emitting device, the low temperature buffer layer should have an insulating property. This is because when the low temperature buffer layer is electrically conductive, it may cause leakage current of the device, which may degrade device performance.

그러나, 질화물 반도체 수직형 발광 소자의 경우, 저온 버퍼층은 높은 전기 전도성을 갖는 것이 바람직하고, 본 발명에 따른 전도성층(20)은 전도성을 갖는 버퍼층, 즉, 전도성 버퍼층으로 작용할 수 있으며, SiInN층(21)으로부터 효율적으로 공급되는 실리콘(Si)에 의해 높은 전기 전도성을 갖는 특징을 가진다.However, in the case of the nitride semiconductor vertical light emitting device, it is preferable that the low temperature buffer layer has high electrical conductivity, and the conductive layer 20 according to the present invention can act as a conductive buffer layer, that is, a conductive buffer layer, and the SiInN layer ( 21) has a feature of having high electrical conductivity by silicon (Si) which is efficiently supplied from.

본 발명에 따른 SiInN층(21)의 인듐(In)은 높은 휘발성이 있고 다른 원자들보다 원자 반경이 크고 질소와의 결합력이 상대적으로 약한 고유한 특성을 가진다. 따라서, SiInN층(21) 상에 질화물 반도체층(22)을 형성하게 되면, 인듐(In)은 박막 성장 표면에서 다른 원자들의 표면 이동도를 증가시켜서 결국 고품위의 질화물 반도체 박막을 형성하는 것을 촉진할 수 있다.Indium (In) of the SiInN layer 21 according to the present invention has a high volatility, and has inherent characteristics of having a larger atomic radius than other atoms and a relatively weak bonding force with nitrogen. Therefore, upon forming the nitride semiconductor layer 22 on the SiInN layer 21, indium (In) may increase the surface mobility of other atoms on the thin film growth surface, thereby facilitating the formation of a high quality nitride semiconductor thin film. Can be.

결국, Si는 도펀트로 작용하게 되어 전체적으로 전기 전도성을 가지는 전도성층(20)을 형성하게 된다.As a result, Si acts as a dopant to form a conductive layer 20 having electrical conductivity as a whole.

이와 같이, 1000℃ 이상의 고온에서 SiInN층(21)과 질화물 반도체층(22)의 형성을 계속적으로 반복하여 기판(10) 위에 형성되는 총 박막의 두께가 0.1 내지 4㎛ 정도에 이르도록 한다.As described above, the SiInN layer 21 and the nitride semiconductor layer 22 are repeatedly formed at a high temperature of 1000 ° C. or higher so that the total thickness of the thin film formed on the substrate 10 reaches 0.1 to 4 μm.

이후에는, 도 3에서 도시하는 바와 같이, 복수의 질화물계 반도체층(30)을 형성한다. 이러한 질화물계 반도체층(30)은 전자주입층으로서의 n-형 반도체층(31), 발광층(32), 및 정공주입층으로서의 p-형 반도체층(33)으로 구성되며, 이 중에서 빛이 발생되는 발광층(32)은 질화물계 반도체의 단일 또는 다중 양자우물구조(quantum well: QW)를 갖는다. Thereafter, as shown in FIG. 3, a plurality of nitride based semiconductor layers 30 are formed. The nitride semiconductor layer 30 is composed of an n-type semiconductor layer 31 as an electron injection layer, a light emitting layer 32, and a p-type semiconductor layer 33 as a hole injection layer, in which light is generated. The light emitting layer 32 has a single or multiple quantum well structure (QW) of a nitride semiconductor.

상기 n-형 반도체층(31)과 p-형 반도체층(33)은 적층 순서를 달리할 수 있다. 즉, p-형 반도체층(33)이 먼저 형성되고, 이러한 p-형 반도체층(33) 상에 발광층(32)과 n-형 반도체층(31)이 형성될 수도 있다.The n-type semiconductor layer 31 and the p-type semiconductor layer 33 may have a different stacking order. That is, the p-type semiconductor layer 33 may be formed first, and the light emitting layer 32 and the n-type semiconductor layer 31 may be formed on the p-type semiconductor layer 33.

이러한 n-형 반도체층(31)과 p-형 반도체층(33)은 전기 전도성을 띠는 전도성 질화물계 반도체층이 이용될 수 있다.As the n-type semiconductor layer 31 and the p-type semiconductor layer 33, an electrically conductive nitride-based semiconductor layer may be used.

상술한 바와 같이, 본 발명에 따라 SiInN층(21)과 질화물 반도체층(22)의 반복적인 적층에 의해 형성된 전도성층(20)은 고품위 n-형 전기 전도성을 갖게 된다. 이것은 SiInN층(21)이 n-형 도펀트인 실리콘을 질화물 반도체층(22) 내로 열적인 확산 과정을 통하여서 효율적으로 공급할 수 있기 때문이다. As described above, according to the present invention, the conductive layer 20 formed by the repeated lamination of the SiInN layer 21 and the nitride semiconductor layer 22 has high quality n-type electrical conductivity. This is because the SiInN layer 21 can efficiently supply silicon, which is an n-type dopant, through the thermal diffusion process into the nitride semiconductor layer 22.

이상과 같이 형성된 반도체층(30) 상에는, 도 4에서와 같이, 제1전극(40)이 형성된다.On the semiconductor layer 30 formed as described above, as shown in FIG. 4, the first electrode 40 is formed.

이러한 제1전극(40)은 투명 오믹전극(41)과 반사형 전극(42)으로 이루어질 수 있다. 상기 투명 오믹전극(41)은 ITO(Indium Tin Oxide)와 같은 투명 전도성 산화물로 형성될 수 있으며 오믹 특성을 향상시킬 수 있다.The first electrode 40 may be formed of a transparent ohmic electrode 41 and a reflective electrode 42. The transparent ohmic electrode 41 may be formed of a transparent conductive oxide such as indium tin oxide (ITO) and may improve ohmic characteristics.

또한, 반사형 전극(42)은 상기 반도체층(30)의 발광층(32)에서 발생된 빛이 반사될 수 있도록 하며, 은(Ag), 니켈(Ni), 또는 알루미늄(Al), 및 이들의 합금으로 이루어질 수 있다.In addition, the reflective electrode 42 allows the light generated in the light emitting layer 32 of the semiconductor layer 30 to be reflected, and is made of silver (Ag), nickel (Ni), or aluminum (Al), and these It may be made of an alloy.

경우에 따라, 상기 제1전극(40)은 오믹 특성을 가지는 반사형 전극으로 이루 어질 수 있으며, 이때, 이러한 제1전극(40)도 또한, 은(Ag), 니켈(Ni), 또는 알루미늄(Al), 및 이들의 합금으로 이루어질 수 있다.In some cases, the first electrode 40 may be formed of a reflective electrode having ohmic characteristics. In this case, the first electrode 40 may also include silver (Ag), nickel (Ni), or aluminum ( Al), and alloys thereof.

이후, 이러한 제1전극(40) 상에 지지층(50)이 형성될 수 있다. 이러한 지지층(50)은 열방출 특성이 우수한 금속 또는 전도성 반도체를 사용하는 것이 바람직하다. Thereafter, the support layer 50 may be formed on the first electrode 40. The support layer 50 preferably uses a metal or a conductive semiconductor having excellent heat dissipation characteristics.

이후에는, 물리적 또는 화학적 에칭, 또는 레이저를 이용하여 상기 기판(10)을 제거하고, 이와 같이 기판(10)의 제거에 따라 노출된 전도성층(20)의 표면을 화학적 에칭을 통하여 처리함으로써 표면 형상을 제어한다. Thereafter, the substrate 10 is removed by physical or chemical etching, or by laser, and the surface of the conductive layer 20 exposed by the removal of the substrate 10 is treated by chemical etching. To control.

이러한 표면 형상의 제어는 전도성층(20)의 표면 형상을 제어함으로써 광추출 효율을 향상시킬 수 있고 동시에 표면적 증대에 따른 금속 오믹 특성을 향상시킬 수 있다.The control of the surface shape can improve the light extraction efficiency by controlling the surface shape of the conductive layer 20 and at the same time can improve the metal ohmic characteristics by increasing the surface area.

이러한 과정을 거친 후에는, 도 5에서와 같이, 상기 전도성층(20) 상에 n-형 전극 패드(61)를 형성하고, 또한 상기 지지층(50)에도 경우에 따라 p-형 전극패드(62)가 형성될 수 있다.After such a process, as shown in FIG. 5, the n-type electrode pad 61 is formed on the conductive layer 20, and the p-type electrode pad 62 may also be formed on the support layer 50. ) May be formed.

상술한 바와 같이, 전도성층(20) 상에 발광 소자 구조를 형성할 경우, 낮은 생산 비용과 높은 수율을 갖는 고성능의 질화물 반도체 수직형 발광 소자를 구현할 수 있다.As described above, when the light emitting device structure is formed on the conductive layer 20, a high performance nitride semiconductor vertical light emitting device having a low production cost and a high yield may be realized.

일반적인 측면형 또는 수평형 발광 소자들은 n-형 질화물 반도체층 위에 발광층과 p-형 질화물 반도체층을 연속적으로 성장함으로써 고품위 결정성을 갖는 고성능의 소자를 구현한다. Typical side or horizontal light emitting devices implement a high performance device having high quality crystallinity by continuously growing a light emitting layer and a p-type nitride semiconductor layer on an n-type nitride semiconductor layer.

그러나, 수직형 발광 소자의 경우는 이종 기판을 제거한 후 노출된 표면에 n-형 전극 패드를 형성하여야 하므로 노출되는 반도체층 박막이 전기 전도성이 우수한 고품위의 n-형 질화물 반도체 박막이어야 한다. However, in the case of the vertical light emitting device, since the n-type electrode pad should be formed on the exposed surface after removing the heterogeneous substrate, the exposed semiconductor layer thin film should be a high quality n-type nitride semiconductor thin film having excellent electrical conductivity.

따라서, 종래의 통상적인 과정에서 형성되는 기판 위의 도핑되지 않은 질화물 박막층은 제거되어야 한다. 즉, 종래의 이종 기판위에 형성된 질화물 반도체 박막을 이용한 수직형 발광 소자 제조 방법은 이종 기판 위에 형성된 전기 전도성이 낮은 최초 박막층을 식각 공정을 이용하여 제거하는 단계를 포함한다. Therefore, the undoped nitride thin film layer on the substrate formed in a conventional conventional procedure should be removed. That is, the conventional method of manufacturing a vertical light emitting device using a nitride semiconductor thin film formed on a heterogeneous substrate includes removing the first thin film layer having low electrical conductivity formed on the heterogeneous substrate by using an etching process.

그러나, 본 발명에 따르면, 이종 기판 위에 최초 박막층으로 전기 전도성이 우수하고 동시에 결정성도 우수한 박막층을 형성함으로써 기판 제거 후 식각 공정을 필요로 하지 않고 고성능의 수직형 발광 소자를 제조할 수 있다. However, according to the present invention, by forming a thin film layer having excellent electrical conductivity and excellent crystallinity as the first thin film layer on a heterogeneous substrate, a high performance vertical light emitting device can be manufactured without requiring an etching process after removing the substrate.

따라서, 본 발명에 따른 고품위 n-형 반도체 박막층의 전도성층(20)을 이용하여 수직형 발광 소자를 구현 할 경우, 고난이도의 식각공정을 필요로 하지 않으므로 소자의 생산비용을 크게 낮출 수 있고, 식각공정에서 발생하는 공정불량을 줄일 수 있어, 발광 소자의 생산 수율을 증대시킬 수 있다. 또한, 고품위의 n-형 박막을 사용함으로써 발광 소자의 신뢰성을 크게 향상시킬 수 있다. Therefore, when the vertical light emitting device is implemented by using the conductive layer 20 of the high quality n-type semiconductor thin film layer according to the present invention, the production cost of the device can be greatly lowered since the etching process of high difficulty is not required, Process defects generated in the process can be reduced, and the production yield of the light emitting device can be increased. In addition, by using a high quality n-type thin film, the reliability of the light emitting device can be greatly improved.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.The present invention as described above has the following effects.

첫째, 종래의 수직형 발광 소자 제조시 요구되는 고난이도의 식각 공정을 제거할 수 있다.First, it is possible to eliminate the high-level etching process required in manufacturing a conventional vertical light emitting device.

둘째, 이종 기판 위에 성장되는 질화물 반도체 박막층을 이용하는 수직형 발광 소자의 제조비용의 절감할 수 있고, 생산 수율을 향상시킬 수 있다.Second, the manufacturing cost of the vertical light emitting device using the nitride semiconductor thin film layer grown on the dissimilar substrate can be reduced, and the production yield can be improved.

셋째, 고품위 결정성 및 전기 전도성을 갖은 전도성층을 제공함으로써 수직형 발광 소자의 성능과 신뢰성을 향상시킬 수 있다.Third, it is possible to improve the performance and reliability of the vertical light emitting device by providing a conductive layer having high quality crystallinity and electrical conductivity.

Claims (16)

기판 상에, Si을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층을 형성하는 단계와;Forming a conductive layer including a nitride layer including Si and a nitride semiconductor layer on the substrate; 상기 전도성층 상에 복수의 반도체층을 형성하는 단계와;Forming a plurality of semiconductor layers on the conductive layer; 상기 반도체층 상에 제1전극을 형성하는 단계와;Forming a first electrode on the semiconductor layer; 상기 기판을 제거하는 단계와;Removing the substrate; 상기 전도성층에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.Forming a second electrode on the conductive layer, characterized in that it comprises a method of manufacturing a vertical light emitting device. 제 1항에 있어서, 상기 전도성층은, 두 층 이상의 상기 Si을 포함한 질화물층과 질화물 반도체층이 교대로 형성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 1, wherein the conductive layer is formed by alternately forming a nitride layer and a nitride semiconductor layer including two or more Si. 제 1항에 있어서, 상기 Si을 포함한 질화물층은, In을 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of manufacturing a vertical type light emitting device according to claim 1, wherein the nitride layer containing Si contains In. 제 1항에 있어서, 상기 Si을 포함한 질화물층은, SiInN층인 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of manufacturing a vertical light emitting device according to claim 1, wherein the nitride layer containing Si is a SiInN layer. 제 1항에 있어서, 상기 질화물 반도체층은, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)층인 것을 특징으로 하는 수직형 발광 소자의 제조방법.2. The vertical layer of claim 1, wherein the nitride semiconductor layer is an Al x In y Ga 1-xy N layer, wherein 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1 layers. Method of manufacturing a light emitting device. 제 1항에 있어서, 상기 제1전극을 형성하는 단계 이후에는, 금속 또는 전도성 반도체로 이루어지는 지지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 1, further comprising, after forming the first electrode, forming a support layer formed of a metal or a conductive semiconductor. 제 1항에 있어서, 상기 Si을 포함한 질화물층은, 모노 레이어 원자층 두께를 갖는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of manufacturing a vertical type light emitting device according to claim 1, wherein the nitride layer containing Si has a monolayer atomic layer thickness. 제 1항에 있어서, 상기 질화물 반도체층은, 1 내지 50nm의 두께를 갖는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 1, wherein the nitride semiconductor layer has a thickness of 1 to 50nm. 제 1항에 있어서, 상기 전도성층을 형성하는 단계는, 상기 전도성층의 성장 중에 온도를 상승시키는 것을 특징으로 하는 수직형 발광 소자의 제조방법.The method of claim 1, wherein the forming of the conductive layer comprises increasing the temperature during growth of the conductive layer. 기판 상에, 적어도 한 층 이상의 도펀트가 결합된 반도체층과 질화물 반도체층을 포함하는 전도성 버퍼층을 형성하는 단계와;Forming a conductive buffer layer on the substrate, the conductive buffer layer comprising a nitride semiconductor layer and a semiconductor layer having at least one dopant bonded thereto; 상기 전도성 버퍼층 상에 복수의 반도체층을 형성하는 단계와;Forming a plurality of semiconductor layers on the conductive buffer layer; 상기 반도체층 상에 제1전극을 형성하는 단계와;Forming a first electrode on the semiconductor layer; 상기 기판을 제거하는 단계와;Removing the substrate; 상기 전도성 버퍼층에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.And forming a second electrode on the conductive buffer layer. 지지층과;A support layer; 상기 지지층 상에 위치하는 제1전극과;A first electrode on the support layer; 상기 제1전극 상에 위치하는 복수의 반도체층과;A plurality of semiconductor layers on the first electrode; 상기 복수의 반도체층 상에 위치하며, Si을 포함한 질화물층과 질화물 반도체층을 포함하는 전도성층과;A conductive layer disposed on the plurality of semiconductor layers, the nitride layer including Si and a nitride semiconductor layer; 상기 전도성층 상에 위치하는 제2전극을 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자.And a second electrode positioned on the conductive layer. 제 11항에 있어서, 상기 제1전극은, 오믹전극과 반사형 전극, 또는 오믹 특성을 갖는 반사형 전극인 것을 특징으로 하는 수직형 발광 소자.12. The vertical light emitting device of claim 11, wherein the first electrode is an ohmic electrode, a reflective electrode, or a reflective electrode having ohmic characteristics. 제 11항에 있어서, 상기 전도성층은, 상기 Si을 포함한 질화물층과 질화물 반도체층이 교대로 형성된 것을 특징으로 하는 수직형 발광 소자.12. The vertical light emitting device of claim 11, wherein the conductive layer is formed by alternately forming a nitride layer including the Si and a nitride semiconductor layer. 제 13항에 있어서, 상기 Si을 포함한 질화물층은, SiInN층인 것을 특징으로 하는 수직형 발광 소자.The vertical type light emitting device according to claim 13, wherein the nitride layer containing Si is a SiInN layer. 제 11항에 있어서, 상기 복수의 반도체층은,The method of claim 11, wherein the plurality of semiconductor layers, 제1전도성 반도체층과;A first conductive semiconductor layer; 상기 제1전도성 반도체층 상에 위치하는 발광층과;A light emitting layer on the first conductive semiconductor layer; 상기 발광층 상에 위치하는 제2전도성 반도체층을 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자.And a second conductive semiconductor layer positioned on the light emitting layer. 제 11항에 있어서, 상기 Si을 포함한 질화물층은, 모노 레이어 원자층 두께를 가지고, 상기 질화물 반도체층은, 1 내지 50nm의 두께를 갖는 것을 특징으로 하는 수직형 발광 소자.12. The vertical light emitting device according to claim 11, wherein the nitride layer containing Si has a monolayer atomic layer thickness and the nitride semiconductor layer has a thickness of 1 to 50 nm.
KR20060099602A 2006-10-13 2006-10-13 LED having vertical structure and method of making the same KR101198760B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060099602A KR101198760B1 (en) 2006-10-13 2006-10-13 LED having vertical structure and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060099602A KR101198760B1 (en) 2006-10-13 2006-10-13 LED having vertical structure and method of making the same

Publications (2)

Publication Number Publication Date
KR20080033665A true KR20080033665A (en) 2008-04-17
KR101198760B1 KR101198760B1 (en) 2012-11-12

Family

ID=39573522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060099602A KR101198760B1 (en) 2006-10-13 2006-10-13 LED having vertical structure and method of making the same

Country Status (1)

Country Link
KR (1) KR101198760B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635214B1 (en) * 2005-08-02 2006-10-16 엘지전자 주식회사 Vertical type light emitting diode and method of forming the same

Also Published As

Publication number Publication date
KR101198760B1 (en) 2012-11-12

Similar Documents

Publication Publication Date Title
US10312404B2 (en) Semiconductor light emitting device growing active layer on textured surface
JP5726255B2 (en) III-nitride light emitting device comprising a light emitting layer with reduced strain
TWI231077B (en) Semiconductor light emitting device and its manufacturing method
TWI300245B (en)
JP5702739B2 (en) Boron Introduced Group III Nitride Light Emitting Diode Device
US20120267641A1 (en) Epitaxial wafer for light emitting diode, light emitting diode chip and methods for manufacturing the same
CN104011886A (en) Light emitting diode and method for manufacturing same
JP2013021296A (en) Light emitting device, light emitting device package and lighting system including the same
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
KR101262854B1 (en) Nitride light emitting device
JP4353125B2 (en) LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR100648812B1 (en) Galium-nitride light emitting diode and method of fabricating the same
KR101198759B1 (en) Nitride light emitting device
JP4058592B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101198760B1 (en) LED having vertical structure and method of making the same
KR101241331B1 (en) Nitride based LED and method of manufacturing the same
KR20160019679A (en) Light emitting device and lighting system
KR100730752B1 (en) Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode
TWI511328B (en) Light-emitting diode chip and manufacturing method thereof
KR101252558B1 (en) Method for making LED having vertical topology
KR101210646B1 (en) LED having vertical structure and method of making the same
KR100774214B1 (en) Nitride based led and method of manufacturing the same
KR100857796B1 (en) Nitride based light emitting diode
KR20090079123A (en) A light emitting diode and a method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 8