KR101252558B1 - Method for making LED having vertical topology - Google Patents

Method for making LED having vertical topology Download PDF

Info

Publication number
KR101252558B1
KR101252558B1 KR20060108813A KR20060108813A KR101252558B1 KR 101252558 B1 KR101252558 B1 KR 101252558B1 KR 20060108813 A KR20060108813 A KR 20060108813A KR 20060108813 A KR20060108813 A KR 20060108813A KR 101252558 B1 KR101252558 B1 KR 101252558B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
forming
method
semiconductor layer
electrode
layer
Prior art date
Application number
KR20060108813A
Other languages
Korean (ko)
Other versions
KR20080040880A (en )
Inventor
김선정
Original Assignee
엘지이노텍 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 수직형 발광 소자의 제조방법에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 수직형 발광 소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing the vertical type light emitting device capable of particularly improving the luminous efficiency and the reliability of the light emitting element relates to a method of manufacturing the vertical type light emitting device. 이러한 본 발명은, 기판 상에 반도체층 형성하는 단계와; The present invention includes the steps of forming a semiconductor layer on a substrate; 상기 반도체층의 소자 구분 영역에 트렌치를 형성하는 단계와; Forming a trench in the device segment region of the semiconductor layer; 상기 트렌치의 소자 구분 영역에 하부결합층을 갖는 제1장벽을 형성하는 단계와; Forming a first barrier layer having a lower portion coupled to the device of the trench segment regions and; 상기 트렌치에 패시베이션을 형성하는 단계와; Forming a passivation film on the trench; 상기 반도체층과 상기 패시베이션 상에 제1전극을 형성하는 단계와; Forming a first electrode on the semiconductor layer and the passivation and; 상기 제1전극 상에 지지층을 형성하는 단계와; Forming a support layer on the first electrode; 상기 기판을 상기 반도체층으로부터 분리하는 단계와; And separating the substrate from the semiconductor layer; 상기 기판이 분리되어 드러난 반도체층 상에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다. Be constituted by forming a second electrode on the semiconductor layer exposed the substrate are separated is preferable.
발광 소자, 반도체, 트렌치, 패시베이션, 기판. A light emitting element, a semiconductor, a trench, a passivation substrate.

Description

수직형 발광 소자의 제조방법 {Method for making LED having vertical topology} Production method of a vertical type light emitting device {Method for making LED having vertical topology}

도 1 내지 도 6은 본 발명의 제조방법의 일 실시예를 나타내는 도로서, 1 to 6 are standing road that represents one embodiment of the production method of the present invention,

도 1은 기판 상에 반도체층을 형성한 상태를 나타내는 단면도이다. 1 is a cross-sectional view showing a state where the semiconductor layer on the substrate.

도 2는 반도체층을 식각하여 트렌치를 형성한 상태를 나타내는 단면도이다. 2 is a cross-sectional view showing a state in which the semiconductor layer is etched to form a trench.

도 3은 트렌치에 제1장벽을 형성한 상태를 나타내는 단면도이다. 3 is a cross-sectional view showing a state where forming the first barrier in the trench.

도 4는 패시베이션, 반사형 전극, 제2장벽, 및 지지층을 형성한 상태를 나타내는 단면도이다. Figure 4 is a sectional view showing a state of forming a passivation film, and a reflective electrode, a second wall, and the support layer.

도 5는 전극의 다른 실시예를 나타내는 단면도이다. 5 is a sectional view showing another embodiment of the electrode.

도 6은 기판을 분리한 후 칩을 분리하는 과정을 나타내는 단면도이다. 6 is a cross-sectional view after removing the substrate showing a process for separating the chip.

도 7은 본 발명의 제조방법에 의하여 제조된 발광 소자의 일례를 나타내는 단면도이다. 7 is a cross-sectional view showing an example of a light-emitting device manufactured by the manufacturing method of the present invention;

<도면의 주요 부분에 대한 간단한 설명> <Brief Description of the Related Art>

100 : 기판 200 : 반도체층 100: substrate 200: semiconductor layer

300 : 트렌치 410 : 오믹 전극 300: a trench 410: ohmic electrode

420 : 반사형 전극 430 : 제1전극 420: reflective electrode 430: first electrode

440 : 제2전극 510 : 제1장벽 440: second electrode 510: first barrier

520 : 하부결합층 530 : 제2장벽 520: a lower coupling layer 530: second barrier

600 : 패시베이션 700 : 지지층 600: passivation 700: support layer

800 : 팽창 테이프 800: swelling tape

본 발명은 수직형 발광 소자의 제조방법에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 수직형 발광 소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing the vertical type light emitting device capable of particularly improving the luminous efficiency and the reliability of the light emitting element relates to a method of manufacturing the vertical type light emitting device.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. The LED (Light Emitting Diode: LED) is a well-known semiconductor light as an element, the 1962 starts to the red LED commercialized using GaAsP compound semiconductor GaP that converts current into light: N series of information communication devices with a green LED a has been used as the light source for the display image of an electronic device, including.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. Wavelength of light emitted by such a LED depends on semiconductor material used to fabricate the LED. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. This is because the wavelength of the emitted light to follow the valence band (valence band) electrons and the conduction band (conduction band) band gap (band-gap) of the semiconductor material representing the energy difference between electrons.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. A gallium nitride compound semiconductor (Gallium Nitride: GaN) has received much attention from high-output electron device development fields including parts for it has a high thermal stability and a wide band gap (0.8 ~ 6.2eV), LED.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다. One reason for this is that it is combined with the other elements GaN (indium (In), aluminum (Al), etc.) to fabricate a semiconductor layer emitting green, blue and white light.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. Since this way to adjust the emission wavelength can be adjusted to the characteristics of the material according to the particular device characteristics. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. For example, using a GaN can be made of a white LED capable of replacing the blue LED and the incandescent lamp useful in the optical recording.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. Due to the advantages of such GaN-based materials, a GaN-based LED market is rapidly growing. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Therefore, since a commercially introduced in 1994. GaN-based optoelectronic devices Technology of FIG it was rapidly developed.

이와 같이, Ⅲ/V족 질화물 반도체 물질을 이용한 LED의 제작 기술은 90년대 중반 이후 많은 발전을 했다. Thus, LED manufacturing technology of using Ⅲ / V-group nitride semiconductor material has a number of development since the mid-90's. 특히 성장 방법과 구조에 대한 이해가 진전됨에 따라 LED의 특성, 즉 휘도, 출력, 구동 전압, 정전기 특성 등 뿐만 아니라 신뢰성에서도 상당한 개선이 이루어졌다. In particular, a significant improvement in not only such characteristics of the LED, i.e., the luminance, the output, the driving voltage, electrostatic properties reliability as understanding the progress of the growth method and structure have been made.

상기와 같은, GaN 계열 물질의 소자 기술의 급속한 발전에도 불구하고, GaN 소자의 제작에는 비용이 큰 단점을 지닌다. Despite the rapid development of GaN device technology-based material, as described above, and the production of GaN devices it features has the great disadvantage cost. 이는 GaN 박막(epitaxial layers)을 성장시키고 연이어 완성된 GaN 계열의 소자들을 절단하는 어려움과 관련된다. This is related to the difficulty of cutting the element of the GaN group the growing GaN thin film (epitaxial layers) and subsequently finished.

GaN 계열의 소자들은 일반적으로 사파이어(Al 2 O 3 ) 기판상에 제조된다. GaN-based devices are typically fabricated on a sapphire (Al 2 O 3) substrate. 이는 사파이어 웨이퍼가 GaN 계열의 장치들을 대량 생산하는데 적합한 크기로 상용으로 이용가능하고, 비교적 고품질의 GaN 박막 성장을 지지하며, 광범위한 온도처리 능력 때문이다. This is because a sapphire wafer, and is available commercially in a size suitable for the mass production of GaN-based devices, supporting a relatively high-quality GaN thin film growth, since a wide temperature processing capability.

또한, 사파이어는 화학적으로 그리고 열적으로 안정적이며, 고온 제조공정을 가능하게 하는 고융점을 가지고, 높은 결합 에너지(122.4 Kcal/mole)와 높은 유전상수를 갖는다. Further, sapphire is chemically and thermally stable and, has a high melting point, which enables the high-temperature manufacturing process and has a high bonding energy (122.4 Kcal / mole) and a high dielectric constant. 화학적으로, 사파이어는 결정성 알루미늄 산화물(Al 2 O 3 )이다. Chemically, sapphires are crystalline aluminum oxide (Al 2 O 3).

한편, 사파이어는 절연체이기 때문에 사용한 사파이어 기판(또는 다른 절연체 기판)을 사용하는 경우 이용가능한 LED 소자의 형태는, 실제로, 수평(lateral) 또는 수직(vertical) 구조로 제한된다. On the other hand, sapphire is the form of a LED element which can be used when using a sapphire substrate (or other insulating substrate) used since the insulator is, in fact, is limited to the horizontal (lateral) or perpendicular (vertical) structure.

상기 수평구조에서는, LED로의 전류를 주입하는데 사용되는 금속 접점(contact)은 상단면에(또는 기판의 동일면상에) 모두 위치한다. In the horizontal structure, the metal contact (contact) which is used to inject current into the LED are both located on the top surface (or on the same surface of the substrate). 반면, 수직구조에서는 한 금속 접점은 상단면상에 있고, 다른 접점은 사파이어(절연) 기판이 제거된 후 하단면상에 위치된다. On the other hand, a metal contact in the vertical structure is on the top surface, and the other contact is on the side of the bottom after the sapphire (insulating) substrate is removed.

또한, LED 칩을 제조한 이후에 이 칩을 열전도도가 우수한 실리콘 웨이퍼나 세라믹 기판 등의 서브마운트에 뒤집어 부착시키는 플립칩 본딩 방식도 많이 이용되고 있다. Further, it is also used a lot of flip chip bonding method for attaching a flip chip in a later manufacturing the LED chip to the thermal conductivity of the sub-mount such as an excellent silicon wafer or a ceramic substrate.

그러나 상기와 같은 수평구조나 플립칩 방식은, 사파이어 기판의 열전도도가 약 27W/mK로서 열저항이 매우 크기 때문에 열방출 효율에 있어서 문제가 되며, 상기 플립칩 방식은 많은 단계의 포토 리소그래피 공정을 필요로 하여 제작 공정이 복잡한 단점이 있었다. However, the horizontal structure or a flip-chip manner as described above, since as a sapphire substrate thermal conductivity of approximately 27W / mK thermal resistance is very large, and is in a problem with the heat dissipation efficiency, the flip-chip method is a photolithography process in a number of steps the production process was complicated and requires disadvantages.

한편, 수직구조에서는, 사파이어 기판을 이른바, 레이저 리프트 오프(Laser lift-off) 공정에 의하여 제거하고 전극을 제작하는 것을 특징으로 한다. On the other hand, in the vertical structure, the sapphire substrate, so-called laser lift-off removal by (Laser lift-off) process and is characterized in that to produce the electrode.

이러한 수직형 LED는 양 전극이 소자의 상하단에 위치하고 있으며 전류가 한 방향으로 흐르게 되어 구조적으로 수평형 LED에 비해 발광 효율이 증가하게 된다. The vertical type LED is that both electrodes are located on the top and bottom of the device, and the current flows in a direction increasing the luminous efficiency as compared to the horizontal type LED in structure.

이와 같이, p-형 전극 반대편에 n-형 전극 접촉을 형성하기 위하여, 상술한 바와 같이, 레이저 리프트 오프 공정에 의하여 사파이어 기판이 제거되는데, 이와 같은 레이저 리프트 오프 공정은 레이저 조사시 사파이어 기판과 LED 구조 사이에 발생하는 열적 스트레스에 의하여 LED 결정 구조에 손상이 발생한다. In this way, on the other side of the p- type electrode to form an n- type electrode contact, as described above, the laser lift off the sapphire substrate are removed by a process, such a laser lift-off process is the time of laser irradiation the sapphire substrate and LED the damage caused to the LED crystal structure by a thermal stress generated between the structures.

결국, 이러한 레이저에 의한 충격에 의해 수직형 LED 측면과 하부 영역에서 누설 전류가 발생할 수 있고, 이는 동작 전압의 상승과도 연결되며, 결국 전기적, 기계적 내구성의 저하로 LED 칩의 성능 및 신뢰성이 심각히 저하된다. Consequently, by an impact caused by the laser it can cause a leak current in the vertical LED side and a lower region, which is also associated with a rise of the operating voltage, and eventually the electrical performance and reliability of the LED chip to the decrease in the mechanical durability seriously It decreases.

따라서, LED의 전기적 특성의 보호를 위해 산화물(oxide) 또는 질화물(nitride) 계열의 패시베이션(passivation) 막을 LED의 n-형 전극과 p-형 전극을 제외한 곳에 적용하였다. Therefore, it applied in order to protect the electrical characteristics of the LED oxide (oxide) or a nitride (nitride) passivation (passivation) of the series where the film other than the n- type electrode and the p- type electrode of the LED.

그러나, 이러한 패시베이션 막의 막질은 기계적 강도 및 이물질에 대한 접착력이 상대적으로 약하여 사파이어 기판 제거를 위한 레이저 리프트 오프시 깨짐이나 계면 분리 등이 일어나 결국 LED의 손상으로 이어졌다. However, such a passivation film, the film quality is up the mechanical strength and the adhesion of the foreign substances is relatively weak during laser lift-off for the removal of the sapphire substrate surface cracking and separation led to the damage of the end LED.

이러한 손상을 방지하기 위하여, 이물질에 대한 접착력 및 기계적 강도(toughness)가 매우 높은 패시베이션(passivation)용 포토 레지스트(photo-resist; PR)을 이용하여, 상기 n-형 전극 및 p-형 전극 영역을 제외하고는 패시베 이션 하는 방법이 사용되기도 한다. To prevent such damage, a very high adhesive strength and mechanical strength (toughness) to the foreign substance for passivation photoresist (passivation); using (photo-resist PR), the n- type electrode and a p- type electrode area except is also used a method of passive beret calibration.

그러나, 이러한 패시베이션용 포토 레지스트는 칩과 칩 사이를 채우며 존재하므로 이후, 칩 분리 공정시에 중앙측에서 잘 분리되지 않는 경향을 보이며, 칩 사이를 비워서 열린 구조의 포토 레지스트를 형성시키더라도 높은 단차에 의해 지지층 도금을 위한 결합금속(metal seed)의 결합(step coverage)을 매우 저하시키는 문제점이 있었다. However, such a passivation photoresist for Because there fill between the chip and the chip showed a Thereafter, the trend is difficult to remove from the center side when the chip separation process, even when emptying through the chip forming the open structure photoresist on a high level difference by a bond (step coverage) of the metal binding (metal seed) for support layer plating has a problem of extremely reduced.

본 발명의 기술적 과제는 상술한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 발광 소자 칩의 분리시 분리되지 않는 현상이나 이러한 칩 분리에 의한 충격을 방지하고, 결합금속의 결합성을 향상시킬 수 있는 수직형 발광 소자의 제조 방법을 제공하는 것이다. Object of the present invention can prevent the shock caused by the to, separation does not separate phenomena and this chip detachment when the light emitting device proposed in order to solve the problems of the aforementioned prior art and improve the bonding properties of the bonding metal that is to provide a method of manufacturing the vertical type light emitting device.

상기 기술적 과제를 이루기 위한 것으로서, 본 발명은, 기판 상에 반도체층 형성하는 단계와; As to achieve the above-mentioned technical problems, and the present invention includes the steps of forming a semiconductor layer on a substrate; 상기 반도체층의 소자 구분 영역에 트렌치를 형성하는 단계와; Forming a trench in the device segment region of the semiconductor layer; 상기 트렌치의 소자 구분 영역에 하부결합층을 갖는 제1장벽을 형성하는 단계와; Forming a first barrier layer having a lower portion coupled to the device of the trench segment regions and; 상기 트렌치에 패시베이션을 형성하는 단계와; Forming a passivation film on the trench; 상기 반도체층과 상기 패시베이션 상에 제1전극을 형성하는 단계와; Forming a first electrode on the semiconductor layer and the passivation and; 상기 제1전극 상에 지지층을 형성하는 단계와; Forming a support layer on the first electrode; 상기 기판을 상기 반도체층으로부터 분리하는 단계와; And separating the substrate from the semiconductor layer; 상기 기판이 분리되어 드러난 반도체층 상에 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다. Be constituted by forming a second electrode on the semiconductor layer exposed the substrate are separated is preferable.

상기 하부결합층은, 산화물층일 수 있으며, 상기 제1장벽과 상기 기판 사이 의 결합력을 완화시킬 수 있도록 한다. The lower bonding layer, and the oxide layer may be so as to ease the coupling force between the first barrier and the substrate.

보다 상세하게, 상기 하부결합층과 상기 기판 사이의 결합력은, 상기 반도체층과 제1전극 사이의 결합력보다 작은 것이 바람직하다. More specifically, the bonding force between the lower coupling layer and the substrate is preferably smaller than the bonding force between the semiconductor layer and the first electrode.

상기 트렌치를 형성하는 단계 후에는, 상기 반도체층 상에 오믹 전극을 형성하는 단계를 더 포함될 수 있다. After forming the trenches, forming an ohmic electrode on the semiconductor layer it may be further included.

상기 제1장벽의 높이는, 상기 패시베이션보다 높은 것이 바람직하며, 이러한 제1장벽은 결합금속 또는 반사형 전극을 포함할 수 있다. The height of the first barrier, and preferably higher than that of the passivation film, such that the first barrier may include a combination of metal or a reflective electrode.

또한, 제1전극은, Ni, Ag, W, Ti, Pt, Au, 및 Ag 중 하나 또는 둘 이상의 합금으로 이루어질 수 있다. In addition, the first electrode, Ni, may be formed of one or two or more alloys of Ag, W, Ti, Pt, Au, and Ag.

한편, 상기 제1전극을 형성하는 단계 이후에는, 상기 제1전극 상의 소자 구분 영역에 제2장벽을 형성하는 단계를 더 포함할 수 있다. On the other hand, after forming the first electrode may further include forming a second wall on the element segment region on the first electrode.

상기 반도체층을 형성하는 단계는, 상기 기판 상에 버퍼층을 형성하는 단계와; The step of forming the semiconductor layer, forming a buffer layer on the substrate;

상기 버퍼층 상에 제1전도성 반도체층을 형성하는 단계와; Forming a first conductive semiconductor layer on the buffer layer and; 상기 제1전도성 반도체층 상에 활성층을 형성하는 단계와; Forming an active layer on the first conductive semiconductor layer; 상기 활성층 상에 제2전도성 반도체층을 형성하는 단계를 포함하여 구성될 수 있다. It may be configured by forming a second conductive semiconductor layer on the active layer.

또한, 상기 제1장벽 또는 제2장벽은, 포토 레지스트로 형성될 수 있다. In addition, the first wall or the second wall may be formed of a photoresist.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다. More specifically an embodiment of the present invention will be described with reference to the accompanying drawings as follows.

도 1에 도시되어 있는 바와 같이, 기판(100) 상에 통상의 반도체 공정 기술, 예를 들면 MOCVD(Metal Oxide Chemical VaporDepositon) 또는 MBE(Molecular Beam Epitaxy) 등과 같은 방법에 의하여, 복수의 질화물계 반도체층(200)이 형성된다. As shown in Figure 1, on a substrate 100, an ordinary semiconductor process technology, for example, MOCVD (Metal Oxide Chemical VaporDepositon) or MBE (Molecular Beam Epitaxy) by a method such as a plurality of nitride-based semiconductor layer the 200 is formed.

이러한 반도체층(200)은 질화갈륨(GaN)과 같은 동종 기판(10)에 형성될 수 있고, 사파이어(Al 2 O 3 ), 실리콘(Si), 실리콘 카바이드(SiC) 등의 이종 기판(10) 위에 형성될 수도 있다. The semiconductor layer 200 may be formed in the same type substrate 10, such as gallium nitride (GaN), sapphire (Al 2 O 3), silicon (Si), silicon carbide substrate of different material 10, such as a (SiC) It may be formed on. 이하, 상기 사파이어 기판(100)에 반도체층(200)을 형성하는 경우를 예로 설명한다. Hereinafter, the case of forming the semiconductor layer 200 with the sapphire substrate 100 as an example.

상기 반도체층(200)은 기판(100) 상에 제1전도성 반도체층(210), 활성층(220), 및 제2전도성 반도체층(230)이 순차적으로 형성된다. The semiconductor layer 200 includes a first conductive semiconductor layer 210, active layer 220, and the second conductive semiconductor layer 230 are sequentially formed on a substrate 100. 이때, 상기 제1전도성 반도체층(210)은 n-형 GaN 반도체층이고, 제2전도성 반도체층(230)은 p-형 GaN 반도체층일 수 있다. At this time, the first conductive semiconductor layer 210 is an n- type GaN semiconductor layer, a second conductive semiconductor layer 230 may be a semiconductor layer p- type GaN. 또한, 경우에 따라 그 반대로 형성될 수도 있다. Further, in some cases, it may be formed the other way around.

이때, 사파이어 기판(100) 상에 질화물로 이루어지는 박막을 성장시킬 경우 격자 부정합에 의하여 박막의 품질이 저하될 수 있으므로, 먼저, 사파이어 기판(100) 상에 버퍼층(240)을 형성하고, 이 버퍼층(240) 위에 상기 복수의 GaN 반도체층(200)을 형성할 수 있다. At this time, when growing the thin film made of a nitride on a sapphire substrate 100 form a so that the quality of the thin film can be lowered, first, the sapphire substrate, a buffer layer 240 on a (100) by a lattice mismatch, and a buffer layer ( 240) to form the plurality of the GaN semiconductor layer 200 is over.

상기 활성층(220)은 InGaN/GaN 양자우물(quantum well: QW) 구조를 이룰 수 있다. The active layer 220 includes a InGaN / GaN quantum well: can be achieved (quantum well QW) structure. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(220)으로 이용될 수 있음은 물론이다. In addition to that it can also be used as material active layer 220, such as AlGaN, AlInGaN, of course. 이러한 활성층(220)에서는 추후 형성될 전극을 통하여 전계를 인가하였을 때, 전자(electron)-정공(hole) 쌍의 결합에 의하여 빛이 발생하게 된다. Such an active layer 220, the time, e (electron) was applied an electric field via the electrode to be formed later - is the light generated by the combination of the hole (hole) pairs.

또한, 이러한 활성층(220)은 휘도 향상을 위하여 상술한 양자우물 구조(QW) 가 복수로 형성되어 다중 양자우물(multi quantum well: MQW) 구조를 이룰 수 있다. Further, this active layer 220 is a quantum well (QW) described above for the brightness enhancement is formed of a plurality of multiple quantum well: can form a (multi quantum well MQW) structure.

이어서, 도 2에서 도시되는 바와 같이, 건식 식각법을 이용하여 추후 칩이 완성되었을 때 분리되기 위한 칩 분리영역에 상기 일련의 GaN 계열의 반도체층(200)을 관통하여 기판(100)의 표면 부분까지 식각하여 다수의 트렌치(trench: 300)를 형성한다. Then, the surface portion of the dry etching the substrate 100 through the semiconductor layer 200 of the series of GaN-based on-chip isolation region to be separated when the subsequent chip is completed using as shown in Figure 2 etching a plurality of trenches to: form a (trench 300).

상기 일련의 GaN 계열의 반도체층(200)과 사파이어 기판(100)은 그 경도가 강하기 때문에 RIE(Reactive Ion Etching) 방식, 특히 ICP RIE(Inductively Coupled Plasma Reactive Ion Etching) 방식에 의해 트렌치(300)를 형성하는 것이 바람직하다. Since the semiconductor layer 200 and the sapphire substrate 100 of the series of the GaN group is strong that hardness (Reactive Ion Etching) RIE method, in particular the trench 300 by the ICP RIE (Inductively Coupled Plasma Reactive Ion Etching) method to form is preferred.

이후에는, 도 3에 도시되어 있는 바와 같이, 경우에 따라, 상기 트렌치(300) 형성에 의하여 개별 분리된 반도체층(200) 상부에는 오믹 특성을 확보하기 위하여 투명 전도성 산화물(Transparent Conductive Oxide: TCO)을 이용하여 오믹 전극(410)을 형성할 수 있다. After that, the transparent conductive oxide to also as is shown in Figure 3, if desired, the trench (300) to secure the individual separation of the upper portion ohmic characteristics semiconductor layer 200 by forming (Transparent Conductive Oxide: TCO) a may form an ohmic electrode 410 using.

다음에, 상기 트렌치(300)에 제1장벽(510)을 형성한다. Next, a first barrier 510 to the trench 300. FIG. 이러한 제1장벽(510)은 포토 레지스트(photo-resist: PR)의 일종으로 형성되며, 추후 발광 소자 칩의 분리시 칩이 용이하게 분리될 수 있도록 한다. The first barrier 510 is photoresist: and forming a kind of (photo-resist PR), so that a separate chip when the future light emitting device chip can be easily separated.

이때, 추후 기판 분리 공정시 사파이어 기판(100)과 반도체층(200)의 분리가 잘 되어야 하므로, 상대적으로 높은 접착력을 가진 제1장벽(510)의 하측에 얇은 산화물막의 하부결합층(520)을 형성하여 기판(100) 분리 공정시 기판(100)이 용이하 게 분리될 수 있도록 할 수 있다. At this time, since the further substrate separation process during it should be good separation of the sapphire substrate 100 and the semiconductor layer 200, a relatively thin oxide film, the lower the bonding layer 520 on the lower side of the first barrier 510 with a high adhesive strength when forming the substrate 100, the separation process may ensure that substrate 100 is less than it for separation.

또한, 상기 제1장벽(510)의 높이는 상기 반도체층(200)보다 높게 형성되는 것이 바람직하다. In addition, the height of the first barrier 510 is preferably formed above the semiconductor layer 200.

이후, 상기 투명전극(410)이 형성된 반도체층(200) 사이의 트렌치(300) 영역에는 도 4에서와 같이, 패시베이션(Passivation; 600)이 형성된다. Then, as in the trench 300 region 4 between the semiconductor layer 200, the transparent electrode 410 is formed, the passivation; is formed (Passivation 600).

이러한 패시베이션(600)은 개별 분리되는 반도체층(200) 및 칩을 보호하고, 누설 전류를 억제하며, 추후 이루어지는 기판(100) 분리 공정시 반도체층(200)에 가해지는 충격을 완화하면서 칩 분리가 용이하게 할 수 있다. This passivation 600 may protect the individual separated semiconductor layers 200 and the chip and suppress the leakage current, and further comprising a substrate 100, the separation process when the semiconductor layer 200 and cushion chip separation force applied to the It can be facilitated.

이와 같이, 패시베이션(600)이 형성된 상태에서, 상기 오믹 전극(410)과 패시베이션(600)을 덮는 반사형 전극(420)을 형성한다. In this way, formed in the passivation 600 state, to form a reflective electrode 420 overlying the ohmic electrode 410 and the passivation 600.

즉, 수직형 발광 소자의 구조에서는 빛이 상부 층의 반대편으로 진행하는 구조가 되므로, 상기 오믹 전극(410) 상부에 반사형 전극(420)을 형성하여 반사도를 확보하는 전극 구조를 적용할 수 있고, 이러한 전극 구조의 장점은 반사도를 높일 수 있다는 점이다. That is, in the structure of the vertical type light emitting device, because the structure that the light proceeds to the other side of the upper layer, it is possible to apply the electrode structure to ensure the reflectivity to form a reflective electrode 420 in the upper part of the ohmic electrode 410 , the advantage of this electrode structure is that it can increase the reflectance.

이러한 반사형 전극(420)은 추후, 금속층이 형성될 경우에 결합금속(seed metal)으로도 이용될 수 있는 물질을 이용하며, 별도의 결합금속층이 이용될 수도 있다(도시되지 않음). The reflective electrode 420 is used, and a material that can be used as the metal (seed metal) coupled to the case to be formed later, a metal layer, or may be a separate bonding metal layer used (not shown).

한편, 도 5에서와 같이, 오믹 특성과 반사도 특성을 함께 적용할 수 있는 제1전극(430)을 이용할 수도 있다. On the other hand, as shown in FIG. 5, it is also possible to use the first electrode 430 can be applied with the ohmic property and reflectivity properties. 이러한 제1전극(430)으로는 Ni, Ag, W, Ti, Pt, Au, 및 Ag 중 하나 또는 둘 이상의 합금으로 형성할 수 있다. The first electrode 430 a can be formed by one or two or more alloys of Ni, Ag, W, Ti, Pt, Au, and Ag.

이와 같은 구조에서, 상기 하부결합층(520)과 상기 기판(100) 사이의 결합력은, 상기 오믹 전극(410)과 반사형 전극(420) 사이의 결합력 또는 상기 반도체층(200)과 제1전극(430) 사이의 결합력보다 작은 것을 특징으로 한다. In such a structure, the coupling force between the lower bonding layer 520 and the substrate 100, the ohmic electrode 410 and reflective electrode 420, bonding strength or the semiconductor layer 200 between the first electrode 430 is characterized in that less than the bonding force between.

이어서, 상기 패시베이션(600)이 형성된 칩 분리영역의 상측에, 즉, 이 경우에는 상기 반사형 전극(420)의 상측에 칩 분리가 용이하도록 제2장벽(530)을 형성한다. Then, on the upper side of the passivation 600 is formed, the chip separation region, i.e., in this case, to form a second wall 530 to facilitate separation chip on the upper side of the reflective electrode 420.

이러한 제2장벽(530)의 역할은 칩 분리를 위하여 비교적 두꺼운 포토 레지스트(photo-resist: PR)를 만드는 것이며, 이러한 제2장벽(530)의 위치는 반사형 전극(420)을 사이에 두고 상기 제1장벽(510)에서 이어지도록 한다. The role of the second barrier 530 has a relatively thick photoresist (photo-resist: PR) to the chip separation will make the position of this second barrier 530 is interposed between the reflective electrode 420, the and such that the lead from the first barrier (510).

이와 같이 형성된 제2장벽(530) 상측에, 도금과 같은 방식으로 지지층(700)을 형성한다. The method of claim 2, the upper side wall (530) thus formed, to form the supporting layer 700 in the same way and plating. 이러한 지지층(700)은 구리(Cu)와 같은 금속으로 이루어질 수 있고, 또한 전도성 반도체 웨이퍼로 이루어질 수도 있다. The support layer 700 may be formed of a metal such as copper (Cu), it may also be made of a conductive semiconductor wafers.

이후, 도 6에서 도시하는 바와 같이, 기판(100) 분리 과정에 의하여 기판(100)이 분리된다. Thereafter, the substrate 100 is separated by the substrate 100, the separation process, as shown in FIG.

이러한 기판(100) 분리과정은 레이저를 이용하여, 이른바 레이저 리프트 오프(Laser Lift-Off: LLO) 과정에 의하여 이루어질 수 있다. The substrate 100 separation process using a laser, so-called laser lift off: it may be made by (Laser Lift-Off LLO) process.

이러한 기판(100)의 분리과정은 다음과 같은 과정에 의하여 이루어진다. The separation process of this substrate 100 is made by the following process. 즉, 사파이어 기판(100)을 통해 사파이어 기판(100)과 반도체층(200) 사이의 계면에 248nm의 파장을 갖는 KrF 엑시머 레이저 빔 또는 193nm의 파장을 갖는 ArF 엑시머 레이저 빔을 조사한다. That is, is irradiated with ArF excimer laser beam having a wavelength of 193nm KrF excimer laser beam or a wavelength of 248nm having an interface between the sapphire substrate 100, the sapphire substrate 100 and the semiconductor layer 200 through.

상기 파장의 빛은 사파이어 기판(100)에 의해서는 흡수되지 않지만 GaN 계열의 반도체층(200)에는 흡수되기 때문에, 사파이어 기판(100)을 통과한 레이저 빔은 반도체층(200)에 흡수되어 급속히 가열된다. Since the light of the wavelength is not is absorbed by the sapphire substrate 100 is, the absorption semiconductor layer 200 of a GaN-based, the laser beam passing through the sapphire substrate 100 is absorbed by the semiconductor layer 200 is rapidly heated do.

이렇게 가열된 GaN 계열의 반도체층(200)은 융해된 후, 고압 및 고온의 표면 플라즈마(surface plasma)를 발생시키기 시작한다. Thus the semiconductor layer 200 of the GaN-based heating begins to generate surface plasma (surface plasma) after the melting, the high pressure and high temperature. 이러한 플라즈마 발생 현상은 사파이어 기판(100)과 반도체층(200) 사이의 계면에서만 국한되어 나타난다. The plasma generating phenomenon is limited only when the interface between the sapphire substrate 100 and the semiconductor layer 200.

이어서, 반도체층(200)이 융해되어 발생한 플라즈마는 그 주변으로 급속히 팽창하게 되어, 사파이어 기판(100)과 반도체층(200)에 대하여 서로 반대 방향으로 물리적 힘을 가하는 작용을 하게 되고, 따라서, 기판(100)과 GaN 계열의 반도체층(200)이 분리된다. Then, the plasma generated semiconductor layer 200 is melted is to rapidly expand in the surrounding, and to the action of applying a physical force in opposite directions with respect to the sapphire substrate 100 and the semiconductor layer 200, therefore, the substrate the semiconductor layer 200 of the 100 and the GaN series is separated.

이와 같이, 기판(100)이 제거되고, 버퍼층(240)이 있는 경우에는 경우에 따라 이 버퍼층(240)까지 제거된 상태에서는 반도체층(200)이 드러나게 되고, 이와 같이 드러난 반도체층(200)의 면에는 제2전극(440)이 형성된다. In this way, the substrate 100 is removed, in the buffer layer 240 in some cases when there is removed from the buffer 240, state semiconductor layer 200 is revealed, thus bare of the semiconductor layer 200 surface, the second electrode 440 is formed. 이러한 제2전극(440)은 이 경우에는 n-형 전극이 될 수 있으며, 제1전도성 반도체층(210)과 오믹 접촉이 가능한 오믹전극이 된다. This second electrode 440 in this case can be an n- type electrode, the first conductivity semiconductor layer 210 and the ohmic electrode in ohmic contact is possible.

이후, 상기 반도체층(200)과 그 상측의 구조를 칩 분리영역에서 분리시킨다. Thereafter, to separate the structure of the semiconductor layer 200 and the upper side in the chip separation region. 그 일례로는, 상기 지지층(700)에 UV 팽창 테이프(800)와 같은 팽창이 가능한 테이프를 부착하여 팽창시키는 방법을 이용하여 분리시킬 수 있다. One example is in, it can be separated by attaching a tape that can swell, such as UV expansion tape (800) on the support layer 700 using a method of expanding.

다음에는, 상기 제1장벽(510)과 제2장벽(530)을 제거하고, 경우에 따라서는 상기 하부결합층(520)을 함께 제거하면 도 7과 같은 발광 소자의 구조가 완성된다. Next, removing the first barrier 510 and second barrier 530, and in some cases, a structure of the light-emitting device as shown in FIG. 7 by removing the bottom with a bonding layer 520 is completed.

이와 같이, 본 발명은 칩 분리시 발생되는 문제점을 해결하기 위해서 2단 구조의 임시 장벽(510, 530)을 적용하여, 칩 분리시 패시베이션(600)에 의한 손상 및 칩의 미분리를 방지하고, 결합금속 역할을 가지는 반사형 전극(420)의 결합 특성을 보완할 수 있다. Thus, the present invention is to apply a temporary barrier (510, 530) of the two-stage structure, in order to solve the problems generated during the chip separation, preventing the fine separation of the damage and chip due to the passivation 600 during chip separation, It can be complementary to binding properties of the reflective electrode 420 with a bonding metal role.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다. The embodiment is an example for a detailed description of a technical concept of the present invention, the invention is not limited to the above embodiment, it can be various types of modification, both the various embodiments of such a technical idea is protected according to the present invention belongs to the range is obvious.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다. The present invention as described above will have the following effects.

첫째, 본 발명의 수직형 발광 소자의 제조 방법에 따르면, 수직형 발광 소자의 제조에 있어 필수적으로 요구되는 사파이어 기판과 GaN 계열의 층을 분리하는 공정에 있어서 기판 분리를 효율적으로 수행할 수 있다. First, according to the production method of a vertical type light emitting device of the present invention, in the production of the vertical type light emitting device may perform a substrate separated efficiently in the step of separating the layer of the sapphire substrate and the GaN-based required essentially.

둘째, 상기와 같은 기판 분리 과정에서 구조적인 안정성까지 확보할 수 있어서 기판이 분리된 반도체층의 특성 및 신뢰성 향상에 높은 기여를 할 수 있다. Second, it is possible to it is possible to obtain in the substrate separation process as described above to the structural stability on the characteristics and reliability of the semiconductor layer of the substrate to remove the high contribution.

셋째, 이와 같이, 특성 및 신뢰성 향상에 의하여 안정된 분리 수율이 크게 향상되어 생산성을 크게 향상 시킬 수 있다. Third, In this way, the stable isolated yield significantly enhanced by the characteristics and reliability can be greatly improved productivity.

Claims (11)

  1. 기판 상에 반도체층 형성하는 단계와; Forming a semiconductor layer on a substrate;
    상기 반도체층의 소자 구분 영역에 트렌치를 형성하는 단계와; Forming a trench in the device segment region of the semiconductor layer;
    상기 트렌치의 소자 구분 영역에 하부결합층과, 상기 하부결합층 상에 제1장벽을 형성하는 단계와; Lower bonding layer in the element segment region of the trench, and forming a first wall on the lower coupling layer;
    상기 트렌치에 패시베이션을 형성하는 단계와; Forming a passivation film on the trench;
    상기 반도체층과 상기 패시베이션 상에 제1전극을 형성하는 단계와; Forming a first electrode on the semiconductor layer and the passivation and;
    상기 제1전극 상에 지지층을 형성하는 단계와; Forming a support layer on the first electrode;
    상기 기판을 상기 반도체층으로부터 분리하는 단계와; And separating the substrate from the semiconductor layer;
    상기 기판이 분리되어 드러난 반도체층 상에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법. Method for manufacturing a vertical light emitting device characterized in that comprises a step of forming a second electrode on the semiconductor layer exposed that the substrate is separated.
  2. 제 1항에 있어서, 상기 하부결합층은, 산화물층인 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 1, wherein the lower bonding layer, a method of manufacturing the vertical type light emitting device, characterized in that the oxide layer.
  3. 제 1항에 있어서, 상기 하부결합층은, 상기 제1장벽과 상기 기판 사이의 결합력을 완화시키는 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 1, wherein the lower bonding layer, a method of manufacturing the vertical type light emitting device, characterized in that to relieve the bonding force between the first barrier and the substrate.
  4. 제 3항에 있어서, 상기 하부결합층과 상기 기판 사이의 결합력은, 상기 반도 체층과 제1전극 사이의 결합력보다 작은 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 3, wherein the bonding force between the lower coupling layer and the substrate is a method for manufacturing a vertical light emitting device, characterized in that less than the bonding force between the semiconductive layer and the first electrode.
  5. 제 1항에 있어서, 상기 트렌치를 형성하는 단계 후에는, 상기 반도체층 상에 오믹 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 1, wherein, after forming the trench, the method for manufacturing a vertical-type light emitting device according to claim 1, further comprising the step of forming an ohmic electrode on the semiconductor layer.
  6. 제 1항에 있어서, 상기 제1장벽의 높이는, 상기 패시베이션보다 높은 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 1, wherein the method for manufacturing a vertical light emitting device of the height of the first barrier, characterized in that is higher than the passivation.
  7. 제 1항에 있어서, 상기 제1전극은, 결합금속 또는 반사형 전극을 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 1, wherein the method for manufacturing a vertical light emitting device comprising a first electrode, bonding a metal or a reflective electrode.
  8. 제 1항에 있어서, 상기 제1전극은, Ni, Ag, W, Ti, Pt, Au, 및 Ag 중 하나 또는 둘 이상의 합금인 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 1, wherein the first electrode, Ni, method for manufacturing a vertical light emitting device, characterized in that one or more alloys of Ag, W, Ti, Pt, Au, and Ag.
  9. 제 1항에 있어서, 상기 제1전극을 형성하는 단계 이후에는, 상기 제1전극 상의 소자 구분 영역에, 상기 제1전극을 사이에 두고 상기 제1장벽에서 이어지도록 제2장벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 1, wherein in the subsequent step of forming the first electrode, the element segment region on the first electrode, the step of sandwiching the first electrode forming the second barrier so that followed by the first barrier method for manufacturing a vertical-type light emitting device according to claim 1, further comprising.
  10. 제 1항에 있어서, 상기 반도체층을 형성하는 단계는, The method of claim 1, wherein forming the semiconductor layer,
    상기 기판 상에 버퍼층을 형성하는 단계와; And forming a buffer layer on the substrate;
    상기 버퍼층 상에 제1전도성 반도체층을 형성하는 단계와; Forming a first conductive semiconductor layer on the buffer layer and;
    상기 제1전도성 반도체층 상에 활성층을 형성하는 단계와; Forming an active layer on the first conductive semiconductor layer;
    상기 활성층 상에 제2전도성 반도체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법. Method for manufacturing a vertical light emitting device characterized in that comprises a step of forming a second conductive semiconductor layer on the active layer.
  11. 제 9항에 있어서, 상기 제1장벽 또는 제2장벽은, 포토 레지스트로 형성된 것을 특징으로 하는 수직형 발광 소자의 제조방법. The method of claim 9, wherein the first wall or the second barrier is a method of manufacturing the vertical type light emitting device, characterized in that formed in the photoresist.
KR20060108813A 2006-11-06 2006-11-06 Method for making LED having vertical topology KR101252558B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060108813A KR101252558B1 (en) 2006-11-06 2006-11-06 Method for making LED having vertical topology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060108813A KR101252558B1 (en) 2006-11-06 2006-11-06 Method for making LED having vertical topology

Publications (2)

Publication Number Publication Date
KR20080040880A true KR20080040880A (en) 2008-05-09
KR101252558B1 true KR101252558B1 (en) 2013-04-08

Family

ID=39648307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060108813A KR101252558B1 (en) 2006-11-06 2006-11-06 Method for making LED having vertical topology

Country Status (1)

Country Link
KR (1) KR101252558B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103733359A (en) * 2011-08-09 2014-04-16 三星电子株式会社 Method for manufacturing a semiconductor light-emitting element and semiconductor light-emitting element manufactured thereby

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050012729A (en) * 2002-04-09 2005-02-02 오리올 인코포레이티드 Method Of Fabricating Vertical Structure LEDs
KR20050119635A (en) * 2002-07-19 2005-12-21 크리 인코포레이티드 Trench cut light emitting diodes and methods of fabricating same
KR20060059783A (en) * 2004-11-29 2006-06-02 서울옵토디바이스주식회사 Gan compound semiconductor light emitting element and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050012729A (en) * 2002-04-09 2005-02-02 오리올 인코포레이티드 Method Of Fabricating Vertical Structure LEDs
KR20050119635A (en) * 2002-07-19 2005-12-21 크리 인코포레이티드 Trench cut light emitting diodes and methods of fabricating same
KR20060059783A (en) * 2004-11-29 2006-06-02 서울옵토디바이스주식회사 Gan compound semiconductor light emitting element and method of manufacturing the same

Also Published As

Publication number Publication date Type
KR20080040880A (en) 2008-05-09 application

Similar Documents

Publication Publication Date Title
US7148520B2 (en) Diode having vertical structure and method of manufacturing the same
US6611002B2 (en) Gallium nitride material devices and methods including backside vias
US7233028B2 (en) Gallium nitride material devices and methods of forming the same
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
KR100610632B1 (en) Manufacturing method of led having vertical structure
US20100006870A1 (en) Light emitting device
US20070295952A1 (en) Light Emitting Diode having vertical topology and method of making the same
US20100012969A1 (en) Light emitting device and fabrication method thereof
US7384807B2 (en) Method of fabricating vertical structure compound semiconductor devices
US20020053872A1 (en) Light emitting diode and method of making the same
US7776637B2 (en) Method of manufacturing light emitting diodes
US20090140279A1 (en) Substrate-free light emitting diode chip
US20020068373A1 (en) Method for fabricating light emitting diodes
US6998642B2 (en) Series connection of two light emitting diodes through semiconductor manufacture process
US20100041170A1 (en) Package-Integrated Thin Film LED
US20090294784A1 (en) Nitride Semiconductor Light Emitting Element and Method for Producing Nitride Semiconductor Light Emitting Element
US6853011B2 (en) Light emitting diode and method of making the same
US6838704B2 (en) Light emitting diode and method of making the same
KR20070042214A (en) Nitride-based light emitting diode and manufacturing of the same
US20050173692A1 (en) Vertical GaN light emitting diode and method for manufacturing the same
US20060220031A1 (en) A1lnGaP LED having reduced temperature dependence
US20070264733A1 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
US20120119243A1 (en) High efficiency light emitting diode and method of fabricating the same
US20100230711A1 (en) Flip-chip semiconductor optoelectronic device and method for fabricating the same
JP2005150675A (en) Semiconductor light-emitting diode and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 6