KR20080028129A

KR20080028129A - 비휘발성 메모리 장치

Info

Publication number: KR20080028129A
Application number: KR1020060093518A
Authority: KR
Inventors: 정영천; 권철순; 유재민; 박재현; 임지운; 윤인구; 문정호; 임병철
Original assignee: 삼성전자주식회사
Priority date: 2006-09-26
Filing date: 2006-09-26
Publication date: 2008-03-31

Abstract

비휘발성 메모리 장치가 제공된다. 비휘발성 메모리 장치는 제 1 면 방위(plane orientation)를 갖는 기판 내에 제 1 격자 방향으로 배치된 활성 영역, 활성 영역 상에 제 1 격자 방향과 45°의 각도를 갖는 제 2 격자 방향으로 게이트 라인이 배치된 플래쉬 메모리 트랜지스터를 포함한다.

면 방위, 격자 방향, 이동도

Description

비휘발성 메모리 장치{Nonvolatile memory device }

도 1a 내지 도 1c는 기판의 면 방위(plane orientation)에 따른 격자 방향을 나타낸 도면이다.

도 2a 및 도 2b는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 레이아웃도이다.

도 3은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 레이아웃도이다.

<도면의 주요 부분에 관한 부호의 설명>

10 : 활성 영역 30 : 게이트 라인

본 발명은 비휘발성 메모리 장치에 관한 것으로서, 더욱 상세하게는 동작 특성이 향상된 비휘발성 메모리 장치에 관한 것이다.

대부분의 반도체 소자들은 스위칭 소자들과 같은 능동 소자들(active devices)로서 MOS 트랜지스터들을 널리 채택하고 있다. MOS 트랜지스터들은 전자들(electrons)이 다수 캐리어(major carrier)의 역할을 하는 NMOS 트랜지스터와 정 공들(holes)이 다수 캐리어의 역할을 하는 PMOS 트랜지스터를 포함한다.

이러한 MOS 트랜지스터들의 전류 구동력(current drivability)은 채널 영역에서의 캐리어 이동도(carrier mobility)에 직접적으로 영향을 받을 수 있다. 다시 말해서, MOS 트랜지스터들의 전기적 특성, 예를 들면, 스위칭 속도는 채널 영역 내에서의 캐리어 이동도와 밀접한 관계가 있다. 따라서, 고성능 반도체 집적회로 소자들(high performance semiconductor integrated circuit devices)을 구현하기 위해서는 MOS 트랜지스터들의 채널 영역에서의 캐리어 이동도(carrier mobility)를 증가 시키는 방법을 고려해야 한다.

본 발명이 이루고자 하는 기술적 과제는 동작 특성이 향상된 비휘발성 메모리 장치를 제공하는 것이다.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 제 1 면 방위(plane orientation)를 갖는 기판 내에 제 1 격자 방향으로 배치된 활성 영역, 활성 영역 상에 제 1 격자 방향과 45°의 각도를 갖는 제 2 격자 방향으로 게이트 라인이 배치된 플래쉬 메모리 트랜지스터를 포함한다.

상기 기술적 과제를 달성하기 위하여 본 발명의 다른 실시예에 따른 비휘발 성 메모리 장치는 제 1 면 방위(plane orientation)를 갖는 기판 내에 제 1 격자 방향으로 배치되되, 지그재그로 배치된 활성 영역, 활성 영역 상에 제 1 격자 방향과 45°의 각도를 갖는 제 2 격자 방향으로 게이트 라인이 배치된 플래쉬 메모리 트랜지스터를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.

도 1a 내지 도 1c는 기판의 면 방위(plane orientation)에 따른 격자 방향(lattice direction)을 나타낸 도면이다.

우선, 도 1a를 참조하면 면 방위(plane orientation)가 (100)인 기판의 다수의 격자 방향(lattice direction)을 나타낸다.

기판의 면 방위에 따라 다수의 격자 방향이 결정 되는데, 각 격자 방향에 따 라 전자의 이동도가 달라질 수 있다.

예를 들면 기판의 면 방위 (100)에서 격자 방향<110> 일 때는 전자의 이동도가 상대적으로 감소하는 방향이다. 그러나, 기판의 면 방위 (100)에서 격자 방향이 <010> 방향 또는 <100> 방향일 때는 전자의 이동도가 상대적으로 증가하는 방향이다. 이로써 NMOS 트랜지스터를 형성할 경우 다수 캐리어인 전자의 이동도를 증가시키는 방향에 따라 채널 영역을 형성한다면 전류 구동력이 향상될 수 있다.

다음의 도 1b는 면 방위가 (110)인 기판의 다수의 격자 방향을 나타내며 도 1c는 면 방위가 (111)인 기판의 다수의 격자 방향을 나타낸다.

각 기판의 면 방위에 따라 다수의 격자 방향이 존재하며, 전술한 바와 마찬가지로 각 격자 방향에 따라 전자의 이동도는 달라질 수 있다. 전자의 이동도가 증가하는 격자 방향도 존재하고, 전자의 이동도가 감소하는 격자 방향도 존재한다. 중요한 것은, 전자의 이동도가 증가하는 방향으로 NMOS 트랜지스터의 채널 영역을 형성하면 채널에서의 전류 구동력을 향상시킬 수 있다는 것이다.

도 2를 참조하여 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 레이아웃도이다.

여기서는 NMOS 트랜지스터로 형성되는 플래쉬 메모리를 예로 들기로 한다.

제 1 면 방위 (100)을 갖는 기판(1)을 예로 들기로 한다. 기판(1)은 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등이 될 수 있다. 제 1 면 방위를 갖는 기판(1) 내에 제 1 격자 방향으로 활성 영역(10)이 배치된다.

활성 영역(10)의 제 1 격자 방향은 전자의 이동도가 증가하는 방향으로서, 예를 들어 <010> 또는 <100>의 격자 방향일 수 있다. 그러나 이에 제한되지 않으며, 기판의 면 방위에 따라 전자의 이동도가 증가하는 격자 방향은 달라질 수 있다.

이러한 활성 영역(10) 상에 제 1 격자 방향과 45°의 각도를 갖는 제 2 격자 방향으로 플래쉬 메모리 트랜지스터(30)가 형성된다. 제 2 격자 방향은 제 1 격자 방향에 비해 전자의 이동도가 상대적으로 감소되는 방향일 수 있다. 기판의 면 방위가 (100)일 때 전자의 이동도가 상대적으로 감소되는 제 2 격자 방향은 <110>일 수 있다.

플래쉬 메모리 트랜지스터(30)는 플로팅 게이트, 유전막, 컨트롤 게이트가 차례로 적층되어 제 2 격자 방향으로 형성된다. 제 1 격자 방향으로 활성 영역(10)을 형성하고, 활성 영역(10)상에 제 2 격자 방향으로 플래쉬 메모리 트랜지스터의 게이트를 형성함으로써 채널 영역은 활성 영역(10)의 길이 방향으로 형성될 수 있다.

보다 구체적으로 설명하면, 제 2 격자 방향의 플래쉬 메모리 트랜지스터(30)와 45°의 각도를 갖도록 배치된 제 1 격자 방향의 활성 영역(10)의 오버랩 되는 영역에 채널 영역이 형성됨으로써 실제 전자가 이동하는 유효 채널 폭(Weff)은 W2 가 될 수 있다. 이러한 유효 채널 폭 W2는 실제 게이트의 채널 폭 W1보다

배 크다. 즉, 동일 폭(width)의 활성 영역(10)과 플래쉬 메모리 트랜지스터(30)를 형성한다고 할 때, 활성 영역(10)과 플래쉬 메모리 트랜지스터(30)를 45°의 각도를 구비하도록 배치하는 것만으로 유효 채널폭(Weff)은 늘어난다. 따라서, 유효 채널 폭(Weff)이 커짐으로 인하여 전자가 이동할 수 있는 통로가 증가됨으로써 전류 구동력은 향상되며, 트랜지스터의 성능(performance)이 향상될 수 있다.

즉, 전자의 이동도가 증가되는 방향으로 제 1 격자 방향으로 활성 영역(10)을 형성하고, 제 2 격자 방향으로 플래쉬 메모리 트랜지스터(30)를 형성함으로써 NMOS 트랜지스터는 향상된 전자 이동도를 갖는 채널 영역을 구비할 수 있다. 그리고, 45° 각도로 배치함으로써 유효 채널폭(Weff)을 증가시켜 전류 구동력을 향상시킬 수 있다. 또한, 45° 각도로 배치했다는 것은 외부에 구조적인 스트레스가 인가되는 것이므로 이러한 구조적 스트레스에 의해서도 전자의 이동도가 향상될 수 있다.

이를 보다 자세히 설명하면, 활성 영역(10)을 제 1 격자 방향으로 형성함으로써 채널 영역에 구조적 스트레스가 인가됨으로써, 다수 캐리어인 전자의 에너지 밴드가 스플릿(split)된다. 여기서, 유효 질량(effect mass)이 다른 전자들이 스플릿된 에너지 밴드로 각각 모이게 되고 또한 스캐터링(scattering)이 활발해짐으로써 전자의 이동도가 증가될 수 있다. 전술하였듯이 전자의 이동도가 증가된다는 것은 NMOS 트랜지스터의 성능이 향상됨을 의미한다. 이로써, 전자의 이동도를 증대시 킬 수 있어 NMOS 트랜지스터의 동작 전류가 개선될 수 있다. 한편, NMOS로 형성된 플래쉬 메모리 트랜지스터를 예로 들었으나 이에 제한되는 것은 아니다. NMOS로 형성된 로직 트랜지스터일 경우에도 마찬가지로 활성 영역(10)은 전자의 이동도가 증가하는 방향으로 배치하고, 그와 45° 각도로 트랜지스터의 게이트를 배치함으로써 유효 채널폭(Weff)을 늘리고, 또한 구조적인 스트레스를 인가함으로써 이로 인하여 NMOS 로직 트랜지스터의 동작 성능을 개선시킬 수 있다.

한편, 제 1 격자 방향으로 활성 영역(10)을 형성하고, 활성 영역(10)상에 제 2 격자 방향으로 플래쉬 메모리 트랜지스터(30)의 게이트를 형성함으로써 유효 채널의 길이(length) L2도 마찬가지로 실제 채널 길이 L1보다

배 늘어난다. 따라서, 종래의 유효 채널 길이이자 실제 채널 길이 L1를 구현하고자 한다면, 제한된 면적내에서의 집적도를 향상시킬 수 있다.

도 2b를 참조하면, 유효 채널 길이 L2를 L1으로 구현함으로써 더욱 밀집된 비휘발성 메모리 장치의 예를 나타낸다.

본 발명의 일 실시예에 따르면 기판의 면 방위가 (100)인 경우를 예로 들었으나 이에 제한되는 것은 아니며 기판의 면 방위가 (110) 또는 (111)인 경우에도 전자의 이동도가 증가하는 방향으로 활성 영역(10)을 형성할 수 있다. 또한 이러한 활성 영역(10)과 45° 각도를 구비하도록 플래쉬 메모리 트랜지스터(30)를 배치하면 채널 영역의 유효 채널폭(Weff)이 증가하며, 채널 영역에 인가되는 구조적인 스트레스로 인하여 전자의 이동도가 더욱 향상될 수 있어 전류 구동력이 향상될 수 있다.

제 1 면 방위 (100)를 갖는 기판(1) 내에 전자의 이동도가 증가하는 제 1 격자 방향으로 활성 영역(10)이 배치되되, 지그재그(zigzag) 형태로 배치된다. 그리고, 활성 영역(10)상에 플래쉬 메모리 트랜지스터(30)가 제 2 격자 방향으로 형성된다.

구체적으로 설명하면, 활성 영역(10)과 플래쉬 메모리 트랜지스터(30)의 각도를 45°로 유지하되, 지그재그로 배치함으로써 면적을 효율적으로 사용할 수 있다. 즉, 한 방향의 사선으로 배치하는 것보다 꺾인 형태로 지그재그로 형성함으로써 쓸모없는 공간(dead space)을 줄일 수 있다. 물론, 45°(또는 135°)의 각도를 구비하도록 활성 영역(10)과 플래쉬 메모리 트랜지스터(30)를 배치함으로써 채널의 유효 채널폭(Weff)을 증가시킬 수 있고, 구조적인 스트레스를 인가함으로써 전자의 이동도는 증가시킬 수 있다. 그로인하여 플래쉬 메모리 트랜지스터(30)의 동작 성능이 향상될 수 있다.

본 발명의 실시예들에 따르면, 기판(1)의 면 방위에 따라 전자의 이동도가 증가하는 제 1 격자 방향으로 활성 영역(10)을 형성하고, 그와 45° 각도를 구비하도록 제 2 격자 방향으로 플래쉬 메모리 트랜지스터를 배치함으로써 채널 영역의 유효 채널폭(Weff)을 증가시킬 수 있다. 또한, 45° 각도를 구비하도록 배치함으로써 구조적인 스트레스를 채널 영역에 인가하여 전자의 이동도를 높일 수 있다. 따 라서, 채널 영역에서의 전류 구동력을 향상시킴으로써 트랜지스터의 동작 성능이 향상될 수 있다.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

상기한 바와 같이 본 발명의 비휘발성 메모리 장치 및 그 제조 방법에 따르면 다음과 같은 효과가 있다.

첫째, 전자의 이동도가 증가하는 방향으로 활성 영역을 배치함으로써 채널 영역의 전자 이동도를 증가시킬 수 있다.

둘째, 활성 영역과 트랜지스터의 게이트가 45° 각도를 구비하도록 배치됨으로써 유효 채널폭이 증가할 수 있다.

셋째, 활성 영역과 트랜지스터의 게이트가 45° 각도를 구비하도록 배치됨으로써 구조적인 스트레스를 채널 영역에 인가함으로써 전자의 이동도를 더욱 개선할 수 있다.

넷째, 전자의 이동도가 증가함으로써 전류 구동력이 향상되어 트랜지스터의 성능이 향상될 수 있다.

Claims

제 1 면 방위(plane orientation)를 갖는 기판 내에 제 1 격자 방향으로 배치된 활성 영역; 및

상기 활성 영역 상에 상기 제 1 격자 방향과 45°의 각도를 갖는 제 2 격자 방향으로 게이트 라인이 배치된 플래쉬 메모리 트랜지스터를 포함하는 비휘발성 메모리 장치.
제 1항에 있어서,

상기 제 1 격자 방향은 전자의 이동도가 증가하는 방향인 비휘발성 메모리 장치.
제 1 면 방위(plane orientation)를 갖는 기판 내에 제 1 격자 방향으로 배치되되, 지그재그 형태로 배치된 활성 영역; 및

상기 활성 영역 상에 상기 제 1 격자 방향과 45°의 각도를 갖는 제 2 격자 방향으로 게이트 라인이 배치된 플래쉬 메모리 트랜지스터를 포함하는 비휘발성 메모리 장치.
제 3항에 있어서,

상기 제 1 격자 방향은 전자의 이동도가 증가하는 방향인 비휘발성 메모리 장치.