KR20080020366A - 웨이퍼 레벨 패키지 - Google Patents

Abstract

본 발명은 웨이퍼 레벨 패키지(Wafer Level Package)를 개시한다. 개시된 본 발명의 웨이퍼 레벨 패키지는, 반도체 칩과 모듈 기판간의 열팽창 계수 차이로 인해 상기 반도체 칩과 모듈 기판간을 연결하는 솔더 볼에 크랙이 발생되는 것을 방지하기 위한 웨이퍼 레벨 패키지에 있어서, 상기 솔더 볼은 열팽창계수가 서로 다른 적어도 둘 이상의 물질을 적층시켜 구성하는 것을 특징으로 한다.

Description

웨이퍼 레벨 패키지{Wafer Level Package}

도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 도시한 단면도.

도 2는 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

11 : 반도체칩 13 : 모듈기판

21 : 열팽창계수가 작은 물질 22 : 열팽창계수가 큰 물질

23 : 솔더볼 23a : 제1솔더볼

23b : 제2솔더볼 23c : 제3솔더볼

본 발명은 웨이퍼 레벨 패키지에 관한 것으로, 보다 상세하게는, 듀얼 매트리얼 솔더 볼(Dual Material Solder Ball)을 사용한 웨이퍼 레벨 패키지에 관한 것이다.

종래의 반도체 패키지는, 수 개의 반도체 칩들을 포함하는 웨이퍼를 그의 스크라이브 라인을 따라 절단하여 각각의 반도체 칩으로 분리하고, 그런 다음, 각각의 반도체 칩들에 대해, 칩 부착(die attaching), 와이어본딩(wire bonding), 몰 딩(molding), 트리밍/포밍(triming/forming) 등의 단위 공정들을 포함하는 패키징 공정이 수행되어 패키지로 구성된다.

그러나, 상기와 같은 종래의 패키징 공정은 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 앞서 주지한 많은 단위 공정들을 수행해야 하기 때문에, 모든 반도체 칩에 대하여 패키징에 소요되는 시간이 너무 길다는 문제점을 안고 있다.

따라서, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시하고, 웨이퍼의 스크라이브 라인을 따라 절단하여 각각의 패키지들로 분리시키는 방법이 제시되었다. 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지(Wafer Level Package)라 칭한다.

한편, 패키징 기술은 사이즈가 작은 집적회로와 사이즈가 큰 인쇄회로기판을 연결하는 기술로, 초미세 집적회로와 인쇄회로기판 사이즈 간의 공간을 메워주는 한편 인쇄회로기판 실리콘간 열팽창계수의 차이를 보정함으로써 패키지 전체의 장기적인 신뢰성을 보장하는 것이 핵심이다.

그리고, 종래와 같은 상기 웨이퍼 레벨 패키지는, 솔더 볼을 사용하여 모듈 기판 상에 실장시키고 있다.

이와 같이, 실장수단으로서 솔더 볼을 이용한 웨이퍼 레벨 패키지는 실장면적을 최소화시킬 수 있고 향상된 전기적 특성을 갖는다는 측면에서 잇점을 갖는다.

그러나, 전술한 바와 같은 솔더 볼을 이용한 종래의 웨이퍼 레벨 패키지는, 모듈 기판 상에의 실장 후, 반도체 칩과 모듈 기판 간의 높은 열팽창 계수 차이로 인한 스트레스로 인해 솔더 볼에서 크랙이 발생하여, 상기 솔더 볼의 신뢰성은 물론 그 자체의 신뢰성이 확보되지 못하는 문제점이 있다.

다시 말하면, 동일한 온도 변화 조건 하에서, 열팽창 계수가 작은 반도체 칩보다 열팽창 계수가 상대적으로 큰 모듈 기판의 팽창-수축의 정도가 훨씬 크기 때문에 반도체 칩과 모듈 기판간의 크랙이 발생하면서 웨이퍼 레벨 패키지의 신뢰성이 저하되는 것이다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 반도체 칩과 모듈 기판간의 열팽창 계수 차이에 기인한 솔더 볼의 크랙 발생을 방지하고, 그의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 칩과 모듈 기판간의 열팽창 계수 차이로 인해 상기 반도체 칩과 모듈 기판간을 연결하는 솔더 볼에 크랙이 발생되는 것을 방지하기 위한 웨이퍼 레벨 패키지에 있어서, 상기 솔더 볼은 열팽창 계수가 서로 다른 적어도 둘 이상의 물질을 적층시켜 구성하는 것을 특징으로 하는 웨이퍼 레벨 패키지를 제공한다.

여기서, 상기 솔더 볼은 단일 패턴 형상으로 이루어진 것을 특징으로 한다.

상기 솔더 볼은 볼 형상의 패턴을 쌓아올린 형상으로 이루어진 것을 특징으로 한다.

상기 볼 형상의 패턴 갯수를 2 ~ 3개까지 적층시켜 구성하는 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 서로 다른 열팽창 계수를 갖는 적어도 둘 이상의 물질로 구성된 솔더 볼을 사용하여 반도체 칩과 모듈 기판간을 연결해서 패키지를 구성한다.

이 경우, 본 발명은 단일 물질로 이루어진 솔더 볼을 사용하여 반도체 칩과 모듈 기판간을 연결하는 종래의 그것과는 달리, 서로 다른 열팽창 계수를 갖는 적어도 둘 이상의 물질로 구성된 솔더 볼을 사용하여 연결함으로써, 실장 후, 반도체 칩과 모듈 기판의 열팽창 계수 차이로 야기되는 스트레스로 인해 야기되는 반도체 칩과 모듈 기판 사이의 솔더 볼의 크랙(crack) 발생을 방지할 수 있다.

또한, 본 발명은 상기와 같은 솔더 볼의 크랙 발생을 방지함으로써, 그에 따른 패키지의 신뢰성을 향상시킬 수 있다.

자세하게, 도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.

도시된 바와 같이 본 발명의 웨이퍼 레벨 패키지는, 반도체 칩(11)이 모듈 기판(13)상에, 서로 다른 열팽창 계수를 갖는 적어도 둘 이상의 물질로 구성된 솔더 볼(23)을 매개로 배치되어 있는 구조이다.

여기서, 상기 솔더 볼(23)은 종래의 패키지에서 일반적으로 사용되는 하나의 금속 또는 합금으로 이루어진 단일 매트리얼 솔더 볼과는 달리, 상, 하 양쪽이 각각 다른 적어도 둘 이상의 열팽창 계수가 서로 다른 금속 또는 합금의 반구 형태가 합져진 듀얼 매트리얼인 것을 특징으로 한다.

이때, 상기 솔더 볼(23)의 열팽창 계수가 작은 금속 또는 합금의 부분(21)은, 작은 열팽창 계수를 갖음으로서 온도 변화에 따른 팽창-수축의 정도가 작은 반도체 칩(11)에 접합되고, 이와 대립되는 솔더 볼(23)의 열팽창 계수가 상대적으로 큰 금속 또는 합금의 부분(22)은, 상기 반도체 칩(11)에 비해 상대적으로 큰 열팽창 계수를 갖음으로서 온도 변화에 따른 팽창-수축의 정도가 큰 모듈 기판(13)에 접합된다.

이 때, 상호 접합성이 좋지 않은 금속 또는 합금 간의 조합은 신뢰성 저하의 또 다른 원인이 될 수 있으므로 피하는 것이 바람직하다.

이 경우, 본 발명은 모듈 기판상에, 서로 다른 열팽창 계수를 가지는 금속 또는 합금으로 구성된 솔더 볼을 이용하여 반도체 칩을 실장함으로서, 실장 후, 열 사이클(temperature cycle)과 같은 온도 변화에 기인하는 피로(fatigue)에 의해서 각각의 서로 다른 열팽창 계수를 갖는 실리콘 칩과 솔더 볼, 그리고 모듈 기판과 솔더 볼간의 연결부에 발생되는 크랙에 대하여 그 신뢰성을 향상시킬 수 있다.

도 2는 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지를 도시한 단면도로서, 도시된 바와 같이 반도체 칩과 모듈 기판을 연결함에 있어서 그 사이에 볼 형상의 패턴을 갯수를 2 ~ 3개까지 적층시켜 솔더 볼을 구성하도록 한다.

구체적으로, 도 2를 참조하면, 웨이퍼 레벨 패키지의 각 솔더 볼(23a, 23b, 23c)은 열팽창 계수가 가장 큰 제1솔더볼(23a)이 반도체 칩(11) 일면에 배치되고, 상기 제1솔더볼(23a)보다 열팽창 계수가 작은 제2솔더볼(23b)이 상기 제1솔더볼(23a) 하단에 배치되며, 열팽창 계수가 가장 작은 제3솔더볼(23c)이 모듈 기판(13) 상에 배치된 형태이다.

여기서, 상기 솔더 볼들(23a, 23b, 23c)은 각각 다른 열팽창 계수를 가지며, 단일 패턴 형상으로 이루어져 있다.

게다가, 상기 솔더 볼들(23a, 23b, 23c)은 볼의 형상으로 구성되어 각각의 단일 패턴을 쌓아올린 형상으로 이루어진 것을 특징으로 한다.

그리고, 도시하지는 않았지만, 솔더 볼이 2개인 경우에도 이와 같은 본 발명의 다른 실시예를 적용시켜 웨이퍼 레벨 패키지를 구성할 수 있다.

구체적으로는, 서로 다른 열팽창 계수를 갖는 물질로 구성된 각각의 솔더 볼들을, 열팽창계수가 큰 물질의 솔더 볼은 반도체 칩 일면에 배치하고, 상기 솔더 볼보다 상대적으로 열팽창계수가 작은 물질의 솔더 볼은 모듈 기판에 배치시켜 웨이퍼 레벨 패키지를 구성한다.

이와 같은, 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지 또한 본 발명의 실시예의 그것과 마찬가지로, 모듈 기판에 서로 다른 열팽창 계수를 갖는 금속 또는 합금으로 구성된 솔더 볼들을 이용하여 반도체 칩을 실장함으로서, 실장 후, 열 사이클(temperature cycle)과 같은 온도 변화에 기인하는 피로(fatigue)에 의한 솔더 볼의 크랙 형성을 방지할 수 있다.

또한, 본 발명은 솔더 볼의 갯수가 한 개씩 증가함에 따라, 반도체 칩과 모듈 기판 간의 이격 거리도 증가하게 되면서, 추가적인 스트레스 감소 효과가 있다.

그 이외의 나머지 구성요소들은 전술한 본 발명의 실시예의 그것과 동일하며, 여기서는 그 설명을 생략하도록 한다.

한편, 전술한 본 발명의 실시예들에서는 특정 실시예에 한정하여 도시하고 설명하였으나, 본 발명이 그에 한정되는 것은 아니며, 패키지의 종류, 목적, 크기에 따라 적합하게 조합을 적용하여 사용할 수 있다.

게다가, 상기 솔더 볼을 구성하는 금속 또는 합금의 종류에는 제한이 없고, 상기 솔더 볼을 구성하는 금속 또는 합금의 조합에도 제한이 없도록 한다.

또한, 상기 솔더 볼을 구성하는 조합의 방법에는 열, 압력, 화학반응 등 다양한 방법으로 제한이 없도록 한다.

그리고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

이상에서 설명한 바와 같이, 본 발명은 반도체 칩과 모듈 기판간을 연결함에 있어서 열팽창 계수가 서로 다른 금속 또는 합금으로 구성한 솔더 볼을 사용함으로써, 실장 후, 상기 반도체 칩과 모듈 기판간의 열팽창계수의 차이에 기인하는 스트레스로 인한 솔더 볼의 크랙 발생을 감소시킬 수 있다.

또한, 상기 솔더 볼의 크랙 발생의 감소에 따라, 솔더 조인트 자체의 신뢰성 을 향상시킬 수 있음은 물론 패키지의 신뢰성을 향상시킬 수 있다.

Claims (4)

1. 반도체 칩과 모듈 기판간의 열팽창 계수 차이로 인해 상기 반도체 칩과 모듈 기판간을 연결하는 솔더 볼에 크랙이 발생되는 것을 방지하기 위한 웨이퍼 레벨 패키지에 있어서,

   상기 솔더 볼은 열팽창 계수가 서로 다른 적어도 둘 이상의 물질을 적층시켜 구성하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
2. 제 1 항에 있어서, 상기 솔더 볼은 단일 패턴 형상으로 이루어진 것을 특징으로 하는 웨이퍼 레벨 패키지.
3. 제 1 항에 있어서, 상기 솔더 볼은 볼 형상의 패턴을 쌓아올린 형상으로 이루어진 것을 특징으로 하는 웨이퍼 레벨 패키지.
4. 제 3 항에 있어서, 상기 볼 형상의 패턴 갯수를 2 ~ 3개까지 적층시켜 구성하는 것을 특징으로 하는 웨이퍼 레벨 패키지.

Images