KR20080020077A - Printed circuit board with high density and manufacturing method thereof - Google Patents

Printed circuit board with high density and manufacturing method thereof Download PDF

Info

Publication number
KR20080020077A
KR20080020077A KR1020060082945A KR20060082945A KR20080020077A KR 20080020077 A KR20080020077 A KR 20080020077A KR 1020060082945 A KR1020060082945 A KR 1020060082945A KR 20060082945 A KR20060082945 A KR 20060082945A KR 20080020077 A KR20080020077 A KR 20080020077A
Authority
KR
South Korea
Prior art keywords
copper foil
layer
copper
buried
printed circuit
Prior art date
Application number
KR1020060082945A
Other languages
Korean (ko)
Other versions
KR100815319B1 (en
Inventor
지신우
오창건
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060082945A priority Critical patent/KR100815319B1/en
Publication of KR20080020077A publication Critical patent/KR20080020077A/en
Application granted granted Critical
Publication of KR100815319B1 publication Critical patent/KR100815319B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A printed circuit board with high density and a manufacturing method thereof are provided to have high adhesive force of a copper plated layer, reliability between circuits of a build-up resin composition layer and an insulating layer, and an excellent heat resistant property and an excellent chemical-resistant property after the absorption of moisture. A method of manufacturing a printed circuit board with high density includes the step1 of providing a double-sided copper clad layer formed by stacking copper foils so that a concave-convex portion(104) of a copper mat surface having a surface roughness of 0.2 to 7 micrometers is buried on both surfaces of a resin substrate(101); the step2 of forming a buried copper foil layer by etching a copper foil in a thickness direction excluding the buried concave-convex portion; the step3 of forming an electroless copper plated layer(105) on a substrate on which the buried copper foil layer is formed; the step4 of forming a electrolytic pattern copper plated layer(107) on the electroless copper plated layer; and the step5 of removing the electroless copper plated layer and the buried copper foil layer in a region without the electrolytic pattern copper plated layer.

Description

고밀도 인쇄회로기판 및 그 제조 방법 {Printed circuit board with high density and manufacturing method thereof}Printed circuit board with high density and manufacturing method

도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타낸 단면도이다.1A to 1H are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board according to an exemplary embodiment of the present invention.

도 2a 내지 도 2g는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타낸 단면도이다.2A to 2G are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board according to another exemplary embodiment of the present invention.

도 3a 내지 도 3h는 본 발명의 비교예 1에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타낸 단면도이다.3A to 3H are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board according to Comparative Example 1 of the present invention.

도 4a 내지 도 4h는 본 발명의 비교예 4에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타낸 단면도이다.4A to 4H are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board according to Comparative Example 4 of the present invention.

※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※

101, 201, 301, 401 : 수지 기판101, 201, 301, 401: resin substrate

102, 202, 302, 402 : 동박102, 202, 302, 402: copper foil

103, 203, 303, 403 : 비아홀103, 203, 303, 403: Via Hole

104, 204, 304, 404 : 요철부104, 204, 304, 404: uneven portion

105, 305, 405 : 무전해 동도금층105, 305, 405: Electroless Copper Plating Layer

106, 206, 306, 406 : 도금 레지스트106, 206, 306, 406: plating resist

107, 207, 307, 407 : 전해 패턴 동도금층107, 207, 307, 407: Electrolytic pattern copper plating layer

본 발명은 고밀도 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 수지 기판에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되도록 매립 동박층을 형성한 후 무전해/전해 동도금을 통해서 패턴 회로를 형성함으로써 동과 기판 수지와의 접착력이 양호하고, 고밀도의 미세 회로를 구현할 수 있는 고밀도 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a high density printed circuit board and a method of manufacturing the same. More specifically, the present invention forms a pattern circuit through the electroless / electrolytic copper plating after forming the buried copper foil layer so as to embed the uneven portion of the copper foil mat surface having a surface roughness (Rz) of 0.2 ~ 7㎛ on the resin substrate The present invention relates to a high-density printed circuit board and a method for manufacturing the same, which have good adhesion between copper and a substrate resin and can realize high-density fine circuits.

최근 좀 더 소형화, 박형화, 경량화되는 전자기기에서 인쇄회로기판의 회로폭이나 회로간 거리는 더욱 더 좁혀지고 있으며, 종래의 라인/스페이스=50/50㎛으로부터 25/25㎛ 이하가 되고 있다. 이러한 미세 회로에서는 양면 동박적층판을 코어에 사용하여 라인/스페이스=25/25㎛ 이하의 미세 패턴을 형성하기 위해서 동박적층판의 양면의 동박을 에칭하여 제거한 후, 그 위에 무전해 동도금, 전해 동도금을 실시하여 미세 회로를 형성하는 방법(일본 특개평 10-13016호 참조)이 제안되고 있으나, 표면조도가 큰 동박에서는 이러한 방법에 따라 미세 회로를 형성하는 경우 양산수율이 저하되는 단점이 있다.In recent years, in electronic devices that have become smaller, thinner, and lighter, the circuit width and the distance between circuits of printed circuit boards have become even narrower, and have become 25/25 μm or less from the conventional line / space = 50/50 μm. In such a microcircuit, in order to form a fine pattern of line / space = 25/25 탆 or less using a double-sided copper-clad laminate as a core, the copper foils on both sides of the copper-laminated laminate are etched and removed, followed by electroless copper plating and electrolytic copper plating. However, a method of forming a fine circuit (see Japanese Patent Application Laid-Open No. 10-13016) has been proposed, but the copper foil having a large surface roughness has a disadvantage in that a mass yield is lowered when forming a fine circuit according to this method.

또한, 두께 3∼5㎛의 동박적층판을 사용하는 것이 일반적이지만, 이와 같은 동박적층판을 이용하여 라인/스페이스=25/25㎛ 이하의 미세 회로를 형성하는 경우 홀 가공 후에 동도금을 실시하면 동두께가 20㎛ 이상이 되고, 이후의 서브트렉티브 공법을 적용하는 경우 양산수율이 저하되고, 양산이 어려운 단점이 있다.In general, a copper foil laminated sheet having a thickness of 3 to 5 µm is used. However, in the case where a fine circuit having a line / space = 25/25 µm or less is formed by using such a copper laminated sheet, copper thickness is obtained after copper plating after hole processing. 20 μm or more, when the subsequent subtractive method is applied, mass production yield is lowered, and mass production is difficult.

더욱이 빌드업용 수지 조성물로는 일반적으로 세미 애더티브용 수지 조성물이 사용되고 있으며(일본 특개평 06-260756호 및 특개평 06-275959호 참조), 또한 UV선택 열경화형 빌드업 수지 조성물을 사용하여 세미애더티브 공법으로 제조하는 방법(포토 비아법, 일본 특개평 07-304931호 참조)도 적용되고 있지만, 이러한 세미 애더티브용 수지 조성물은 동도금의 접착력을 향상시키기 위해서 조화하기 쉬운 수지, 첨가물을 많이 사용하고 있으며, 또한 UV선택 열경화형은 UV 경화가 가능한 수지와 각종 첨가제를 많이 배합하고 있기 때문에 흡습 후의 내열성, 내약품성 등의 특성, 장기 신뢰성 등에 문제가 있어 고밀도의 인쇄회로기판에 사용하는데 제한이 따른다. 또한, 강성율을 향상시키기 위한 무기 충전제의 첨가량에도 제한이 따라 휘어짐, 비뚤어짐 등에 대해서는 물성적 보강이 좀 더 요구된다. 나아가, 에폭시 수지를 사용하기 때문에 고주파로의 특성에 한도가 있어 고주파 용도에 사용하기에는 한계점이 있다.Moreover, semi-additive resin compositions are generally used as the resin composition for build-up (see Japanese Patent Laid-Open Nos. 06-260756 and 06-275959), and semi-annealed by using a UV-selective thermosetting build-up resin composition. Although the method of manufacturing by the additive method (refer to the photo via method and Japanese Unexamined-Japanese-Patent No. 07-304931) is applied, the resin composition for semiadditives uses many resins and additives which are easy to match in order to improve the adhesive force of copper plating. In addition, since the UV selective thermosetting type contains many UV-curable resins and various additives, there are problems in heat resistance after moisture absorption, chemical resistance, long-term reliability, and the like. . In addition, the addition amount of the inorganic filler for improving the stiffness is also limited according to the restriction, the physical properties reinforcement is required for bending, skewing and the like. Furthermore, since the epoxy resin is used, there is a limit to the characteristics of the high frequency furnace and there is a limit to use for high frequency applications.

이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 패턴 회로의 무전해/전해 동도금층 기저부에, 수지 기판에 0.2∼7㎛ 의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되어 형성된 매립 동박층을 더욱 형성함으로써 고밀도의 미세 회로를 갖는 인쇄회로기판을 높은 신뢰성으로 제작할 수 있었고, 본 발명은 이에 기초하여 완성되었다.Accordingly, in the present invention, extensive research has been conducted to solve the problems described above. As a result, a copper foil mat surface having a surface roughness (Rz) of 0.2 to 7 µm is formed on the base of the electroless / electrolytic copper plating layer of the pattern circuit. By further forming a buried copper foil layer formed by embedding the uneven portion, a printed circuit board having a high-density fine circuit could be manufactured with high reliability, and the present invention was completed based on this.

따라서, 본 발명의 일 측면은 동박과 수지 기판과의 접착력이 양호하고, 흡습 후의 내열성 및 내약품성 특성이 우수한 고밀도 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Accordingly, an aspect of the present invention is to provide a high-density printed circuit board having a good adhesive force between a copper foil and a resin substrate, and having excellent heat resistance and chemical resistance characteristics after moisture absorption and a manufacturing method thereof.

본 발명의 다른 측면은 내마이그레이션성 등의 장기 신뢰성이 뛰어나 휘어짐, 비뚤어짐 등이 작고, 고주파 용도에도 적용할 수 있는 고밀도 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a high-density printed circuit board and a method for manufacturing the same, which are excellent in long-term reliability such as migration resistance, have small warpage and skew, and are applicable to high frequency applications.

본 발명의 바람직한 일 실시예에 따른 인쇄회로기판은:The printed circuit board according to the preferred embodiment of the present invention is:

수지 기판; 및Resin substrates; And

상기 수지 기판의 양면에 형성된 패턴 회로층;A pattern circuit layer formed on both sides of the resin substrate;

을 포함하며,Including;

상기 패턴 회로층이 수지 기판에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트(mat)면의 요철부가 매립되어 형성된 매립 동박층, 상기 매립 동박층 상에 형성된 무전해 동도금층, 및 상기 무전해 동도금층 상에 형성된 전해 동도금층을 포함하는 것을 특징으로 한다.A buried copper foil layer in which the pattern circuit layer is formed by embedding uneven portions of a copper foil mat surface having a surface roughness Rz of 0.2 to 7 µm on a resin substrate, an electroless copper plating layer formed on the buried copper foil layer, and the It characterized in that it comprises an electrolytic copper plating layer formed on the electroless copper plating layer.

본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판은:According to another preferred embodiment of the present invention, a printed circuit board includes:

수지 기판; 및Resin substrates; And

상기 수지 기판에 형성된 패턴 회로층;A pattern circuit layer formed on the resin substrate;

을 포함하며,Including;

상기 패턴 회로층이 수지 기판에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되어 형성된 매립 동박층, 및 상기 매립 동박층 상에 형성된 전해 동도금층을 포함하는 것을 특징으로 한다.The pattern circuit layer includes a buried copper foil layer formed by embedding uneven portions of a copper foil mat surface having a surface roughness Rz of 0.2-7 μm on a resin substrate, and an electrolytic copper plating layer formed on the buried copper foil layer. do.

바람직하게는, 상기 동박 매트면의 요철부는 0.3∼5㎛의 표면조도(Rz)를 갖는다.Preferably, the uneven part of the said copper foil mat surface has surface roughness Rz of 0.3-5 micrometers.

본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법은:Method of manufacturing a printed circuit board according to an embodiment of the present invention:

(a) 수지 기판의 양면에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되도록 동박이 적층되어 형성된 양면 동박적층판을 제공하는 단계; (a) providing a double-sided copper foil laminated plate formed by laminating copper foils so that uneven parts of a copper foil mat surface having a surface roughness Rz of 0.2 to 7 μm are embedded on both sides of a resin substrate;

(b) 상기 매립된 요철부를 제외한 두께 방향의 동박을 에칭하여 매립 동박층을 형성하는 단계; (b) forming a buried copper foil layer by etching copper foil in a thickness direction except for the buried uneven parts;

(c) 상기 매립 동박층이 형성된 기판 상에 무전해 동도금층을 형성하는 단계; (c) forming an electroless copper plating layer on the substrate on which the buried copper foil layer is formed;

(d) 상기 무전해 동도금층 상에 전해 패턴 동도금층을 형성하는 단계; 및 (d) forming an electrolytic pattern copper plating layer on the electroless copper plating layer; And

(e) 상기 전해 패턴 동도금층이 형성되지 않은 부위의 무전해 동도금층 및 매립 동박층을 제거하는 단계; (e) removing the electroless copper plating layer and the buried copper foil layer of the portion where the electrolytic pattern copper plating layer is not formed;

를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 제조방법은:According to another preferred embodiment of the present invention, a method of manufacturing a printed circuit board includes:

(a) 수지 기판의 양면에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되도록 동박이 적층되어 형성된 양면 동박적층판을 제공하는 단계; (a) providing a double-sided copper foil laminated plate formed by laminating copper foils so that uneven parts of a copper foil mat surface having a surface roughness Rz of 0.2 to 7 μm are embedded on both sides of a resin substrate;

(b) 상기 매립된 요철부를 제외한 두께 방향의 동박을 에칭하여 매립 동박층을 형성하는 단계; (b) forming a buried copper foil layer by etching copper foil in a thickness direction except for the buried uneven parts;

(c) 상기 매립 동박층이 형성된 기판 상에 전해 패턴 동도금층을 형성하는 단계; 및 (c) forming an electrolytic pattern copper plating layer on the substrate on which the buried copper foil layer is formed; And

(d) 상기 전해 패턴 동도금층이 형성되지 않은 부위의 매립 동박층을 제거하는 단계; (d) removing the buried copper foil layer at the portion where the electrolytic pattern copper plating layer is not formed;

를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

상기 방법은 상기 (b) 단계 전 또는 상기 (b) 단계 후에 상기 수지 기판에 층간 전기적 도통을 위한 비아홀을 형성하는 단계를 더욱 포함할 수 있다.The method may further include forming a via hole for interlayer electrical conduction in the resin substrate before (b) or after (b).

바람직하게는, 상기 (b) 단계에서 에칭되는 동박의 두께가 5㎛ 이하이다.Preferably, the thickness of the copper foil etched in the step (b) is 5 μm or less.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.Hereinafter, a preferred embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

전술한 바와 같이, 본 발명에서는 동박의 접착력이 양호하고, 흡습 후의 내열성, 내약품성 특성이 우수하며, 내마이그레이션성 등의 장기 신뢰성이 뛰어나 휘어짐, 비뚤어짐 등이 작고, 고주파 용도에도 사용할 수 있는 고밀도 인쇄회로기판이 제공된다.As described above, in the present invention, the adhesive strength of the copper foil is good, the heat resistance after moisture absorption and the chemical resistance characteristics are excellent, and the long-term reliability such as migration resistance is excellent, the warpage and the warpage are small, and the high density which can be used also for high frequency applications A printed circuit board is provided.

본 발명에 따른 기판은 반도체 칩을 와이어 본딩 혹은 플립칩 본딩으로 접속 하기 위한 소형의 고밀도 다층 인쇄회로기판에 적용될 수 있으며, 내층용 및/또는 빌드업층 모두에 적용 가능하다. 또한, 본 발명에 따른 인쇄회로기판은 다단자의 고밀도 반도체 플라스틱 패키지 용도 등으로 적용될 수 있으며, 이러한 반도체 플라스틱 패키지는 솔더볼 등을 이용해 마더보드 인쇄회로기판에 접합하여 전자기기로서 사용될 수 있다.The substrate according to the present invention can be applied to a compact high density multilayer printed circuit board for connecting semiconductor chips by wire bonding or flip chip bonding, and can be applied to both inner layers and / or build up layers. In addition, the printed circuit board according to the present invention can be applied to a high-density semiconductor plastic package for multi-terminal use, such a semiconductor plastic package can be used as an electronic device by bonding to the motherboard printed circuit board using a solder ball or the like.

본 발명에 따르면, 내층, 빌드업층 등 어느 층에서도 미세 회로 구현이 가능하기 때문에 고밀도의 인쇄회로기판을 제작할 수 있다.According to the present invention, since a fine circuit can be implemented in any layer such as an inner layer or a buildup layer, a high density printed circuit board can be manufactured.

도 1a 내지 도 1h에 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타내었는 바, 이하 이를 참조하여 설명한다.1A to 1H schematically illustrate a manufacturing process flow of a printed circuit board according to an exemplary embodiment of the present invention, which will be described with reference to the following.

우선, 내층판 및/또는 외층판으로 사용하기 위한 수지 기판(101)의 양면에 동박(102, 202)이 적층된 양면 동박적층판을 준비한다(도 1a 참조)First, a double-sided copper-clad laminate in which copper foils 102 and 202 are laminated on both sides of a resin substrate 101 for use as an inner layer plate and / or an outer layer plate is prepared (see FIG. 1A).

본 발명에서 사용가능한 수지 기판(101)용 수지 조성물로는 특별히 한정되지 않고 당업계에 공지된 열경화성 수지 및/또는 열가소성 수지가 모두 포함될 수 있다.The resin composition for the resin substrate 101 usable in the present invention is not particularly limited and may include both thermosetting resins and / or thermoplastic resins known in the art.

상기 열경화성 수지로는 에폭시 수지, 시안산에스테르 수지, 말레이미드 수지, 폴리이미드 수지, 다관능기 부가 폴리페닐렌 에테르 수지, 벤조사이클로부텐 수지 등, 공지의 열경화성 수지 조성물을 단독 혹은 2종 이상 조합하여 사용할 수 있다.As said thermosetting resin, well-known thermosetting resin compositions, such as an epoxy resin, a cyanate ester resin, a maleimide resin, a polyimide resin, a polyfunctional addition polyphenylene ether resin, and a benzocyclobutene resin, can be used individually or in combination of 2 or more types. Can be.

특히, 고주파 용도에 사용하기 위하여 수지 기판의 유전특성을 낮출 필요가 있는 경우에는 열경화성 수지로서 시안산에스테르 수지 조성물, 관능기 부가 폴리 페닐렌 에테르 수지 조성물 등을 사용하는 것이 바람직하다. 또한, 20 GHz 이상의 고주파에서의 전송 손실 등을 피하기 위해서는 유리섬유를 사용하지 않고 시안산에스테르 수지 조성물 단독 혹은 기재로서 액정 폴리에스테르 섬유재를 사용하는 것이 바람직하다.In particular, when it is necessary to lower the dielectric properties of the resin substrate for use in high frequency applications, it is preferable to use a cyanate ester resin composition, a functional group-added polyphenylene ether resin composition, or the like as the thermosetting resin. Moreover, in order to avoid the transmission loss etc. at the high frequency of 20 GHz or more, it is preferable to use a liquid-crystal polyester fiber material as a cyanate ester resin composition alone or a base material, without using glass fiber.

상기 시안산에스테르 수지로는 특별히 한정되는 것은 아니나, 바람직하게는 1,3-또는 1,4-디시아네이트벤젠, 1,3,5-트리시아네이트벤젠, 1,3-, 1,4-, 1,6-, 1,8-, 2,6-또는 2,7-디시아네이트나프탈렌, 1,3,6-트리시아네이트나프탈렌, 4,4-디시아네이트비페닐, 비스(4-시아네이트페닐)메탄, 2,2-비스(4-시아네이트페닐)프로판, 2,2-비스(3,5-디브로모-4-시아네이트페닐)프로판, 비스(4-시아네이트페닐)에테르, 비스(4-시아네이트페닐)티오에테르, 비스(4-시아네이트페닐)술폰, 트리스(4-시아네이트페닐)포스파이트, 트리스(4-시아네이트페닐)인산염, 및 노볼락과 할로겐화 시안과의 반응에 의해서 얻을 수 있는 시아네이트류를 들 수 있으며, 이 중 1종 혹은 2종 이상을 조합하여 사용할 수 있다.Although it does not specifically limit as said cyanate ester resin, Preferably it is 1, 3- or 1, 4- dicyanate benzene, 1, 3, 5- tricyanate benzene, 1, 3-, 1, 4-, 1,6-, 1,8-, 2,6- or 2,7-dicyanatenaphthalene, 1,3,6-tricyanatenaphthalene, 4,4-dicyanatebiphenyl, bis (4-cyanate Phenyl) methane, 2,2-bis (4-cyanatephenyl) propane, 2,2-bis (3,5-dibromo-4-cyanatephenyl) propane, bis (4-cyanatephenyl) ether, Bis (4-cyanatephenyl) thioether, bis (4-cyanatephenyl) sulfone, tris (4-cyanatephenyl) phosphite, tris (4-cyanatephenyl) phosphate, and novolaks with cyanide halides Cyanates obtained by reaction can be mentioned, Among these, 1 type (s) or 2 or more types can be used in combination.

이외에, 일본 특공소 41-11712호, 특공소 43-18468호, 특공소 44-4791호, 특공소 45-11712호, 특공소 46-41112호, 특공소 47-26853호, 및 특개소 51-63149호에 개시된 시안산에스테르류도 사용 가능하다. 또한, 이러한 시안산에스테르 화합물의 시아네이트기의 3량화에 의해 형성되는 트리아진환을 갖는 분자량 400∼6,000의 프레폴리머가 사용될 수 있다. 상기 프레폴리머는 공지의 방법에 따라 반응시켜 얻을 수 있다. 예를 들면, 상기 시안산에스테르 모노머를 광산, 루이스산 등의 산류; 나트륨 알콜레이트 등, 제3급 아민류 등의 염기류; 탄산나트륨 등의 염류 등을 촉매로 하여 중합시켜 얻을 수 있다. 상기 프레폴리머 중에는 미반응의 모노머도 포함되어 모노머와 프레폴리머와의 혼합물 형태를 하고 있으므로, 이들은 본 발명의 열경화성 수지 성분으로서 매우 적합하게 사용될 수 있다. 또한, 액상의 시안산에스테르류를 사용할 수 있으며, 이들 중 1종 혹은 2종 이상을 조합하여 사용할 수 있다. 물론, 이러한 분자내의 브롬 부가물, 인 함유물도 사용할 수 있다. 단, 논할로겐으로 하는 경우에는 브롬 부가물은 사용하지 않는다.In addition, Japan's 41-11712, 43-1468, 44-447, 44-4791, 46-41112, 47-26853, 51-51, and 51- Cyanate esters disclosed in 63149 can also be used. Moreover, the prepolymer of the molecular weight 400-6,000 which has a triazine ring formed by trimerization of the cyanate group of such a cyanate ester compound can be used. The prepolymer can be obtained by reacting according to a known method. For example, acids, such as mineral acid and a Lewis acid, are mentioned for the said cyanate ester monomer; Bases such as tertiary amines such as sodium alcoholate; It can obtain by superposing | polymerizing on salts, such as sodium carbonate, as a catalyst. Since the prepolymer includes unreacted monomers to form a mixture of the monomer and the prepolymer, they can be suitably used as the thermosetting resin component of the present invention. Furthermore, liquid cyanate esters can be used, and one or two or more thereof can be used in combination. Of course, bromine adducts and phosphorus inclusions in these molecules can also be used. However, in the case of nonhalogen, bromine adducts are not used.

상기 열경화성 수지 조성물을 액상으로 사용하는 경우에는 액상의 열경화성 수지를 조합하여 사용하고 필요에 따라 각종 첨가제를 첨가하여 적정한 액상 수지 조성물로 할 수 있다.When using the said thermosetting resin composition in a liquid phase, it can use a liquid thermosetting resin in combination, and can add a various additive as needed, and it can be set as a suitable liquid resin composition.

상기 열경화성 수지 중 고내열 가역성 수지내에는 공지의 여러 가지 첨가물을 배합할 수 있다. 예를 들면, 상기 이외의 열경화성 수지, 열가소성 수지, 공지의 유기무기 충전제, 염료, 안료, 증점제, 윤활제, 소포제, 분산제, 레벨링제, 광증감제, 광택제, 중합 개시제, 요변성 부여제 등의 각종 첨가제가 목적, 용도에 따라 조합되어 첨가될 수 있다. 또한, 필요에 따라서는 반응기를 갖는 화합물에는 경화제, 촉매가 적당량 배합될 수 있다. 이외에, 난연제도 인, 브롬으로 난연화된 것, 일반적으로 공지된 논할로겐의 난연제를 첨가한 논할로겐형, 난연화되어 있지 않은 것 등이 모두 사용 가능하다. 난연제는 미반응형, 반응형 등에서 1종 혹은 2종 이상이 조합되어 사용될 수 있다.Various well-known additives can be mix | blended in the high heat resistant reversible resin among the said thermosetting resins. For example, various kinds of thermosetting resins, thermoplastic resins, known organic inorganic fillers, dyes, pigments, thickeners, lubricants, antifoaming agents, dispersants, leveling agents, photosensitizers, gloss agents, polymerization initiators, thixotropic agents and the like other than those described above. Additives may be added in combination according to the purpose and use. In addition, an appropriate amount of a curing agent and a catalyst may be added to the compound having a reactor, if necessary. In addition, a flame retardant, flame retardant with bromine, non-halogen type, non-flame retardant, etc. which added the well-known flame retardant of non-halogen generally can be used. Flame retardants may be used in combination of one or two or more of the unreacted, reactive and the like.

상기 열경화성 수지 조성물은 그 자체로 가열에 의해 경화되지만, 경화 속도가 늦고, 작업성, 경제성이 상대적으로 낮을 수 있으므로, 필요에 따라 공지의 경 화제, 촉매를 사용할 수 있다. 그 사용량은 일반적으로는 열경화성 수지 100중량부에 대해서 0.005∼10중량부, 바람직하게는 0.01∼5중량부를 사용한다.The thermosetting resin composition itself is cured by heating, but since the curing rate is slow and workability and economy may be relatively low, a known hardening agent and a catalyst may be used if necessary. The usage-amount generally uses 0.005-10 weight part with respect to 100 weight part of thermosetting resins, Preferably 0.01-5 weight part is used.

한편, 상기 열가소성 수지 조성물로는 매우 적합하게는 리플로우 처리에 견딜 수 있는 융점 270℃ 이상의 액정 폴리에스테르 수지 조성물이 사용될 수 있으며, 2종 이상의 혼합물도 사용될 수 있다. 물론, 열경화성 수지와 열가소성 수지의 혼합물도 사용 가능하다. 분자 구조는 공지의 것을 사용할 수 있다. 상기 열가소성 수지의 융점은 특별히 한정되는 것은 아니지만, 인쇄회로기판으로 할 때의 가공에 견딜 수 있도록 매우 적합하게는 270℃ 이상의 것을 사용하는 것이 좋다. 두께는 특별히 한정되지 않으나, 바람직하게는 3∼200㎛, 좀 더 바람직하게는 5∼150㎛로 하는 것이 좋다. 두께가 얇으면 내층판에 관통홀이 있는 경우에는 그 관통홀을 수지 조성물로 충분히 충전할 수 없기 때문에 이를 감안하여 적정한 두께를 선택하며, 또한 인쇄회로기판의 도체 회로를 매립할 수 있도록 두께를 적절히 선택한다.Meanwhile, as the thermoplastic resin composition, a liquid crystal polyester resin composition having a melting point of 270 ° C. or more capable of withstanding reflow treatment may be used, and a mixture of two or more kinds may be used. Of course, a mixture of a thermosetting resin and a thermoplastic resin can also be used. The molecular structure can use a well-known thing. Although the melting point of the thermoplastic resin is not particularly limited, it is preferable to use a 270 占 폚 or more that is very suitable to withstand the processing when the printed circuit board. Although thickness is not specifically limited, Preferably it is 3-200 micrometers, More preferably, it is good to set it as 5-150 micrometers. If the thickness is thin, if the through-hole is in the inner layer board, the through-hole cannot be sufficiently filled with the resin composition. Therefore, an appropriate thickness is selected in consideration of this, and the thickness is appropriately so that the conductor circuit of the printed circuit board can be embedded. Choose.

상술한 수지 조성물 중에는 보강기재를 넣는 것이 가능하다. 예를 들면, 유리 직포기재, 유리 부직포기재, 유기 직포기재, 유기 부직포기재, 이러한 혼초 기재 등을 사용할 수 있다. 유리섬유로는 공지의 E, T(S), NE, D, 석영 등의 섬유를 이용한 직포, 부직포 기재가 사용될 수 있다. 유기 섬유로는 특별히 한정되지 않으나, 예를 들어 액정 폴리에스테르 섬유, 전방향족 섬유, 폴리옥시벤자졸 섬유 등이 단독 혹은 혼초로 사용 가능하다. 나아가, 무기 섬유 및 유기 섬유의 혼초, 각각의 실의 혼초천 등을 사용할 수 있다.It is possible to put a reinforcing base material in the above-mentioned resin composition. For example, a glass woven base material, a glass nonwoven base material, an organic woven base material, an organic nonwoven base material, such a mixed grass base material, etc. can be used. As the glass fiber, a woven or nonwoven substrate using a known fiber such as E, T (S), NE, D, or quartz may be used. Although it does not specifically limit as organic fiber, For example, liquid crystalline polyester fiber, wholly aromatic fiber, polyoxybenzazole fiber, etc. can be used individually or in mixture. Furthermore, the mixed grass of an inorganic fiber and an organic fiber, the mixed grass of each yarn, etc. can be used.

또한, 내열성 필름기재도 사용할 수 있다. 예를 들면, 폴리이미드 필름, 전방향족 폴리아미드 필름, 액정 폴리에스테르 필름 등의 동박적층판 등을 사용할 수 있다.Moreover, a heat resistant film base material can also be used. For example, copper foil laminated plates, such as a polyimide film, a wholly aromatic polyamide film, and a liquid crystalline polyester film, etc. can be used.

한편, 상기 수지 기판(101)의 양면에 적층되는 동박(102)으로는 매트면의 요철부(104), 즉 표면조도(Rz)가 0.2∼7㎛, 바람직하게는 0.3∼5㎛, 좀 더 바람직하게는 0.4∼3.5㎛의 것을 사용한다. 매트면의 요철부(104)를 제외한 동박 두께는 특별히 한정되지 않지만, 일반적으로는 1∼18㎛가 사용된다. 이러한 동박으로는 전해 동박, 압연 동박, 구리합금 등이 사용 가능하며, 가장 바람직하게는 전해 동박이 좋다.On the other hand, as the copper foil 102 laminated on both sides of the resin substrate 101, the uneven portion 104 of the mat surface, that is, the surface roughness Rz is 0.2 to 7 µm, preferably 0.3 to 5 µm, and more. Preferably, the thing of 0.4-3.5 micrometers is used. Although the copper foil thickness except the uneven part 104 of a mat surface is not specifically limited, Generally 1-18 micrometers is used. As such copper foil, an electrolytic copper foil, a rolled copper foil, a copper alloy etc. can be used, Most preferably, an electrolytic copper foil is good.

본 발명에 따르면, 상술한 동박(102)을 양면에 붙인 양면 동박적층판을 내층판 및/또는 외층판으로 사용한다(도 1a 참조). 또한, 빌드업하는 경우에도 세미애더티브용 수지 조성물을 사용하여 다층화하는 것도 가능하지만, 장기 신뢰성이 상대적으로 불량해질 수 있기 때문에, 강도향상을 위해서 바람직하게는, 내약품성 등의 특성, 장기 신뢰성 등이 뛰어난 B스테이지 열경화성 수지 조성물 시트를 이용하여, 좀 더 바람직하게는 기재 보강의 B스테이지 열경화성 수지 조성물 시트(프리프레그)를 이용하고, 그 외측에 0.2∼7㎛의 표면조도(Rz)를 갖는 매트면이 매립되는 동박을 이용하여 적층 성형하여 다층화하는 것이 좋다.According to the present invention, a double-sided copper-clad laminate having the above-described copper foil 102 attached to both sides is used as an inner layer plate and / or an outer layer plate (see FIG. 1A). In addition, even when building up, it is also possible to multiply using the semi-additive resin composition, but since the long-term reliability may be relatively poor, it is preferable to improve the strength, such as chemical resistance, and long-term reliability. More preferably, using a B-stage thermosetting resin composition sheet excellent in the back, a B-stage thermosetting resin composition sheet (prepreg) of substrate reinforcement has a surface roughness (Rz) of 0.2 to 7 μm on the outside thereof. It is good to laminate | stack and multilayer by using copper foil in which a mat surface is embedded.

한편, 상술한 바에 따라 적층 성형된 내층용 양면 동박적층판 또는 다층화된 양면 동박적층판은 실질적으로 수지 기판(101)에 매립된 동박 매트면의 요철부(104)의 동만이 남도록 두께 방향으로 동박(102)을 에칭, 제거하여 매립 동박층 을 형성한 후 층간 전기적 도통을 위한 관통홀 및/또는 블라인드 비아홀(103)을 형성하거나; 또는 먼저 관통홀 및/또는 블라인드 비아홀(103)을 형성하고 나서 수지 기판(101)에 매립된 요철부(104)를 제외한 두께 방향의 동박(102)을 에칭 제거하여 매립 동박층을 형성할 수 있다. 도 1b 및 도 1c에서는 후자의 경우를 나타내었으며, 일례로서 약 100㎛의 홀 직경으로 가공한 경우를 나타내었다. 이 경우, 홀을 가공하게 되면 동박이 일부 남게 되어 일부 돌출된 상태가 된다(도 1b 참조). 한편, 상기 홀 가공/동박 에칭 후 바람직하게는 후속 공정 시 밀착력 향상을 위하여 디스미어 처리를 하는 것이 좋다.On the other hand, the inner-side double-sided copper-clad laminate or the multilayered double-sided copper-clad laminate for lamination as described above, the copper foil 102 in the thickness direction so that only copper of the uneven portion 104 of the copper foil mat surface embedded in the resin substrate 101 remains substantially. ) To form a buried copper foil layer by etching and removing the buried copper foil layer to form a through hole and / or a blind via hole 103 for interlayer electrical conduction; Alternatively, the buried copper foil layer may be formed by first forming the through hole and / or the blind via hole 103 and then etching away the copper foil 102 in the thickness direction except for the uneven portion 104 embedded in the resin substrate 101. . 1B and 1C show the latter case, and show an example in which a hole diameter of about 100 μm is processed. In this case, when the hole is processed, a part of the copper foil remains to be partially protruded (see FIG. 1B). On the other hand, after the hole processing / copper foil etching, it is preferable to perform a desmear treatment in order to improve adhesion in the subsequent process.

상기 홀 가공 방법으로는 특별히 한정되지 않고 당업계에 공지된 일반적인 공법이 사용 가능하다. 예를 들면, 관통홀 가공은 금속 드릴을 사용하거나 또는 NC 드릴 장치를 사용하고, 회전수는 일반적으로 8∼30만 rpm에서 가공하는 것이 전형적이다. 홀 지름은 적용 목적에 따라 적절히 조절 가능하며, 일반적으로는 70㎛∼1.0㎜이다. 한편, 레이저를 사용하여 홀을 가공하는 경우에는 탄산 가스 레이저의 경우 홀 지름이 일반적으로 80∼150㎛이며, UV-YAG 레이저, UV-바나듐산염(vanadate) 레이저의 경우 홀 지름은 일반적으로 20∼100㎛이다. 한편, 블라인드홀 가공은 탄산 가스 레이저를 사용하는 경우, 일반적으로는 홀 지름 60∼150㎛를 가공하며, 이 경우 블라인드 비아홀 저부의 동박에 수지 찌꺼기가 존재하기 때문에 홀 가공 후에 디스미어 처리를 하는 것이 바람직하다. 또한, UV-YAG 레이저, UV-바나듐산염 레이저를 사용하는 경우, 홀 지름은 일반적으로 20∼100㎛이다. 물론, 상술한 장치들을 병용하는 것도 가능하며, 홀 가공 시 홀 가공에 적절한 공지 의 보조 재료를 사용하는 것이 바람직하다.The hole processing method is not particularly limited, and a general method known in the art may be used. For example, through hole processing uses a metal drill or an NC drill device, and the rotational speed is typically processed at 8 to 300,000 rpm. The hole diameter can be suitably adjusted according to an application purpose, and is generally 70 micrometers-1.0 mm. On the other hand, when the hole is processed using a laser, the hole diameter is generally 80 to 150 μm for a carbon dioxide gas laser, and the hole diameter is generally 20 to 20 for a UV-YAG laser or a UV-vanadate laser. 100 μm. On the other hand, in the case of using a carbon dioxide laser, the blind hole processing generally processes a hole diameter of 60 to 150 µm, and in this case, desmear treatment after the hole processing is performed because resin residues are present on the copper foil at the bottom of the blind via hole. desirable. In the case of using a UV-YAG laser or a UV-vanadate laser, the hole diameter is generally 20 to 100 µm. Of course, it is also possible to use the above-mentioned apparatuses together, and it is preferable to use a well-known auxiliary material suitable for hole processing at the time of hole processing.

상기 매립 동박층 형성 시 사용되는 에칭액은 특별히 한정되지 않고, 당업계에 공지된 통상의 에칭액이면 모두 사용 가능하다. 에칭 방법으로는 예를 들어, 동박적층판에 액을 균일하게 분무한 후 판 전체의 동박이 균일하게 용해되도록 할 수 있으며, 에칭 방법은 이에 한정되지 않고 당업계에 공지된 것이라면 무엇이든 적용 가능하다.The etching liquid used at the time of forming the buried copper foil layer is not particularly limited, and any etching liquid known in the art can be used. As the etching method, for example, the liquid can be uniformly sprayed on the copper-clad laminate, and the copper foil of the entire plate can be uniformly dissolved. The etching method is not limited thereto, and any method known in the art can be applied.

이와 같은 에칭공정 후 형성된 매립 동박층의 매트면 요철부(104)는 가능한 한 많이 남아 있는 것이 후술되는 후속 공정에서 그 위에 형성되는 무전해/전해 동도금층과의 접착력 향상 측면에서 바람직하며, 또한 이어지는 회로 형성 및 적층 시 수지 흐름에 의한 회로 박리 불량 뿐 아니라, 공정과정에서 취급 시 접촉 등에 의한 박리 불량을 줄일 수 있다는 점에서 바람직하다.The matt surface uneven portion 104 of the buried copper foil layer formed after such an etching process is preferable in view of improving adhesion with the electroless / electrolytic copper plating layer formed thereon in a subsequent process which will be described later as much as possible. It is preferable in that not only the circuit peeling defect by the resin flow at the time of circuit formation and lamination but also the peeling defect by contact etc. in the process can be reduced.

한편, 상기 에칭과정에서 제거되는 동박(102)의 두께는 바람직하게는 5㎛ 이하인 것이 대면적의 기판 에칭 시 기판 중앙부와 가장 자리에서 나타나는 에칭 두께 편차를 최소화할 수 있다는 점에서 적합하다.On the other hand, the thickness of the copper foil 102 removed in the etching process is preferably 5㎛ or less in that it can minimize the etching thickness variation appearing at the edge and the center of the substrate when etching a large area of the substrate.

다음, 상기 매립 동박층(104)이 형성된 기판(101) 상에 통상의 무전해 도금법을 이용하여 무전해 동도금층(105)을 형성한 후(도 1d 참조), 드라이 필름과 같은 패턴 도금 레지스트(106)를 도포하고(도 1e 참조) 통상의 전해 도금법을 이용하여 전해 패턴 동도금층(107)을 형성한 다음(도 1f 참조) 패턴 도금 레지스트(106)를 제거한다(도 1g 참조). 이때 경우에 따라서는 먼저 무전해 도금 전에 패턴 도금 레지스트를 도포한 후, 무전해 동도금과 전해 동도금을 순차적으로 수행하여도 무방하다.Next, after the electroless copper plating layer 105 is formed on the substrate 101 on which the buried copper foil layer 104 is formed (see FIG. 1D), a pattern plating resist such as a dry film ( 106 is applied (see FIG. 1E) and the electrolytic pattern copper plating layer 107 is formed using a conventional electrolytic plating method (see FIG. 1F), and then the pattern plating resist 106 is removed (see FIG. 1G). In this case, after applying the pattern plating resist first before electroless plating, electroless copper plating and electrolytic copper plating may be sequentially performed.

이로부터 형성되는 무전해 동도금층(105)의 두께는 특별히 한정되는 것은 아니나, 0.3∼1.5㎛, 바람직하게는 0.7∼1.0㎛인 것이 전형적이다. 또한, 상기 전해 동도금층(107)의 두께는 특별히 한정되는 것은 아니나, 생산성, 전기 특성 등을 고려하여 10∼25㎛인 것이 전형적이다.Although the thickness of the electroless copper plating layer 105 formed from this is not specifically limited, It is typical that it is 0.3-1.5 micrometers, Preferably it is 0.7-1.0 micrometer. In addition, the thickness of the electrolytic copper plating layer 107 is not particularly limited, but is typically 10 to 25 µm in consideration of productivity, electrical characteristics, and the like.

또한, 상술한 동도금 과정을 통해서 홀 내부에는 동도금을 실시하지만, 블라인드 비아홀 등의 홀 부분도 동시에 동도금으로 충전할 수 있음은 물론이다. 홀 내부를 동도금으로 충전하는 방법은 특별히 한정되지 않으며, 공지의 도금 방법을 사용할 수 있다. 관통홀에 대해 동도금으로 충전하지 않는 경우에는 보충 수지로 적층 성형 전에 홀 내부를 충전해 두어도 무방하다. 다만, 작업성, 생산성 측면에서는 적층 성형하는 것과 동시에 적층용 수지 조성물(빌드업용 수지 조성물)로 동도금된 관통홀 내부를 충전하는 것이 바람직하다.In addition, although copper plating is performed inside the hole through the copper plating process described above, hole portions such as blind via holes and the like may be simultaneously filled with copper plating. The method of filling the inside of a hole with copper plating is not specifically limited, A well-known plating method can be used. In the case where the through-hole is not filled with copper plating, the inside of the hole may be filled before the laminate molding with a supplemental resin. However, from the viewpoint of workability and productivity, it is preferable to simultaneously laminate-form and to fill the inside of the through-holes plated with the resin composition for lamination (resin composition for build-up).

이어서, 당업계에 공지된 바에 따라 플래시 에칭을 수행하여 전해 패턴 도금층(107)이 형성되지 않은 부위의 무전해 동도금층(105) 및 매립 동박층(104)을 제거하여 미세 회로를 얻는다(도 1h 참조).Subsequently, flash etching is performed as known in the art to remove the electroless copper plating layer 105 and the buried copper foil layer 104 of the portion where the electrolytic pattern plating layer 107 is not formed to obtain a fine circuit (FIG. 1H). Reference).

한편, 상술한 바에 따라 회로층이 형성된 기판을 내층 기판으로 사용하고, 여기에 더욱 빌드업하여 다층 기판을 제작하는 것 역시 가능함은 물론이다. 이 경우에는 내층 기판의 패턴 회로 표면에 필요에 따라 화학 처리, 예를 들면 흑색 산화동 처리, 맥크사의 CZ 처리 등의 공지된 처리를 수행한 다음, 그 양면에 다층용 수지 조성물(빌드업 수지 조성물)을 도포하고, 그 외측에 동박을 두어, 공지된 방 법에 따라 가열, 가압, 진공하에서 적층 성형한 후 상술한 바에 따라 가공공정을 통해서 미세 회로를 형성하여 다층 인쇄회로기판을 제작한다. 이 경우에 빌드업되는 수지의 경화 정도는 특별히 한정되는 것은 아니며, 반경화(예를 들면 50∼90%경화) 상태로 수행하여도 무방하며, 동도금 및/또는 회로 형성 후에 후(後) 경화하여도 최종적으로는 특성상에 문제가 생기지 않는 경화도로 수행하는 것이 전형적이다.On the other hand, it is also possible to use a substrate with a circuit layer formed as described above as an inner layer substrate, and further build up here to manufacture a multilayer substrate. In this case, the surface of the pattern circuit of the inner layer substrate is subjected to chemical treatment, for example, black copper oxide treatment, Mack's CZ treatment, or the like, as necessary, and then a multilayer resin composition (build-up resin composition) on both surfaces thereof. The copper foil was applied to the outside, and the laminate was formed under heating, pressurization, and vacuum according to a known method, and then a fine circuit was formed through a machining process as described above to manufacture a multilayer printed circuit board. In this case, the degree of curing of the resin to be built up is not particularly limited, and may be carried out in a semi-cured state (for example, 50 to 90% curing), and may be post-cured after copper plating and / or circuit formation. Finally, it is typically carried out with a degree of curing which does not cause problems in properties.

한편, 상기 적층 성형 조건은 특별히 한정되지 않으나, 일반적으로는 100∼300℃, 바람직하게는 110∼250℃의 온도, 1∼50kgf/㎠의 압력 및 10㎜Hg 이하의 진공도에서 5∼120분 동안 성형하는 것이 일반적이다. 통상적으로 진공하에 적층 성형이 이루어지며, 진공도는 바람직하게는 30㎜Hg 이하로 실시하는 것이 좋다.On the other hand, the lamination molding conditions are not particularly limited, but generally 5 to 120 minutes at a temperature of 100 to 300 ℃, preferably 110 to 250 ℃, a pressure of 1 to 50 kgf / cm 2 and a vacuum degree of 10 mmHg or less Molding is common. Usually, the laminate molding is performed under vacuum, and the degree of vacuum is preferably performed at 30 mmHg or less.

예를 들어, 액정 폴리에스테르 수지 조성물층을 적층 성형하여 접착시키는 경우, 바람직하게는 내층판의 양면에 액정 폴리에스테르 수지 조성물 시트를 배치하고, 그 외측에 동박을 두어, 액정 폴리에스테르 수지가 용융되는 온도 이상, 바람직하게는 융점보다 10∼50℃ 높은 온도에서 1∼50kgf/㎠, 바람직하게는 5∼30 kgf/㎠의 압력에서, 바람직하게는 진공하에서 1∼60분, 바람직하게는 2∼40분 동안 적층 성형하여 일체화해 양면 동박적층판으로 한다.For example, when laminating and bonding a liquid-crystal polyester resin composition layer, Preferably, a liquid-crystal polyester resin composition sheet is arrange | positioned on both surfaces of an inner layer board, a copper foil is placed on the outer side, and a liquid-crystal polyester resin melt | dissolves At a temperature of 1 to 50 kgf / cm 2, preferably 5 to 30 kgf / cm 2, at a temperature of at least 10 to 50 ° C. above the melting point, preferably 1 to 60 minutes under vacuum, preferably 2 to 40 The laminate is molded for one minute and integrated to give a double-sided copper clad laminate.

이어서, 당업계에 공지된 바에 따라 기판 표층에 솔더레지스트인 귀금속 도금 레지스트를 형성하고, 니켈 도금, 금 도금을 실시할 수 있다. 전체를 논할로겐으로 예를 들어, UL94V-0로 하기 위해서는 사용되는 수지 조성물 및 솔더레지스트인 귀금속 도금 레지스트를 자기 소화성의 것을 사용한다. 이 경우, 논할로겐에서 도 표층의 레지스트가 불타면 전체는 UL94V-0를 달성할 수 없기 때문에 레지스트 자체가 난연성(UL94VTM-0)인 것을 사용한다.Subsequently, a noble metal plating resist, which is a soldering resist, may be formed on the surface of the substrate as known in the art, and nickel plating and gold plating may be performed. In order to make the whole non-halogen, for example, UL94V-0, the self-extinguishing thing is used for the resin composition used and the noble metal plating resist which is a soldering resist. In this case, if the resist of the surface layer burns in the non-halogen, the whole cannot achieve UL94V-0, so that the resist itself is flame retardant (UL94VTM-0).

이와 같이 제작된 인쇄회로기판을 와이어 본딩 혹은 플립칩 본딩으로 반도체 칩을 접속 탑재할 수 있다. 탑재 후에는 당업계에 공지된 바에 따라 와이어 본딩에서는 몰드 수지 조성물 혹은 액상 수지 조성물로 봉지하여 반도체 플라스틱 패키지로 하며, 플립칩 본딩의 경우에는 필요에 따라 언더 필 레진을 플립 칩과 인쇄회로 사이에 주입, 경화시켜 제품을 완성한다.The printed circuit board manufactured as described above may be connected and mounted with a semiconductor chip by wire bonding or flip chip bonding. After mounting, the wire bonding is sealed with a mold resin composition or a liquid resin composition in a semiconductor plastic package, and in the case of flip chip bonding, an underfill resin is injected between the flip chip and the printed circuit as needed. Harden to complete the product.

도 2a 내지 도 2g에 본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타내었는 바, 이하 이를 참조하여 설명한다.2A to 2G schematically show a manufacturing process flow of a printed circuit board according to another exemplary embodiment of the present invention, which will be described with reference to the following.

우선, 도 1a 내지 1c에서 상술한 바에 따라, 수지 기판(201)의 양면에 동박(202)이 적층된 양면 동박적층판을 준비하고(도 2a 참조), 여기에 홀(203)을 가공한 후(도 2b 참조), 요철부(204)를 제외한 동박(202)을 두께 방향으로 에칭 제거하여 수지 기판(201)에 매립된 매립 동박층을 형성한다(도 2c 참조). 도 2b에서는 일례로서 약 50㎛의 홀 직경으로 가공한 경우를 나타내었으며, 홀을 가공하게 되면 동박이 일부 남게 되어 일부 돌출된 상태가 된다(도 2b 참조).First, as described above with reference to FIGS. 1A to 1C, a double-sided copper-clad laminate in which copper foils 202 are laminated on both sides of the resin substrate 201 is prepared (see FIG. 2A), and then the holes 203 are processed therein ( 2B) and the copper foil 202 except the uneven part 204 is etched away in the thickness direction, and the buried copper foil layer embedded in the resin substrate 201 is formed (refer FIG. 2C). In FIG. 2B, as an example, a case having a hole diameter of about 50 μm is shown. When the hole is processed, a part of the copper foil is left to partially protrude (see FIG. 2B).

다음, 상기 매립 동박층(204)이 형성된 기판(201) 상에 무전해 도금과정 없이 바로 드라이 필름과 같은 패턴 도금 레지스트(206)를 형성하고(도 2d 참조) 통상의 전해 도금법을 이용하여 전해 패턴 동도금층(207)을 형성한다(도 2e 참조). 패턴 도금 레지스트(206)를 제거하고(도 2f 참조), 도 1h에서 상술한 바에 따라 플래시 에칭을 수행하여 전해 패턴 도금층(207)이 형성되지 않은 부위의 매립 동박 층(204)을 제거하여 미세 회로를 얻는다(도 2g 참조).Next, a pattern plating resist 206 such as a dry film is immediately formed on the substrate 201 on which the buried copper foil layer 204 is formed (see FIG. 2D), and an electrolytic pattern using a conventional electrolytic plating method. A copper plating layer 207 is formed (see FIG. 2E). The pattern plating resist 206 is removed (see FIG. 2F), and flash etching is performed as described above in FIG. 1H to remove the buried copper foil layer 204 at the portion where the electrolytic pattern plating layer 207 is not formed, thereby fine circuitry. (See FIG. 2G).

이어서, 필요에 따라 후속공정이 선택적으로 더욱 수행될 수 있음은 상술한 바와 같다.Subsequently, as described above, the subsequent process may be optionally further performed as necessary.

한편, 도 3a 내지 도 3h에 후술하는 본 발명의 비교예 1에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타내었다.Meanwhile, a manufacturing process flow of the printed circuit board according to Comparative Example 1 of the present invention, which will be described later with reference to FIGS. 3A to 3H, is schematically illustrated.

도 3a 내지 도 3h를 참조하면, 우선, 수지 기판(301)의 양면에 동박(302)이 적층된 양면 동박적층판을 준비하고(도 3a 참조), 여기에 홀(303)을 가공한 후(도 3b 참조), 요철부(304)를 제외한 동박(302)의 두께가 2㎛이 되도록 동박을 두께 방향으로 에칭 제거한다(도 3c 참조). 다음, 이로부터 얻어진 기판(301) 상에 통상의 무전해 도금법을 이용하여 무전해 동도금층(305)을 형성한 후(도 3d 참조), 드라이 필름과 같은 패턴 도금 레지스트(306)를 형성하고(도 3e 참조) 통상의 전해 도금법을 이용하여 전해 패턴 동도금층(307)을 형성한다(도 3f 참조). 패턴 도금 레지스트(306)를 제거하고(도 3g 참조), 플래시 에칭을 수행하여 전해 패턴 도금층(307)이 형성되지 않은 부위의 동박층(302, 304, 305)을 제거하여 미세 회로를 얻는다(도 3h 참조).3A to 3H, first, a double-sided copper-clad laminate in which the copper foil 302 is laminated on both sides of the resin substrate 301 is prepared (see FIG. 3A), and after processing the holes 303 therein (FIG. 3B), copper foil is etched away in the thickness direction so that the thickness of copper foil 302 except the uneven part 304 may be set to 2 micrometers (refer FIG. 3C). Next, the electroless copper plating layer 305 is formed on the substrate 301 obtained therefrom using a conventional electroless plating method (see FIG. 3D), and then a pattern plating resist 306 such as a dry film is formed ( 3E) The electrolytic pattern copper plating layer 307 is formed using a conventional electrolytic plating method (see FIG. 3F). The pattern plating resist 306 is removed (see FIG. 3G), and flash etching is performed to remove the copper foil layers 302, 304, and 305 in the region where the electrolytic pattern plating layer 307 is not formed (FIG. 3h).

이처럼, 요철부(304)를 제외한 동박(302)을 모두 제거하지 않고 일정 두께 이상 두껍게 남기는 경우(예를 들어, 비교예 1의 경우 2㎛), 플래시 에칭을 통해서 제거해야 하는 동박층의 두께가 상대적으로 두꺼워 도 3h의 확대부에 도시한 바와 같이 회로가 오히려 과(過) 에칭되어 언더 컷이 발생되는 단점이 있다.As such, when the copper foil 302 except for the uneven portion 304 is not removed, the thickness of the copper foil layer to be removed through flash etching is greater than a certain thickness (for example, 2 μm in the case of Comparative Example 1). As it is relatively thick, as shown in the enlarged part of FIG. 3H, the circuit is rather overetched, so that an undercut occurs.

도 4a 내지 도 4h에 본 발명의 비교예 4에 따른 인쇄회로기판의 제조 공정 흐름을 개략적으로 나타내었다.4A to 4H schematically illustrate a manufacturing process flow of a printed circuit board according to Comparative Example 4 of the present invention.

도 4a 내지 도 4h를 참조하면, 우선, 수지 기판(401)의 양면에 동박(402)이 적층된 양면 동박적층판을 준비한다(도 4a 참조). 이때, 상기 수지 기판(401)에 매립되는 동박 매트면의 요철부가 7.5㎛의 표면조도(Rz)을 갖도록 형성한다. 이어서, 수지 기판(401)에 층간 전기적 도통을 위한 홀(403)을 형성한 후(도 4b 참조), 요철부(404)를 제외한 동박(402)을 두께 방향으로 에칭 제거하여 매립 동박층(404)을 형성한다(도 4c 참조). 다음, 이로부터 얻어진 기판(401) 상에 통상의 무전해 도금법을 이용하여 무전해 동도금층(405)을 형성한 후(도 4d 참조), 드라이 필름과 같은 패턴 도금 레지스트(406)를 도포하고(도 4e 참조) 통상의 전해 도금법을 이용하여 전해 패턴 동도금층(407)을 형성한다(도 4f 참조). 패턴 도금 레지스트(406)를 제거하고(도 4g 참조), 플래시 에칭을 수행하여 전해 패턴 도금층(407)이 형성되지 않은 부위의 무전해 동도금층(405) 및 매립 동박층(404)을 제거하여 미세 회로를 얻는다(도 4h 참조).4A to 4H, first, a double-sided copper foil laminate in which copper foil 402 is laminated on both sides of the resin substrate 401 is prepared (see FIG. 4A). At this time, the uneven portion of the copper foil mat surface embedded in the resin substrate 401 is formed to have a surface roughness Rz of 7.5 μm. Subsequently, after the hole 403 for interlayer electrical conduction is formed in the resin substrate 401 (see FIG. 4B), the copper foil 402 except for the uneven portion 404 is etched away in the thickness direction to fill the embedded copper foil layer 404. ) (See FIG. 4C). Next, the electroless copper plating layer 405 is formed on the substrate 401 obtained therefrom using a conventional electroless plating method (see FIG. 4D), and then a pattern plating resist 406 such as a dry film is applied ( 4E) The electrolytic pattern copper plating layer 407 is formed using a conventional electrolytic plating method (see FIG. 4F). The pattern plating resist 406 is removed (see FIG. 4G), and the flash etching is performed to remove the electroless copper plating layer 405 and the buried copper foil layer 404 in a region where the electrolytic pattern plating layer 407 is not formed. Obtain the circuit (see FIG. 4H).

이처럼, 동박 매트면의 요철부(404)가 본 발명에서 제시하는 범위를 벗어나 과도하게 큰 표면조도(예를 들어, 비교예 4의 경우 7.5㎛)를 갖는 경우, 도 4h의 확대부에 도시한 바와 같이 플래시 에칭 시 제거되어야 할 요철부의 동박층(404)이 모두 제거되지 않는 문제점이 있다. 또한, 이러한 잔여 동박(404)을 모두 완전하게 제거하기 위하여 에칭 시간을 길게하는 경우 오히려 과(過) 에칭에 의한 언더컷이 발생된다.As such, when the uneven portion 404 of the copper foil mat surface has an excessively large surface roughness (for example, 7.5 μm in the case of Comparative Example 4) outside the range suggested by the present invention, the enlarged portion of FIG. As described above, there is a problem in that all of the copper foil layers 404 of the uneven portions to be removed during the flash etching are not removed. In addition, when the etching time is elongated to completely remove all of the remaining copper foil 404, undercut by over etching occurs.

이하 하기 실시예를 통하여 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다. 하기 실시예 및 비교예에서 특별히 언급하지 않는 이상,「부」는 중량부를 나타낸다.Hereinafter, the present invention will be described in more detail with reference to the following examples, but the scope of the present invention is not limited thereto. Unless otherwise specified in the following Examples and Comparative Examples, "parts" means parts by weight.

실시예 1Example 1

2,2-비스(4-시아네이트페닐)프로판 900부, 비스(4-말레이미드페닐)메탄 100부를 150℃에 용해시킨 후 교반하면서 반응시켜 프레폴리머와 모노머의 혼합물을 얻었다. 이를 메틸에틸케톤과 N,N'-디메틸 폼 아미드의 혼합 용제에 용해하여 바니스 A로 했다. 여기에 비스페놀 A형 에폭시 수지(상품명:에피코트 1001, 일본 에폭시 레진社) 500부, 크레졸 노볼락형 에폭시 수지(상품명:ESCN-220 F, 스미토모 화학공업社) 500부를 더해 균일하게 용해 혼합한 후, 촉매로서 옥틸산아연 0.2부를 더해 용해시키고 균일하게 교반 혼합하여 바니스 B를 얻었다. 여기에 무기 충전제로서 평균 입자 지름 0.6㎛의 구상 실리카를 1300부 배합하고 균일하게 교반 혼합하여 바니스 C로 했다.900 parts of 2,2-bis (4-cyanatephenyl) propane and 100 parts of bis (4-maleimidephenyl) methane were dissolved at 150 ° C and reacted with stirring to obtain a mixture of a prepolymer and a monomer. This was dissolved in a mixed solvent of methyl ethyl ketone and N, N'-dimethyl formamide to obtain varnish A. After adding 500 parts of bisphenol A type epoxy resin (brand name: Epicoat 1001, Japan epoxy resin company) and 500 parts of cresol novolak-type epoxy resin (brand name: ESCN-220F, Sumitomo Chemical Co., Ltd.), it melt | dissolves and mixes uniformly. 0.2 part of zinc octylate was added as a catalyst, it melt | dissolved, it stirred, was mixed uniformly, and Varnish B was obtained. 1300 parts of spherical silicas of 0.6 micrometers of average particle diameters were mix | blended here as an inorganic filler, it was made to stir and mix uniformly, and it was set as varnish C.

이 바니스 C를 두께 20㎛의 유리 직포에 함침건조하고, 겔화 시간(at 170℃) 155초, 두께 50㎛의 프리프레그 D를 얻었다.The varnish C was impregnated to a glass cloth having a thickness of 20 µm and dried to obtain a prepreg D having a gelation time (at 170 ° C) of 155 seconds and a thickness of 50 µm.

한편, 내층판으로서 사이즈가 300×300㎜, 두께 0.4㎜로, 동박 매트면 요철(Rz: 3.2㎛)을 갖는 두께 12㎛의 전해 동박을 양면에 붙인 동박적층판(상품명: CCL-HL832HS, 미츠비시 가스 화학社)의 표면에 홀 가공 보조 재료(상품명: LSE30, 미츠비시 가스 화학社)를 배치하고, 이면에는 홀 가공 백업 보조 재료(상품명: LSB90, 미츠비시 가스 화학社)를 배치하여, 100℃의 가열 롤에서 5kgf/㎝의 선압에서 붙인 다음, 면으로부터 탄산 가스 레이저를 조사해 홀 지름 100㎛의 관통홀을 제작한 후, 양면의 홀 가공 보조 재료를 박리하고 디스미어 처리 후에 양면의 동박을 매트면의 요철부를 남긴 후 에칭 제거하고 나서 이 위에 무전해 동도금층을 0.8㎛로 형성하였다. 다음, 패턴 도금 레지스트를 형성하고 전해 동도금을 두께 22㎛로 형성하고, 패턴 도금 레지스트를 제거한 후에 플래시 에칭하여 라인/스페이스=20/20㎛의 회로를 형성했다. 표면에 맥크사의 CZ 처리를 가한 후, 이 기판의 양면에 상기 프리프레그 D를 각 1매 두고 그 외측에 두께 35㎛의 동캐리어 첨부 1.3㎛ 전해 동박(상품명: XTF, Olin Brass社, Rz: 0.5㎛)를 두어, 190℃, 25kgf/㎠, 10㎜Hg 이하의 진공하에서 90분간 적층 성형하고, 관통홀 내를 열경화성 수지 조성물로 충전하는 것과 동시에 표층에 열경화성 수지 조성물층을 형성하여 4층 기판 E로 했다. 이 표면의 캐리 동박을 박리 후에, 이 4층 기판의 양면에 홀 지름 50㎛의 블라인드 비아홀을 UV-바나듐산염 레이저로 열어 디스미어 처리 후에, 동박의 매트면의 요철을 남기고 나머지 동박을 에칭, 제거하고, 이 전면에 무전해 동도금층을 0.7㎛로 형성하고, 그 위에 패턴 도금 레지스트를 형성한 후 전해 동도금층을 두께 21㎛로 형성하는 것과 동시에 블라인드 비아홀 내부를 동도금으로 충전했다. 패턴 도금 레지스트를 제거한 후, 플래시 에칭하여 라인/스페이스=15/15㎛의 회로를 형성했다. 이와 같은 과정을 반복하여 6층의 인쇄회로기판을 제작했다.On the other hand, the copper clad laminated board (brand name: CCL-HL832HS, Mitsubishi Gas) which stuck the electrolytic copper foil of thickness 12micrometer which has copper foil mat surface unevenness | corrugation (Rz: 3.2 micrometers) to both sides as size of 300 * 300 mm, thickness 0.4mm as an inner layer board. A hole processing auxiliary material (trade name: LSE30, Mitsubishi Gas Chemical Co., Ltd.) is disposed on the surface of the chemical company, and a hole processing backup material (trade name: LSB90, Mitsubishi Gas Chemical Co., Ltd.) is disposed on the back surface, and the heating roll is heated to 100 ° C. Attached at a pressure of 5 kgf / cm at, and irradiated with a carbon dioxide laser from the surface to form a through hole having a hole diameter of 100 μm, and then peeling off both sides of the hole processing auxiliary material and desmearing the copper foil on both sides after the desmear treatment. After leaving portions, the etching was removed and an electroless copper plating layer was formed thereon at 0.8 mu m. Next, a pattern plating resist was formed, an electrolytic copper plating was formed to a thickness of 22 mu m, the pattern plating resist was removed, and then flash etched to form a circuit of line / space = 20/20 mu m. After applying Mack's CZ treatment to the surface, each of the above-mentioned prepregs D was placed on both sides of the substrate, and a 1.3-micrometer copper copper foil with a copper carrier having a thickness of 35 µm on the outside thereof (trade name: XTF, Olin Brass, Rz: 0.5 4 m substrate E by placing a thermosetting resin composition layer on the surface layer at the same time by laminating and molding for 90 minutes under a vacuum of 190 ° C., 25 kgf / cm 2, and 10 mmHg or less, and filling the inside of the through hole with the thermosetting resin composition. I did it. After peeling the carry copper foil of this surface, the blind via hole of 50 micrometers of hole diameters is opened on both surfaces of this four-layer board | substrate by UV-vanadate laser, and after desmearing, the unevenness | corrugation of the mat surface of copper foil is left and etching and removal is carried out. After the electroless copper plating layer was formed to 0.7 mu m on the entire surface, and a pattern plating resist was formed thereon, the electrolytic copper plating layer was formed to a thickness of 21 mu m and the inside of the blind via hole was filled with copper plating. After the pattern plating resist was removed, flash etching was performed to form a circuit of line / space = 15/15 mu m. This process was repeated to produce a six-layer printed circuit board.

상기 6층 인쇄회로기판의 표층에 솔더레지스트로서 상기 프리프레그 D를 배치하고, 표층에 두께 25㎛의 이형 PET 필름을 배치하여 적층 성형하고 나서 이형 PET 필름을 박리한 후, 표층에 탄산 가스 레이저를 조사하여 플립 칩 범프용 패드부 및 솔더볼 패드부에 블라인드 비아홀을 형성한 후 디스미어 처리한 다음 니켈 도금, 금 도금을 실시하여 6층 인쇄회로기판 F를 제작했다.The prepreg D is disposed as a solder resist on the surface layer of the six-layer printed circuit board, a release PET film having a thickness of 25 μm is placed on the surface layer, and laminated molding is performed, and then the release PET film is peeled off. Irradiation was performed to form blind via holes in the flip chip bump pad portion and the solder ball pad portion, followed by desmearing, followed by nickel plating and gold plating to fabricate a six-layer printed circuit board F.

사이즈 40×40㎜의 인쇄회로기판의 표면 중앙의 반도체 칩 탑재부에 크기 10 ㎜각의 플립 칩을 납프리 솔더 리플로우노를 통해 접착 접속한 후, 언더 필 레진(상품명: CRP4152-D-1, 스미토모 베이크라이트社)을 인쇄회로기판과 반도체 칩의 사이에 흘려 넣고 경화시켜 반도체 플라스크 패키지를 제작하였다.After adhesively connecting a flip chip having a size of 10 mm to a semiconductor chip mounting part in the center of the surface of a printed circuit board having a size of 40 × 40 mm through a lead-free solder reflow furnace, the underfill resin (trade name: CRP4152-D-1, Sumitomo Bakelite Co., Ltd. was poured between the printed circuit board and the semiconductor chip and cured to produce a semiconductor flask package.

이로부터 제작된 반도체 플라스크 패키지의 물성 평가 결과를 하기 표 1에 나타내었다.The physical property evaluation results of the semiconductor flask package manufactured therefrom are shown in Table 1 below.

실시예 2Example 2

내층판으로서 두께 35㎛의 캐리어 동박 첨부의 두께 1.3㎛의 전해 동박(상품명: XTF, Olin Brass 社, 매트면요철 Rz: 0.5㎛)을 양면에 붙인 양면 동박적층판(상품명: E679FG, 히타치 화성공업社)의 양면의 캐리어 동박을 박리하고, UY-YAG 레이저를 이용하여 홀 지름 50㎛의 관통홀을 형성하였다. 디스미어 처리 후에 동박을 매트면의 요철만 남기고 나머지 동박을 에칭 제거한 후, 이 위에 패턴 도금 레지스트를 형성하고 전면에 무전해 동도금층을 0.8㎛ 형성한 후, 전해 동도금층을 두께 21㎛ 형성하는 것과 동시에 관통홀 내를 동도금으로 충전했다. 패턴 도금 레지스트를 제거한 후에 플래시 에칭하여 라인/스페이스=15/15㎛의 회로를 형성하였다. 표면에 맥크사의 CZ 표면 처리를 가한 후, 이 기판의 양면에 실시예 1의 프리 프레그 D를 각 1매 배치하고, 그 외측에 두께 35㎛의 동캐리어 첨부 1.3㎛ 전해 동박(상품명: XTF, Olin Brass社, Rz: 0.5㎛)를 두고 190℃, 25 kgf/㎠, 10 ㎜Hg 이하의 진공하에서 90분간 적층 성형해 4층판 G로 했다.Double-sided copper-clad laminated board (brand name: E679FG, Hitachi Chemical Co., Ltd.) with 1.3 µm-thick electrolytic copper foil (brand name: XTF, Olin Brass Co., Ltd., mat face irregularities Rz: 0.5 µm) attached to a carrier copper foil having a thickness of 35 µm as an inner layer board. The carrier copper foils of both sides were peeled off, and the through hole of 50 micrometers of hole diameters was formed using UY-YAG laser. After the desmear treatment, the copper foil was etched away after leaving only the unevenness of the mat surface, and then a pattern plating resist was formed thereon, and an electroless copper plating layer was formed on the entire surface of 0.8 µm, and then the electrolytic copper plating layer was formed to have a thickness of 21 µm. At the same time, the inside of the through hole was filled with copper plating. After the pattern plating resist was removed, flash etching was performed to form a circuit of line / space = 15/15 mu m. After applying the CZ surface treatment of Mack company to the surface, each prepreg D of Example 1 is arrange | positioned on both surfaces of this board | substrate, and 1.3 micrometer electrolytic copper foil with a copper carrier of thickness 35micrometer on the outer side (brand name: XTF, Olin Brass, Rz: 0.5 µm) was laminated and molded for 90 minutes under vacuum at 190 ° C, 25 kgf / cm 2, and 10 mmHg or less to obtain a four-layer plate G.

이 양면의 캐리 동박을 박리 후에, 이 4층 기판의 양면에 홀 지름 50㎛의 블라인드 비아홀을 UV-YAG 레이저로 가공한 후 디스미어 처리하고, 매트면의 요철을 제외한 나머지 동박층을 에칭, 제거하였다. 이 위에 패턴 도금 레지스트를 형성한 후 무전해 동도금층을 0.7㎛ 형성시키고, 전해 동도금층을 두께 21㎛로 형성시키는 것과 동시에 블라인드 비아 홀 내부를 동도금으로 충전했다. 패턴 도금 레지스트를 제거한 후, 플래시 에칭하여 라인/스페이스=12/12㎛의 회로를 형성했다. 이를 CZ 처리한 후 표면에 두께 40㎛로 융점 285℃의 액정 폴리에스테르 수지 조성물 시트를 두고, 그 외측에 상기 캐리어 동박 첨부 두께 1.3㎛의 전해 동박을 두어 온도 297℃, 압력 15 kgf/㎠, 5 ㎜Hg 이하의 진공하에서 20분간 적층하고 나서, 캐리어 동박을 박리한 다음, 동박의 요철부만을 제외하고 나머지 동박층을 에칭, 제거한 다음, 패턴 도금 레지스트 형성하고, 무전해 동도금층 형성, 전해 동도금층 형성, 패턴 도금 레지스트 박리, 플래시 에칭 과정을 상술한 바와 같이 수행하여 회로를 형성하여 6층 인쇄회로기판을 제작했다.After peeling this carry copper foil of both surfaces, the blind via hole of 50 micrometers of hole diameters is processed on both surfaces of this 4-layer board | substrate with UV-YAG laser, and then it is desmearized and the other copper foil layer except the uneven | corrugated mat surface is etched and removed. It was. After the pattern plating resist was formed thereon, an electroless copper plating layer was formed to have a thickness of 0.7 µm, the electrolytic copper plating layer was formed to have a thickness of 21 µm, and the inside of the blind via hole was filled with copper plating. After the pattern plating resist was removed, flash etching was performed to form a circuit of line / space = 12/12 mu m. After the CZ treatment, a liquid crystal polyester resin composition sheet having a melting point of 285 ° C. at a thickness of 40 μm was placed on the surface thereof, and an electrolytic copper foil having a thickness of 1.3 μm with the carrier copper foil was placed on the outside thereof. After laminating for 20 minutes under a vacuum of mmHg or less, the carrier copper foil was peeled off, and then the remaining copper foil layer except for the uneven portion of the copper foil was etched and removed, followed by the formation of a pattern plating resist, the formation of an electroless copper plating layer, and an electrolytic copper plating layer. Forming, pattern plating resist stripping, and flash etching were performed as described above to form a circuit to fabricate a six-layer printed circuit board.

이 인쇄회로기판의 표층의 회로를 CZ 처리하고, 두께 30㎛로 융점 275℃의 액정 폴리에스테르 수지 조성물 시트를 두고, 그 외측에 두께 25㎛의 테플론 이형필름을 배치하고, 온도 283℃, 압력 15 kgf/㎠, 5 ㎜Hg 이하의 진공하에서 20분간 적층해 솔더레지스트층으로 했다. 탄산 가스 레이저로 표층의 범프용 패드부, 이 면의 솔더볼용 패드부를 형성한 후, 플라즈마 처리 후에 니켈 도금, 금 도금을 실시해 6층 인쇄회로기판 H를 제작했다.The circuit of the surface layer of this printed circuit board was subjected to CZ treatment, a liquid crystal polyester resin composition sheet having a melting point of 275 ° C. at a thickness of 30 μm was placed, and a 25 μm thick Teflon release film was placed on the outside thereof. It laminated | stacked for 20 minutes under the vacuum of kgf / cm <2> and 5 mmHg or less, and set it as the soldering resist layer. After forming the bump pad part of the surface layer and the solder ball pad part of this surface by the carbon dioxide laser, nickel plating and gold plating were performed after plasma processing, and the six-layer printed circuit board H was produced.

사이즈 40×40㎜의 인쇄회로기판의 표면 중앙의 반도체 칩 탑재부에 크기 10㎜각의 플립 칩을 납프리 솔더 리프로-노를 통해 접착 접속한 후, 실시예 1의 언더 필 레진을 인쇄회로기판과 플립 칩 사이에 흘려 넣고 경화하여 반도체 플라스틱 패키지를 제작하였다.After adhesively connecting a flip chip having a size of 10 mm to a semiconductor chip mounting part in the center of the surface of a printed circuit board having a size of 40 × 40 mm through a lead-free solder leaf furnace, the underfill resin of Example 1 was connected to the printed circuit board. And the flip chip was poured between the cured to produce a semiconductor plastic package.

이로부터 제작된 반도체 플라스크 패키지의 물성 평가 결과를 하기 표 1에 나타내었다.The physical property evaluation results of the semiconductor flask package manufactured therefrom are shown in Table 1 below.

비교예 1Comparative Example 1

실시예 1과 동일한 양면 동박적층판을 이용하되, 이 양면의 동박을 에칭하여 요철부를 제외한 동박 두께가 2㎛가 되도록 에칭, 제거한 후, 여기에 CNC 드릴을 사용하여 홀 지름 100㎛의 관통홀을 형성하고 디스미어 처리 후에 무전해 동도금층 0.7㎛, 전해 동도금층 15㎛를 각각 형성하였다. 서브트렉티브 공법으로 라인/스페이스=20/20㎛의 회로를 형성하여 회로 기판을 제작했다. 이 경우, 회로의 박리가 나타났다. 에칭을 좀 더 진행시키면 회로의 정상부에서 극단적으로 얇은 회로를 볼 수 있었다.The same double-sided copper-clad laminate as in Example 1 was used, but the copper foils on both sides were etched and etched and removed so that the thickness of the copper foil except for the uneven portion was 2 μm, and then a through hole having a hole diameter of 100 μm was formed therein using a CNC drill. After the desmear treatment, 0.7 µm of the electroless copper plating layer and 15 µm of the electrolytic copper plating layer were formed. The circuit board of the line / space = 20 / 20micrometer was formed by the subtractive method, and the circuit board was produced. In this case, peeling of the circuit appeared. Further etching proceeded to show an extremely thin circuit at the top of the circuit.

이 때문에 라인/스페이스=30/30㎛의 회로를 형성한 회로판을 제작 후, CZ 처리를 하고, 이 위에 두께 50㎛의 세미 애더티브 수지 조성물 시트(상품명: ABF GX-3, 아지노모토社)를 각 1매 배치해, 100℃, 5 kgf/㎠의 압력으로, 5 ㎜Hg 이하의 진공하에서 1분간 회로판에 붙인 후, PET 필름을 박리하고 오븐에 넣어 100℃의 온도에서 30분, 170℃의 온도에서 30분 동안 경화한 후에 홀 지름 50㎛의 블라인드 비아홀을 UV-YAG 레이저로 형성하고 디스미어 처리하였다. 이 전면에 무전해 동도금층을 0.7㎛ 형성시키고, 이 위에 패턴 도금 레지스트를 형성한 후 전해 동도금층을 두께 21㎛로 형성시키면서 블라인드 비아홀 내부를 동도금으로 충전했다. 패턴 도금 레지스트를 제거한 후에, 플래시 에칭으로 라인/스페이스=15/15㎛의 회로를 형성하고 170℃에서 60분 동안 후(後) 경화했다. 이러한 과정을 반복하여 6층 인쇄회로기판을 제작했다.For this reason, after manufacturing the circuit board which formed the circuit of the line / space = 30/30 micrometer, CZ process is carried out, and the semi-additive resin composition sheet (brand name: ABF GX-3, Ajinomoto Co., Ltd.) of 50 micrometers in thickness is formed on this. One sheet was placed and adhered to the circuit board for 1 minute under a vacuum of 5 mmHg or less at a pressure of 100 ° C. and 5 kgf / cm 2, and then the PET film was peeled off and placed in an oven at a temperature of 100 ° C. for 30 minutes at a temperature of 170 ° C. After curing for 30 minutes at, blind via holes having a hole diameter of 50 μm were formed with a UV-YAG laser and desmeared. An electroless copper plating layer was formed on the entire surface, and a pattern plating resist was formed thereon, and then the inside of the blind via hole was filled with copper plating while forming an electrolytic copper plating layer having a thickness of 21 μm. After the pattern plating resist was removed, a circuit of line / space = 15/15 탆 was formed by flash etching and post-cured at 170 ° C. for 60 minutes. This process was repeated to produce a six-layer printed circuit board.

이 인쇄회로기판의 표층의 회로를 CZ 처리하고, 액상 UV선택 열경화형 솔더레지스트(상품명: PSR4000AUS5, 타이요 인크제조社)를 동박 상에 두께 20㎛가 되도록 도포, 건조, 노광, 현상하여 플립 칩 접속용 랜드를 형성한 후, 니켈 도금, 금 도금을 실시해 6층 인쇄회로기판 I를 제작했다.The circuit of the surface layer of this printed circuit board was subjected to CZ treatment, and a liquid UV selective thermosetting solder resist (trade name: PSR4000AUS5, manufactured by Taiyo Inc.) was coated, dried, exposed and developed to a thickness of 20 µm on a copper foil, and then flip-chip connected. After the lands were formed, a six-layer printed circuit board I was fabricated by nickel plating and gold plating.

이후는 실시예 1과 동일하게 실시하여 플립 칩을 접속하고, 언더 필 레진을 인쇄회로기판과 플립 칩 사이에 흘려 넣고 경화시켜 반도체 플라스틱 패키지로 했다.Thereafter, the flip chip was connected in the same manner as in Example 1, and the underfill resin was poured between the printed circuit board and the flip chip and cured to form a semiconductor plastic package.

이로부터 제작된 반도체 플라스크 패키지의 물성 평가 결과를 하기 표 1에 나타내었다.The physical property evaluation results of the semiconductor flask package manufactured therefrom are shown in Table 1 below.

비교예 2Comparative Example 2

비교예 1에서 내층재는 그대로 사용하고, 빌드업 기재로서 UV 비아 형성용 수지 조성물(상품명: IDL-322, JSR社)을 이용하여 두께가 25㎛가 되도록 형성하고, UV조사 후에 현상한 후, 홀 지름 50㎛의 블라인드 비아홀을 형성하고 디스미어를 행하고, 상술한 바와 같이 동도금을 실시한 후 플래시 에칭하는 회로 형성 과정을 반복하여 6층 인쇄회로기판으로 했다.In Comparative Example 1, the inner layer material was used as it was, and was formed to have a thickness of 25 μm using a resin composition for forming a UV via (trade name: IDL-322, JSR Co., Ltd.) as a build-up substrate, and developed after UV irradiation. A blind via hole having a diameter of 50 mu m was formed, desmeared, and the circuit formation process of flash etching after copper plating as described above was repeated to obtain a six-layer printed circuit board.

이어서, 비교예 1의 UV선택 열경화형 솔더레지스트(귀금속 도금 레지스트)를 형성하고, 귀금속 도금을 실시하여 인쇄회로기판으로 했다. 플립 칩을 접속하고, 언더 필 레진을 인쇄회로기판과 플립 칩 사이에 흘려 넣고 경화하여 반도체 플라스틱 패키지로 했다.Subsequently, a UV selective thermosetting solder resist (precious metal plating resist) of Comparative Example 1 was formed, and precious metal plating was performed to obtain a printed circuit board. The flip chip was connected, and the underfill resin was poured between the printed circuit board and the flip chip and cured to form a semiconductor plastic package.

이로부터 제작된 반도체 플라스크 패키지의 물성 평가 결과를 하기 표 1에 나타내었다.The physical property evaluation results of the semiconductor flask package manufactured therefrom are shown in Table 1 below.

비교예 3Comparative Example 3

실시예 2에 있어서, 70㎛의 관통홀 가공 후에 동박 매트면 요철부의 동을 남기지 않고 모든 동박을 에칭 제거 후, 디스미어 처리를 행하고 나서 무전해 동도금층 0.7㎛를 형성하고, 패턴 도금 레지스트를 도포한 후 전해 동도금층 21㎛를 형성하였다. 패턴 도금 레지스트를 박리 제거하고 플래시 에칭을 행해 회로를 형성했다. 이때 회로가 일부 박리되었다. 이를 CZ 처리하고, 이 위에 브롬으로 난연화한 FR-5의 두께 50㎛의 프리프레그를 각 1매 배치하고, 그 위에 12㎛의 전해 동박(매트면 Rz: 3.0㎛)을 배치하여 170℃, 25 kgf/㎠, 5 ㎜Hg 이하의 진공하에서 30분 경화시키는 것과 동시에 관통홀 내를 수지 조성물로 충전했다. 표면의 동박을 모 두 에칭 제거하고 이 수지 조성물에 홀 지름 50㎛의 블라인드 비아홀을 UV-YAG 레이저로 열어 디스미어 처리 후에, 이 전면에 무전해 동도금층을 0.7㎛ 형성하고, 이 위에 패턴 도금 레지스트를 형성한 후 전해 동도금층을 두께 21㎛로 형성하고 블라인드 비아홀 내부를 동도금으로 충전했다. 패턴 도금 레지스트를 제거한 후에, 플래시 에칭으로 라인/스페이스=15/15㎛의 회로를 형성하고 180℃에서 60분 동안 후(後) 경화했다. 이와 같은 과정을 반복하여 6층 인쇄회로기판을 제작했다. FR-5의 프리프레그를 적층 성형 시 동회로 접착력이 약하고, 적층시의 수지 조성물 흐름에 의해서 일부 박리되었다. 이 위에 비교예 1의 UV선택 열경화형 레지스트를 형성하고, 니켈 도금, 금 도금을 실시해 인쇄회로기판으로 했다. In Example 2, after the 70-micrometer through-hole process, all copper foils were etched away without leaving copper of the copper foil mat surface uneven | corrugated part, and after performing a desmear process, an electroless copper plating layer 0.7 micrometer is formed and a pattern plating resist is apply | coated, After that, 21 µm of an electrolytic copper plating layer was formed. The pattern plating resist was peeled off and flash etched to form a circuit. At this time, the circuit was partially peeled off. CZ treatment was carried out, and one piece of prepreg having a thickness of FR-5, which was flame retarded with bromine, was placed on each sheet, and an electrolytic copper foil (mat surface Rz: 3.0 µm) of 12 µm was placed thereon, and 170 ° C. The inside of the through hole was filled with a resin composition while curing was performed under vacuum of 25 kgf / cm 2 and 5 mmHg or less for 30 minutes. All copper foils on the surface were etched away, and a blind via hole having a hole diameter of 50 µm was opened in this resin composition with a UV-YAG laser, and after desmearing, 0.7 µm of an electroless copper plating layer was formed on the entire surface. After the formation, the electrolytic copper plating layer was formed to a thickness of 21 μm, and the inside of the blind via hole was filled with copper plating. After the pattern plating resist was removed, a circuit of line / space = 15/15 mu m was formed by flash etching and post-cured at 180 ° C. for 60 minutes. This process was repeated to produce a six-layer printed circuit board. The prepreg of FR-5 was weak in the copper circuit adhesion force at the time of lamination | molding, and partly peeled by the resin composition flow at the time of lamination | stacking. The UV selective thermosetting resist of the comparative example 1 was formed on this, and nickel plating and gold plating were performed, and it was set as the printed circuit board.

이로부터 제작된 반도체 플라스크 패키지의 물성 평가 결과를 하기 표 1에 나타내었다.The physical property evaluation results of the semiconductor flask package manufactured therefrom are shown in Table 1 below.

비교예 4Comparative Example 4

실시예 1에서 양면 동박적층판의 동박의 매트면의 Rz가 7.5㎛인 것을 사용한 것을 제외하고는 후속 공정을 동일하게 실시하여 인쇄회로기판을 제작했다. 이 경우에, 라인/스페이스=20/20㎛의 회로를 형성했을 때, 에칭이 동일 조건이라면 회로간에 동박 매트면의 끝 부분의 요철이 남았다. 또한, 더욱 에칭을 진행시키면 회로의 언더 컷이 생겨 균일한 형상의 회로를 얻을 수 없었다.A printed circuit board was produced in the same manner as in Example 1, except that Rz of the mat surface of the copper foil of the double-sided copper-clad laminate was 7.5 µm. In this case, when the circuit of line / space = 20/20 micrometers was formed, if the etching was the same conditions, the unevenness | corrugation of the edge part of the copper foil mat surface remained between circuits. Further, if the etching proceeds further, an undercut of the circuit occurs and a circuit having a uniform shape cannot be obtained.

비교예 5Comparative Example 5

실시예 1에서 양면 동박적층판의 동박의 매트면의 Rz가 0.12㎛의 것을 사용한 것을 제외하고는 후속 공정을 동일하게 실시하여 인쇄회로기판을 제작했다. 이 경우에 라인/스페이스=20/20㎛의 회로를 형성했을 때 작업 사이즈 300×300㎜ 내의 40×40㎜의 인쇄회로기판의 회로가 모두 박리되어 100% 불량이 났다.A printed circuit board was produced in the same manner as in Example 1 except that Rz of the mat surface of the copper foil of the double-sided copper-clad laminate was used at 0.12 μm. In this case, when the circuit of line / space = 20/20 micrometers was formed, all the circuits of the 40 * 40mm printed circuit board within 300x300mm of work size peeled, and 100% defect was made.

실시예 1Example 1 실시예 2Example 2 비교예 1Comparative Example 1 비교예 2Comparative Example 2 비교예 3Comparative Example 3 비교예 4Comparative Example 4 비교예 5Comparative Example 5 (1) 빌드업 기재 적층 시 동회로 박리 (1) Stripping copper circuits when building up materials 없음none 없음none 없음none 없음none 있음has exist 있음has exist -- (2) 공정과정에서 동회로 박리 불량 (2) Deterioration of copper circuit in process 없음none 없음none 없음none 없음none 있음has exist 있음has exist 있음has exist (3) 내층 기판의 라인/스페이스=20/20㎛ 회로 형성 (3) Line / Space of Inner Layer Substrate = 20 / 20㎛ Circuit Formation 양호Good 양호Good 불량발생Defect 불량발생Defect 불량발생Defect 불량발생Defect 불량발생Defect (4) 휘어짐, 비뚤어짐(㎛) (4) Warping and skewing (㎛) 인쇄회로기판Printed circuit board 8888 102102 228228 370370 157157 FC 탑재 후After FC 112112 135135 331331 670670 302302 언더필 후After underfill 9191 107107 310310 603603 269269 (5) 동접착력(kgf/㎝) (5) Copper Adhesion (kgf / cm) 내층 기판Inner Layer Substrate 0.73-0.830.73-0.83 0.76-0.790.76-0.79 0.79-0.830.79-0.83 0.79-0.830.79-0.83 0.18-0.260.18-0.26 빌드업층Build up layer 0.77-0.800.77-0.80 0.80-0.820.80-0.82 0.75-0.810.75-0.81 0.65-0.690.65-0.69 0.22-0.280.22-0.28 (6) 흡습 후 내열성(n/100) (6) Heat resistance after moisture absorption (n / 100) 0/1000/100 0/1000/100 47/10047/100 89/10089/100 12/10012/100 (7) 내약품성 중량 변화율(%) (7) Chemical resistance weight change rate (%) HCl 20%HCl 20% -0.2-0.2 -0.1-0.1 -2.9-2.9 -3.1-3.1 -2.1-2.1 NaOH 10%NaOH 10% -0.5-0.5 -0.3-0.3 -5.9-5.9 -7.5-7.5 -3.9-3.9 (8) 전송 손실(dB) at 25GHz (8) Transmission loss (dB) at 25 GHz -8-8 -3-3 -22-22 -39-39 -25-25 (9) 내마이그레이션성 (9) migration resistance 내층기판회로간Inner Board Circuit 상태condition 5×1013 5 × 10 13 7×1013 7 × 10 13 6×1013 6 × 10 13 5×1013 5 × 10 13 5×1013 5 × 10 13 200시간200 hours 7×1010 7 × 10 10 5×1010 5 × 10 10 1×1010 1 × 10 10 6×109 6 × 10 9 3×1010 3 × 10 10 600시간600 hours 2×1010 2 × 10 10 1×1010 1 × 10 10 3×108 3 × 10 8 <108 <10 8 <108 <10 8 최외층회로간Outermost circuit 상태condition 6×1013 6 × 10 13 6×1013 6 × 10 13 7×1013 7 × 10 13 5×1013 5 × 10 13 6×1013 6 × 10 13 200시간200 hours 5×1010 5 × 10 10 1×1010 1 × 10 10 1×1010 1 × 10 10 6×109 6 × 10 9 3×1010 3 × 10 10 600시간600 hours 3×1010 3 × 10 10 4×109 4 × 10 9 <108 <10 8 <108 <10 8 <108 <10 8

<측정 방법><Measurement method>

(1) 빌드업 기판 적층 시 동회로 박리(1) Stripping of copper circuit when building up board

회로를 형성한 내층 인쇄회로기판 상에 빌드업 기판 재료를 적층했을 때 내층기판 회로의 박리를 보았다.When the build-up substrate material was laminated on the inner layer printed circuit board on which the circuit was formed, peeling of the inner layer substrate circuit was observed.

(2) 공정과정에서 동회로 박리 불량(2) Deterioration of copper circuit in process

300×300㎜의 작업 사이즈로 100매 공정을 진행한 후 불량을 보았다. 공정의 경우는 전 공정에서의 불량 유무를 보았다.The defect was seen after the 100-sheet process with a working size of 300 x 300 mm. In the case of the process, it was checked whether there was a defect in the whole process.

(3) 내층 기판의 라인/스페이스=20/20㎛ 회로 형성(3) Line / Space of Inner Layer Substrate = 20 / 20㎛ Circuit Formation

내층 기판에서 라인/스페이스=20/20㎛의 회로를 형성한 후 불량 여부를 보았다.After forming the circuit of the line / space = 20 / 20㎛ in the inner layer substrate was checked for defects.

(4) 휘어진 상태·비뚤어짐(4) warping and skewing

인쇄회로기판 사이즈 40×40㎜로 측정했다. 인쇄회로기판 단독, 그 중앙에서 크기 10 ㎜각의 플립 칩을 납프리 솔더 리플로우(최대 260℃)로 탑재한 후, 그리고 여기에 언더 필 수지를 충전, 경화했을 경우의 최대 휘어진 상태, 비뚤어짐에 따라 측정했다.Printed circuit board size was measured at 40 × 40 mm. Printed circuit board alone, with a 10 mm size flip chip mounted in the center with lead-free solder reflow (up to 260 ° C), and the maximum warpage and skew when the underfill resin is filled and cured Measured accordingly.

(5) 동접착력(5) Copper adhesion

내층판 및 빌드업층 상의 동접착력을 측정했다. JIS C6481에 준해 측정했다.Copper adhesion on the inner layer board and the buildup layer was measured. It measured according to JIS C6481.

(6) 내열성(6) heat resistance

인쇄회로기판을 각 100개 제작하여 이들을 초가속 수명 테스트(PCT: 121℃, 2.1 기압) 처리 3시간을 수행한 후에 꺼내고, 260℃의 솔더욕 중에 30초 동안 침지하고, 기판이 부풀어 박리되는지 여부를 관찰했다. 분자에는 부풀어 박리되는 발생수를 기재하고 분모에는 시험수를 기재했다.After making 100 printed circuit boards each and performing them for 3 hours after a super accelerated life test (PCT: 121 ° C, 2.1 atm), they are immersed in a solder bath at 260 ° C for 30 seconds, and the substrate is swollen and peeled off. Observed. The number of occurrences of swelling and peeling was described in the molecule, and the number of tests was described in the denominator.

(7) 내약품성(7) chemical resistance

표면의 솔더레지스트(귀금속 도금 레지스트)를 사용하지 않고, 표면의 동박은 모두 에칭하여, 40×40㎜의 시험편을 HCl 20%, NaOH 20% 용액에 25℃에서 1시간 침지하고, 물로 세정한 후, 125℃에서 24시간 건조하고 나서 중량을 측정하여 최초에서 어느 정도 중량이 변화했는지를 %로 나타내었다.The copper foils on the surface were all etched without using the surface solder resist (noble metal plating resist), and the test piece of 40 × 40 mm was immersed in a 20% HCl and 20% NaOH solution at 25 ° C. for 1 hour and washed with water. After drying at 125 ° C. for 24 hours, the weight was measured to indicate how much the weight changed from the beginning.

(8) 전송 손실(8) transmission loss

최외층의 마이크로 스트립 라인으로 절연층 두께 50±7㎛, 라인폭 25±5㎛, 라인 두께 20±4㎛로 제작하여 25 GHz로의 전송 손실을 측정했다.The outermost microstrip line was fabricated with an insulation layer thickness of 50 ± 7 μm, a line width of 25 ± 5 μm, and a line thickness of 20 ± 4 μm, and the transmission loss to 25 GHz was measured.

(9) 내마이그레이션성(9) migration resistance

내층 기판 회로간, 최외층 회로간 내마이그레이션성을 측정했다.Migration resistance between inner layer circuits and outermost layer circuits was measured.

회로는 라인/스페이스=30/30㎛로 측정했다. 전압 70 VDC를 인가하여 소정시간 경과했을 때의 절연 저항값을 보았다.The circuit was measured at line / space = 30/30 μm. The insulation resistance value after a predetermined time with a voltage of 70 VDC was applied.

전술한 바와 같이, 본 발명에 따라 제작한 고밀도 인쇄회로기판은 동도금된 동층의 접착력이 양호하고, 빌드업 수지 조성물층의 회로간, 절연층간의 신뢰성, 흡습 후의 내열성, 내약품성 등의 특성이 뛰어나 휘어짐, 비뚤어짐이 작고, 고주파 용도에도 사용 가능하다.As described above, the high-density printed circuit board manufactured according to the present invention has good adhesion between the copper plated copper layer, excellent reliability between circuits and insulation layers of the build-up resin composition layer, heat resistance after moisture absorption, chemical resistance, and the like. It is small in warping and skewing, and can be used for high frequency applications.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 고밀도 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the high-density printed circuit board and its manufacturing method according to the present invention are not limited thereto and within the technical spirit of the present invention. It is apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

Claims (8)

수지 기판; 및Resin substrates; And 상기 수지 기판의 양면에 형성된 패턴 회로층;A pattern circuit layer formed on both sides of the resin substrate; 을 포함하며,Including; 상기 패턴 회로층은 수지 기판에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트(mat)면의 요철부가 매립되어 형성된 매립 동박층, 상기 매립 동박층 상에 형성된 무전해 동도금층, 및 상기 무전해 동도금층 상에 형성된 전해 동도금층을 포함하는 것을 특징으로 하는 인쇄회로기판.The pattern circuit layer is a buried copper foil layer formed by embedding an uneven portion of a copper foil mat surface having a surface roughness Rz of 0.2-7 μm on a resin substrate, an electroless copper plating layer formed on the buried copper foil layer, and the A printed circuit board comprising an electrolytic copper plating layer formed on the electroless copper plating layer. 수지 기판; 및Resin substrates; And 상기 수지 기판에 형성된 패턴 회로층;A pattern circuit layer formed on the resin substrate; 을 포함하며,Including; 상기 패턴 회로층은 수지 기판에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되어 형성된 매립 동박층, 및 상기 매립 동박층 상에 형성된 전해 동도금층을 포함하는 것을 특징으로 하는 인쇄회로기판.The pattern circuit layer includes a buried copper foil layer formed by embedding an uneven portion of a copper foil mat surface having a surface roughness Rz of 0.2-7 μm on a resin substrate, and an electrolytic copper plating layer formed on the buried copper foil layer. Printed circuit board. 제1항 또는 제2항에 있어서, 상기 동박 매트면의 요철부는 0.3∼5㎛의 표면조도(Rz)를 갖는 것을 특징으로 하는 인쇄회로기판.The printed circuit board according to claim 1 or 2, wherein the uneven portion of the copper foil mat surface has a surface roughness Rz of 0.3 to 5 mu m. (a) 수지 기판의 양면에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되도록 동박이 적층되어 형성된 양면 동박적층판을 제공하는 단계; (a) providing a double-sided copper foil laminated plate formed by laminating copper foils so that uneven parts of a copper foil mat surface having a surface roughness Rz of 0.2 to 7 μm are embedded on both sides of a resin substrate; (b) 상기 매립된 요철부를 제외한 두께 방향의 동박을 에칭하여 매립 동박층을 형성하는 단계; (b) forming a buried copper foil layer by etching copper foil in a thickness direction except for the buried uneven parts; (c) 상기 매립 동박층이 형성된 기판 상에 무전해 동도금층을 형성하는 단계; (c) forming an electroless copper plating layer on the substrate on which the buried copper foil layer is formed; (d) 상기 무전해 동도금층 상에 전해 패턴 동도금층을 형성하는 단계; 및 (d) forming an electrolytic pattern copper plating layer on the electroless copper plating layer; And (e) 상기 전해 패턴 동도금층이 형성되지 않은 부위의 무전해 동도금층 및 매립 동박층을 제거하는 단계; (e) removing the electroless copper plating layer and the buried copper foil layer of the portion where the electrolytic pattern copper plating layer is not formed; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. (a) 수지 기판의 양면에 0.2∼7㎛의 표면조도(Rz)를 갖는 동박 매트면의 요철부가 매립되도록 동박이 적층되어 형성된 양면 동박적층판을 제공하는 단계; (a) providing a double-sided copper foil laminated plate formed by laminating copper foils so that uneven parts of a copper foil mat surface having a surface roughness Rz of 0.2 to 7 μm are embedded on both sides of a resin substrate; (b) 상기 매립된 요철부를 제외한 두께 방향의 동박을 에칭하여 매립 동박층을 형성하는 단계; (b) forming a buried copper foil layer by etching copper foil in a thickness direction except for the buried uneven parts; (c) 상기 매립 동박층이 형성된 기판 상에 전해 패턴 동도금층을 형성하는 단계; 및 (c) forming an electrolytic pattern copper plating layer on the substrate on which the buried copper foil layer is formed; And (d) 상기 전해 패턴 동도금층이 형성되지 않은 부위의 매립 동박층을 제거하는 단계; (d) removing the buried copper foil layer at the portion where the electrolytic pattern copper plating layer is not formed; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 제4항 또는 제5항에 있어서, 상기 방법은 상기 (b) 단계 전 또는 상기 (b) 단계 후에 상기 수지 기판에 층간 전기적 도통을 위한 비아홀을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.6. The printed circuit according to claim 4 or 5, wherein the method further comprises forming via holes for interlayer electrical conduction in the resin substrate before the step (b) or after the step (b). Method of manufacturing a substrate. 제4항 또는 제5항에 있어서, 상기 (b) 단계에서 에칭되는 동박의 두께가 5㎛ 이하인 것을 특징으로 하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board according to claim 4 or 5, wherein the thickness of the copper foil etched in the step (b) is 5 µm or less. 제4항 또는 제5항에 있어서, 상기 동박 매트면의 요철부는 0.3∼5㎛의 표면조도(Rz)를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board according to claim 4 or 5, wherein the uneven portion of the copper foil mat surface has a surface roughness Rz of 0.3 to 5 탆.
KR1020060082945A 2006-08-30 2006-08-30 Printed circuit board with high density and manufacturing method thereof KR100815319B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082945A KR100815319B1 (en) 2006-08-30 2006-08-30 Printed circuit board with high density and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082945A KR100815319B1 (en) 2006-08-30 2006-08-30 Printed circuit board with high density and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20080020077A true KR20080020077A (en) 2008-03-05
KR100815319B1 KR100815319B1 (en) 2008-03-19

Family

ID=39395163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082945A KR100815319B1 (en) 2006-08-30 2006-08-30 Printed circuit board with high density and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100815319B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008389A (en) * 2018-07-16 2020-01-28 삼성전기주식회사 Printed circuit board
WO2020122626A1 (en) * 2018-12-13 2020-06-18 엘지이노텍 주식회사 Printed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226575A (en) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd Manufacture of printed wiring board
JP3191759B2 (en) 1998-02-20 2001-07-23 日本電気株式会社 Method for manufacturing semiconductor device
JP2001189548A (en) * 1999-12-28 2001-07-10 Tdk Corp Method of manufacturing substrate for electronic part
JP4349882B2 (en) * 2003-10-30 2009-10-21 京セラ株式会社 Wiring board and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008389A (en) * 2018-07-16 2020-01-28 삼성전기주식회사 Printed circuit board
WO2020122626A1 (en) * 2018-12-13 2020-06-18 엘지이노텍 주식회사 Printed circuit board
US11528801B2 (en) 2018-12-13 2022-12-13 Lg Innotek Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR100815319B1 (en) 2008-03-19

Similar Documents

Publication Publication Date Title
KR100630482B1 (en) Printed wiring board for semiconductor plastic package
KR100276747B1 (en) Circuit board using heat resistant resin for adhesive layer
US20040176526A1 (en) Resin composition
US6866919B2 (en) Heat-resistant film base-material-inserted B-stage resin composition sheet for lamination and use thereof
KR100747023B1 (en) Multi-layer printed circuit board and fabricating method therefore
KR100751286B1 (en) Method for manufacturing semiconductor mounting substrate and semiconductor package
KR100752025B1 (en) Manufacturing method of printed circuit board
JP2003340952A (en) Method for manufacturing b-stage resin composition sheet containing fibrous cloth base material for additive
JP2003313324A (en) Method for manufacturing base material-filled b-staged resin composition sheet
KR100791353B1 (en) Method of Forming Permanent Protective Film and Printed Circuit Board thereof
KR100815319B1 (en) Printed circuit board with high density and manufacturing method thereof
JP2003249751A (en) Method for producing multilayer printed wiring board using additive method
KR100736634B1 (en) Laminated layer, printed circuit board and fabricating method therefore
KR100872574B1 (en) Multilayered printed circuit board and fabricating method therefore
JP2003251757A (en) B-stage resin composition sheet having heat resistant film base material for lamination
KR100744993B1 (en) Multilayer printed circuit board and fabricating method therefore
JP2005183599A (en) B stage resin composition sheet and method of manufacturing printed circuit substrate for mounting flip chip using the same
KR100797694B1 (en) Printed circuit board with high bond strength of solder ball and manufacturing method thereof
KR100722741B1 (en) Multilayer printed circuit board and fabricating method therefore
JP2003238772A (en) Curable resin composition and sheet of b-stage resin composition
JP2005288714A (en) B-stage resin composition sheet and manufacturing method of copper clad laminate using it
KR100654669B1 (en) Printed circuit board and manufacturing method thereof
KR100644749B1 (en) Copper clad laminate and multi layer board
JP2001156460A (en) Build-up multilayer printed wiring board
JP2005183792A (en) Method for manufacturing printed-wiring board for flip-chip mounting

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee