KR20080013543A - 플래쉬 메모리 소자의 제조 방법 - Google Patents

플래쉬 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20080013543A
KR20080013543A KR1020060075202A KR20060075202A KR20080013543A KR 20080013543 A KR20080013543 A KR 20080013543A KR 1020060075202 A KR1020060075202 A KR 1020060075202A KR 20060075202 A KR20060075202 A KR 20060075202A KR 20080013543 A KR20080013543 A KR 20080013543A
Authority
KR
South Korea
Prior art keywords
pattern
assist space
isolation mask
space
high voltage
Prior art date
Application number
KR1020060075202A
Other languages
English (en)
Inventor
김상민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060075202A priority Critical patent/KR20080013543A/ko
Publication of KR20080013543A publication Critical patent/KR20080013543A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 제조 방법에 관한 것으로, 고전압 소자분리 마스크에 어시스트 스페이스를 형성하고 사진 및 식각 공정을 통하여 고전압 소자분리 마스크 패턴에 따라 균일한 크기의 레지스트 패턴을 형성하는 단계를 포함하여 레지스트 패턴 형성시 일정 마진 내에서 균일한 패턴을 유지하도록 하여 수율을 높이도록 한다.
플래쉬 메모리, 고전압 소자분리 마스크, OPC, 임계치수, 레지스트 패턴

Description

플래쉬 메모리 소자의 제조 방법{Method of manufacturing a flash memory device}
도 1 내지 도 2는 본 발명의 플래쉬 메모리 제조 방법에 따른 마스크의 레이아웃도 이다.
도 3은 본 발명에 따른 마스크 패턴의 일부를 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 마스크 영역 102 : 스페이스 영역
201 : 레지스트 패턴 202 : 스페이스
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로 특히, 레지스트 패턴을 형성하기 위한 고전압 소자분리 마스크 제조 방법에 관한 것이다.
반도체 메모리 장치는 전원공급 중단 시 데이터의 보존 유무에 따라서 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory) 소자로 구분 된다. 이 중 비휘발성 메모리 소자는 전원의 공급이 중단되더라도 데이터를 지속적으로 유지시킬 수 있는 메모리로서, 최근에는 플래시 메모리가 각광받고 있다. 비휘발성 메모리 소자는 프로그램과 소거 동작을 하기 위해 고전압(high voltage)을 사용한다. 이는 플로팅 게이트(floating gate)가 존재하는 셀(cell) 구조에서 열전자(hot electron) 주입(injection) 및 FN 터널링(tunneling) 동작에서 기인한다. 따라서, 고전압의 생성 및 패스(path)를 위해서는 고전압 트랜지스터가 필요하다. 고전압 트랜지스터는 두꺼운 게이트 산화막과 높은 접합 문턱전압에 잘 견디는 구조로 만들어진다. 고전압 트랜지스터는 낸드 플래쉬 소자의 페리(peri) 영역에 형성되며, 접합 및 웰 디자인(well design), 레이아웃 디자인 룰(layout design rule) 및 게이트 산화막의 두께 등의 조정이 매우 중요하다. 특히, 고전압 트랜지스터의 하부 ISO 액티브 패턴(active pattern)의 경우 주변에 일정간격으로 균일하게 배열된 ISO 액티브 패턴과 소자의 전기적 특성을 위해 서로 격리되어야 한다. 이를 위해 고전압 NMOS 트랜지스터의 소자 분리막 마스크를 사용하여 차후에 구조적인 분리 식각 및 주입을 통해 격리 공정을 수행한다.
그러나, 종래의 고전압 소자분리 마스크를 사용하여 레지스트 패턴을 형성하게 되면 패턴 다이중심부(diecenter) 간의 간격보다 다이엣지부(die edge) 간의 간격이 더 작게 형성된다. 이는 레지스트 패턴 형성시 OPC(Optical Proximity Correction) 보상법을 사용한다. OPC 법은 마스크 상부에 특별히 빛의 노광 세기를 조절하는 작업으로 미세패턴 형성에 사용되고 있지만, 집적도가 높아짐에 따라 빛의 심한 회절현상 또는 근접패턴의 빛 광도(light intensity)의 영향 등으로 패턴 모양이 원하는 대로 형성되기가 어렵다. 이러한 균일하지 않은 임계치수는 소자 형성의 불균형을 초래하여 동작 오류등의 결함을 일으킬 수 있고, 수율의 감소를 초래할 수 있다.
따라서, 본 발명은 고전압 소자분리 마스크의 모서리 부분에 어시스트 스페이스를 형성하여 균일한 모양의 레지스트 패턴을 형성하고 고전압 트랜지스터 하부의 불균일한 격리(isolation) 현상을 제거하는 데 있다.
본 발명은 플래쉬 메모리 제조 방법에 관한 것으로, 고전압 소자분리 마스크에 어시스트 스페이스를 형성하는 단계 및 어시스트 스페이스가 포함된 고전압 소자분리 마스크 패턴에 따라 사진 및 식각 공정을 수행하여 균일한 크기의 레지스트 패턴을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법을 포함한다.
어시스트 스페이스는 고전압 소자분리 마스크 각각의 모서리 부분에 형성하는 플래쉬 메모리 소자의 제조 방법을 포함한다.
어시스트 스페이스는 고전압 소자분리 마스크의 외벽으로부터 약 100 내지 150㎚되는 지점에 형성하는 플래쉬 메모리 소자의 제조 방법을 포함한다.
어시스트 스페이스의 폭은 40 내지 70㎚가 되도록 하는 플래쉬 메모리 소자의 제조 방법을 포함한다.
어시스트 스페이스의 길이는 패턴의 모서리부터 패턴의 왜곡이 심하게 발생하는 영역까지 되도록 하는 플래쉬 메모리 소자의 제조 방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 2는 본 발명의 플래쉬 메모리 제조 방법에 따른 마스크의 평면도이다.
도 1을 참조하면, 고전압 소자분이 마스크의 레이아웃 일부를 도시한 도면으로서 상·하·좌·우로 반복되어 형성되어 있다. 마스크 영역(101)은 후속 공정에 의해 레지스트 패턴이 형성될 부분이다. 스페이스 영역(102)은 소자분리막을 형성할 부분이다. 마스크 영역(101)의 각 모서리마다 어시스트 스페이스 패턴(103)을 형성하여 마스크를 제작한다. 어시스트 스페이스 패턴(103)은 마스크(101)의 각 모서리를 오픈(open)시켜 후속 사진 및 식각 공정시 투과할 수 있도록 형성한다.
도 2를 참조하면, 도 1에서 어시스트 스페이스 패턴(103)을 포함하는 어느 모서리 부분(110)을 확대한 평면도이다. 어시스트 스페이스 패턴(103)은 마스크 외벽으로부터(A) 약 100㎚ 내지 150㎚ 되는 지점에 형성한다. 어시스트 스페이스 패턴(103)의 폭(B)은 40 내지 70㎚가 되도록 한다. 길이(C)는 패턴의 모서리부터 왜 곡이 심하게 발생하는 영역까지 되도록 한다.
도 3은 본 발명에 따른 마스크 패턴의 일부를 나타낸 평면도이다. 레지스트 패턴 형성 단계는 다음과 같다. 반도체 기판(미도시) 상부에 게이트 형성용 물질(미도시)을 적층한다. 어시스트 스페이스가 형성된 고전압 소자분리 마스크(도 1의 100)를 전체구조 상부에 형성한다. 사진 및 식각 공정(OPC)을 통하여 고전압 소자분리 마스크(도 1의 100) 패턴에 따라 레지스트 패턴(201)을 형성한다. 이때, 고전압 소자분리 마스크(도 1의 100)에 형성된 어시스트 스페이스(도 1의 103)의 의해 스페이스(202) 영역의 각 다이중심부(D)와 다이엣지부(E)의 간격 차가 감소한다. 이는 사진 및 식각 공정시 회절현상 또는 근접패턴의 빛 광도에 따라 달라질 수 있다. 본 발명의 따른 레지스트 패턴의 간격은 다음 표 1과 같다.
초점 중심부(D) 엣지부(E) 간격 차(D-E)
0 210㎚ 200㎚ 10㎚
0.1㎛ 208㎚ 201㎚ 7㎚
0.2㎛ 200㎚ 198㎚ 2㎚
0.3㎛ 184㎚ 174㎚ 10㎚
표 1은 네 가지의 다른 초점으로 사진 및 식각 공정을 수행하였을 경우 형성되는 레지스트 패턴 간의 중심부(D) 및 엣지부(E)의 간격과 그 차이(D-E)를 나타낸 표이다. 표 1의 값들은 본 발명의 이해를 돕기 위해 제시한 값들로, 상기 값들에 제한되지 않음을 유의해야 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래쉬 메모리 소자의 제조 방법은 고전압 소자분리 마스크에 어시스트 스페이스를 형성함으로써 레지스트 패턴 형성시 일정 마진 내에서 균일한 패턴 간격을 유지할 수 있으므로 수율을 높일 수 있다.

Claims (5)

  1. 고전압 소자분리 마스크에 어시스트 스페이스를 형성하는 단계; 및
    상기 어시스트 스페이스가 포함된 고전압 소자분리 마스크 패턴에 따라 사진 및 식각 공정을 수행하여 균일한 크기의 레지스트 패턴을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 어시스트 스페이스는 상기 고전압 소자분리 마스크 각각의 모서리 부분에 형성하는 플래쉬 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 어시스트 스페이스는 상기 고전압 소자분리 마스크의 외벽으로부터 약 100 내지 150㎚되는 지점에 형성하는 플래쉬 메모리 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 어시스트 스페이스의 폭은 40 내지 70㎚가 되도록 하는 플래쉬 메모리 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 어시스트 스페이스의 길이는 패턴의 모서리부터 패턴의 왜곡이 심하게 발생하는 영역까지 되도록 하는 플래쉬 메모리 소자의 제조 방법.
KR1020060075202A 2006-08-09 2006-08-09 플래쉬 메모리 소자의 제조 방법 KR20080013543A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060075202A KR20080013543A (ko) 2006-08-09 2006-08-09 플래쉬 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075202A KR20080013543A (ko) 2006-08-09 2006-08-09 플래쉬 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080013543A true KR20080013543A (ko) 2008-02-13

Family

ID=39341289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075202A KR20080013543A (ko) 2006-08-09 2006-08-09 플래쉬 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080013543A (ko)

Similar Documents

Publication Publication Date Title
US9040228B2 (en) Method for forming patterns of semiconductor device by using mixed assist feature system
US7813179B2 (en) Semiconductor memory device having plural word lines arranged at narrow pitch and manufacturing method thereof
US7670906B2 (en) Flash memory device
JP2006179854A (ja) 半導体装置の製造方法
KR100944591B1 (ko) 반도체 소자 및 그 제조 방법
JP2010245173A (ja) 半導体装置の製造方法
US7542320B2 (en) Semiconductor memory device
KR100881130B1 (ko) 주변회로를 위한 게이트 패턴 형성 방법 및 이에 따른반도체 소자
JP2007180477A (ja) フラッシュメモリ素子およびその製造方法
KR20080013543A (ko) 플래쉬 메모리 소자의 제조 방법
US6330191B2 (en) Semiconductor storage device and production method thereof
JP2016058701A (ja) パターン形成方法および半導体装置の製造方法
JP3559553B2 (ja) 半導体記憶素子の製造方法
KR100948301B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
KR20100134415A (ko) 반도체 소자의 제조 방법
KR100731057B1 (ko) 플래시 메모리 소자의 플로팅 게이트 패터닝 방법
KR20030017135A (ko) 플래쉬 메모리 소자의 제조방법
JP2008182123A (ja) 半導体装置の製造方法
KR20100127674A (ko) 반도체 소자의 콘택홀 형성 방법
KR20070074241A (ko) 반도체 소자의 레이아웃
TW202310206A (zh) 提高邊界虛擬記憶體陣列的本質臨界電壓的方法
TWI525752B (zh) 非揮發性記憶體及其製作方法
KR101035610B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
KR20090071733A (ko) 반도체 소자 형성 방법
KR20100011547A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid