KR20100127674A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20100127674A
KR20100127674A KR1020090046204A KR20090046204A KR20100127674A KR 20100127674 A KR20100127674 A KR 20100127674A KR 1020090046204 A KR1020090046204 A KR 1020090046204A KR 20090046204 A KR20090046204 A KR 20090046204A KR 20100127674 A KR20100127674 A KR 20100127674A
Authority
KR
South Korea
Prior art keywords
contact hole
pattern
contact
line
patterns
Prior art date
Application number
KR1020090046204A
Other languages
English (en)
Inventor
신혜진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090046204A priority Critical patent/KR20100127674A/ko
Publication of KR20100127674A publication Critical patent/KR20100127674A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

일렬로 배치된 육각형 형상의 콘택홀 패턴들, 및 콘택홀 패턴들의 열 측부에 배치된 라인(line)부 및 라인부로부터 콘택홀 패턴들 사이의 이격 부분들로 향하게 돌출된 다수의 돌기부들을 포함하는 보조 패턴을 포함하는 레이아웃(layout)을 마련하고, 이를 웨이퍼(wafer) 상으로 패턴 전사하는 노광 과정을 수행하는 반도체 소자의 콘택홀 형성 방법을 제시한다.
플래시, 드레인 콘택, 브리지, 보조 패턴, 콘택홀

Description

반도체 소자의 콘택홀 형성 방법{Method for fabricating contact holes of semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히, 광근접 효과(OPE: Optical Proximity Effect)를 개선하는 레이아웃(layout)을 이용하여 콘택홀(contact holes)을 형성하는 방법에 관한 것이다.
메모리(memory) 소자와 같은 반도체 소자가 급격히 고집적화되고 패턴 크기가 축소됨에 따라, 웨이퍼(wafer) 상으로 패턴을 전사하는 노광 과정에 보다 높은 해상력이 요구되고 있다. 패턴 밀도가 낮은 경우 이러한 패턴을 정밀하게 형성하는 데 요구되는 공정 마진(margin)은 매우 취약해지고 있다. 예컨대, 낸드 플래시 메모리(NAND flash memory) 소자의 드레인 콘택(drain contact)을 형성하기 위해, 웨이퍼 상에 콘택홀 패턴을 전사하는 노광 과정에 디포커스(defocus) 마진이 매우 협소해지고 있다.
낸드 플래시 메모리 소자는 하나의 비트 라인(bit line)에 메모리 셀 트랜지스터(memory cell transistor)들의 스트링(string)이 전기적으로 접속되고 있으며, 이러한 전기적 접속을 위해서 드레인 콘택이 스트링과 비트 라인을 전기적으로 연 결하게 도입되고 있다. 트랜지스터들의 스트링들이 나란히 이웃하여 배열되므로, 각각의 드레인 콘택들은 상호 간에 일렬로 배치되게 된다. 따라서, 드레인 콘택을 위한 콘택홀 패턴들 또한 한 방향으로 연속하여 일렬을 이루며 배치되게 된다.
콘택홀 패턴들이 한 방향으로만 일렬을 이루며 배치되므로, 열을 이루는 열 방향에 수직하는 횡 방향으로는 격리된 주변 환경(isolated surrounding)에 놓이게 된다. 이러한 경우 횡 방향과 열 방향 각각에 대한 광학적 근접 효과는 차이가 발생되게 되며, 이러한 광학적 근접 효과는 노광 과정에서 콘트라스트(contrast)를 저하시켜 해상력을 저하에 따른 디포커스 마진(defocus margin)을 감소시키게 된다. 실사(simulation)에 근거한 실험적 관측에 따르면 디포커스 마진인 DOF(Depth Of Defocus)은 대략 0.03㎛로 관측되고 있으며, 이는 노광 과정에서 포커스가 미세하게 변동될 때 패턴 전사 불량이 극심하게 유발되는 것을 의미한다. 즉, 노광 시 설정되는 최적 포커스(best focus)에서 0.03㎛를 벗어나는 디포커스가 유발될 경우, 콘택홀 패턴과 이웃하는 다른 콘택홀 패턴이 연결되는 브리지(bridge) 결함이 발생될 수 있다.
이러한 광근접 효과에 의한 패턴 결함을 극복하기 위해서 도 1에 제시된 바와 같이, 일렬을 이루게 배치된 콘택홀 패턴(10)들의 배열 측부에 보조 패턴(assist feature: 20)을 라인(line) 형상으로 배치하는 방안을 고려할 수 있다. 이러한 경우, 콘택홀 패턴(10)들만 배치된 경우에 비해 노광 과정에서의 디포커스 마진을 개선할 수 있으나, 개선 정도에 한계를 가지게 된다. 이러한 라인 형상의 보조 패턴(20)은 횡 방향에 대한 콘트라스트의 개선을 유도할 수 있지만, 라인이 연장되는 방향인 열 방향에 대한 콘트라스트의 개선을 유도하기는 어렵다. 이에 따라, 콘택홀 패턴(10)과 콘택홀 패턴(10) 사이의 이격 간격을 확보하기가 어려워 브리지 결함이 여전히 유발되고 있다. 따라서, 콘택홀 패턴(10)과 콘택홀 패턴(10) 사이의 이격 간격을 확보할 수 있도록 레이아웃(layout)을 개선하는 콘택홀 형성 방법이 요구되고 있다.
본 발명은 낸드 플래시 메모리 소자의 드레인 콘택들을 위한 콘택홀 패턴들과 같이 일렬로 배치되는 콘택홀 패턴들의 노광 마진을 확보할 수 있는 콘택홀 형성 방법을 제시하고자 한다.
본 발명의 일 관점은, 일렬로 배치된 육각형 형상의 콘택홀 패턴들, 및 상기 콘택홀 패턴들의 열 측부에 배치된 라인(line)부 및 상기 라인부로부터 상기 콘택홀 패턴들 사이의 이격 부분들로 향하게 돌출된 다수의 돌기부들을 포함하는 보조 패턴을 포함하는 레이아웃(layout)을 마련하는 단계; 및 상기 레이아웃을 웨이퍼(wafer) 상으로 패턴 전사하는 노광 단계를 포함하는 반도체 소자의 콘택홀 형성 방법을 제시한다.
상기 돌기부는 상기 콘택홀 패턴의 육각형 변에 대향되는 변을 가지는 다각형 형상을 가지게 설계될 수 있다.
상기 콘택홀 패턴은
상기 낸드 플래시 메모리 소자의 드레인 콘택에 대응되는 위치에 배치되게 설계될 수 있다.
본 발명의 실시예는 낸드 플래시 메모리 소자의 드레인 콘택들을 위한 콘택홀 패턴들과 같이 일렬로 배치되는 콘택홀 패턴들의 노광 마진을 확보할 수 있는 콘택홀 형성 방법을 제시할 수 있다.
도 2 및 도 3은 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위해서 제시한 도면들이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법은, 광근접 효과의 개선을 위해서 콘택홀 패턴(100)들의 레이아웃(layout) 형상을 육각형 형상으로 설계한다. 이때, 콘택홀 패턴(100)들은 도 3에 제시된 바와 같은 낸드 플래시 메모리 소자의 드레인 콘택(219)에 대응되는 위치에 배치된다. 낸드 플래시 메모리 소자는 웨이퍼(200) 상에 셀 게이트(cell gate: 211)들이 트랜지스터를 구성하게 배치되고, 셀 게이트(211)들을 포함하는 트랜지스터들은 정션(junction: 212)들에 의해서 연결되어 스트링을 이루게 된다. 셀 게이트(211) 정보를 저장하는 전하 트랩(trap)층을 구비하는 소노스(SONOS) 형태로 구성되거나, 또는 플로팅 게이트(floating gate) 형태로 구성된다.
셀 게이트(211)의 외측에는 드레인 선택 라인(DSL: 213)을 구성하는 드레인 선택 트랜지스터의 게이트가 구비되고, 다른 쪽에는 소스 선택 라인(SSL: 215)을 구성하는 소스 선택 트랜지스터의 게이트가 구비된다. 소스 선택 라인(215)에 공통 소스로서 소스 라인(215)이 구비되고, 비트 라인(bit line)을 통해 드레인 선택 라인(213)을 선택하기 위해, 층간절연층(220)을 관통하게 드레인 콘택(219)이 구비된다. 이러한 드레인 콘택(219) 위한 드레인 콘택홀(223)을 층간절연층(220)을 관통하여 형성하기 위해서, 층간절연층(220) 상에 포토레지스트층(230)이 도포되고, 노 광 과정을 통해 콘택홀(223)이 형성될 부분을 열린 부분(103)으로 열어주는 패턴 전사 과정을 수행한다.
이러한 패턴 전사를 위한 노광 과정에 이용될 포토마스크(photomask)의 마스크 패턴(mask pattern)의 레이아웃은 도 2에 제시된 바와 같이 콘택홀 패턴(100)의 레이아웃 형상을 포함하여 마련된다. 도 2를 다시 참조하면, 콘택홀 패턴(100)들은, 드레인 콘택(도 3의 219)들이 스트링별로 하나씩 배치되는 낸드 플래시 메모리 소자의 셀 배치에 따라, 열 방향으로 나란히 다수개가 일렬로 배치된다. 이때, 횡방향으로는 이웃하는 콘택홀 패턴(100)이 배치되지 않으므로, 열 방향과 횡 방향에서 서로 다른 광근접 효과가 노광 과정에서 유발된다. 이를 보상하여 광근접 효과에 의해 유발되는 해상력 저하 또는 콘트라스트 저하 문제를 극복하기 위해서, 보보 패턴(110)을 콘택홀 패턴(100)의 양 측부에 배치시킨다.
보조 패턴(110)은 콘택홀 패턴(100)들의 열 측부에 배치된 라인(line)부(111)와 라인부(111)로부터 콘택홀 패턴(100)들 사이의 이격 부분(101)들로 향하게 돌출된 다수의 돌기부(113)들을 포함하여 구성된다. 라인부(111)는 열 방향으로 연장되는 라인으로 도입되어, 노광 시 열 방향에 대해 수직한 방향인 횡 방향으로의 콘트라스트를 개선하는 역할을 하게 된다. 그런데, 라인부(111) 만으로는 열 방향으로의 콘트라스트의 개선을 구현하기가 어려우므로, 라인부(111)로부터 횡방향으로 연장되게 돌출되는 돌기부(113)를 구비한다. 돌기부(113)는 콘택홀 패턴(100)과 콘택홀 패턴(100) 사이의 이격 부분(101)을 향하게 연장된다.
이러한 라인부(111) 및 돌기부(113)가 보조 패턴(110)으로서 노광 과정에서 작용하기 위해서는 주된 패턴인 콘택홀 패턴(100)과 라인부(111) 사이의 이격 간격은 일정하여야 균일한 콘트라스트의 개선 효과를 유도할 수 있다. 그런데, 도 1에 제시된 바와 같이 콘택홀 패턴(도 1의 10)이 사각형 형상일 경우, 돌기부(113)를 도입할 공간 여유를 확보하기 어렵다. 이를 극복하기 위해서, 본 발명의 실시예에서는 콘택홀 패턴(100)을 육각형 형상으로 설정하고, 이러한 육각형 형상의 측부의 일변이 라인부(111)의 측부 변에 나란히 대향되게 배치한다. 또한, 돌기부(113)의 콘택홀 패턴(100)의 경사변(105)에 대응되는 변(115)을 가지게 다각형 형상을 가지게 설계한다. 이러한 다각형은 콘택홀 패턴(100)의 육각형 형상의 절반에 미러(mirror) 형상으로 대응되는 형상을 가지게 된다.
이와 같이 콘택홀 패턴(100)이 육각형 형상을 가지고, 돌기부(113)가 이에 대응되는 형상을 가지게 설계되므로, 돌기부(113)가 횡 방향으로 연장되게 배치될 수 있다. 이때, 돌기부(113)의 변(115)과 콘택홀 패턴(100)의 육각형 형상의 경사면(103)간의 이격 간격은 라인부(111)와 콘택홀 패턴(100)의 측변과의 이격간격과 동일하게 설정된다. 이러한 이격 간격은 적어도 25㎚ 이상 떨어지게 설정되어, 보조 패턴(110)이 전사되어 패턴 결함이 유발되는 것을 억제한다. 횡 방향으로 연장되는 돌기부(113)는 노광 과정에서 열 방향으로의 콘트라스트의 개선 효과를 유도하고, 이에 따라, 콘택홀 패턴(100)과 콘택홀 패턴(100)이 연결되는 브리지 결함을 억제할 수 있다.
본 발명의 실시예에 제시된 바와 같은 보조 패턴(110)을 도입함으로써, 콘택홀 패턴(100)들의 열 방향으로의 콘트라스트를 개선할 수 있어, 노광 과정의 디포 커스 마진 또는 초점 심도(DOF)를 향상시킬 수 있다. 도 4의 실사를 통한 실험 결과에 제시된 바와 같이, 보조 패턴의 도입없이 사각형 콘택홀 패턴(도 1의 10)을 ArF 광원을 이용한 노광 과정으로 패턴 전사한 경우인 케이스1(case 1)에 비해, 본 발명의 실시예와 같은 라인부(111) 및 돌기부(113)를 구비한 보조 패턴(110)을 도입한 육각형 콘택홀 패턴(100)을 노광 과정으로 패턴 전사한 케이스3의 경우 콘트라스트를 크게 증가시킬 수 있음을 확인할 수 있다. 최적 포커스(best focus)로 노광 전사한 경우 29.8%의 콘트라스트 개선 효과를 확인할 수 있고, 50㎛ 디포커스의 경우 41.2%의 콘트라스트 개선 효과를 확인할 수 있다. 또한, 케이스3은 사각형 콘택홀 패턴(도 1의 10)에 라인형 보조 패턴(20)을 도입한 경우인 케이스2의 경우보다 콘트라스트 개선 효과가 더 크게 구현할 수 있다.
이와 같이 본 발명의 실시예에 따른 콘택홀 패턴(100) 및 보조 패턴(110)의 레이아웃을 이용하여 콘택홀을 형성하기 위한 노광 과정을 수행할 경우, 디포커스 마진의 개선 및 콘트라스트 향상을 구현할 수 있다. 이에 따라, 콘택홀과 콘택홀이 이어지는 브리지 결함의 발생을 유효하게 억제할 수 있어, 반도체 소자의 제조 수율의 증대를 구현할 수 있다.
도 1은 종래의 콘택홀 패턴의 레이아웃(layout)을 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위해서 제시한 레이아웃(layout) 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위해서 제시한 단면도이다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법에 의한 효과를 설명하기 위해서 제시한 측정 결과이다.

Claims (3)

  1. 일렬로 배치된 육각형 형상의 콘택홀 패턴들, 및
    상기 콘택홀 패턴들의 열 측부에 배치된 라인(line)부 및 상기 라인부로부터 상기 콘택홀 패턴들 사이의 이격 부분들로 향하게 돌출된 다수의 돌기부들을 포함하는 보조 패턴을 포함하는 레이아웃(layout)을 마련하는 단계; 및
    상기 레이아웃을 웨이퍼(wafer) 상으로 패턴 전사하는 노광 단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 돌기부는 상기 콘택홀 패턴의 육각형 변에 대향되는 변을 가지는 다각형 형상을 가지는 반도체 소자의 콘택홀 형성 방법.
  3. 제1항에 있어서,
    상기 콘택홀 패턴은
    상기 낸드 플래시 메모리 소자의 드레인 콘택에 대응되는 위치에 배치되는 반도체 소자의 콘택홀 형성 방법.
KR1020090046204A 2009-05-26 2009-05-26 반도체 소자의 콘택홀 형성 방법 KR20100127674A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090046204A KR20100127674A (ko) 2009-05-26 2009-05-26 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090046204A KR20100127674A (ko) 2009-05-26 2009-05-26 반도체 소자의 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20100127674A true KR20100127674A (ko) 2010-12-06

Family

ID=43504879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090046204A KR20100127674A (ko) 2009-05-26 2009-05-26 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR20100127674A (ko)

Similar Documents

Publication Publication Date Title
KR100961204B1 (ko) 혼합 보조 패턴을 이용한 반도체 소자의 패턴 형성 방법
US7723807B2 (en) Semiconductor device and a manufacturing method thereof
JP4468408B2 (ja) 半導体記憶装置およびその製造方法
JP2007184590A (ja) 高密度集積回路の製造方法
JP2004015056A (ja) ライン型パターンを有する半導体素子及びそのレイアウト方法
JP2005268748A (ja) 半導体装置及びその製造方法
JP5537205B2 (ja) 半導体装置及びその製造方法
JP2010245173A (ja) 半導体装置の製造方法
US20080296700A1 (en) Method of forming gate patterns for peripheral circuitry and semiconductor device manufactured through the same method
KR100996321B1 (ko) 낸드형 비휘발성 반도체 메모리 소자 및 그 제조방법
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
KR20100127674A (ko) 반도체 소자의 콘택홀 형성 방법
KR20100097509A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US7955987B2 (en) Exposure mask and method of forming a contact hole of a semiconductor device employing the same
KR20110001289A (ko) 리소그래피용 마스크
KR100790572B1 (ko) 더미 패턴을 포함하는 게이트 레이아웃 설계방법 및 이를이용한 게이트 형성방법
JP3559553B2 (ja) 半導体記憶素子の製造方法
JP2013149708A (ja) 半導体装置の製造方法
US20090108215A1 (en) Mask and method for forming a semiconductor device using the same
KR20080113727A (ko) 플래시 메모리 소자의 배선층 어레이 형성 방법
KR20240151382A (ko) 반도체 소자의 레이아웃 설계 방법
KR20090106877A (ko) 반도체 소자의 스토리지 노드 컨택 형성방법
KR101083896B1 (ko) 반도체 소자의 제조 방법
KR20090071733A (ko) 반도체 소자 형성 방법
JP2014096477A (ja) マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination