KR20080012542A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20080012542A
KR20080012542A KR1020060073493A KR20060073493A KR20080012542A KR 20080012542 A KR20080012542 A KR 20080012542A KR 1020060073493 A KR1020060073493 A KR 1020060073493A KR 20060073493 A KR20060073493 A KR 20060073493A KR 20080012542 A KR20080012542 A KR 20080012542A
Authority
KR
South Korea
Prior art keywords
pixel electrode
region
electrode
sub
bent portion
Prior art date
Application number
KR1020060073493A
Other languages
English (en)
Other versions
KR101300184B1 (ko
Inventor
허승현
이백원
정채우
전상익
홍권삼
최상건
이용우
김용조
손현덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060073493A priority Critical patent/KR101300184B1/ko
Priority to JP2006306637A priority patent/JP4994003B2/ja
Priority to CN2007101382910A priority patent/CN101118358B/zh
Priority to US11/833,794 priority patent/US7916234B2/en
Publication of KR20080012542A publication Critical patent/KR20080012542A/ko
Application granted granted Critical
Publication of KR101300184B1 publication Critical patent/KR101300184B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

빛샘 현상이 방지된 액정 표시 장치가 제공된다. 액정 표시 장치는 가로 방향으로 각각 연장되어 제1 및 제2 게이트 라인, 제1 및 제2 게이트 라인과 절연되어 교차하는 데이터 라인, 제1 및 제2 게이트 라인과 데이터 라인에 각각 연결된 제1 및 제2 박막 트랜지스터, 및 양 측면이 제1 및 제2 게이트 라인과 경사를 이루며 지그재그로 연장되어 있으며, 연장 방향을 따라 제1 영역 및 제2 영역으로 분할되는 화소 전극을 포함하되, 화소 전극은 제1 박막 트랜지스터에 연결되어 있고, 제1 영역 및 제2 영역의 상부 및 하부를 점유하며, 제1 영역과 제2 영역이 연결 전극에 의해 연결되어 있는 제1 서브 화소 전극, 및 제2 박막 트랜지스터에 연결되어 있고, 제2 영역의 중앙부를 점유하며, 일측면이 제1 서브 화소 전극의 제1 영역에 인접하고, 상단 및 하단이 제1 서브 화소 전극의 제2 영역에 인접하는 제2 서브 화소 전극을 포함하며, 연결 전극의 적어도 하나는 제2 게이트 라인과 오버랩되어 있다.
빛샘, 측면 시인성, 연결 전극, 지그재그

Description

액정 표시 장치{Liquid crystal display}
도 1a는 본 발명의 일 실시예에 따른 제1 표시판의 레이아웃도이다.
도 1b는 도 1a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다.
도 2는 본 발명의 일 실시예에 따른 제2 표시판의 레이아웃도이다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 레이아웃도이다.
도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 자른 단면도이다.
도 5는 도 3의 Ⅴ-Ⅴ' 선을 따라 자른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이다.
도 7a는 본 발명의 다른 실시예에 따른 제1 표시판의 레이아웃도이다.
도 7b는 도 7a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 레이아웃도이다.
도 9는 도 8의 Ⅸ-Ⅸ'선을 따라 자른 단면도이다.
도 10a는 본 발명의 또 다른 실시예에 따른 제1 표시판의 레이아웃도이다.
도 10b는 도 10a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다.
도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 레이아웃도이다.
도 12는 도 11의 ⅩⅡ-ⅩⅡ'선을 따라 자른 단면도이다.
도 13a는 본 발명의 또 다른 실시예에 따른 제1 표시판의 레이아웃도이다.
도 13b는 도 13a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다.
도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 레이아웃도이다.
도 15는 도 14의 ⅩⅤ-ⅩⅤ'선을 따라 자른 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
122a: 제1 게이트 라인 122b: 제2 게이트 라인
165c: 제3 소오스 전극 166c: 제3 드레인 전극
182: 제1 서브 화소 전극 184: 제2 서브 화소 전극
185: 사선형 간극 186: 수평형 간극
본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 측면 시인성이 우수할 뿐만 아니라, 빛샘 현상이 방지된 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로 서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 간극을 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다.
그런데, 간극이 구비된 PVA(Patterned Vertically aligned) 방식의 경우 측면으로 갈수록 영상이 밝아져 측면 시인성이 떨어진다. 측면 시인성을 개선하기 위해 하나의 화소를 2개의 서브 전극으로 분할하고, 이들 각각을 별도의 박막 트랜지스터를 이용하여 구동함으로써, 서로 다른 전압을 인가하는 방법이 제시되고 있다. 2개의 박막 트랜지스터를 구동하기 위해서는 하나의 화소에 2개의 게이트 라인이 구비될 것이 요구된다. 이중 추가된 게이트 라인은 화소를 가로지르게 된다. 그런데, 게이트 라인이 화소를 가로지르면서 간극에 의해 노출되는 경우, 이 영역에서의 액정층이 게이트 라인에 의해 형성되는 전계에 영향을 받는다. 게이트 라인에는 통상 게이트 오프 전압이 인가되고 있는데, 게이트 오프 전압이 주변의 화소 전압보다 훨씬 낮은 것이 일반적이므로, 노출된 게이트 라인 상의 액정층은 다른 화소 영역과는 다른 배향각을 나타내게 되며, 이는 액정 표시 장치의 구동 초기에 빛샘 현상으로 시인될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 측면 시인성이 우수할 뿐만 아니라, 빛샘 현상이 방지된 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 가로 방향으로 각각 연장되어 제1 및 제2 게이트 라인, 상기 제1 및 제2 게이트 라인과 절연되어 교차하는 데이터 라인, 상기 제1 및 제2 게이트 라인과 상기 데이터 라인에 각각 연결된 제1 및 제2 박막 트랜지스터, 및 양 측면이 상기 제1 및 제2 게이트 라인과 경사를 이루며 지그재그로 연장되어 있으며, 상기 연장 방향을 따라 제1 영역 및 제2 영역으로 분할되는 화소 전극을 포함하되, 상기 화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제1 영역 및 상기 제2 영역의 상부 및 하부를 점유하며, 상기 제1 영역과 상기 제2 영역이 연결 전극에 의해 연결되어 있는 제1 서브 화소 전극, 및 상기 제2 박막 트랜지스터에 연결되어 있고, 상기 제2 영역의 중앙부를 점유하며, 일측면이 상기 제1 서브 화소 전극의 제1 영역에 인접하고, 상단 및 하단이 상기 제1 서브 화소 전극의 상기 제2 영역에 인접하는 제2 서브 화소 전극을 포함하며, 상기 연결 전극의 적어도 하나는 상기 제2 게이트 라인과 오버랩되어 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 가로 방향으로 각각 연장되어 제1 및 제2 게이트 라인, 상기 제1 및 제2 게이트 라인과 절연되어 교차하는 데이터 라인, 상기 데이터 라인으로부터 분지된 제1 및 제2 소오스 전극, 상기 제1 및 제2 소오스 전극과 이격되어 마주하는 제1 및 제2 드레인 전극, 및 상기 제2 드레인 전극으로부터 분지된 제3 드레인 전극을 포함하는 데이터 배선, 상기 제1 게이트 라인, 상기 제1 소오스 전극 및 상기 제1 드레인 전극과 연결된 제1 박막 트랜지스터, 상기 제2 게이트 라인, 상기 제2 소오스 전극 및 상기 제2 드레인 전극과 연결된 제2 박막 트랜지스터, 및 양 측면이 상기 제1 및 제2 게이트 라인과 경사를 이루며 지그재그로 연장되어 있으며, 상기 연장 방향을 따라 제1 영역 및 제2 영역으로 분할되는 화소 전극을 포함하되, 상기 화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제1 영역 및 상기 제2 영역의 상부 및 하부를 점유하며, 상기 제1 영역과 상기 제2 영역이 연결 전극에 의해 연결되어 있는 제1 서브 화소 전극, 및 상기 제2 박막 트랜지스터에 연결되어 있고, 상기 제2 영역의 중앙부를 점유하며, 일측면이 상기 제1 서브 화소 전극의 제1 영역에 인접하고, 상단 및 하단이 상기 제1 서브 화소 전극의 상기 제2 영역에 인접하는 제2 서브 화소 전극을 포함하며, 상기 제2 게이트 라인은 상기 제1 영역 및 상기 제2 영역의 경계부에서 상기 제3 드레인 전극과 오버랩되어 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는 가로 방향으로 각각 연장되어 제1 및 제2 게이트 라인, 상기 제1 및 제2 게이트 라인과 절연되어 교차하는 데이터 라인, 상기 데이터 라인으로부터 분지된 제1 및 제2 소오스 전극, 상기 제1 및 제2 소오스 전극과 이격되어 마주하는 제1 및 제2 드레인 전극, 및 상기 데이터 라인으로부터 분지된 제3 소오스 전극을 포함하는 데이터 배선, 상기 제1 게이트 라인, 상기 제1 소오스 전극 및 상기 제1 드레인 전극과 연결된 제1 박막 트랜지스터, 상기 제2 게이트 라인, 상기 제2 소오스 전극 및 상기 제2 드레인 전극과 연결된 제2 박막 트랜지스터, 및 양 측면이 상기 제1 및 제2 게이트 라인과 경사를 이루며 지그재그로 연장되어 있으며, 상기 연장 방향을 따라 제1 영역 및 제2 영역으로 분할되는 화소 전극을 포함하되, 상기 화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제1 영역 및 상기 제2 영역의 상부 및 하부를 점유하며, 상기 제1 영역과 상기 제2 영역이 연결 전극에 의해 연결되어 있는 제1 서브 화소 전극, 및 상기 제2 박막 트랜지스터에 연결되어 있고, 상기 제2 영역의 중앙부를 점유하며, 일측면이 상기 제1 서브 화소 전극의 제1 영역에 인접하고, 상단 및 하단이 상기 제1 서브 화소 전극의 상기 제2 영역에 인접하는 제2 서브 화소 전극을 포함하며, 상기 제2 게이트 라인은 상기 제1 영역 및 상기 제2 영역의 경계부에서 상기 제3 소오스 전극과 오버랩되어 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발 명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 따른 액정 표시 장치에 대해 상세히 설명한다.
도 1a는 본 발명의 일 실시예에 따른 제1 표시판의 레이아웃도이다. 도 1b는 도 1a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다. 도 2는 본 발명의 일 실시예에 따른 제2 표시판의 레이아웃도이다. 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 레이아웃도이다. 도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 자른 단면도이다. 도 5는 도 3의 Ⅴ-Ⅴ' 선을 따라 자른 단면도이다.
본 발명의 일 실시예에 따른 액정 표시 장치는 도 4 및 도 5에 도시된 바와 같이 제1 표시판, 제1 표시판과 대향하여 배치되어 있는 제2 표시판, 및 제1 표시판과 제2 표시판 사이에 개재되어 있는 액정층을 포함한다.
먼저, 도 1a 및 도 3 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 표시판에 대해 더욱 상세히 설명한다.
제1 표시판은 투명한 유리나 플라스틱 등으로 이루어진 제1 절연 기판(110)을 베이스 기판으로 한다. 제1 절연 기판(110)의 위에는 제1 방향, 예컨대 가로 방향으로 연장되어 있는 제1 게이트 라인(122a) 및 제2 게이트 라인(122b)이 형성되어 있다. 제1 게이트 라인(122a)은 화소의 경계부에 위치하며, 제2 게이트 라 인(122b)은 제1 게이트 라인(122a)과 평행하게 연장되어 있고, 화소의 상부를 가로지른다.
제1 게이트 라인(122a) 및 제2 게이트 라인(122b)은 각각 일정 영역에서 부분적으로 확장되어 각각 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 이룬다. 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)의 형상은 다양하게 변형가능함은 물론이다.
제1 절연 기판(110) 위의 제1 및 제2 게이트 라인(122a, 122b)과 동일한 층에는 유지 전극 라인(128)이 형성되어 있다. 유지 전극 라인(128)의 배치 형상은 다양할 수 있지만, 예컨대 도 1에 도시된 바와 같이 화소의 가로 방향을 가로지르도록 형성될 수 있으며, 예를 들어 화소를 상하로 양분하도록 가로지를 수 있다. 유지 전극 라인(128)은 일정 영역에서 확장된 유지 전극 확장부(128a)를 포함할 수 있다. 유지 전극 확장부(128a)는 후술하는 제1 서브 화소 전극(182) 및 제2 서브 화소 전극(184)에 각각 오버랩되도록 형성된다.
제1 게이트 라인(122a), 제2 게이트 라인(122b)과 이들에 연결된 제1 게이트 전극(124a) 및 제2 게이트 전극(124b), 유지 전극 라인(128)은 예를 들어 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금으로 이루어진 단일막 또는 다중막일 수 있다. 구체적인 예로서, 몰리브덴 하부막과 알루미늄 상부막으로 이루어진 이중막이 적용될 수 있다.
제1 게이트 라인(122a), 제2 게이트 라인(122b), 및 유지 전극 라인(128)의 위에는 질화 규소, 산화 규소 등으로 이루어진 게이트 절연막(130)이 적층되어 있 다. 게이트 절연막(130) 위에는 수소화 비정질 규소 등으로 이루어진 제1 반도체층(140a) 및 제2 반도체층(140b)이 형성되어 있다. 제1 반도체층(140a)은 제1 게이트 전극(124a)에 오버랩되어 있고, 제2 반도체층(140b)은 제2 게이트 전극(124b)에 오버랩되어 있다.
제1 및 제2 반도체층(140a, 140b) 위 또는 게이트 절연막(130) 위에는 데이터 배선이 형성되어 있다. 데이터 배선(162, 165a, 166a, 165b, 166b)은 제2 방향, 예를 들어 세로 방향으로 연장되어 있는 데이터 라인(162), 데이터 라인(162)으로부터 제1 게이트 전극(124a) 측으로 분지된 제1 소오스 전극(165a), 제1 소오스 전극(165a)과 이격되어 마주하는 제1 드레인 전극(166a), 데이터 라인(162)으로부터 제2 게이트 전극(124b) 측으로 분지된 제2 소오스 전극(165b), 및 제2 소오스 전극(165b)과 이격되어 마주하는 제2 드레인 전극(166b)을 포함한다. 데이터 라인(162)은 세로 방향으로 직선으로 연장되어 있을 수도 있지만, 도 1a에 도시된 바와 같이 화소의 중앙 영역에서 지그재그 형상을 갖는 화소 전극 측으로 만입된 형상을 가질 수도 있다. 제1 소오스 전극(165a) 및 제1 드레인 전극(166a)은 적어도 일부가 제1 게이트 전극(124a) 및 제1 반도체층(140a)과 오버랩되어 있고, 제2 소오스 전극(165b) 및 제2 드레인 전극(166b)은 적어도 일부가 제2 게이트 전극(124b) 및 제2 반도체층(140b)과 오버랩되어 있다.
이러한 데이터 배선(162, 165a, 166a, 165b, 166b)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금으로 이루어진 단일막 또는 다중막일 수 있다. 구체적인 예로서, 몰리브덴 하부막, 알루 미늄 중간막 및 몰리브덴 상부막으로 이루어진 삼중막이 적용될 수 있다.
제1 게이트 전극(124a), 제1 소오스 전극(165a) 및 제1 드레인 전극(166a)은 제1 반도체층(140a)을 채널부로 하는 제1 박막 트랜지스터를 이루고, 제2 게이트 전극(124b), 제2 소오스 전극(165b) 및 제2 드레인 전극(166b)은 제2 반도체층(140b)을 채널부로 하는 제2 박막 트랜지스터를 이룬다. 한편, 제1 반도체층(140a)과 그 위의 제1 소오스 전극(165a) 및 제1 드레인 전극(166a), 제2 반도체층(140b)과 그 위의 제2 소오스 전극(165b) 및 제2 드레인 전극(166b) 사이에는 각각 고농도로 도핑된 n+ 수소화 비정질 규소 등으로 이루어진 저항성 접촉층(155a, 156a, 155b, 156b)이 개재되어 이들간의 접촉 저항을 낮추어준다.
데이터 배선(162, 165a, 166a, 165b, 166b) 위에는 패시배이션(passivation)막((170)이 형성되어 있다. 패시배이션막(170)은 질화 규소 등의 무기 물질 또는 유기 절연 물질로 이루어질 수 있으며, 이들을 모두 포함한 2이상의 적층막으로 이루어질 수도 있다. 패시배이션막(170)에는 제1 드레인 전극(166a) 및 제2 드레인 전극(166b)의 적어도 일부를 노출하는 콘택홀(176a, 176b)이 형성되어 있다.
패시배이션막(170) 위에는 ITO, IZO 등과 같은 투명한 도전 물질로 이루어진 화소 전극(182, 184)이 형성되어 있다.
화소 전극(182, 184)은 전체적으로 볼 때, 양 측면이 제1 게이트 라인(122a) 및 제2 게이트 라인(122b)과 경사를 이루며 지그재그로 연장된 형상을 가진다. 화소 전극(182, 184)의 양 측면은 실질적으로 동일한 형상으로 서로 평행하게 연장되어 있을 수 있다. 화소 전극(182, 184)의 상단 및 하단은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)과 평행할 수 있다.
화소 전극(182, 184)의 양 측면은 지그재그 형상에 따라 적어도 하나의 절곡부를 가진다. 도 1a 및 도 1b에는 3개의 절곡부(187a, 187b 187c)를 구비한 경우가 예시되어 있다. 도 1a 및 도 1b에 도시된 예를 설명하면, 화소 전극(182, 184)의 양 측면은 상단으로부터 제1 게이트 라인(122a) 및 제2 게이트 라인(122b)과 마이너스의 경사각, 예를 들어 -45°의 경사각을 이루며 연장되다가, 제1 절곡부(187a)에 이르러 꺾여 플러스의 경사각, 예를 들어 45°의 경사각을 이루며 연장된다. 제1 절곡부(187a)는 제2 게이트 라인(122b)의 아래쪽에 위치하며, 제2 게이트 라인(122b)과 오버랩되지 않는다. 화소 전극(182, 184)의 양 측면이 제2 절곡부(187b)에 이르면 연장 방향이 꺾여 다시 마이너스의 경사각으로 연장되며, 제3 절곡부(187c)에 이르게 되면 다시 플러스의 경사각으로 연장된다. 여기서 제2 절곡부(187b)는 화소 전극(182, 184)의 세로 방향을 기준으로 중앙부에 위치한다. 화소 전극(182, 184)은 제2 절곡부(187b)를 중심으로 상하가 전체적으로 대칭의 형상을 가질 수 있다.
한편, 화소 전극(182, 184)은 도 1b에 도시된 바와 같이 양 측면의 연장 방향을 따라 제1 영역(A1) 및 제2 영역(A2)으로 분할될 수 있다. 제1 영역(A1) 및 제2 영역(A2)은 전체적으로 화소 전극(182, 184)을 양분할 수 있다. 제1 영역(A1)과 제2 영역(A2)의 경계부는 화소 전극(182, 184)의 양 측면의 지그재그 형상과 동일한 형상을 가질 수 있다. 화소 전극(182, 184)의 양 측면이 평행하게 연장된 경우, 제1 영역(A1)과 제2 영역(A2)의 경계부는 양 측면과 평행하게 연장될 수 있다.
이러한 화소 전극은 전기적으로 서로 분리되어 있는 제1 서브 화소 전극(182) 및 제2 서브 화소 전극(184)을 포함한다.
제1 서브 화소 전극(182)은 콘택홀(176a)을 통하여 제1 드레인 전극(166a)에 전기적으로 연결되어 있으며, 제1 박막 트랜지스터에 의해 구동된다. 제2 서브 화소 전극(184)은 콘택홀(176b)을 통하여 제2 드레인 전극(166b)에 전기적으로 연결되어 있으며, 제2 박막 트랜지스터에 의해 구동된다. 따라서, 제1 서브 화소 전극(182) 및 제2 서브 화소 전극(184)에는 서로 다른 화소 전압이 인가될 수 있으므로, 감마 곡선의 왜곡을 방지하여 측면 시인성을 개선할 수 있다.
이하, 도 1a 및 도 1b를 참조하여 제1 서브 화소 전극(182) 및 제2 서브 화소 전극(184)에 대해 더욱 상세히 설명한다.
도 1b를 참조하면, 제1 서브 화소 전극(182)은 제1 영역(A1), 및 제2 영역(A2)의 상부 및 하부를 점유하고 있다.
제2 서브 화소 전극(184)은 제2 영역(A2)의 중앙부를 점유한다. 제2 서브 화소 전극(184)의 일측면은 제1 서브 화소 전극(182)의 제1 영역(182a)에 인접하되, 서로 이격되어 있다. 상기 이격 공간은 사선형 간극(185)을 이룬다. 여기서, 사선형 간극(185)은 제1 영역(A1) 및 제2 영역(A2)의 경계부에 위치하게 된다.
제2 서브 화소 전극(184)의 상단과 하단은 제1 서브 화소 전극의 제2 영역(182b)에 인접하되, 서로 이격되어 있다. 상기 이격 공간을 사이에 두고 제2 영역(A2)의 상부에 위치하는 제1 서브 화소 전극(182)의 하단 및 제2 영역(A2)의 하부에 위치하는 제1 서브 화소 전극(182)의 상단과, 제2 서브 화소 전극(184)의 상 단 및 하단은 각각 제1 게이트 라인(122a) 및 제2 게이트 라인(122b)에 평행할 수 있다. 상기 이격 공간은 수평형 간극(186)을 이룰 수 있다. 나아가, 제1 서브 화소 전극(182)의 제2 절곡부(187b)에도 수평으로 만입된 수평형 간극(186)이 구비될 수 있다. 즉, 수평형 간극(186)은 각 절곡부(187a, 187b, 187c)에 모두 구비될 수 있다.
상기한 바와 같은 사선형 간극(185) 및 수평형 간극(186)은 프린지 필드를 형성함으로써, 액정층에 도메인을 정의하는데 기여한다.
사선형 간극(185)은 제1 절곡부(187a), 제2 절곡부(187b) 및 제3 절곡부(187c)에서 각각 수평형 간극(186)과 연결된다. 사선형 간극(185)은 제1 절곡부(187a)로부터 상측 및 제3 절곡부(187c)로부터 하측으로 각각 연장되어 제1 서브 화소 전극의 제1 영역(182a)과 제1 서브 화소 전극의 제2 영역(182b)의 일부를 분리한다. 다만, 제1 서브 화소 전극의 제1 영역(182a) 및 제2 영역(182b) 사이에는 연결 전극(183a, 183b)이 마련되어 이들을 전기적으로 연결한다. 따라서, 사선형 간극(185)은 연결 전극(183a, 183b)이 형성되어 있는 제1 서브 화소 전극(182)의 상부 및 하부에서 불연속적일 수 있다.
화소 전극의 상부에서 제1 서브 화소 전극의 제1 영역(182a) 및 제2 영역(182b)을 연결하는 제1 연결 전극(183a)은 제2 게이트 라인(122b)과 오버랩된다. 제1 연결 전극(183a)은 제2 게이트 라인(122b)을 완전히 덮을 수도 있으며, 일부만을 덮을 수도 있다. 이러한 제1 연결 전극(183a)은 제2 게이트 라인(122b)에 의해 생성되는 전계를 차단하는 역할을 하게 된다. 제1 연결 전극(183a)에 대한 더욱 상 세한 설명은 후술하기로 한다.
화소 전극의 하부에서 제1 서브 화소 전극의 제1 영역(182a) 및 제2 영역(182b)을 연결하는 제2 연결 전극(183b)은 제1 게이트 라인(122a)의 일부를 덮는다. 그러나, 제2 연결 전극(183b)은 제1 게이트 라인(122a)의 위치와 무관하게 다른 위치에 형성될 수도 있다.
한편, 도면에는 도시되지 않았지만, 화소 전극(182, 184) 상에는 배향막이 더 구비될 수 있다. 배향막은 예를 들어 액정(301)의 장축을 실질적으로 수직하게 초기 배향하는 수직 배향막일 수 있다.
계속해서, 도 2 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치의 제2 표시판에 대해 설명한다.
제2 표시판의 베이스 기판인 제2 절연 기판(210)은 제1 절연 기판(110)과 마찬가지로 투명한 유리 또는 플라스틱 등으로 이루어져 있다. 제2 절연 기판(210) 상에는 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)는 제1 표시판의 제1 게이트 라인(122a) 및 데이터 라인(162)과 오버랩되도록 형성된다. 블랙 매트릭스(220)에 의해 둘러싸인 영역에는 컬러 필터(230)가 형성되어 있다. 컬러 필터(230)는 제1 표시판의 화소 전극(182, 184)과 오버랩되도록 정렬된다.
블랙 매트릭스(220) 및 컬러 필터(230) 상에는 이들의 단차를 평탄화하기 위한 오버코트층(240)이 형성되어 있다.
오버코트층(240) 위에는 ITO, IZO 등과 같은 투명한 도전 물질로 이루어진 공통 전극(250)이 형성되어 있다. 공통 전극(250)은 화소와 관계없이 제2 표시판의 전면에 형성되어 있으며, 각 화소마다 절개부(252)를 구비한다. 절개부(252)는 예컨대 도 2 및 도 3에 도시된 바와 같이 각 화소마다 2개씩 구비될 수 있다. 각 절개부(252)는 제1 표시판의 사선형 간극(185)과 유사한 사선부 및 제1 표시판의 수평형 간극(186)과 유사한 수평부를 포함할 수 있다. 절개부(252)는 제1 표시판과 제2 표시판을 대향 배치하였을 때, 사선부가 제1 표시판의 사선형 간극(185)의 중간에 평행하게 배치되도록 하고, 수평부가 제1 표시판의 수평형 간극(186)과 동일 선상에 일부 오버랩되거나 또는 오버랩되지 않게 배치되도록 형성될 수 있다.
이와 같은 공통 전극(250)의 절개부(252)는 제1 표시판의 간극(185, 186)과 함께 프린지 필드를 유발하여 액정(301)의 통일적 거동 방향을 나타내는 도메인을 정의하는데 기여한다.
아울러, 도면에 도시되지 않았지만, 공통 전극(250) 상에는 배향막이 더 구비될 수 있다. 배향막은 제1 표시판에서와 동일한 수직 배향막일 수 있다.
도 4 및 도 5를 참조하면, 제1 표시판과 제2 표시판 사이에는 다수의 액정(301)을 포함하는 액정층이 개재되어 있다. 액정(301)은 예를 들어 음의 유전율 이방성을 가질 수 있으며, 전계 미인가시 각 표시판을 기준으로 수직하게 초기 배향되어 있을 수 있다. 액정(301)은 상술한 제1 표시판의 간극(185, 186)과, 제2 표시판의 절개부(252)에 의해 정의되는 도메인에 의해 통일적 거동 방향을 가질 수 있다. 즉, 도 4 및 도 5에 모식적으로 도시되어 있는 바와 같이 액정(301)은 간극(185, 186) 또는 절개부(252)를 중심으로 회전 방향이 서로 다르게 구별될 수 있다.
상기한 바와 같은 액정 표시 장치의 회로도가 도 6에 도시되어 있다. 도 6에서 GLa는 제1 게이트 라인을, GLb는 제2 게이트 라인을, DL은 데이터 라인을, SL은 유지 전극 라인을, PX는 화소 전극을, PXa는 제1 서브 화소 전극을, PXb는 제2 서브 화소 전극을 나타낸다. 또한, Qa는 제1 박막 트랜지스터를, Qb는 제2 박막 트랜지스터를, Clca는 제1 서브 화소 전극과 공통 전극 사이에 형성되는 액정 커패시터를, Csta는 제1 서브 화소 전극과 유지 전극 라인 사이에 형성되는 스토리지 커패시터를, Clcb는 제2 서브 화소 전극과 공통 전극 사이에 형성되는 액정 커패시터를, Cstb는 제2 서브 화소 전극과 유지 전극 라인 사이에 형성되는 스토리지 커패시터를 나타낸다.
도 6을 참조하면, 제1 게이트 라인(GLa)에 예를 들어 약 20V의 게이트 온 전압이 인가되면, 제1 박막 트랜지스터(Qa)가 턴온되어 제1 서브 화소 전극(PXa)에 제1 서브 데이터 전압이 인가되며, 동시에 액정 커패시터(Clca) 및 스토리지 커패시터(Csta)에 제1 서브 화소 전압이 충전된다. 이후, 제1 게이트 라인(GLa)에 예를 들어 약 -7V의 게이트 오프 전압이 인가되면, 제1 박막 트랜지스터(Qa)가 턴오프되며, 제1 서브 화소 전극(PXa)과 공통 전극 사이의 액정층에서는 1 프레임동안 액정 커패시터(Clca)와 스토리지 커패시터(Csta)에 의해 충전된 제1 서브 화소 전압이 유지된다. 액정층의 액정은 충전된 제1 서브 화소 전압의 크기에 따라 배향각이 바뀌어서 투과되는 빛의 위상을 변화시키고, 편광판을 통과하는 빛의 투과율을 변화시킨다.
이어서, 제2 게이트 라인(GLb)에 예를 들어 약 20V의 게이트 온 전압이 인가 되면, 제2 박막 트랜지스터(Qb)가 턴온되어 제2 서브 화소 전극(PXb)에 제2 서브 데이터 전압이 인가되며, 동시에 액정 커패시터(Clcb) 및 스토리지 커패시터(Cstb)에 제2 서브 화소 전압이 충전된다. 이후, 제2 게이트 라인(GLb)에 예를 들어 약 -7V의 게이트 오프 전압이 인가되면, 제2 박막 트랜지스터(Qb)가 턴오프되며, 제2 서브 화소 전극(PXb)과 공통 전극 사이의 액정층에서는 1 프레임동안 액정 커패시터(Clcb)와 스토리지 커패시터(Cstb)에 의해 충전된 제2 서브 화소 전압이 유지된다. 액정층의 액정은 충전된 제1 서브 화소 전압의 크기에 따라 배향각이 바뀌어서 투과되는 빛의 위상을 변화시키고, 편광판을 통과하는 빛의 투과율을 변화시킨다.
이와 같이 하나의 화소 전극(PX)을 구성하는 제1 서브 화소 전극(PXa) 및 제2 서브 화소 전극(PXb)을 서로 다른 박막 트랜지스터(Qa, Qb)에 의해 구동함으로써, 이들에 서로 다른 전압을 충전할 수 있다. 예를 들어, 제1 서브 화소 전극(PXa)에는 상대적으로 낮은 전압을, 제2 서브 화소 전극(PXb)에는 상대적으로 높은 전압을 충전할 수 있다. 여기서, 화소 전극(PX)의 투과율은 각 서브 화소 전극(PXa, PXb)에 의해 결정된 액정의 투과율의 합성치로 계산될 수 있다. 따라서, 하나의 화소의 감마 곡선이 2개의 감마 곡선의 합성치로 표현될 수 있으므로, 감마 곡선의 왜곡 방지 및, 측면 시인성 개선에 유리하다.
다시 도 1a 및 도 3 내지 도 5를 참조하면, 그런데, 제2 박막 트랜지스터가 턴온되는 시간을 제외하고 대부분의 프레임 동안 제2 게이트 라인(122b)에는 게이트 오프 전압이 인가되어 있다. 제1 서브 화소 전극(182) 및 제2 서브 화소 전극(184)에 충전되는 전압은 예를 들어 0V 내지 15V 정도인데, 게이트 오프 전압은 상술한 바와 같이 예를 들어 약 -7V 정도이어서, 이들간의 전압차이가 상대적으로 크다. 한편, 제2 게이트 라인(122b)은 도 1a, 도 1b 등에서 알 수 있는 바와 같이, 화소의 상부를 가로지르고 있는데, 화소의 상부에는 사선형 간극(185)이 형성되어 있어서, 제2 게이트 라인(122b)이 사선형 간극(185) 등을 통해 상부에 노출될 경우 액정층은 제2 게이트 라인(122b)에 인가되는 게이트 오프 전압에 영향을 받게 된다. 즉, 사선형 간극(185) 영역에서 제2 게이트 라인(122b) 위에 있는 액정층은 제1 서브 화소 전극(182) 또는 제2 서브 화소 전극(184)에 인가되는 전압에 의해 제어되지 않고, 제2 게이트 라인(122b)에 의해 형성된 전계에 의해 제어될 수 있으며, 이는 액정 표시 장치의 초기 구동시 빛샘으로 시인될 수 있다.
따라서, 본 실시예에 따른 액정 표시 장치에서는 도 1a 및 도 1b 등에 도시된 바와 같이 제2 게이트 라인(122b)과 오버랩되어 있는 영역에 제1 서브 화소 전극의 제1 영역(182a)과 제1 서브 화소 전극의 제2 영역(182b)을 연결하는 제1 연결 전극(183a)이 형성되어 있다. 즉, 제2 게이트 라인(122b)은 제1 연결 전극(183a)에 의해 덮여 있기 때문에, 액정층은 제2 게이트 라인(122b)이 아닌 제1 연결 전극(183a)에 의해 형성된 전계에 의해 배향각이 제어된다. 여기서, 제1 연결 전극(183a)은 제1 서브 화소 전극(182a, 182b)과 동일한 전위를 갖기 때문에, 제2 게이트 라인(122b)과 오버랩되어 있는 액정층의 경우에도 다른 제1 서브 화소 전극(182a, 182b) 상의 액정층과 동일한 배향각을 가질 수 있다. 따라서, 빛샘 현상이 방지될 수 있다.
이상의 관점에서 제1 연결 전극(183a)은 제2 게이트 라인(122b)을 완전히 덮 도록 형성될 수 있다. 그러나, 일부만을 덮더라도 제2 게이트 라인(122b)으로부터 생성되는 전계를 차단하는 효과를 가질 수 있기 때문에, 적용가능하다.
이하, 본 발명의 다른 실시예들에 따른 액정 표시 장치에 대해 설명한다. 이하의 실시예들에서 도 2에 대응하는 제2 표시판의 레이아웃도 도 4에 대응하는 단면도는 상술한 본 발명의 일 실시예와 실질적으로 동일하므로 그 도시를 생략할 것이다. 또한, 이하의 실시예들에서 이미 언급된 실시예에서와 동일한 구조 및 기능을 갖는 부재에 대해서는 동일한 참조 부호로 지칭하며, 그 설명을 생략하거나 간략화한다.
도 7a는 본 발명의 다른 실시예에 따른 제1 표시판의 레이아웃도이다. 도 7b는 도 7a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다. 도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 레이아웃도이다. 도 9는 도 8의 Ⅸ-Ⅸ'선을 따라 자른 단면도이다.
도 7a 내지 도 9를 참조하면, 본 실시예에 따른 액정 표시 장치는 제1 표시판의 제2 게이트 라인(122b)이 제1 절곡부(187a)를 가로지르고 있다. 또, 본 발명의 일 실시예에 비해 제1 표시판의 제2 서브 화소 전극(184)의 상단이 아래쪽에 위치한다.
제1 서브 화소 전극의 제1 영역(182a) 및 제2 영역(182b)은 제2 게이트 라인(122b)과 오버랩되어 있는 제1 연결 전극(183a_1)에 의해 연결되어 있다. 제1 연결 전극(183a_1)의 하단은 제1 서브 화소 전극의 제2 영역(182b)의 하단과 실질적으로 동일선상에 위치한다. 즉, 제1 연결 전극(183a_1)을 중심으로 사선형 간 극(185)의 경사각이 마이너스에서 플러스로 변화한다. 또, 제1 서브 화소 전극의 제2 영역(182b)과 제2 서브 화소 전극(184) 사이의 수평형 간극(186)은 제2 게이트 라인(122b)의 아래쪽에 위치한다. 제2 게이트 라인(122b)은 제1 서브 화소 전극의 제1 영역(182a)과 제2 영역(182b) 및 제1 연결 전극(183a_1)에 의해 덮여 있다.
본 실시예에 따른 액정 표시 장치에서는 제2 게이트 라인(122b)이 제1 절곡부(187a)를 가로지르고 있지만, 제2 서브 화소 전극(184)의 상단이 본 발명의 일 실시예에 비해 아래쪽에 위치하며, 수평형 간극(186)과 제2 게이트 라인(122b)이 오버랩되지 않는다. 따라서, 제1 연결 전극(183a_1)이 제1 서브 화소 전극의 제1 영역(182a) 및 제2 영역(182b)을 연결하면서도 동시에 제2 게이트 라인(122b)을 덮을 수 있어, 제2 게이트 라인(122b)의 노출에 의한 전계 왜곡 및 그에 따른 빛샘 현상이 방지될 수 있다.
도 10a는 본 발명의 또 다른 실시예에 따른 제1 표시판의 레이아웃도이다. 도 10b는 도 10a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다. 도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 레이아웃도이다. 도 12는 도 11의 ⅩⅡ-ⅩⅡ'선을 따라 자른 단면도이다.
도 10a 내지 도 12를 참조하면, 본 실시예에 따른 액정 표시 장치는 도 7a 내지 도 9의 액정 표시 장치에서와 같이 제1 표시판의 제2 게이트 라인(122b)이 제1 절곡부(187a)를 가로지르고 있다. 제1 서브 화소 전극(182) 및 제2 서브 화소 전극(184)의 형상은 본 발명의 일 실시예와 실질적으로 동일하다. 다만, 제1 서브 화소 전극의 제1 영역(182a) 및 제2 영역(182b)을 연결하는 제1 연결 전극(183a')은 이들의 상단측에 위치한다. 사선형 간극(185)은 제2 게이트 라인(122b)과 교차하며, 오버랩되어 있다.
한편, 본 실시예에 따른 액정 표시 장치는 사선형 간극(185)과 제2 게이트 라인(122b)이 오버랩되는 영역에서 제2 게이트 라인(122b)을 덮는 제3 드레인 전극(166c)을 더 포함한다. 제3 드레인 전극(166c)은 제2 드레인 전극(166b)으로부터 분지되어 사선형 간극(185)과 제2 게이트 라인(122b)이 오버랩되는 영역에서 확장되어 있다. 즉, 제2 게이트 라인(122b)의 노출 영역에 제3 드레인 전극(166c)이 개재됨으로써, 제2 게이트 라인(122b)으로부터 생성되는 전계를 차단하며, 제2 게이트 라인(122b) 및 사선형 간극(185)의 오버랩된 영역에서의 액정층은 제3 드레인 전극(166c)에 의해 형성되는 전계에 영향을 받게 된다. 여기서, 제2 드레인 전극(166b)은 제2 서브 화소 전극(184)과 동일한 전위를 가지며, 제2 드레인 전극(166b)에 연결된 제3 드레인 전극(166c) 또한 제2 서브 화소 전극(184)과 동일한 전위를 갖기 때문에, 상기 오버랩 영역에서의 액정층은 제2 서브 화소 전극(184) 상에 위치하는 다른 액정층과 동일한 배향각을 가질 수 있다. 따라서, 전계 왜곡 및 그에 따른 빛샘 현상이 방지될 수 있다.
도 13a는 본 발명의 또 다른 실시예에 따른 제1 표시판의 레이아웃도이다. 도 13b는 도 13a의 제1 및 제2 게이트 라인과 화소 전극과의 관계를 나타낸 레이아웃도이다. 도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 레이아웃도이다. 도 15는 도 14의 ⅩⅤ-ⅩⅤ'선을 따라 자른 단면도이다.
도 13a 내지 도 15를 참조하면, 본 실시예에 따른 액정 표시 장치는 도 10a 내지 도 12의 액정 표시 장치에서와 같이 제1 표시판의 제2 게이트 라인(122b)이 제1 절곡부(187a)를 가로지르고 있으며, 제1 서브 화소 전극(182) 및 제2 서브 화소 전극(184)의 형상 또한 도 10a 내지 도 12의 액정 표시 장치에서와 실질적으로 동일하다.
다만, 본 실시예에서는 제2 게이트 라인(122b)과 사선형 간극(185)이 오버랩되는 영역에 제3 드레인 전극 대신에 제3 소오스 전극(165c)이 개재한다. 도면에서 제3 소오스 전극(165c)은 이웃하는 데이터 라인(162)으로부터 분지하고 있다. 도면의 도시예와는 달리, 제3 소오스 전극(165c)은 해당 화소를 관할하는 데이터 라인(162)으로부터 분지될 수도 있다. 제3 소오스 전극(165c)에는 데이터 라인(162)에 인가되는 전압에 따라 다양한 데이터 전압이 인가될 수 있다. 그러나, 상술한 바와 같이 데이터 라인(162)에 인가되는 전압은 약 0V 내지 15V의 범위인 것으로 예시될 수 있으며, 이 경우 제2 게이트 라인(122b)의 약 -7V보다 주변의 서브 화소 전극과의 전압차가 크지 않기 때문에, 액정의 배향각에 큰 차이가 생기지 않는다. 따라서 빛샘 현상이 완화될 수 있다.
한편, 도 10a 내지 도 12의 실시예 및 도 13a 내지 도 15의 실시예에서는 제3 드레인 전극 또는 제3 소오스 전극이 사선형 간극에 오버랩되도록 형성된 경우를 예시하였지만, 제2 게이트 라인이 수평형 간극을 통하여 노출되는 경우에는 수평형 간극에 오버랩되도록 형성될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들을 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명의 실시예들에 따른 액정 표시 장치에 의하면, 화소 전극을 2개의 서브 화소 전극으로 분할하고, 각각의 2개의 박막 트랜지스터로 구동함으로써 측면 시인성을 확보할 수 있을 뿐만 아니라, 제2 게이트 라인으로부터 생성된 전계가 액정층으로 전달되는 것을 차단함으로써, 빛샘 현상을 방지할 수 있다.

Claims (21)

  1. 가로 방향으로 각각 연장되어 제1 및 제2 게이트 라인;
    상기 제1 및 제2 게이트 라인과 절연되어 교차하는 데이터 라인;
    상기 제1 및 제2 게이트 라인과 상기 데이터 라인에 각각 연결된 제1 및 제2 박막 트랜지스터; 및
    양 측면이 상기 제1 및 제2 게이트 라인과 경사를 이루며 지그재그로 연장되어 있으며, 상기 연장 방향을 따라 제1 영역 및 제2 영역으로 분할되는 화소 전극을 포함하되,
    상기 화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제1 영역 및 상기 제2 영역의 상부 및 하부를 점유하며, 상기 제1 영역과 상기 제2 영역이 연결 전극에 의해 연결되어 있는 제1 서브 화소 전극, 및 상기 제2 박막 트랜지스터에 연결되어 있고, 상기 제2 영역의 중앙부를 점유하며, 일측면이 상기 제1 서브 화소 전극의 제1 영역에 인접하고, 상단 및 하단이 상기 제1 서브 화소 전극의 상기 제2 영역에 인접하는 제2 서브 화소 전극을 포함하며,
    상기 연결 전극의 적어도 하나는 상기 제2 게이트 라인과 오버랩되어 있는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 게이트 라인은 상기 제1 서브 화소 전극의 제1 영역 및 상기 제1 서브 화소 전극의 제2 영역을 가로지르는 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 화소 전극의 양 측면은 평행하게 연장되어 있으며,
    상기 제1 영역 및 상기 제2 영역의 경계부에 상기 화소 전극의 양 측면과 평행하게 지그재그로 연장되어 있는 사선형 간극을 구비하는 액정 표시 장치.
  4. 제3 항에 있어서,
    상기 화소 전극의 양 측면 및 상기 사선형 간극은 상기 제1 및 제2 게이트 라인과 45° 또는 -45°의 경사각을 이루는 액정 표시 장치.
  5. 제3 항에 있어서,
    상기 화소 전극은 상기 양 측면의 경사방향이 바뀌는 적어도 하나의 절곡부를 포함하며, 상기 절곡부에서 상기 제1 및 제2 게이트 라인과 평행하고 상기 사선형 간극과 이어지는 수평형 간극을 구비하는 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 화소 전극은 3개의 절곡부를 구비하며, 상기 화소 전극의 상부로부터 하측 방향으로 제1 절곡부, 제2 절곡부 및 제3 절곡부를 구비하는 액정 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 게이트 라인은 상기 제1 절곡부보다 화소 전극의 상부에 위치하며,
    상기 화소 전극은 상기 제2 절곡부를 기준으로 상하가 전체적으로 대칭인 액정 표시 장치.
  8. 가로 방향으로 각각 연장되어 제1 및 제2 게이트 라인;
    상기 제1 및 제2 게이트 라인과 절연되어 교차하는 데이터 라인, 상기 데이터 라인으로부터 분지된 제1 및 제2 소오스 전극, 상기 제1 및 제2 소오스 전극과 이격되어 마주하는 제1 및 제2 드레인 전극, 및 상기 제2 드레인 전극으로부터 분지된 제3 드레인 전극을 포함하는 데이터 배선;
    상기 제1 게이트 라인, 상기 제1 소오스 전극 및 상기 제1 드레인 전극과 연결된 제1 박막 트랜지스터;
    상기 제2 게이트 라인, 상기 제2 소오스 전극 및 상기 제2 드레인 전극과 연결된 제2 박막 트랜지스터; 및
    양 측면이 상기 제1 및 제2 게이트 라인과 경사를 이루며 지그재그로 연장되어 있으며, 상기 연장 방향을 따라 제1 영역 및 제2 영역으로 분할되는 화소 전극을 포함하되,
    상기 화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제1 영역 및 상기 제2 영역의 상부 및 하부를 점유하며, 상기 제1 영역과 상기 제2 영역이 연결 전극에 의해 연결되어 있는 제1 서브 화소 전극, 및 상기 제2 박막 트랜지 스터에 연결되어 있고, 상기 제2 영역의 중앙부를 점유하며, 일측면이 상기 제1 서브 화소 전극의 제1 영역에 인접하고, 상단 및 하단이 상기 제1 서브 화소 전극의 상기 제2 영역에 인접하는 제2 서브 화소 전극을 포함하며,
    상기 제2 게이트 라인은 상기 제1 영역 및 상기 제2 영역의 경계부에서 상기 제3 드레인 전극과 오버랩되어 있는 액정 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 게이트 라인은 상기 제1 서브 화소 전극의 제1 영역 및 상기 제1 서브 화소 전극의 제2 영역을 가로지르는 액정 표시 장치.
  10. 제9 항에 있어서,
    상기 화소 전극의 양 측면은 평행하게 연장되어 있으며,
    상기 제1 영역 및 상기 제2 영역의 경계부에 상기 화소 전극의 양 측면과 평행하게 지그재그로 연장되어 있는 사선형 간극을 구비하는 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 화소 전극의 양 측면 및 상기 사선형 간극은 상기 제1 및 제2 게이트 라인과 45° 또는 -45°의 경사각을 이루는 액정 표시 장치.
  12. 제10 항에 있어서,
    상기 화소 전극은 상기 양 측면의 경사방향이 바뀌는 적어도 하나의 절곡부를 포함하며, 상기 절곡부에서 상기 제1 및 제2 게이트 라인과 평행하고 상기 사선형 간극과 이어지는 수평형 간극을 구비하는 액정 표시 장치.
  13. 제12 항에 있어서,
    상기 화소 전극은 3개의 절곡부를 구비하며, 상기 화소 전극의 상부로부터 하측 방향으로 제1 절곡부, 제2 절곡부 및 제3 절곡부를 구비하는 액정 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 게이트 라인은 상기 제1 절곡부를 가로지르며, 상기 화소 전극은 상기 제2 절곡부를 기준으로 상하가 전체적으로 대칭인 액정 표시 장치.
  15. 가로 방향으로 각각 연장되어 제1 및 제2 게이트 라인;
    상기 제1 및 제2 게이트 라인과 절연되어 교차하는 데이터 라인, 상기 데이터 라인으로부터 분지된 제1 및 제2 소오스 전극, 상기 제1 및 제2 소오스 전극과 이격되어 마주하는 제1 및 제2 드레인 전극, 및 상기 데이터 라인으로부터 분지된 제3 소오스 전극을 포함하는 데이터 배선;
    상기 제1 게이트 라인, 상기 제1 소오스 전극 및 상기 제1 드레인 전극과 연결된 제1 박막 트랜지스터;
    상기 제2 게이트 라인, 상기 제2 소오스 전극 및 상기 제2 드레인 전극과 연 결된 제2 박막 트랜지스터; 및
    양 측면이 상기 제1 및 제2 게이트 라인과 경사를 이루며 지그재그로 연장되어 있으며, 상기 연장 방향을 따라 제1 영역 및 제2 영역으로 분할되는 화소 전극을 포함하되,
    상기 화소 전극은 상기 제1 박막 트랜지스터에 연결되어 있고, 상기 제1 영역 및 상기 제2 영역의 상부 및 하부를 점유하며, 상기 제1 영역과 상기 제2 영역이 연결 전극에 의해 연결되어 있는 제1 서브 화소 전극, 및 상기 제2 박막 트랜지스터에 연결되어 있고, 상기 제2 영역의 중앙부를 점유하며, 일측면이 상기 제1 서브 화소 전극의 제1 영역에 인접하고, 상단 및 하단이 상기 제1 서브 화소 전극의 상기 제2 영역에 인접하는 제2 서브 화소 전극을 포함하며,
    상기 제2 게이트 라인은 상기 제1 영역 및 상기 제2 영역의 경계부에서 상기 제3 소오스 전극과 오버랩되어 있는 액정 표시 장치.
  16. 제15 항에 있어서,
    상기 제2 게이트 라인은 상기 제1 서브 화소 전극의 제1 영역 및 상기 제1 서브 화소 전극의 제2 영역을 가로지르는 액정 표시 장치.
  17. 제16 항에 있어서,
    상기 화소 전극의 양 측면은 평행하게 연장되어 있으며,
    상기 제1 영역 및 상기 제2 영역의 경계부에 상기 화소 전극의 양 측면과 평 행하게 지그재그로 연장되어 있는 사선형 간극을 구비하는 액정 표시 장치.
  18. 제17 항에 있어서,
    상기 화소 전극의 양 측면 및 상기 사선형 간극은 상기 제1 및 제2 게이트 라인과 45° 또는 -45°의 경사각을 이루는 액정 표시 장치.
  19. 제17 항에 있어서,
    상기 화소 전극은 상기 양 측면의 경사방향이 바뀌는 적어도 하나의 절곡부를 포함하며, 상기 절곡부에서 상기 제1 및 제2 게이트 라인과 평행하고 상기 사선형 간극과 이어지는 수평형 간극을 구비하는 액정 표시 장치.
  20. 제19 항에 있어서,
    상기 화소 전극은 3개의 절곡부를 구비하며, 상기 화소 전극의 상부로부터 하측 방향으로 제1 절곡부, 제2 절곡부 및 제3 절곡부를 구비하는 액정 표시 장치.
  21. 제20 항에 있어서,
    상기 제2 게이트 라인은 상기 제1 절곡부를 가로지르며, 상기 화소 전극은 상기 제2 절곡부를 기준으로 상하가 전체적으로 대칭인 액정 표시 장치.
KR1020060073493A 2006-08-03 2006-08-03 액정 표시 장치 KR101300184B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060073493A KR101300184B1 (ko) 2006-08-03 2006-08-03 액정 표시 장치
JP2006306637A JP4994003B2 (ja) 2006-08-03 2006-11-13 液晶表示装置
CN2007101382910A CN101118358B (zh) 2006-08-03 2007-08-03 液晶显示器和平板显示器
US11/833,794 US7916234B2 (en) 2006-08-03 2007-08-03 Liquid crystal display having first and second thin film transistors and first and second sub-pixel electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073493A KR101300184B1 (ko) 2006-08-03 2006-08-03 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20080012542A true KR20080012542A (ko) 2008-02-12
KR101300184B1 KR101300184B1 (ko) 2013-08-26

Family

ID=39028753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073493A KR101300184B1 (ko) 2006-08-03 2006-08-03 액정 표시 장치

Country Status (4)

Country Link
US (1) US7916234B2 (ko)
JP (1) JP4994003B2 (ko)
KR (1) KR101300184B1 (ko)
CN (1) CN101118358B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620349B (zh) * 2008-07-04 2011-12-14 群康科技(深圳)有限公司 液晶显示装置
KR20100008146A (ko) * 2008-07-15 2010-01-25 삼성전자주식회사 입체영상 표시 장치
TWI384434B (zh) * 2008-08-28 2013-02-01 Au Optronics Corp 可撓式顯示面板及其製造方法、光電裝置及其製造方法
WO2010055633A1 (ja) * 2008-11-11 2010-05-20 シャープ株式会社 液晶表示装置及び液晶表示装置の製造方法
KR101541794B1 (ko) * 2008-12-09 2015-08-04 삼성디스플레이 주식회사 액정 표시 장치
CN102654686B (zh) * 2012-02-15 2015-04-08 京东方科技集团股份有限公司 一种液晶显示面板及显示装置
CN103779360B (zh) * 2014-02-12 2017-02-15 鄂尔多斯市源盛光电有限责任公司 显示基板及其制作方法、显示装置
WO2016194804A1 (ja) * 2015-06-05 2016-12-08 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
KR102426711B1 (ko) * 2015-11-18 2022-07-29 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107450239A (zh) * 2017-08-29 2017-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN113920957B (zh) * 2021-10-29 2022-07-26 重庆惠科金渝光电科技有限公司 液晶显示设备及其驱动方法
CN116594230A (zh) * 2023-06-07 2023-08-15 北京视延科技有限公司 显示基板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100569718B1 (ko) 2003-05-20 2006-04-10 삼성전자주식회사 다중 도메인 액정 표시 장치
KR100541534B1 (ko) * 2003-06-30 2006-01-11 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050014414A (ko) 2003-07-31 2005-02-07 삼성전자주식회사 다중 도메인 액정 표시 장치
KR101157223B1 (ko) * 2003-10-29 2012-06-15 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR20050080313A (ko) 2004-02-09 2005-08-12 삼성전자주식회사 어레이 기판과, 이의 제조 방법 및 액정 표시 장치
KR101189266B1 (ko) * 2004-09-24 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
TWI399598B (zh) 2004-12-27 2013-06-21 Samsung Display Co Ltd 液晶顯示器
US7656487B2 (en) * 2005-07-01 2010-02-02 Samsung Electronics Co., Ltd. Liquid crystal display
KR101230304B1 (ko) * 2005-09-07 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US20080030640A1 (en) 2008-02-07
JP2008040448A (ja) 2008-02-21
CN101118358A (zh) 2008-02-06
KR101300184B1 (ko) 2013-08-26
US7916234B2 (en) 2011-03-29
JP4994003B2 (ja) 2012-08-08
CN101118358B (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
KR101300184B1 (ko) 액정 표시 장치
JP5739362B2 (ja) 液晶表示装置
KR101293950B1 (ko) 표시기판 및 이를 갖는 표시패널
JP5836607B2 (ja) 液晶表示装置
JP5391435B2 (ja) 液晶表示装置
KR100870005B1 (ko) 액정 표시 장치
US7973864B2 (en) Liquid crystal display
US20090244424A1 (en) Liquid crystal display, thin film transistor substrate and method thereof
US7751009B2 (en) Array substrate for in-plane switching mode liquid crystal display
KR20100124618A (ko) 액정 표시 장치
KR20100061123A (ko) 액정 표시 장치
KR20110120624A (ko) 횡전계형 액정표시장치용 어레이 기판
KR20080030244A (ko) 액정 표시 장치
US7929099B2 (en) Liquid crystal display with improved lateral visibility
JP5260916B2 (ja) 液晶表示装置
KR20080047788A (ko) 액정 표시 장치
US8098354B2 (en) Liquid crystal display
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR20070047861A (ko) 표시 기판과, 이를 구비한 액정표시패널 및 표시 장치
KR101794283B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR100672215B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20080098882A (ko) 액정 표시 장치
KR101348376B1 (ko) 액정 표시 장치
KR20050068258A (ko) 횡전계형 액정표시장치
KR100853228B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 6