KR20080012350A - 주파수 제어 시스템, 방법, 및 장치 - Google Patents

Abstract

일 실시형태에 따른 수신기는, 송신된 신호의 복수의 수신 인스턴스들을 포함하는 샘플들의 스트림을 수신하도록 구성된 주파수 제어 유닛을 포함한다. 이 주파수 제어 유닛은, 하나를 초과하는 수신 인스턴스들에 기초한 (예를 들어, 로테이션을 지시하는) 제 1 보정 신호, 및 하나를 초과하는 수신 인스턴스들에 또한 기초하는 (예를 들어, 발진기를 제어하는) 제 2 보정 신호를 출력하도록 구성된다. 일부 실시형태들에서, 제어되는 발진기는 GPS 인공위성으로부터 수신되는 신호와 같은 또다른 신호를 수신 및/또는 송신하는데 이용된다. 다른 실시형태들에서, 수신 인스턴스들은 GPS 신호로부터의 것이다. 또다른 실시형태들에서, 고정-주파수 발진기가 이용되고, 제 2 보정 신호가 GPS 신호와 같은 또다른 신호를 수신 및/똔느 송신하는데 이용된다.

주파수 제어, 수신기, 발진기, 주파수 레퍼런스, 수신 인스턴스, 주파수 에러, 핑거

Description

주파수 제어 시스템, 방법, 및 장치{SYSTEMS, METHODS, AND APPARATUS FOR FREQUENCY CONTROL}

관련 출원

본 출원은 2005년 5월 10일 출원된 "SYSTEMS, METHODS, AND APPARATUS FOR FREQUENCY CONTROL" 이라는 제목의 미국 가특허출원 제 60/679,783 호 및 2006년 1월 26일 출원된 "SYSTEMS, METHODS, AND APPARATUS FOR FREQUENCY CONTROL" 이라는 제목의 미국 가특허출원 제 60/762,958 호를 기초로 우선권을 주장한다.

발명의 분야

본 발명은 무선 통신에 관한 것이다.

배경

무선 채널을 통해 정보를 송신 및/또는 수신하는 대부분의 시스템은 몇몇 형태의 주파수 제어에 의존한다. 예를 들어, 무선 송신기는 통상적으로 발진기에 의해 국부적으로 발생된 주파수 레퍼런스 (frequency reference) 로부터 도출되는 무선-주파수 캐리어 신호 상으로 정보를 변조한다. 수신기가 송신된 신호를 수신할 수 있기 위하여는, 예를 들어 주파수 레퍼런스를 제어하여, 캐리어 신호의 주파수를 실질적으로 일정하게 유지하는 것이 바람직하다.

발진기는 통상적으로 온도에 민감하다. 발진기의 출력 주파수에 영향을 미치는 온도 전이는 주변 온도 및 컴포넌트들 근처로부터의 국부적인 가열과 같은 팩터들에 기인할 수도 있다. 발진기 신호의 주파수 (그리고 따라서 캐리어 신호의 주파수) 의 온도 전이로 인한 드리프팅을 방지하기 위하여 몇몇 형태의 주파수 제어를 적용하는 것이 바람직할 수도 있다.

유사하게, 무선 수신기는 통상적으로 발진기에 의해 국부적으로 발생된 주파수 레퍼런스를 적용하여, 변조된 정보를 갖는 소망하는 캐리어 신호를 수신한다. 수신기가 송신된 신호를 계속 받을 수 있기 위해서는, 주파수 레퍼런스의 주파수를 실질적으로 일정하게 유지하는 것이 바람직할 수도 있다. 송신기와 마찬가지로, 수신기 (트랜시버처럼 송신기와 일체로 형성될 수도 있다) 는 온도 전이로 인해 발진기 주파수의 변화를 경험할 수도 있다. 하지만, 수신기는 또한 수신 신호의 도플러 효과에 대해 보상할 필요가 있을 수도 있다.

수신기와 송신원 사이의 상대적인 운동 (및/또는 이동하는 리플렉터에 의해 야기될 수도 있는 수신기와 송신원 사이의 겉보기 운동) 은

로서 헤르쯔로 표현될 수 있는 수신기에서의 도플러 주파수 에러를 야기한다 (여기서, ν 는 수신기에 대한 송신원의 겉보기 상대 속도이고, f 는 헤르쯔 단위의 캐리어 주파수이고, c 는 광속이며, φ 는 수신기의 이동 방향과 수신기로부터 송신원으로의 방향 사이의 각이다). 수신기가 정확하게 송신원을 향하여 이동한다면 φ 는 0 이고, 수신기가 송신원과 정반대 방향으로 이동하면 φ 는 π 라디안이다. 기가헤르쯔 범위의 캐리어 주파수 및 시속 수백 마일의 상대 속도의 경우, 도플러 에러는 수백 헤르쯔 만큼 높을 수도 있고, 통상적으로 더 낮은 상대 속도의 경우에는 수십 헤르쯔의 도플러 에러가 발생한다.

온도 전이 및 도플러 에러를 겪을 수도 있는 무선 통신 시스템에서 주파수 제어를 달성하는 것은 바람직하다.

요약

일 실시형태에 따른 장치는 프로세싱 유닛을 포함하는 주파수 제어 유닛을 포함한다. 프로세싱 유닛은, 송신된 신호의 복수의 수신 인스턴스를 포함하는 샘플들의 스트림을 수신하고, 복수의 주파수 에러들을 출력하도록 구성된다. 그 복수의 주파수 에러들의 각각은 송신된 신호의 대응하는 복수의 수신 인스턴스에 기초한다. 주파수 제어 유닛은 또한, 하나를 초과하는 복수의 주파수 에러들에 기초하여 결합된 에러를 출력하도록 구성된 결합기, 및 샘플들의 스트림에 기초하여 로테이션 신호를 출력하도록 구성된 제 1 이득 및 누산 스테이지 (accumulate stage) 를 구비한다. 복수의 주파수 에러들의 각각은 로테이션 신호의 제 1 상태에 기초하고, 제 1 이득 및 누산 스테이지는 결합된 에러에 기초하여 로테이션 신호의 제 2 상태를 계산하도록 구성된다.

다른 실시형태에 따른 수신기는, 발진기 제어 신호에 기초하여 소정의 주파수를 갖는 주파수 레퍼런스를 출력하도록 구성되는 발진기를 구비한다. 수신기는 또한, 주파수 레퍼런스에 기초하여 제 1 국부 발진기 (local oscillator; LO) 신호를 수신하고, 그 제 1 LO 신호에 따라, 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 생성하도록 구성된 제 1 다운컨버터를 포함한다. 수신기는 또한, 그 제 1 복소 디지털 신호에 기 초하여 발진기 제어 신호를 계산하도록 구성된 주파수 제어 유닛을 포함한다. 수신기는 또한, 주파수 레퍼런스에 기초하여 제 2 LO 신호를 수신하고, 그 제 2 LO 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성된 제 2 다운컨버터를 포함한다. 또다른 실시형태에 따른 수신기는 또한, 제 2 복소 디지털 신호에 기초하여 기저대역 디지털 신호를 생성하고, 그 기저대역 디지털 신호에 기초하여 수신기의 물리적 위치를 계산하도록 구성된 프로세싱 유닛을 포함한다.

또다른 실시형태에 따른 수신기는, 제 1 캐리어 주파수를 갖는 제 1 RF 신호에 기초하여 제 1 복소 디지털 신호를 출력하도록 구성된 제 1 다운컨버터; 및 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 출력하도록 구성된 제 2 다운컨버터를 구비한다. 수신기는 또한, 제 1 복소 디지털 신호에 기초하여 주파수 보정 신호를 계산하도록 구성된 주파수 제어 유닛; 및 그 주파수 보정 신호에 따라, 제 2 복소 디지털 신호에 기초하여 기저대역 디지털 신호를 생성하도록 구성된 프로세싱 유닛을 포함한다. 기저대역 디지털 신호는 제 2 RF 신호에 의해 반송되는 정보 심볼들의 스트림을 포함한다. 또다른 실시형태에 따른 수신기에서, 프로세싱 유닛은, 기저대역 디지털 신호에 기초하여 수신기의 물리적 위치를 계산하도록 구성된다.

또다른 실시형태에 따른 수신기는, 제 1 캐리어 주파수를 갖는 제 1 RF 신호에 기초하여 제 1 복소 디지털 신호를 생성하도록 구성된 제 1 다운컨버터; 및 그 제 1 복소 디지털 신호에 기초하여 타이밍 조정 신호를 계산하도록 구성된 제 1 프 로세싱 유닛을 구비한다. 수신기는 또한, 그 타이밍 조정 신호에 따라 클럭 신호를 생성하도록 구성된 클럭 합성기 (clock synthesizer); 및 (A) 상기 클럭 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성된 제 2 다운컨버터, 및 (B) 상기 클럭 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 3 캐리어 주파수를 갖는, 그리고 제 3 복소 디지털 신호에 기초한, 제 3 RF 신호를 생성하도록 구성된 업컨버터 중 하나 이상을 포함한다.

또다른 실시형태에 따른 주파수 제어의 방법은, 송신된 신호의 복수의 수신 인스턴스를 포함하는 샘플들의 스트림을 수신하는 단계, 및 복수의 주파수 에러들을 획득하는 단계를 포함한다. 복수의 주파수 에러들의 각각은, (A) 샘플들의 스트림에 기초한 로테이션 신호의 제 1 상태, 및 (B) 송신된 신호의 대응하는 복수의 수신 인스턴스에 기초한다. 본 방법은 또한, 하나를 초과하는 복수의 주파수 에러들에 기초하여 결합된 에러를 획득하는 단계, 및 그 결합된 에러에 기초하여, 로테이션 신호의 제 2 상태를 계산하는 단계를 포함한다.

또다른 실시형태에 따른 주파수 제어의 방법은, 제 1 RF 신호에 기초하는 제 1 신호의 주파수 에러를 판정하는 단계를 포함한다. 본 방법은, 주파수 에러에 기초한 제 1 보정 신호, 및 주파수 에러에 기초한 제 2 보정 신호를 획득하는 단계를 포함하고, 여기서, 제 2 보정 신호는 상기 제 1 보정 신호와 상이하다. 본 방법은 또한, 제 1 보정 신호에 따라 상기 제 1 신호를 프로세싱하는 단계, 및 제 2 보정 신호에 따라 제 2 RF 신호에 대해 연산 (operation) 을 수행하는 단계를 포 함하고, 여기서, 상기 연산은, (A) 제 2 RF 신호를 송신하는 단계, 및 (B) 제 2 RF 신호를 수신하는 단계 중 하나 이상을 포함한다.

도면의 간단한 설명

본 명세서에서 달리 언급하지 않는 한, 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성을 지칭한다.

도 1a 는 일 실시형태에 따른 수신기 (10) 의 블록도를 나타낸다.

도 1b 는 수신기 (10) 의 다른 구현 (12) 의 블록도를 나타낸다.

도 2 는 RF 유닛 (110) 의 일 구현 (112) 의 블록도를 나타낸다.

도 3a 및 도 3b 는 다운컨버터 (120) 의 실시형태들 (122 및 124) 의 블록도를 나타낸다.

도 3c 및 도 3d 는 다운 컨버터 (122) 와 다운컨버터 (124) 를 각각 포함하는 구성의 블록도를 나타낸다.

도 4 는 가변-주파수 발진기 (190) 의 일 구현 (192) 의 블록도를 나타낸다.

도 5 는 일 실시형태에 따라 주파수 제어 유닛 (130) 의 일 구현 (132) 의 블록도를 나타낸다.

도 6a 는 기저대역 프로세싱 유닛 (200) 의 일 구현 (200a) 의 블록도를 나타낸다.

도 6b 는 핑거 (220a) 의 일 구현 (222a) 의 블록도를 나타낸다.

도 7 은 로테이터 (230) 의 일 구현 (232) 을 나타낸다.

도 8a 및 도 8b 는 디코더 (240) 의 구현들 (242 및 244) 의 블록도를 나타 낸다.

도 9a, 도 9b, 및 도 9c 는 에러 계산기 (250) 의 구현들 (252, 254, 및 256) 의 블록도를 나타낸다.

도 9d 는 에러 계산기의 일 구현 (258) 의 블록도를 나타낸다.

도 10a 는 기저대역 프로세싱 유닛 (200) 의 일 구현 (200b) 의 블록도를 나타낸다.

도 10b 는 핑거 (220b) 의 일 구현 (222b) 의 블록도를 나타낸다.

도 11a 및 도 11b 는 제 1 이득 및 누산 스테이지 (150) 의 구현들 (152 및 154) 의 블록도를 나타낸다.

도 12a 는 핑거 (220) 의 일 구현 (220c) 의 블록도를 나타낸다.

도 12b 는 기저대역 프로세싱 유닛 (200) 의 일 구현 (200c) 의 블록도를 나타낸다.

도 12c 는 주파수 제어 유닛 (130) 의 일 구현 (134) 의 블록도를 나타낸다.

도 13a, 13b, 13c, 13d, 및 13e 는 제 2 이득 및 누산 스테이지 (160) 의 구현들 (162, 164, 166a, 166b, 및 166c) 의 블록도를 나타낸다.

도 14a 는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (166d) 의 블록도를 나타낸다.

도 14b 는 슬루 레이트 (slew rate) 테스팅 로직 블록 (430) 의 블록도를 나타낸다.

도 15a 는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (168) 의 블록도를 나타낸다.

도 15b 는 스케일링 팩터 계산기 (185) 의 블록도를 나타낸다.

도 16a 는 기저대역 프로세싱 유닛 (300) 의 일 구현 (300b) 의 블록도를 나타낸다.

도 16b 는 주파수 제어 유닛 (130) 의 일 구현 (136) 의 블록도를 나타낸다.

도 17 은 핑거 (220d) 의 일 구현 (222d) 의 블록도를 나타낸다.

도 18a 는 기저대역 프로세싱 유닛 (300) 의 일 구현 (300c) 의 블록도를 나타낸다.

도 18b 는 핑거 (220e) 의 일 구현 (222e) 의 블록도를 나타낸다.

도 19a 는 핑거 (220c) 의 일 구현 (222f) 의 블록도를 나타낸다.

도 19b 는 주파수 제어 유닛 (136) 의 일 구현 (136a) 의 블록도를 나타낸다.

도 20 은 주파수 제어 유닛 (130) 의 일 구현 (138) 의 블록도를 나타낸다.

도 21a 는 기저대역 프로세싱 유닛 (310) 의 일 구현 (310a) 의 블록도를 나타낸다.

도 21b 는 핑거 (320a) 의 일 구현 (322a) 의 블록도를 나타낸다.

도 22a 는 기저대역 프로세싱 유닛 (310) 의 일 구현 (310b) 의 블록도를 나타낸다.

도 22b 는 핑거 (320b) 의 일 구현 (322b) 의 블록도를 나타낸다.

도 23a 및 도 23b 는 제 1 이득 및 누산 스테이지 (350) 의 구현들 (352 및 354) 의 블록도를 나타낸다.

도 24 는 일 실시형태에 따른 수신기의 블록도를 나타낸다.

도 25a 는 핑거 (222b) 의 일 구현 (224b) 의 블록도를 나타낸다.

도 25b 는 핑거 (220c) 의 일 구현 (224c) 의 블록도를 나타낸다.

도 26a 는 타임 제어 유닛 (510) 의 일 구현 (512) 의 블록도를 나타낸다.

도 26b 는 타임 제어 유닛 (510) 의 일 구현 (514) 의 블록도를 나타낸다.

도 27a 는 주파수 제어 유닛 (130) 의 일 구현 (130t) 의 블록도를 나타낸다.

도 27b 는 제 1 이득 및 누산 스테이지 (150t) 의 일 구현의 블록도를 나타낸다.

도 28 은 주파수 제어 유닛 (130) 의 일 구현 (P10) 을 포함하는 수신기의 블록도를 나타낸다.

도 29 는 타이밍 조정 정보를 전송하도록 구성된 수신기의 일 실시예를 나타낸다.

도 30 은 일 실시형태에 따른 수신기의 블록도를 나타낸다.

도 31 은 수신기의 일 구현의 블록도를 나타낸다.

도 32a 및 도 32b 는 실시형태들에 따른 방법들 (M100 및 M200) 의 플로우차트들을 나타낸다.

도 33 은 수신기의 일 구현 (20) 의 블록도를 나타낸다.

도 34 및 도 35 는 다운컨버터 (D122) 와 다운컨버터 (D124) 를 각각 포함하는 구성의 블록도를 나타낸다.

도 36 은 수신기의 일 구현 (22) 의 블록도를 나타낸다.

도 37 은 수신기의 일 구현 (24) 의 블록도를 나타낸다.

도 38 은 주파수 제어 유닛 (D132) 의 블록도를 나타낸다.

도 39 는 수신기의 일 구현 (26) 의 블록도를 나타낸다.

상세한 설명

"신호 B 는 신호 A 로부터 도출된다" 또는 "신호 B 는 신호 A 에 기초한다" 형태의 표현은 신호 B 는 신호 A 와 동일하다, 신호 B 는 신호 A 에 다양한 연산들 (아마도 신호 A 또는 그 신호 A 의 부분 또는 도출물을 또다른 신호와 결합하는 것을 포함할 것이다) 을 수행하여 나온 결과이다, 및/또는 신호 B 는 신호 A (또는 그 신호 A 의 부분 또는 도출물) 를 또다른 신호에 인가한 결과라는 것을 나타낸다.

"채널" 이라는 용어는 문맥으로 알 수 있을 것이지만, 무선 통신용 주파수 대역, 확산 코드에 의해 동일 주파수 대역의 다른 신호들로부터 구분되는 신호, 및 커버링 코드 (covering code) (예를 들어, 채널화 코드) 에 의해 동일 확산 코드를 갖는 다른 신호들로부터 구분되는 신호 중 하나 이상을 나타낼 수도 있다.

실시형태들은, 다중경로 인스턴스들을 프로세스하도록 구성되는 아키텍쳐 (architecture) 들을 수신하는 핑거를 포함하고, 여기서, (예를 들어, 평균 도플러 에러와 관련되는) 하나를 초과하는 다중경로 인스턴스로부터 도출되는 로테이션이 하나를 초과하는 핑거에 적용된다. 또다른 실시형태는, 발진기를 제어하도록 구성되는 아키텍쳐들을 포함하고, 여기서, 이러한 제어는 수신 신호의 하나를 초과하는 다중경로 인스턴스에 기초하고, 발진기는 다른 신호를 수신 및/또는 송신하는데 이용되는 주파수 레퍼런스를 제공한다.

수신기 또는 트랜시버와 같은 무선 통신 디바이스는 하나를 초과하는 RF 체인 (RF chain) 을 지원하는 발진기를 포함할 수도 있다. 예를 들어, 발진기는 주파수 레퍼런스를 2 개의 별개의 수신 체인들에 및/또는 하나의 수신 체인 및 하나의 송신 체인에 제공할 수도 있다. 발진기의 주파수는 이 2 개의 체인들 중 하나를 통해 수신된 신호에 기초하여 제어될 수도 있다. 하지만, 그 수신된 신호가 다른 체인에 존재하지 않는 주파수 에러를 포함하는 경우 문제가 발생할 수도 있다.

일 실시형태에 따른 수신기는, NAVSTAR GPS (예를 들어, Global Positioning Service Signal Specification, 제 2 판, 1995, USCG Navigation Center, Alexandria, VA), 러시아 공화국에 의해 운용되는 GLONASS GPS, 및/또는 유럽에서 제안된 GALILEO 시스템과 같은 하나 이상의 위성 항법 시스템으로부터 신호들을 수신하도록 구성될 수도 있다. NAVSTAR GPS 는, 1.57542 GHz (L1 주파수라고도 불린다) 의 캐리어 상으로 BPSK (binary phase-shift-keying) 변조되는 DSSS (direct sequence spread spectrum) 신호를 통해 초당 50비트의 데이터 레이트로 네비게이션 메세지를 송신하는 한 셋트의 위성들 또는 "우주선 (space vehicle; SV)" 을 포함한다. 신호 확산을 위해 각각의 SV 는 1.023MHz 의 칩 레이트 및 1023 칩의 길이를 갖는 상이한 의사-랜덤 잡음 (PN) 코드 (C/A (coarse acquisition) 코드라고도 불린다) 셋트를 이용한다. SV 들은 또한, 1.22760GHz (L2 주파수라고도 불린다) 의 캐리어 상으로 변조되는 10.23MHz 코드를 통해 메세지들을 송신할 수도 있다. GPS 신호들은 통상적으로 위치 결정 오퍼레이션을 지원하기 위해 지상 수신기들에 의해 이용된다. 통상적으로, 3 차원에서 위치를 결정하기 위해서는 4 개 이상의 SV 들로부터의 신호들이 필요하다.

GPS 수신기들은 통상적으로 주파수 변화에 매우 민감하다. 이러한 변화들은 예를 들어, 온도 전이 및/또는 저-주파수 위상 잡음에 의해 야기되는 국부 발진기 주파수에서의 변화로 인해 발생할 수도 있다. 한편, GPS 수신기의 운동은 일반적으로 수신기와 송신원 사이의 방향에 대부분 직교하는 방향이고, 위성들의 그 궤도에서의 (초당 수킬로미터 크기의) 겉보기 속도는 수신기의 예상되는 속도보다 통상적으로 훨씬 더 크다.

많은 발진기들은 몇몇 형태의 온도 보상을 포함하지만, 그 온도 보상의 정확성에 따라 발진기의 비용 및/또는 크기가 증가할 수도 있다. 따라서, 발진기들 및/또는 개별 발진기들의 사양들 사이의 변화에 더욱 둔감한 수신기 디자인을 획득하는 것이 바람직할 수도 있다. 이러한 디자인에는 발진기의 주파수에 영향을 미치는 제어 신호를 적용하여 에러들을 감소시키는 주파수 트랙킹 루프 등이 있을 수 있다. GPS 수신기에서, 이러한 제어 신호는, 예를 들어 수신된 신호의 연속 심볼들 중에서 검출되는 위상 변화들로부터 도출될 수도 있다.

일 실시형태에 따른 수신기는 무선 통신을 위한 네트워크를 통해 정보 (예를 들어, 음성 및/또는 데이터) 를 수신 및/또는 송신하도록 구성될 수도 있다. 이러한 수신기는 코드-분할-다중-접속 (CDMA) 시스템의 하나 이상의 채널을 통해 정보를 수신 및/또는 송신하도록 구성될 수도 있다. 예를 들어, 이러한 수신기는, TIA, EIA, 3GPP, 3GPP2, CWTS (중국), ARIB (일본), TTC (일본), TTA (한국), ITU, 및/또는 ETSI (유럽) 에 의해 공표된 CDMA, TD-SCDMA, W-CDMA (예를 들어, 3G TS 25.211/2/3/4), UMTS, IS-95-A/B/C (cdmaOne), IS-98, IS-835-A (cdma2000), IS-856 (cdma2000 HDR), IS-2000.1-A 및 IS-2000 시리즈 (cdm2000) 의 다른 문헌들, IS-707-A (데이터 서비스), cdma2000 1xEV, cdma2000 1xEV-DO, cdma2000 1x EV-DV (1x-EV 페이즈 2 라고도 불린다), cdma2000 3x, 3GPP2 cdma2000 (예를 들어, TR-45.5, C.S0005-A, C.S0024), 및 IMT-2000 등의 표준들 또는 형식들의 하나 이상의 적어도 일부에 따라 가입자 유닛, 접속 단말 (access terminal; AT), 송수신 기지국 (base transceiver station; BTS), 및/또는 사용자 장치 (user equipment; UE) 의 기능들의 일부 또는 전부를 수행할 수도 있다. 이러한 수신기 또는 트랜시버는 800MHz, 1800MHz, 및/또는 1900MHz 의 대역 또는 그 부근 대역을 통해 통신하도록 구성될 수도 있다. 이러한 수신기 또는 트랜시버는, BPSK (binary PSK), QPSK (quadrature PSK), OQPSK (offset QPSK), QAM (quadrature amplitude modulation), MSK (minimum-shift keying), 또는 GMSK (Gaussian MSK) 와 같은 M-진수 형태의 위상-시프트 키잉 (PSK) 을 통해 통신하도록 구성될 수도 있다. 다른 예들로는 UBM (Universal Broad Media) 신호 또는 MediaFLO (Forward Link Only) 신호를 수신하도록 구성되는 수신기 등이 있다.

CDMA 신호의 수신기는 또한 국부 발진기 주파수의 변화에 의해 영향을 받을 수도 있다. 하지만, 이러한 수신기들은 또한 수신기와 송신원 사이의 상대적인 운동에 의해 야기되는 도플러 주파수 에러를 겪기 쉽다. 이러한 수신기는, 예를 들어 발진기의 주파수에 영향을 미치는 제어 신호를 적용하여 이러한 에러들을 고려하는 주파수 트랙킹 루프를 포함하는 것이 바람직하다. CDMA 신호에서 경험되는 도플러 에러는 동일 수신기에 의해 수신되는 GPS 신호에서는 존재하지 않고, 따라서, GPS 수신 체인에도 레퍼런스를 제공하는 발진기를 제어하기 위해 이러한 에러를 인가하는 것은 GPS 체인에 잡음을 부가할 수 있다.

한 가지 선택으로, 예를 들어 발진기의 온도 보상 회로는 가능하면 계속 동작하도록 하면서, 주파수 제어 신호가 일시적으로 발진기 주파수를 변화시키지 못하도록 함으로써, GPS 오퍼레이션 동안 발진기의 주파수의 조정을 디스에이블 (disable) 시킬 수도 있을 것이다. 하지만, 이러한 선택은 보상되지 않는 온도 전이 (예를 들어, 발진기의 온도 보상 회로의 보정 용량을 넘어서는 변화) 로 인한 발진기의 변화를 허용할 수 있어 GPS 수신 체인의 성능에 영향을 미칠 수 있다. 다른 선택으로는, 더 양호한 온도 보상을 갖는 발진기를 이용할 수도 있지만, 이러한 발진기는 더 비싸고 및/또는 더 클 것이다. 또다른 선택으로는, CDMA 와 GPS 체인에 대해 개별적으로 발진기를 이용할 수도 있으며, 이는 비용 및 사이즈 면에서 분명히 효과적일 것이다. 여기에 설명된 바와 같은 실시형태들은 하나의 발진기를 허용하는데 적용될 수도 있을 것이다.

도 1a 는 일 실시형태에 따른 수신기 (10) 의 블록도를 나타낸다. 무선- 주파수 (RF) 프론트 엔드 (110) 는 안테나 (105) 를 통해 신호를 수신하고, 대응하는 RF 신호 (S10) 를 다운컨버터 (120) 로 출력한다. 다운컨버터 (120) 는 주파수 레퍼런스 (S30) 에 기초한 신호에 따라 RF 신호 (S10) 를 기저대역의 또는 그 부근의 복소 신호 (S20) 로 다운컨버팅한다. 주파수 제어 유닛 (130) 은 복소 신호 (S20) 에 기초하여 발진기 제어 신호 (S70) 를 생성한다. 가변-주파수 발진기 (190) 는 발진기 제어 신호 (S70) 에 기초한 신호에 따라 주파수 레퍼런스 (S30) 를 생성한다.

수신기 (10) 는 독립적인 유닛 (가능하게는 예를 들어 전력 운용, 유저 인터페이스 지원, 복소 신호 (S20) 에 의해 반송되는 정보의 추가적인 프로세싱 등을 위한 다른 엘리먼트들을 포함할 수도 있다) 일 수도 있고, 또는, 다른 회로들 및/또는 기능들도 포함하는 디바이스 또는 시스템의 부분일 수도 있다. 예를 들어, 수신기 (10) 는, 송신기를 또한 포함하는 트랜시버, 예를 들어, (기지국들의 네트워크를 포함하는 시스템과 통신하도록 구성되고, 예를 들어 마이크로폰, 스피커, 키패드를 포함하며, 회로들 및 프로세싱과 연관되는) 셀룰러 텔레폰과 같은 접속 단말 및/또는 (무선 채널과 예를 들어 PCMCIA 또는 USB 포트 사이의 데이터 전송을 지원하도록 구성되는) 무선 모뎀에 포함될 수도 있다. 이러한 트랜시버는 그 디바이스의 오퍼레이션들을 구성하고, 그 디바이스 내의 신호들을 프로세싱하며, 및/또는, 입력 디바이스들 (예를 들어, 마이크로폰, 키보드 또는 키패드) 및/또는 출력 디바이스 (예를 들어, 스피커 또는 오디오 출력 잭, 디스플레이 스크린) 를 포함할 수도 있는 디바이스의 유저 인터페이스를 제어하는 하나 이상의 프로세 서들과 통신할 수도 있다.

이러한 수신기 또는 송신기는 또한, 예를 들어 (MP3, WMA, AAC3 등과 같은 압축 형식들로 인코딩된 오디오 정보 및/또는 MPEG-2, MPEG-4, WMV 등과 같은 압축 형식들로 인코딩된 비디오 정보를 디코딩하도록 구성된) 미디어 플레이어, PDA, 휴대용 컴퓨터를 포함하여 더 많은 기능들을 지원하는 디바이스에 포함될 수도 있다. 이러한 더 많은 기능들은, 예를 들어, 수신기를 통해 수신된 멀티미디어 정보의 플레이백; 국부적으로 실행되는 애플리케이션들 (예를 들어, e-메일 클라이언트) 과 외부 서버 사이의 무선 모뎀을 통한 통신; 무선 모뎀을 통한 국부적 및 외부적 스케쥴들, 컨택트들, 또는 다른 데이터베이스들의 동기화와 같은, 수신기 및/또는 송신기의 오퍼레이션들과 통합될 수도 있다.

수신기 (10) 는 하나를 초과하는 수신 경로를 포함할 수도 있다. 예를 들어, 도 1b 는 RF 프론트 엔드 (110) 의 2 개의 인스턴스들 (110a, 110b) 및 다운컨버터 (120) 의 2 개의 인스턴스들 (120a, 120b) 을 포함하는 수신기 (10) 의 일 구현 (12) 의 블록도를 나타낸다. 이 실시예의 2 개의 경로들은 상이한 아날로그 및/또는 디지털 신호들을 가능하면 동시에 수신하도록 구성될 수도 있다. 예를 들어, 하나의 경로는 (예를 들어, 기지국으로부터) CDMA 신호를 수신할 수도 있는 한편, 다른 경로는 (예를 들어, SV 로부터) GPS 신호를 수신한다. 수신기 (10) 의 다른 구현들은 공통 안테나를 나누어 가지는 개별적인 수신 경로들을 포함할 수도 있다. 유사하게, 수신기 (10) 의 몇몇 구현들은 (예를 들어, 공통의 LNA 를 갖지만 상이한 대역들을 통과시키기 위해 상이한 각각의 필터들을 갖는) RF 프론트 엔드의 일부 또는 전부를 공유 수도 있다.

통상적으로 수신된 신호를 증폭 및/또는 컨디셔닝하는 기능을 하는 RF 프론트 엔드는 하나 이상의 증폭기 (예를 들어, 저-잡음 증폭기 또는 LNA) 및/또는 (예를 들어, 특정 주파수들 또는 대역들을 약화시키는) 필터를 포함할 수도 있다. RF 경로는 또한, 안테나 급전부 (antenna feed) 내부의 상이한 주파수 대역들을 분리하는 디플렉서 (diplexer) (또는 멀티플렉서) 및/또는 동일한 안테나를 통한 수신 및 송신 작용을 지원하는 듀플렉서와 같은 엘리먼트들을 포함할 수도 있다. 도 2 는 LNA 및 필터 (예를 들어, LC, 세라믹, 또는 SAW (surface acoustic wave) 필터) 를 포함하는 RF 프론트 엔드 (110) 의 일 구현 (112) 을 나타낸다. 수신기 (10) 는 하나를 초과하는 RF 프론트 엔드를 포함하도록 구성될 수도 있고, 및/또는, RF 프론트 엔드가 하나를 초과하는 다운컨버터를 공급하도록 구성될 수도 있다.

다운컨버터 (120) 는 RF 신호 (S10) 를 수신하고, 기저대역 또는 그 부근의 복소 신호 (S20) 를 출력한다. 도 3a 는 다운컨버터 (120) 의 헤테로다인 구현형태의 일 실시예 (122) 의 블록도를 나타낸다. RF 믹서는 RF 신호 (S10) 를 예를 들어 10MHz 대의 중간 주파수 (intermediate frequency; IF) 로 변환하기 위해 RF 국부 발진기 신호를 인가한다. IF 신호는, 본 실시예에서 (예를 들어 하나 이상의 이미지들을 약화시키는) 필터 및 가변 이득 증폭기 (variable-gain amplifier; VGA) 를 포함하는, IF 스테이지에서 프로세스된다. IF 믹서는 IF 신호를 기저대역으로 변환하기 위해 IF 국부 발진기 신호를 인가한다. 이 기저 대역 신호는 (예를 들어, 하나 이상의 이미지들을 약화시키기 위해) 필터링될 수도 있다.

ADC (analog-to-digital converter) 를 포함하는 디지타이저 (digitizer) 는 기저대역 신호를 아날로그로부터 샘플들의 디지털 스트림으로 변환한다. 수신된 신호가 특정 레이트 (예를 들어, 칩 레이트) 에서 디지털 정보에 의해 (예를 들어, PSK, QAM, MSK, 및/또는 OOK 변조를 통해) 변조되는 경우, ADC 는 (예를 들어 칩×2, 칩×4, 칩×8, 또는 칩×16 으로) 기저대역 신호를 오버샘플링할 수도 있다. ADC 는 또한, 병렬로 실행하는 (예를 들어, 각각의 것이 다운컨버터의 복소 신호 경로의 상이한 각각의 컴포넌트를 수신 및 디지털화하는) 2 개의 ADC 를 포함하도록 구성될 수도 있다. 디지타이저는 또한, 각각의 ADC 에 의해 생성된 디지털 스트림을 (예를 들어, 타이밍 조정 신호에 따라) 보간 (interpolate) 또는 데시메이팅 (decimate) 하는, 여기에 설명된 바와 같은 하나 이상의 리샘플러를 포함할 수도 있다.

도 3b 는 다운컨버터 (120) 의 호모다인 (또는 제로-IF) 구현형태의 일 실시예 (124) 의 블록도를 나타낸다. 제로-IF 변환 (다이렉트 다운컨버젼 (direct downconversion) 이라고도 한다) 에서, RF 신호는 기저대역으로 바로 변환된다. 이러한 다운컨버터들은 통상적으로 기저대역 신호의 DC 오프셋의 제거 또는 보상을 위한 회로를 또한 포함한다. 이러한 다운컨버터는 (예를 들어, 누설을 감소시키기 위해) 국부 발진기 신호의 진폭 제어를 또한 포함할 수도 있다. 제로 부근 IF (near-zero IF) (또는 VLIF (very low IF)) 변환으로 불리는 관련 기술에 서, RF 신호는 수백 kHz 또는 그 미만일 수도 있는 기저대역 부근 주파수로 바로 변환된다. VLIF 다운컨버터는 (예를 들어, IF 로부터 기저대역으로의 변환이 복소 신호 (S20) 의 로테이션에 의해 수행되는) IF 스테이지를 이용하여 또는 이를 이용함이 없이 구현될 수도 있다.

주파수 레퍼런스 (S30), 또는 주파수 레퍼런스 (S30) 에 기초한 신호는, 다운컨버터 (120) 에서 국부 발진기 신호로서 이용될 수도 있다. 하나 이상의 ADC 의 샘플링 클럭이 주파수 레퍼런스 (S30) 로부터 도출될 수도 있어, 주파수 레퍼런스 (S30) 는 또한 타임 레퍼런스로서 기능할 수도 있다. 도 3c 는, 다운컨버터 (122) 가, 주파수 레퍼런스 (S30) 에 의해 도출된, 각각의 주파수 합성기 (frequency synthesizer) 로부터 RF 및 IF 국부 발진기 신호를 수신하는 구성의 블록도를 나타낸다.

위상-고정 루프 (phase-locked loop; PLL) 로서 구현될 수도 있는 주파수 합성기는 통상적으로 입력 신호의 주파수를 소망하는 고정된 또는 프로그램가능한 값 (예를 들어, 정수값) 으로 곱하거나 나누도록 구성된다. 주파수 합성기는 M/N 또는 M/N:D 카운터 (예를 들어, Halter 의 미국특허 제 6449,329 호 또는 Severson 의 미국 특허출원 제 2004/0263221 호 공개공보에 개시된 것과 같은) 로서 구현될 수도 있다. 도 3c 의 실시예에서, ADC 는 역시 주파수 레퍼런스 (S30) 에 의해 구동되는 클럭 합성기 (예를 들어, 주파수 합성기) 로부터 샘플링 클럭 신호를 수신한다. 도 3d 는 다운컨버터 (124) 가 주파수 레퍼런스 (S30) 에 의해 구동되는 주파수 합성기 및 클럭 합성기로부터 각각 국부 발진기 및 샘플링 클럭 신호들 을 수신하는 유사한 구성의 블록도를 나타낸다. (예를 들어, 도 1a 와 도 1b 및 여기의 다른 도면들에 나타낸 바와 같이) 다운컨버터 (120) 로의 주파수 레퍼런스 (S30) 의 신호 경로는 하나 이상의 이러한 주파수 및/또는 클럭 합성기를 포함할 수도 있다는 것을 알 수 있을 것이다.

수신기 (10) 의 다른 구현형태는, 하나 이상의 디지털-아날로그 변환기들, 믹서들, 및 증폭기들을 갖고 (이는 다운컨버터들에서 설명된 것과 유사할 수도 있다), 주파수 레퍼런스 (S30) 에 기초하여 하나 이상의 국부 발진기 및/또는 클럭 신호들을 수신하는 업컨버터를 포함하는 트랜시버이다. 이 업컨버터는 (전술한 바와 같이 CDMA 또는 다른 시스템을 통해 통신하기 위한) RF 신호를 생성하고, 이는 RF 프론트 엔드 및 안테나를 통해 송신된다.

가변-주파수 발진기 (Variable-frequency oscillator; VFO) (190) 는 발진기 제어 신호 (S70) 에 따라 주파수 레퍼런스 (S30) 를 출력한다. 주파수 레퍼런스 (S30) 는 특정 애플리케이션에 적합한 임의의 파형 (예를 들어, 사인파, 사각파, 삼각파, 톱니파 등) 을 가지도록 구현될 수도 있는 기본 주파수를 갖는 주기 신호이다. 공지의, 또는 아직 개발되고 있는 임의의 기술들을 이용하는 임의의 동조가능 발진기가 VFO (190) 로서 배치될 수 있다. 통상적으로, VFO (190) 는 크리스탈 발진기 (또는 XO) 로서 구현되고, 이는 석영과 같은 재료의 AT-컷 크리스탈 (AT-cut crystal) 을 (온도에 대한 주파수 안정을 위해) 포함할 수도 있다. VFO (190) 는 발진기 출력을 그 부하로부터 독립시키는 버퍼를 포함할 수도 있다.

발진기의 주파수는 온도 전이에 의해 영향을 받을 수도 있다. 온도 전이 는, 예를 들어 컴포넌트 가열과 같이, 디바이스의 동작 동안 발생할 수도 있다. 셀룰러 텔레폰과 같은 콤팩트 트랜시버에서, 송신기의 전력 증폭기가 통상적으로 부근의 컴포넌트들에 영향을 미칠 수도 있는 온도 전이의 주요원이다.

VFO (190) 를 온도-보상 발진기 (temperature-compensated oscillator; TCO) 로서 구현하여, 발진기 주파수의 온도-종속적인 변화들이 일정 정도 보상되도록 하는 것이 바람직하다. 도 4 는 공지의 기능에 따라 (예를 들어, 전압 등의) 온도-종속적인 신호를 생성하는 다이오드 또는 서미스터와 같은 국부 온도 센서 (V20) 를 포함하는 VFO (190) 의 TCO 구현 (192) 의 블록도를 나타낸다. 보상 회로 (V30) 는 온도-종속적 신호에 기초하여 온도 보상 신호를 출력하고, 이는 발진기 (V10) 에 인가된다. 보상 회로 (V30) 는 온도-종속적 신호를 디지털화하는 ADC 를 포함할 수도 있고, 온도 보상 신호는 (예를 들어, 발진기의 온도 특성의 인버스를 모델링하는 룩업 테이블 또는 다항식을 이용하여) 아날로그 또는 디지털로서 공급될 수도 있다. 보상 회로 (V30) 는 특정 발진기에 고유한 측정 값을 포함하는 보정 테이블 (가능하게는 룩업 테이블과 통합된다) 을 또한 포함할 수도 있다. 다른 실시형태들에서, 온도 보상 신호는 외부 프로세서로부터 공급된다. VFO (190) 는 온도-보상된 XO (temperature-compensated XO; TCXO) 로서 구현될 수도 있고, 여기서, 온도 보상 신호가, 크리스탈에 결합된, 버랙터와 같은 동조 엘리먼트 (V40) 에 인가된다.

VFO (190) 를 전압-제어 발진기 (voltage-controlled oscillator; VCO) 로서 구현하여, 발진기의 출력 주파수가 발진기 제어 신호 (S70) 에 의해 지시되는 전압 에 따라 조정될 수도 있도록 하는 것이 바람직할 수도 있다. 어떤 극성의 전압의 크기 및/또는 듀티 사이클에 따라 주파수를 증가시키고, 그 반대되는 극성의 전압의 크기 및/또는 듀티 사이클에 따라 주파수를 감소시키도록 (또는 그 역이 되도록) VCO 가 구현될 수도 있다. VFO (190) 는 또한, 전압-제어 온도-보상 발진기 (voltage-controlled temperature-compensated oscillator; VCTCO) 로서 구현될 수도 있다. 이러한 경우, 발진기 제어 신호 (S70) 에 기초한 신호는 온도 보상 신호와는 별개로 인가될 수도 있고, 또는, 발진기 제어 신호 (S70) 에 기초한 신호는 온도 보상 신호와 결합되어 공통 제어 신호로 될 수도 있다. 예를 들어, VFO (190) 는 전압-제어 온도-보상 크리스탈 발진기 (voltage-controlled temperature-compensated crystal oscillator; VCTCXO) 로서 구현될 수도 있고, 여기서, 한 특정 애플리케이션은 +/-5ppm 레이트의 19.68MHz 의 공칭 출력 주파수를 갖는다. +/-5ppm 의 허용오차는 800MHz 의 +/-4kHz 의 범위, 또는 1.9GHz 의 +/-9.5kHz 의 범위에 상당한다.

발진기 제어 신호 (S70) 는 아날로그 전압 레벨, 또는, DAC (digital-to-analog converter) 또는 임의의 다른 기술을 이용하여 전압으로 변환되는 디지털 신호일 수도 있다. 일 실시형태에서, 발진기 제어 신호 (S70) 상의 디지털 값 (예를 들어, 8-비트, 12-비트, 또는 16-비트 값) 을 펄스화된 아날로그 전압 신호로 변환하여 발진기로 입력하기 위해 펄스 밀도 변조기 (pulse density modulator; PDM) (V50) 가 이용된다. 아날로그 전압 신호 경로는 또한, (예를 들어, 잔류 변동들을 억제하기 위해) RC 필터와 같은 필터를 포함할 수도 있다. 일 실시예 에서, VFO (190) 는 발진기 제어 신호 (S70) 의 LSB (least significant bit) 당 약 1/4 내지 약 1헤르쯔 (Hz/LSB) 범위의 분해능 (resolution) 을 갖는다.

발진기 제어 신호 (S70) 가 디지털에서 아날로그로 변환되는 구현들에서, 발진기 제어 신호 (S70) 의 디지털 값을 저장하기 위해 제어 레지스터가 이용될 수도 있고, 레지스터의 출력은 DAC (예를 들어, PDM) 의 입력에 커플링된다. 이러한 레지스터는 (예를 들어, 파워-업 시에) 소망하는 값으로 초기화될 수도 있고, 및/또는 (예를 들어, 모드 변경 시에) 소망하는 상태로 미리 로딩될 수도 있다. GPS 신호의 수신 동안과 같은 몇몇 애플리케이션들에서, 발진기 제어 신호 (S70) 가 VFO (190) 의 출력을 일시적으로 변화시키지 못하도록 하는 것이 바람직할 수도 있다. 이러한 제어는 (예를 들어, 제어 레지스트의 기록 인에이블 신호 (write enable signal) 를 해제하여) 제어 레지스터에 대한 업데이트를 방지함으로써 달성될 수도 있다.

국부 발진기 신호는 (예를 들어, 사인파, 직사각파, 삼각파, 톱니파 등의) 특정 애플리케이션에 적합한 임의의 파형을 갖도록 구현될 수도 있는 기본 주파수를 갖는 주기 신호이다. 다운컨버터 (120) 에 인가되는 하나 이상의 국부 발진기 신호들은 주파수 레퍼런스 (S30) 에 기초한다. 예를 들어, 다운컨버터 (120) 및/또는 수신기 (10) 는 타이밍 레퍼런스로서 주파수 레퍼런스 (S30) 를 이용하는 하나 이상의 주파수 합성기들을 포함할 수도 있고, 여기에서, 또다른 주파수의 신호 (예를 들어, 국부 발진기 신호) 가 도출된다. 이러한 합성기는 예를 들어 주파수 승산기 또는 디바이더로서 구현될 수도 있고, PLL 과 같은 회로를 포 함할 수도 있다. 통상적인 LO 주파수들은 CDMA 수신용 800MHz 및 GPS 수신용 1.5GHz 를 포함할 수도 있다.

국부 발진기 신호는, 90도로 위상 분리된 2 개의 컴포넌트 (예를 들어, I 와 Q) 의 각각의 컴포넌트가 별개의 믹싱 경로에 인가되는 방식으로 다운컨버터 (120) 의 믹서에 공급되어 복소 다운컨버팅된 신호가 획득될 수도 있다. 국부 발진기 신호의 진폭은 예를 들어 가변 이득 증폭기를 이용하여 제어될 수도 있다. 주파수 레퍼런스 (S30) (또는 주파수 레퍼런스 (S30) 에 기초한 신호) 는 샘플링 클럭으로도 사용될 수도 있고, 이에 의해, ADC 는 기저대역 (또는 기저대역 부근의) 신호를 샘플링하여 복소 신호 (S20) 를 획득한다.

주파수 제어 유닛 (130) 은 복소 신호 (S20) 에 기초하여 발진기 제어 신호 (S70) 를 출력한다. 디지털화된 복소 신호 (S20) 는 주파수 제어 유닛 (130) 에 의해 프로세싱되기 전에 필터링 및/또는 데시메이팅될 수도 있다. 도 5 는 주파수 제어 유닛 (130) 의 일 구현 (132) 의 블록도를 나타낸다. 기저대역 프로세싱 유닛 (200) 은 (기저대역 또는 그 부근의) 복소 신호 (S20) 및 로테이션 신호 (S60) 를 수신하고, 이들 두 입력에 기초하여 복수의 에러 신호들 (S40) 을 출력한다. 결합기 (140) 는 이 에러 신호들 (S40) 을 결합하여 결합된 에러 (S50) 를 획득한다. 제 1 이득 및 누산 스테이지 (150) 는 결합된 에러 (S50) 에 기초하여 로테이션 신호 (S60) 를 생성하고, 제 2 이득 및 누산 스테이지 (160) 는 로테이션 신호 (S60) 에 기초하여 발진기 제어 신호 (S70) 의 구현들 (S72) 을 생성한다.

도 6a 는 기저대역 프로세싱 유닛 (200) 의 구현 (200a) 의 블록 다이어그램을 나타낸다. 로테이터 (230) 는 로테이션 신호 (S60) 에 따라 복소 신호 (S20) 를 로테이션하여 로테이팅된 신호 (S80) 를 생성한다. 복수의 핑거들 ("복조 엘리먼트들" 로 불리기도 한다) (220a) 의 각각은 로테이팅된 신호 (S80) (또는 로테이팅된 신호 (S80) 에 기초한 신호) 를 수신하고, 대응하는 에러 신호 (S40) 를 생성한다. 본 실시예에서, 각각의 핑거는 또한, 복소 신호 (S20) 에 기초하여 대응하는 오프셋 신호 (S210) 를 (탐색기 (210) 로부터) 수신한다.

수신된 신호는, 예를 들어 상이한 경로들을 통해 수신된, 동일한 송신된 신호의 다수개의 인스턴스들을 포함할 수도 있다. 다양한 다중경로들은 길이 면에서 상이할 수도 있고 (그리고 변화할 수도 있고), 따라서, 대응하는 인스턴스들은 상이한 (그리고 변화하는) 상대적인 시간들에서 수신될 수도 있다. 도 6a 에 나타낸 탐색기 및 핑거들의 구성은 RAKE 수신기의 일 실시예이다. 이러한 구성에서, 탐색기는 샘플 스트림 (예를 들어, 복소 신호 (S20)) 을 프로세싱하여 신호들의 인스턴스를 그 시간 지연 또는 레퍼런스에 상대적인 코드 위상에 따라 위치시키고 ("획득" 이라고도 한다), 핑거를 할당하여 그 인스턴스를 트랙킹 및 복조한다. 예를 들어, 탐색기는, 샘플 스트림 및 신호의 코드 특성 사이의 상관 (correlation) 의 피크들에 따라 탐색된 신호의 인스턴스를 위치시킬 수도 있다. 탐색기 (210) 는 핑거 (220) 로부터 피드백 정보를 수신할 수도 있고, 이 정보를 이용하여 핑거가 재할당될 때를 결정한다. 예를 들어, 할당된 인스턴스의 에너지 및/또는 타이밍에 대한 핑거 (220) 로부터의 정보는 다중경로 인스턴스가 페이 딩 아웃 (fade out) 되었는지를 판정하는데, 또는, 2 개의 다중경로 인스턴스들이 병합되었는지를 판정하는데 이용될 수도 있다.

핑거들 (220) 은 또한, 고정 또는 프로그래밍된 오프셋들을 적용하도록 구성될 수도 있다. 예를 들어, 탐색기 (210) 는 코드 위상 스페이스의 소망하는 영역이 특정 분해능으로 탐색되도록 프로그래밍된 인터벌들에서 상관을 수행하기 위해 핑거들 (220) 의 셋트를 제어하도록 구성될 수도 있다. 이러한 제어는 예를 들어 GPS 오퍼레이션에서 이용될 수도 있다. 다양한 핑거들에 할당된 오프셋 값들 사이의 인터벌, 및/또는, 핑거에 의해 적용된 연속적인 오프셋 값들 사이의 인터벌은, 이전 결과들, 현재의 오퍼레이팅 모드 (예를 들어, "콜드 스타트 (cold start)" 모드 vs. 트랙킹 모드), 또는 현재의 수신 환경에 관한 다른 정보 (예를 들어, 현재의 위성 위치들) 과 같은 하나 이상의 팩터들에 기초하여 동적으로 선택될 수도 있다.

단일-캐리어 시스템의 기저대역 프로세싱 유닛 (200) 의 통상적인 구현형태는 4 개 또는 6 개의 핑거들을 포함하지만, 임의의 다른 개수의 핑거들이 이용될 수도 있다. 다중-캐리어 시스템 (예를 들어, cdma2000 3x 시스템) 의 기저대역 프로세싱 유닛 (200) 의 통상적인 구현형태는 12 개 또는 18 개의 핑거들 (예를 들어, 캐리어 당 4 개 또는 6 개) 을 포함하지만, 임의의 다른 개수의 핑거들이 이용될 수도 있다. 예를 들어, 상이한 개수의 핑거들이 또다른 캐리어에 대해서보다는 하나의 캐리어에 대해서 이용될 수도 있고, 가능하게는, 하나 이상의 핑거들의 각각이 하나를 초과하는 캐리어에 (예를 들어, 상이한 시간들에서) 할당된다.

로테이션 신호 (S60) 는 복소 신호 (S20) 가 로테이션되는 각 θ 를 나타낸다. 도 7 은

표현에 따라 복소 신호 (S20) 의 시계방향 로테이션을 수행하는 로테이터 (230) 의 일 구현 (232) 의 블록도를 나타낸다. 다르게는, 로테이터 (230) 는

의 표현에 따라 시계반대방향의 로테이션을 수행하도록 구현될 수도 있다. 일 실시예에서, 로테이터 (230) 는 로테이션 신호 (S60) 의 LSB 당 37.5MHz 의 분해능 (Hz/LSB) 을 가진다.

로테이터 (230) 에 의해 인가된 사인 및 코사인 값들은 이산 (discrete) 위치에 또는 더 큰 메모리 스페이스의 일부로서 저장된 룩업 테이블 (예를 들어, 테이블 (260)) 로부터 가져올 수도 있고, 이 테이블은 ROM (read-only memory) 또는 RAM (random-access memory, 휘발성 또는 비휘발성) 에 저장될 수도 있다. 사인 및/또는 코사인 값들을 이용하는 하나를 초과하는 로테이터 또는 다른 엘리먼트를 갖는 디바이스 또는 시스템에서, 룩업 테이블은 하나를 초과하는 이러한 엘리먼트에 의해 할당될 수도 있다.

룩업 테이블은 사인 및 코사인 값들을 모두 포함할 수도 있고, 또는, 사인 값만 또는 코사인 값만을 포함할 수도 있으며, (예를 들어, cosα = sin(α+π/2 라디안) 또는 sinα = cos(α-π/2 라디안) 표현에 따라) 다른 함수가 도출된다. 유사하게, 룩업 테이블은 모든 사분면 (quadrant) 들에 대한 값들을 포함할 수도 있고, 좌표 평면의 오직 일부 (예를 들어, 제 1 사분면) 에 대한 값들을 포함할 수도 있으며, 다른 부분들에 대한 값들이 도출된다. 룩업 테이블 (260) 의 한 가지 구현형태는 256 개의 엔트리 (entry) 들의 테이블을 포함하고, 이 각각은 (예를 들어, π/512 라디안의 증분의) 제 1 사분면의 각에 대한 사인 값에 대응한다. 이러한 테이블에 대한 요청은 10-비트 값 (예를 들어, 사분면에 대해 2 비트, 테이블 어드레스에 대해 8 비트) 으로서 포맷될 수도 있다. 로테이터 (230) 는 대응하는 테이블 엔트리들로부터 적절한 값들을 도출하기 위한 회로 또는 프로세싱을 포함할 수도 있고, 및/또는, 이러한 도출은 외부 회로 또는 프로세싱을 이용하여 수행될 수도 있다.

로테이터 (230) 는 또한, 사인 값과 코사인 값의 하나 또는 양자 모두가 계산되도록 구현될 수도 있다. 작은 각들에 대해서는, 예를 들어, sinα 를 α 로, 및/또는 cosα 를 (1-0.5α ) 로 근사시킴으로써 룩업 테이블은 통과되거나 생략될 수도 있다.

다운컨버터 (120) 의 VLIF 구현을 포함하는 애플리케이션에서, 로테이터 (230) 는 낮은 IF 로부터 기저대역으로의 복소 신호 (S20) 의 다운컨버젼을 또한 수행할 수도 있다. 이러한 경우, 로테이션 신호 (S60) 가 로테이터 (230) 에 의해 인가되기 전에, 로테이션 신호 (S60) 는 소망하는 다운컨버젼 각에 대응하는 값에 의해 조정 (예를 들어 그 값과 합산) 될 수도 있다.

도 6b 는 핑거 (220a) 의 일 구현 (222a) 의 블록도를 나타낸다. 디코더 (240) 는 오프셋 신호 (S210) 에 따라 로테이팅된 신호 (S80) 를 디코딩하여 디코딩된 심볼들 (S90) 을 획득한다. 예를 들어, 디코더 (240) 는 로테이팅된 신호의 복수의 채널들 중으로부터 로테이팅된 신호 (S80) 의 소망하는 채널을 분리할 수도 있다. 에러 계산기 (250) 는 디코딩된 심볼들 (S90) 에 기초하여 에러 신호 (S40) 를 계산한다.

도 8a 는 디코더 (240) 의 일 구현 (242) 을 나타낸다. 역확산기 (despreader) (또는 디스크램블러) (270) 는 오프셋 신호 (S210) 에 따라 로테이팅된 신호 (S80) 로부터 확산 코드를 제거한다. 디채널라이저 (dechannelizer; 280) 는 역확산된 신호 (S220) 의 부분들을 누산하여 로 (raw) 파일럿 심볼들 (S230) 을 획득한다. 파일럿 필터들 (290) 은 로 파일럿 심볼들 (S230) 을 필터링하여 필터링된 파일럿 심볼들 (S240) 을 획득한다. 디코더 (240) 는 로테이팅된 신호 (S80) 및/또는 역확산된 신호 (S220) 로부터 데이터 심볼들을 획득하기 위해 유사한 연산을 수행할 수도 있다.

CDMA DSSS 시스템에서, 송신된 신호는 시스템의 모든 다른 사용자에게 할당된 PN 코드와 적어도 거의 직교하는 복소 의사잡음 (PN) 코드 (예를 들어, 골드 코드) 를 이용하여 (예를 들어, 복소 PN 코드로 곱하거나 복소 PN 코드와 모듈러-2 덧셈하여) 확산될 수도 있다. 몇몇 구현에서, 확산 코드의 칩 레이트는 1.2288 ㎒의 정수배이다. 통상의 애플리케이션에서, 역확산기 (270) 는 소망하는 셀, 송신기, 및/또는 채널에 대응하는 (복소수일 수도 있는) PN 시퀀스와 로테이팅된 신호 (S80) 를 곱한다.

오프셋 신호 (S210) 는 소망하는 다중경로에 대하여 시퀀스의 적절한 타이밍 (코드 오프셋 또는 "코드 위상") 을 나타낸다. 오프셋 신호 (S210) 는 코드 오프셋을 나타낼 수도 있고, 또는 적절한 오프셋을 갖는 하나 이상의 시퀀스들을 포함할 수도 있다. 예를 들어, 탐색기 (210) 는 특정 오프셋에서 PN 시퀀스를 공급하도록 PN 발생기를 제어할 수도 있고, 그 오프셋은 (예를 들어, 핑거 (220) 에 의해 제공된 타이밍 정보에 따라) 신호가 변할 때 갱신될 수도 있다. 또한, 탐색기 (210) 및/또는 핑거 (220) 는 예를 들어, (예를 들어, 칩의 일부 등의) 약간 다른 오프셋에서 디코딩된 심볼의 에너지에 따라, 디코딩 연산의 타이밍을 조절하도록 구성된 타이밍 제어 루프를 포함할 수도 있다: 그러한 루프의 예는 예를 들어, 2004년 5월 18일 발행된 (Black 등의) 미국 특허 제6,738,608호 공보에 설명되어 있다.

일 예에서, 역확산기 (270) 는 복소 승산기로서 구현된다. 로테이팅된 신호 (S80) 와 역확산 시퀀스가 이진법으로 표현되는 경우에 있어서, 복소 곱셈은 배타적 논리합 (exclusive-OR) 게이트를 이용하여 수행될 수도 있다. (예를 들어, 로테이팅된 신호 (S80) 가 오버샘플링되는 경우에 있어서) 역확산기 (270) 는 통합-및-덤프 회로 또는 데시메이터를 포함할 수도 있다.

역확산된 신호 (S220) 는 각각이 서로 다른 코드로 커버되는 몇몇 채널들을 포함할 수도 있다. 디채널라이저 (280) 는 역확산된 신호 (S220) 를 수신하고, 커버링 코드를 제거하여 로 파일럿 심볼 (S230) 을 얻는다. 커버링 코드는 하나 이상의 월시 코드들 및/또는 다른 직교, 거의 직교, 또는 의사 직교하는 코드들의 집합 중 하나 이상을 포함할 수도 있다. WCDMA 애플리케이션에서, 예를 들어, 커버링 코드는 채널의 데이터 속도에 기초하여 선택된 직교 가변 확산 팩터 (OVSF) 일 수도 있다.

(예를 들어, 커버링 코드가 월시 코드 W₀인 애플리케이션의 경우) 디채널라이저 (280) 는 누산기 또는 통합-및-덤프 회로로서 구현될 수도 있다. 일 예에서, 디채널라이저 (280) 는 64개 칩의 역확산된 신호 (S220) 를 하나의 파일럿 심볼로 통합한다. 다른 예에서, 디채널라이저 (280) 는 256개의 칩을 하나의 파일럿 심볼로 통합한다. 다른 코드들의 경우, 디채널라이저 (280) 는 승산기 (예를 들어, 복소 승산기) 를 포함하도록 구현될 수도 있다. 또한, 디채널라이저 (280) 는 (2003년 9월 30일 발행된, (Rowitch 등의) 미국 특허 제6,628,702호 공보에 설명되어 있는 바와 같이) 소정 시간에서 소정 심볼의 일부를 디커버하도록 구현될 수도 있다.

(예를 들어, 서로 다른 안테나로부터 파일럿 신호의 직교 코딩된 버전을 전송하는 전송 다이버시티 모드와 같은) 2개의 서로 다른 커버링 코드를 이용하여 파일럿 신호를 전송하는 경우에 있어서, 디코더 (242) 는 각각의 코드에 대한 디채널라이저 (280) 의 개별 인스턴스를 포함할 수도 있다. (예를 들어, cdma2000의 공간 시간 확산 (STS) 모드, 또는 WCDMA의 공간 시간 전송 다이버시티 (STTD) 모드와 같은) 전송 다이버시티 경우에 있어서, 다이버시티 인스턴스에 대한 결과는 (예 를 들어, 로 파일럿 심볼 (S230) 을 얻기 위한) 파일럿 필터링 전에 또는 (예를 들어, 필터링된 파일럿 심볼 (S240) 을 얻기 위한) 파일럿 필터링 후에 결합될 수도 있다.

(예를 들어, 동일한 전송 신호가 2개 이상의 안테나를 통해 수신되는) 수신 다이버시티 애플리케이션에 있어서, 다이버시티 인스턴스로부터의 역확산된 신호 (S220), 로 파일럿 심볼 (S230), 및 필터링된 파일럿 심볼 (S240) 중 하나 이상은 추후 프로세싱 전에 하나 이상의 다른 인스턴스로부터의 유사 신호와 결합될 수도 있다.

유한 임펄스 응답 (FIR) 또는 무한 임펄스 응답 (IIR) 형태에서 구현될 수도 있는 파일럿 필터 (290) 는 저역 통과 필터일 수도 있다. 예를 들어, 파일럿 필터 (290) 는 이동 평균 필터일 수도 있다. 몇몇 구현에서, 파일럿 필터 (290) 는 일차 필터로서 구현될 수도 있다. 다른 구현에서, 파일럿 필터 (290) 는 예를 들어, 2004년 7월 6일 발행된 (Patel 등의) 미국 특허 제6,760,362호 공보에 설명되어 있는 바와 같이 가변 대역폭 필터와 같은 가변 계수를 갖는 필터로서 구현될 수도 있다.

디코더 (240) 는 역확산된 신호 (S220) 로부터 데이터 심볼을 얻도록 디채널라이저 (280) 의 하나 이상의 인스턴스들을 포함할 수도 있다. 도 8b는 역확산된 신호 (S220) 를 수신하고 커버링 코드 (예를 들어, W₀와 같은 월시 코드) 를 제거하여 로 파일럿 심볼 (S230) 을 얻는 디채널라이저 (280) 의 일 구현 (280a), 및 역확산된 신호 (S220) 를 수신하고 커버링 코드 (예를 들어, 다른 월시 코드) 를 제거하여 디코딩된 데이터 심볼 (S250) 을 얻는 디채널라이저 (280) 의 일 구현 (280b) 을 포함하는 디코더 (240) 의 일 구현 (244) 을 도시한다.

디코더 (244) 가 필터링된 파일럿 심볼 (S240) 과 디코딩된 데이터 심볼 (S250) 간에 동기화를 유지하는 것이 바람직할 수도 있다. 예를 들어, 디코더 (244) 는 파일럿 필터 (290) 의 지연 특성에 따라 (예를 들어, 레지스터 또는 FIFO 버퍼와 같은 지연 소자로써) 디코딩된 데이터 심볼 (S250) 의 스트림을 지연시키도록 구현될 수도 있다.

또한, 디코더 (240) 또는 핑거 (220) 는 파일럿 심볼에 의해 표현되는 채널 추정이 디코딩된 데이터 심볼에 인가되는 파일럿 복조기를 포함할 수도 있다. 그러한 파일럿 복조기는 (예를 들어, 데이터 심볼로부터 위상 모호성을 제거하도록) 데이터와 파일럿 심볼 벡터의 내적을 계산하는 회로를 포함할 수도 있다. 디코딩된 데이터 (또는 트래픽) 심볼 (S250) 은 또한 디인터리빙, 디컴프레션, 및/또는 하나 이상의 컨벌루셔널, 터보, 순환 중복 검사 (CRC), 및/또는 패리티 코드들의 디코딩과 같은 연산에서 프로세싱될 수도 있다. 몇몇 애플리케이션에서, 디코더 (240) 는 버스트 파일럿 신호로부터 디코딩된 심볼 (S90) 을 출력하도록 구성될 수도 있고, 파일럿은 불연속 방식으로 전송되어 데이터 트래픽에 산재될 수도 있다.

에러 계산기 (250) 는 디코딩된 심볼 (S90) 에 기초하여 에러 신호 (S40) 를 출력한다. 디코딩된 심볼 (S90) 은 로 파일럿 심볼 (S230) 및/또는 필터링된 파일럿 심볼 (S240) 을 포함할 수도 있다. 일 애플리케이션에서, 에러 계산기 (250) 는 신호 획득 동안에는 로 파일럿 심볼로부터, 또한 획득한 신호의 트랙킹 동안에는 필터링된 파일럿 심볼로부터 에러 신호 (S40) 를 계산한다. 에러 계산기 (250) 는 (예를 들어, 필터링된 파일럿 심볼의 16 비트에 대한 로 파일럿 심볼의 8 비트와 같이) 서로 다른 형태를 갖는 디코딩된 심볼들의 값 폭 간의 차이를 설명하도록 구현될 수도 있다.

에러 계산기 (250) 는 복수의 디코딩된 심볼 벡터에 기초하여 주파수 에러를 계산하도록 구현될 수도 있다. 예를 들어, 에러 계산기 (250) 는 인접하는 디코딩된 심볼 벡터들에 기초하여 주파수 에러를 계산하도록 구현될 수도 있다: 예를 들어, (본원에서 I[n], Q[n]으로서 지칭되는) 현재 심볼 벡터 및 (본원에서 I[n-1], Q[n-1]로서 지칭되는) 이전 심볼 벡터. 현재 벡터 (I[n], Q[n]) 가 (A[n] cosθ[n], A[n] sinθ[n]) 으로서 표현되면 (여기서, A 및 θ 는 각각 벡터 크기와 위상각임), 유한 차분 근사를 적용함으로써 다음 수학식을 얻을 수 있다:

sinθ

θ 가 되도록 θ 가 작은 것으로 가정하면, 수학식 (3) 좌측의 양 (즉, 현재 및 이전 벡터 외적의 크기) 은 주파수 에러의 근사로서 취해질 수도 있다.

도 9a는 에러 신호 (S40) 의 일 구현 (S42) 을 (-I[n]Q[n-1] + I[n-1]Q[n]) 으로서 계산하는 에러 계산기 (250) 의 일 구현 (252) 의 블록도를 도시한다. 도 9b 및 도 9c는 그 값을 다음 각각의 수학식에 따라 계산하는 다른 구현 (254, 256) 의 블록도를 도시한다:

유사한 수학식은 (예를 들어, 벡터 I[n-2], Q[n-2] 를 포함하는) 추가적인 심볼 벡터에 기초하여 에러 신호 (S40) 의 계산에 적용될 수도 있다. (예를 들어, WCDMA 전송 다이버시티 모드에서 이용되는 바와 같이) +A 및 -A 심볼을 포함하는 파일럿 신호에 대한 에러 신호 (S40) 를 계산하는데 이용될 수도 있는 유사 수학식의 구현은 2003년 7월 10일에 공개된 (Subrahmanya 등의) 미국 특허 출원 제 2003/0128678호 공개공보에 설명되어 있다.

수학식 (3)에서의 외적에 따른 주파수 에러의 근사 정확도는 벡터의 크기 (즉, 신호 강도) 및 위상각의 변화 크기에 따라 변할 수도 있다. 에러 계산기 (250) 의 다른 구현은 다음과 같은 수학식에 따라 심볼 벡터로부터 주파수 에러를 계산한다 (2004년 4월 27일 발행된 (Chrisikos의) 미국 특허 제 6,728,301 호 공보 참조):

그러한 에러는 수학식 (3)에 따라 계산된 주파수 에러보다 벡터 크기나 위상각 크기에 덜 의존적일 수도 있다.

수학식 (6) 의 좌변에서와 같은 아크탄젠트를 계산하기 위한 다양한 최적화 가 공지되어 있다. 예를 들어, 제 1 또는 제 8 옥텟 (-45 내지 +45 도) 내의 임의의 각도에 대해, 아크탄젠트는 다음 수학식에 따라 0.26 도의 최대 에러로 근사화될 수도 있다.

여기서, 팩터 1/4 및 1/32는 비트 단위 우측 시프트로서 쉽게 구현될 수도 있다 (Richard Lyons, Another Contender in the Arctangent Race, IEEE Signal Processing Magazine, 2004년 1월, 109 내지 110 페이지). 제 4 또는 제 5 옥텟 내의 소정 각도의 아크탄젠트는 수학식 (7)을 이용하여 얻어진 값에 π를 더함으로써 동일한 정확도로 근사화될 수도 있지만, 제 2 또는 제 3 (제 6 또는 제 7) 옥텟 내의 소정 각도의 아크탄젠트는 π/2(-π/2)로부터 수학식 (7)을 이용하여 얻어진 값을 뺌으로써 동일 정확도로 근사화될 수도 있다.

몇몇 경우에 있어서, 디코딩된 심볼 (S90) 은 파일럿 채널 이외의 소스로부터의 정보를 포함할 수도 있다. 예를 들어, 긴 파일럿 심볼은 보다 적은 잡음을 갖는 채널 추정을 제공하지만, 보다 큰 주파수 범위는 보다 짧은 파일럿 심볼에 의해 얻어질 수도 있다. cdma2000 채널 상의 파일럿 심볼은 64개의 칩들을 포함하고, (예를 들어, 신호 획득과 같은) 몇몇 상황에서는 보다 짧은 파일럿 심볼에 대응하는 에러 신호 (S40) 를 얻는 것이 바람직할 수도 있다. 하나의 cdma2000 애플리케이션에서, 에러 계산기 (250) 는 순방향 동기 채널로부터 디코딩된 심볼 벡터와 로 파일럿 심볼 벡터의 외적 크기를 계산한다. 길이 32의 파일럿 심볼을 이용하여 얻어지는 것과 같은 에러와 유사한, 에러 신호 (S40) 의 결과적인 구현은 보다 많은 잡음을 일으키더라도 증가한 주파수 범위를 제공하기 때문에 획득 동안에 유용할 수도 있다. 또한, 에러 계산기 (250) 의 구현은 (예를 들어, 2003년 5월 8일 공개된 (Sendonais의) 미국 특허 출원 제 2003/0087620호 공개공보에서 설명된 것과 같은) 디코딩된 파일럿 및 비파일럿 심볼에 기초하여, 및/또는 (예를 들어, 2001년 12월 11일 발행된, (Agrawal 등의) 미국 특허 제6,330,291호 공보에 설명된 것과 같은) 2개 이상의 월시 함수와 (디코딩된 데이터 심볼 (S250) 을 포함할 수도 있는) 디코딩된 심볼 (S90) 을 상관시킨 결과에 기초하여 에러 신호 (S40) 의 일 구현을 계산한다.

"수신 다이버시티" 애플리케이션에서, 수신기 (10) 는 동일 전송된 신호의 서로 다른 인스턴스를 각각 수신하는 2개 이상의 안테나를 포함한다. 수신 다이버시티는 부가 백색 가우스 잡음 (AWGN) 및 페이딩 채널에서 보다 나은 평균화를 위해 제공될 수도 있다. 그러한 애플리케이션에서, 에러 신호 (S40) 는 본원에서 설명되는 것과 같은 에러 계산기 (250) 의 2개 이상의 인스턴스를 포함하는 에러 계산기에 의해 생성될 수도 있다. 도 9d는, 에러 계산기 (250) 의 인스턴스 (250a, 250b) 는 서로 다른 각각의 안테나를 통해 수신된 것과 같은 (또한, 어쩌면 서로 다른 RF 프론트 엔드 및/또는 다운컨버터에 의해 프로세싱된 것과 같은) (예를 들어, 동일 확산 및 커버링 코드를 갖는) 동일 채널의 인스턴스에 기초하여 디 코딩된 심볼 (S90a, S90b) 을 수신하는 그러한 에러 계산기의 일 예 (258) 의 블록도를 도시한다. 본 예에서는, 결합된 에러 신호를 평균 (덧셈, 그 다음에 1 비트씩 우측으로 시프트) 하여 대응하는 에러 신호 (S40) 를 얻는다.

다른 수신 다이버시티 예에서, 각각의 다이버시티 인스턴스는 안테나 (105), RF 프론트 엔드 (110), 다운컨버터 (120), 및 기저대역 프로세싱 유닛 (200) 의 대응하는 인스턴스를 포함한다. 다운컨버터 (120) 의 다양한 인스턴스 각각은 주파수 레퍼런스 (S30) 에 기초하여 하나 이상의 LO 신호를 수신하도록 구성된다. 다양한 다이버시티 인스턴스의 하나 이상 (예를 들어, 모두) 에 의해 생성된 에러 신호 (S40) 는 결합기 (140) 에서 결합될 수도 있다. 다른 방법으로는, 각각의 다이버시티 인스턴스는 제 1 이득 및 누산 스테이지 (150) 및 결합기 (140) 의 대응하는 인스턴스를 포함할 수도 있고, 로테이션 신호 (S60) 의 소정의 인스턴스가 국부적으로 적용되고, 로테이션 신호 (S60) 의 다양한 인스턴스는 (어쩌면 예를 들어, 신호 강도에 따라 가중되는) 제 2 이득 및 누산 스테이지 (160) 로의 입력을 위해 결합된다. 또한, 그러한 배열은 본원에서 설명되는 것과 같은 다른 형태의 기저대역 프로세싱 유닛의 인스턴스를 포함하는 수신기 다이버시티 애플리케이션에 대해 적응될 수도 있고, 다른 보정은 다양한 다이버시티 인스턴스에 공통으로 적용된다. 또한, 공통 주파수 레퍼런스, 및/또는 공통 주파수 및/또는 시간 보정의 그러한 원리는 전송 다이버시티 애플리케이션에 적용될 수도 있다.

또한, 에러 신호 (S40) 는 2개 이상의 안테나를 통해 동시에 관련 심볼을 전송하는 전송 다이버시티를 설명하도록 조정될 수도 있다. 예를 들어, 직교 전 송 다이버시티 (OTD) 를 이용하여 전송되는 CDMA 신호에 대응하는 에러 신호는 좌측으로 시프트된 1 비트일 수도 있고, 공간 시간 확산 (STS) 을 이용하여 전송되는 CDMA 신호에 대응하는 에러 신호는 좌측으로 시프트된 2 비트일 수도 있다. 또한, 에러 신호 (S40) 는 특정 애플리케이션에서 추후 프로세싱을 위해 필요에 따라 (예를 들어, 요소를 포화시키거나 자름으로써) 제한되고/제한되거나 시프트될 수도 있다.

도 10a는 기저대역 프로세싱 유닛 (200) 의 다른 구현 (200b) 의 블록도를 도시한다. 본 예에서, 각각의 핑거 (220b) 는 로테이션 신호 (S60) 를 수신하고, 로테이션 신호 (S60) 및 복소 신호 (S20) 에 기초하여 에러 신호 (S40) 를 출력한다. 도 10b는 (예를 들어, 도 7에 도시되며 본원에서 설명되는 것과 같은) 로테이터 (230) 를 포함하는 핑거 (220b) 의 일 구현 (222b) 의 블록도를 도시한다. 그러한 구현에서, 2개 이상의 (어쩌면 모든) 핑거의 로테이터는 하나의 검색 테이블을 공유할 수도 있다.

결합기 (140) 는 에러 신호 (S40) 를 수신하고, 결합된 에러 (S50) 를 출력한다. 일 예에서, 결합기 (140) 는 에러 신호 (S40) 의 합으로서 결합된 에러 (S50) 를 생성하는 가산기를 포함한다. 다른 예에서, 결합기 (140) 는 에러 신호 (S40) 의 가중된 합으로서 결합된 에러 (S50) 를 생성하고, 각각의 에러 신호 ( S40) 는 (수신 신호 강도 표시 (RSSI) 와 같은) 예를 들어, 대응하는 에러 신호 (S40) 를 얻은 신호의 강도 측정에 의해 가중된다. 예를 들어, 결합기 (140) 는 최대 비율 결합기로서 구현될 수도 있다. 결합기 (140) 의 가산기 또는 합 산기는 포화 가산기로서 구현될 수도 있다. 또한, 결합기 (140) 는 소망하는 포맷 또는 폭으로 입력 또는 출력 값을 패드 (pad) 하고, 자르고 (truncate)/자르거나 라운드하도록 구현될 수도 있다.

결합기 (140) 는 핑거가 잠금 상태에 있는지를 표시하는 (예를 들어, 핑거로부터 또는 탐색기 (210) 로부터의) 각각의 핑거 (220) 에 대응하는 잠금 신호를 수신할 수도 있다. 잠금 신호가 (잠금 상태에 있는) 1 또는 (잠금 해제 상태에 있는) 0의 값을 갖는 경우에 있어서, 결합기 (140) 는 이득 팩터로서 대응하는 에러 신호 (S40)에 각각의 잠금 신호를 적용할 수도 있다. 예를 들어, 대응하는 신호 강도에 따라 에러 신호 (S40) 가 가중되는 결합기 (140) 의 구현의 경우에, 잠금 해제 상태의 핑거로부터의 에러 신호 (S40) 는 0의 가중이 할당될 수도 있다.

제 1 이득 및 누산 스테이지 (150) 는 하나 이상의 이득 팩터에 따라 결합된 에러 (S50) 를 스케일하고, 하나 이상의 이전 상태와 현재 상태의 누산에 기초하여 로테이션 신호 (S60) 를 출력한다. 제 1 이득 및 누산 스테이지 (150) 는 루프 필터 설계 원리에 따라 구현될 수도 있다. 도 11a는 로테이션 신호 (S60) 의 일 구현 (S62) 을 출력하는 제 1 이득 및 누산 스테이지 (150) 의 일 구현 (152) 을 도시한다. 본 예에서, 누산기는 지연 요소 (예를 들어, 레지스터) 및 포화 가산기일 수도 있는 가산기를 포함한다. 또한, 로테이션 신호 (S60) 는 또한 예를 들어, 기저대역 프로세싱 유닛 (200) 및/또는 제 2 이득 및 누산 스테이지 (160) 에 의한 적용 전에 스케일, 시프트되고/되거나 인버트될 수도 있다.

제 1 이득 및 누산 스테이지 (150) 에 의해 적용되는 것과 같은 제 1 이득 팩터는 고정된 이득 팩터 및 조절 가능한 이득 팩터를 포함할 수도 있다. 도 11b는 승산기가 조정 가능한 (예를 들어, 프로그램 가능한) 이득 팩터 (G10) 를 적용하고, 시프터 (170) 가 고정된 이득 팩터를 적용하는 제 1 이득 및 누산 스테이지 (150) 의 일 구현 (154) 을 도시한다. 그러한 일 예에서, 고정된 이득 팩터는 조정 가능한 이득 팩터를 적용한 후에 좌측 시프트로서 구현된다. 고정된 이득 팩터는 (예를 들어, 소망하는 트랙킹 속도 또는 대역폭을 얻기 위해, 또는 안정성 및/또는 댐핑 등을 보장하기 위해) 소망하는 루프 특성에 따라 선택될 수도 있다.

조정 가능한 이득 팩터는 예를 들어, 8 비트 부호 없는 정수 값과 같은 프로그램 가능한 값으로서 구현될 수도 있지만, (부호를 갖고/갖거나 부동 소수점을 갖는) 다른 값을 이용할 수도 있다. 다른 방법으로는, 조정 가능한 이득 팩터는 각각 고정되거나 프로그램 가능할 수도 있는 2개 이상의 값들 중에서 하나의 선택으로서 구현될 수도 있다. 수신기 (10) 의 제어 회로 또는 프로세서는 조정 가능한 이득 팩터를 프로그램하거나 선택하도록 구성될 수도 있고, 다른 이득 값 (예를 들어, 다른 고정되고/되거나 조정 가능한 이득 팩터) 을 이용하여 다른 연산 모드에서 소망하는 행동을 얻을 수도 있다 (예를 들어, 획득 모드의 경우에는 더 큰 이득 팩터 및 트랙킹 모드의 경우에는 더 작은 이득 팩터). 통상, 이득 팩터가 커지면 트랙킹이 빨라지게 된다. 또한, 로테이션 제어 루프에 충분히 큰 슬루 레이트를 제공하는 이득 팩터를 얻는 것이 바람직할 수도 있다. 예를 들어, 예상되는 도플러 에러의 범위를 넘는 트랙킹 손실을 방지하도록 (예를 들어, 로테이 터 (230) 의 분해능을 고려하여) 충분히 큰 로테이션 제어 루프에 대역폭을 제공하는 이득 팩터를 얻는 것이 바람직할 수도 있다.

다른 수신된 인스턴스보다는 수신된 신호 인스턴스들 중 하나 이상에 서로 다른 로테이션을 적용하는 것이 바람직할 수도 있다. 통상, 다양한 신호 인스턴스와 연관된 주파수 에러는 예를 들어, 대응하는 전파 경로와 연관된 서로 다른 도플러 에러로 인해 다를 것이다. 몇몇 경우에 있어서, 서로 다른 수신된 인스턴스와 연관된 도플러 에러는 심지어 서로 다른 부호를 가질 수도 있다. 다른 핑거에 의해 계산되는 주파수 에러에 기초하는 보정을 적용하기보다는, 그 핑거에 의해 관찰되는 특정 주파수 에러에 따라 수신된 인스턴스를 로테이션시키는 것이 바람직할 수도 있다.

도 12a는 로테이터 (230) 의 인스턴스를 포함하는 핑거 (220) 의 일 구현 (220c) 을 도시한다. 또한, 핑거 (220c) 는 에러 신호 (S40) 에 기초하는 로테이션 신호 (S60) 의 일 구현 (S60I) 을 계산하도록 구성되는 제 1 이득 및 누산 스테이지 (150) 의 인스턴스를 포함한다. 핑거 (220c) 는 (예를 들어, 본원에서 설명되는 것과 같은 결합기 (140) 에) 로테이션 신호 (S60I) 를 출력하고, 또한 로테이터 (230) 에 로테이션 신호 (S60I) 를 적용하도록 구성된다.

도 12b는 로테이션 신호 (S60I) 의 대응하는 인스턴스를 출력하도록 각각 구성된 핑거 (220c) 의 복수의 인스턴스를 포함하는 기저대역 프로세싱 유닛 (200) 의 일 구현 (200c) 을 도시한다. 도 12c는 로테이션 신호 (S60I) 에 기초하는 로테이션 신호 (S60) 의 결합된 구현 (S60C) 을 계산하도록 구성된 결합기 (140) 를 포함하는 주파수 제어 유닛 (130) 의 일 구현 (134) 의 블록도를 도시한다. 몇몇 애플리케이션에서, 결합기 (140) 는 로테이션 신호 (S60I) 의 합을 계산하도록 구성된 가산기로서 구현될 수도 있다. 다른 애플리케이션에서, 결합기 (140) 는 로테이션 신호 (S60I) 의 가중된 합을 계산하도록 구성된 승산기 및 가산기의 어레이로서 구현될 수도 있고, 각각의 신호 (S60I) 는 대응하는 수신된 인스턴스의 강도 측정에 의해 가중된다.

로테이터 (230) 에 의해 적용되며 결합기 (140) 에 출력되는 것과 같은 로테이션 신호 (S60I) 의 버전들 중 하나는 다른 로테이션 신호의 스케일된, 잘라진, 또는 게이트된 버전일 수도 있다. 예를 들어, 로테이터 (230) 는 신호 (S60I) 의 완전 분해능 버전을 적용할 수도 있지만, 결합기 (140) 는 다양한 로테이션 신호 (S60I) 의 잘라진 버전을 결합할 수도 있다.

주파수 제어 유닛 (134) 은 결합된 로테이션 신호 (S60C) 에 기초하여 발진기 제어 신호 (S70) 의 인스턴스를 계산하도록 구성되는 제 2 이득 및 누산 스테이지 (160) 의 인스턴스를 포함한다. 다른 구현예에서, 주파수 제어 유닛 (130) 은 가장 강한 수신된 인스턴스에 대응하는 로테이션 신호를 선택하도록 구성되고, 제 2 이득 및 누산 스테이지 (160) 는 그 선택된 신호에 기초하여 발진기 제어 신호 (S70) 를 계산하도록 구성된다.

제 2 이득 및 누산 스테이지 (160) 는 하나 이상의 이득 팩터에 따라 로테이션 신호 (S60) 를 스케일하고, 하나 이상의 이전 스테이지와 현재 상태의 누산에 기초하여 발진기 제어 신호 (S70) 를 출력한다. 제 2 이득 및 누산 스테이지 (160) 는 루프 필터 설계의 원리에 따라 구현될 수도 있다. 도 13a는 발진기 제어 신호 (S70) 의 일 구현 (S72) 을 출력하는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (162) 을 도시한다. 본 예에서, 누산기는 포화 가산기일 수도 있는 가산기 및 지연 요소를 포함한다. 또한, 발진기 제어 신호 (S70) 는 예를 들어, VFO (190) 에 적용하기 전에 추가로 스케일, 시프트, 및/또는 인버트될 수도 있다.

제 2 이득 및 누산 스테이지 (160) 에 의해 적용되는 것과 같은 제 2 이득 팩터는 로테이션 루프의 슬루 레이트, 잔류 (residual) VFO 에러에 대한 GPS 감도, 검색 스케줄, 및/또는 다른 체인의 요건 (예를 들어, 역방향 링크 또는 전송 체인) 과 같은 기준에 기초할 수도 있다. 도플러 및 페이딩-관련 동역학을 필터링하기에 충분히 작고 온도 전이를 트랙킹하기에 충분히 큰 VFO 루프에 대한 대역폭을 얻는 것이 바람직할 수도 있다.

제 2 이득 팩터는 고정된 이득 팩터 및 조정 가능한 이득 팩터의 조합으로서 구현될 수도 있다. 도 13b는 시프터 (180) 가 고정된 이득 팩터를 적용하고 승산기가 조정 가능한 (예를 들어, 프로그램 가능한) 이득 팩터 (G20) 를 적용하여 발진기 제어 신호 (S70) 의 일 구현 (S74) 을 생성하는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (164) 을 도시한다. 그러한 일 예에서, 고정된 이득 팩터는 조정 가능한 이득 팩터의 적용 전에 우측 시프트로서 구현된다. 고정된 이득 팩터는 (예를 들어, 소망하는 트랙킹 속도 또는 대역폭을 얻기 위해, 안정성 및/또는 댐핑 등을 보장하기 위해) 소망하는 루프 특성에 따라 선택될 수도 있다. 예를 들어, VFO 루프 내의 오버댐핑된 응답을 제공하는 것이 바람직할 수도 있다. 조정 가능한 이득 팩터는 예를 들어, 8 비트 부호 없는 정수값과 같은 프로그램 가능한 값으로서 구현될 수도 있지만, (부호를 갖고/갖거나 부동 소수점을 갖는) 다른 값을 이용할 수도 있다. 다른 방법으로는, 조정 가능한 이득 팩터는 각각 고정되거나 프로그램 가능할 수도 있는 2개 이상의 값들 중에서 하나의 선택으로서 구현될 수도 있다. 수신기 (10) 의 제어 회로 또는 프로세서는 조정 가능한 이득 팩터를 프로그램하거나 선택하도록 구성될 수도 있고, 다른 이득 값 (예를 들어, 다른 고정되고/되거나 조정 가능한 이득 팩터) 을 이용하여 다른 연산 모드에서 소망하는 행동을 얻을 수도 있다 (예를 들어, 획득 모드의 경우에는 더 큰 이득 팩터 및 트랙킹 모드의 경우에는 더 작은 이득 팩터). 통상, 이득 팩터가 커지면 트랙킹이 빨라지게 된다.

프로그램 가능한 이득 팩터 (G10 및 G20) 의 한쪽 또는 양쪽은 다수의 미리 설정된 값들 중에서 하나의 선택으로서 구현될 수도 있다. 예를 들어, 프로그램 가능한 이득 팩터 (G20) 는 낮은 이득 값과 높은 이득 값 간의 하나의 선택으로서 구현될 수도 있다. 도 13c는 제어 신호 (S100) 에 따라 낮은 이득 팩터 (G30) 및 높은 이득 팩터 (G40) 간에서 선택하도록 구성된 선택기를 포함하며, 시프터 (180) 를 포함할 수도 있는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (166a) 의 블록도를 도시한다. 수신기 (10) 의 제어 프로세서 또는 회로는 예를 들어, 더 많은 주파수 에러를 VFO 루프 내로 풀링하는 것이 바람직한 경우에, 제어 신호 (S100) 를 통해 높은 이득 팩터 (G40) 를 동적으로 선택하도록 구성될 수도 있다. 그러한 선택은 타이머에 따라 및/또는 GPS 수신 동작 시 수행될 수도 있다. 또한, 그러한 선택은 향상된 순방향 링크 삼변 측량 (AFLT) 동작과 관련된 VFO 에러 요건에 따라 수행될 수도 있다.

로테이터 루프가 동작하는 것을 허용하면서, VFO 루프를 디스에이블하거나 프리즈하는 것이 바람직할 수도 있다. 예를 들어, 로테이터 루프 상의 잔류 에러가 임계치에 도달하거나 임계치를 초과하는 경우에만 발진기 제어 신호 (S70) 의 값을 갱신하는 것이 바람직할 수도 있다. 도 13d는 발진기 제어 신호 (S70) 의 일 구현 (S76b) 을 생성하도록 구성되는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (166b) 의 블록도를 도시한다. 본 예에서, 저역 통과 필터 (410) 는 로테이션 신호 (S60) 의 장기간 (long-term) 평균을 출력하도록 구성된다. 필터 (410) 는 일차 또는 기타 저차 FIR 또는 IIR 필터로서 구현될 수도 있다.

비교기 (460) 는 로테이션 신호 (S60) 의 평균과 임계치 (T10) 간의 관계에 따라 하이 (1) 또는 로우 (0) 상태를 갖는 제어 신호 (C102) 를 출력하도록 구성된다. 본 예에서, 제어 신호 (C102) 는 평균이 임계치 (T10) 를 초과하는 경우에는 하이 상태를 갖고, 그렇지 않은 경우에는 로우 상태를 갖는다. 다른 예에서, 제어 신호 (C102) 는 평균이 임계치 (T10) 보다 작은 경우에는 로우 상태를 갖고, 그렇지 않은 경우에는 하이 상태를 갖는다.

승산기 (510) 는 제어 신호 (C102) 의 상태에 따라 로테이션 신호 (S60) 를 게이트하도록 구성된 AND 게이트로서 구현될 수도 있다. 예를 들어, 로테이션 신호 (S60) 가 n 비트의 폭을 갖는 경우에, 승산기 (510) 는 각각의 게이트의 한쪽 입력이 로테이션 신호 (S60) 의 대응하는 비트를 수신하고, 다른 쪽 입력이 제어 신호 (C102) 를 수신하는 n개의 2-입력 AND 게이트의 연동된 어레이로서 구현될 수도 있다. 제 2 이득 및 누산 스테이지 (166b) 의 다른 구현에서, 제 2 이득 팩터는 필터 (410) 및/또는 승산기 (510) 의 업스트림에 적용될 수도 있다.

낮은 이득 팩터 및 높은 이득 팩터 간의 선택은 로테이션 신호 (S60) 에 기초할 수도 있다. 예를 들어, 높은 이득 팩터 (G40) 는 로테이션 신호 (S60) 의 장기간 평균이 임계치를 초과하는 경우에 선택될 수도 있다. 이러한 평균은 로테이션 신호 (S60) 에 대한 저역 통과 필터의 출력 크기에 의해 표시될 수도 있고, 그 필터는 예를 들어, 제 1 이득 및 누산 스테이지 (150) 의 일부 또는 제 2 이득 및 누산 스테이지 (160) 의 일부로서 구현될 수도 있다. 도 13e는 제 2 이득 및 누산 스테이지 (160) 의 그러한 일 구현 (166c) 의 블록도를 도시하는 것으로서, 낮은 이득 팩터 (G30) 및 높은 이득 팩터 (G40) 중에서 하나의 팩터는 로테이션 신호 (S60) 의 장기간 평균과 임계치 (T20) 간의 관계에 따라 선택된다.

VFO 루프의 슬루 레이트를 한정하는 것이 바람직할 수도 있다. 예를 들어, 일정 이벤트는 로테이션 신호 (S60) 의 값에서의 급격한 상당한 변화를 일으킬 수도 있다. 그러한 이벤트의 예는 잠금 해제된 핑거, 잠금을 획득하는 상이한 도플러 에러를 갖는 핑거, 및 수신기와 송신기의 상대 속도에서의 급격한 변화를 포함한다. 발진기 제어 신호 (S70) 상의 그러한 전이의 효과를 감소시키는 것이 바람직할 수도 있다.

도 14a는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (166d) 의 블록도를 도시한다. 멀티플렉서 (440) 는 로테이션 신호 (S60) 의 스케일된 버전 및 제한기 (limiter; 420) 에 의해 계산된 것과 같은 그 신호의 슬루-레이트-제한된 버전을 수신한다. 일 예에서, 제한기 (420) 는 자신의 입력 신호의 값에 상한 및 하한을 적용하도록 구성된다. 그러한 한계는 예를 들어, 초당 피피비 (ppb; parts per billion) 와 같은 단위로 표현될 수도 있는 발진기 주파수에서의 최대 절대 변화율에 기초하여 선택될 수도 있다. GPS 애플리케이션의 경우, 6.4, 3.2, 또는 1.6 ppb/초와 같은 또는 훨씬 작은 최대 속도를 선택하는 것이 바람직할 수도 있다. 다른 방법으로는, 5 kHz 순간 또는 평균 한계와 같은 Hz 로 슬루 레이트 한계를 선택하는 것이 바람직할 수도 있다. 멀티플렉서 (440) 는 로직 블록 (430) 에 의해 생성되는 것과 같은 제어 신호 (C106) 의 상태에 기초하여 자신의 입력들 중 하나를 선택하도록 구성된다.

도 14b는 로직 블록 (430) 의 일 구현의 블록도를 도시한다. 크기 계산 블록 (450) 은 로테이션 신호 (S60) 의 스케일된 버전의 크기를 계산하도록 구성된다. 비교기 (460 및 470) 는 각각의 임계치 (T30a 및 T30b) 와 크기를 비교하도록 구성되고, RS 래치 (480) 는 크기와 각각의 임계치 간의 관계에 기초하여 제어 신호 (C106) 를 출력하도록 구성된다. 본 예에서, 제어 신호 (C106) 의 값은 크기가 임계치 (T30a) 를 초과하는 경우에는 하이이고, 크기가 임계치 (T30b) 를 초과하지 않는 경우에는 로우이며, 그렇지 않은 경우에는 변하지 않는다. 예상되는 발진기 편차보다 큰 높은 임계치 (T30a) 에 대한 값을 선택하는 것이 바람직하지만, 소망하는 감도에 따라 낮은 임계치 (T30b) 를 선택할 수도 있다. 또한, 제 2 이득 및 누산 스테이지 (166d) 는 슬루-레이트-제한 동작을 인에이블하거나 디스에이블할 수 있도록 구성될 수도 있다. 예를 들어, GPS 수신 동안에 슬루-레이트 제한을 인에이블하고, 그렇지 않은 경우에는 그러한 동작을 디스에이블하는 것이 바람직할 수도 있다.

로테이션 신호 (S60) 에 기초하여 제어 기능을 수행하는 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (예를 들어, 도 13c, 도 13d, 도 13e, 또는 도 14a에 도시된 것과 같은 일 구현) 은 로테이션 신호 (S60) 의 스케일되거나 잘라진 버전에 대한 제어 기능을 수행하도록 구성될 수도 있다.

수신기 (10) 의 몇몇 구현에서, 제 1 및 제 2 이득 및 누산 스테이지 중 한쪽 또는 양쪽은 누산기로서 구현될 수도 있고/있거나, 그러한 스테이지 내의 이득 요소는 시프트로서 구현될 수도 있다.

도플러 및 온도 에러가 2개의 루프 사이에 신뢰성 있게 분리될 수 있도록 제 1 및 제 2 이득 및 누산 스테이지의 이득 팩터를 구성하는 것이 바람직할 수도 있다. 예를 들어, 루프의 대역폭 간의 사실상 일정한 비율을 유지하는 것이 바람직할 수도 있다. 적당한 대역폭 비율은 10 내지 1000의 범위 내에 있을 수도 있고, 적어도 몇몇 애플리케이션의 경우에는 100인 값이 바람직하다. 다른 방법으로는, 2개의 루프의 시간 제약들 간의 사실상 일정한 비율을 유지하는 것이 바람직할 수도 있다. 적당한 시간 상수 비율은 0.2 내지 20의 범위 내에 있을 수도 있고, 적어도 몇몇 애플리케이션의 경우에는 2인 값이 바람직하다. 다른 대안으로서, VFO 루프의 사실상 일정한 대역폭 또는 시정수를 유지하는 것이 바람직 할 수도 있다. VFO 루프에 대한 적당한 시정수는 0.2 내지 20초의 범위 내에 있을 수도 있고, 몇몇 애플리케이션의 경우에는 2초인 값이 바람직하다.

상술한 바와 같이, 에러 계산기 (250) 에 의해 계산된 것과 같은 에러 신호 (S40) 는 수신된 신호의 크기에 의존할 수도 있다. 주파수 제어 유닛 (132) 의 몇몇 구현에서는, 신호 강도가 증가함에 따라 루프 응답이 더 빨라지도록 (수신된 신호 및 잡음의 전체 수신 전력에 대한 칩당 파일럿 에너지의 비율인) Ec/Io로 내부 (로테이션) 루프의 이득을 스케일할 수도 있지만, 외부 (VFO) 루프의 지배 극은 신호 강도에 둔감할 수도 있다. 이와 같은 경우, 2개의 루프들 간의 대역폭은 신호 강도에 따라 변할 수도 있다.

그러한 변화의 잠재적 효과는, 각각의 루프 내에서 보상되는 주파수 에러의 양의 비율이 신호 강도에 따라 상당히 변한다는 것이다. 그러한 효과를 피하는 것이 바람직할 수도 있다. 예를 들어, 예상된 Ec/Io 값들의 확산에서 (예를 들어, 100%, 50%, 또는 10%의 범위 내에 있는) 2개의 루프의 사실상 일정한 대역폭 비율을 제공하는 것이 바람직할 수도 있다. 일 애플리케이션에서, (예를 들어, 단일 핑거의 잠금 임계치로부터 모든 핑거의 포화까지의) 그러한 Ec/Io 값들의 확산은 약 -28 내지 약 0 dB의 범위를 갖는다. 일 애플리케이션에서, VFO 루프 대역폭에 대한 로테이션 루프 대역폭의 비율은 약 10이지만, (예를 들어, 1보다 크거나 작은) 임의의 다른 비율을 소망하는 애플리케이션에 적합한 것으로서 선택할 수도 있다.

제 2 이득 및 누산 스테이지 (160) 는 신호에 독립적인 이득 팩터를 포함하 도록 구현될 수도 있다. 예를 들어, 제 2 이득 팩터는 신호 강도 (예를 들어, 에너지) 의 측정에 따라 스케일될 수도 있다. 도 15a는 스케일링 팩터 (G30) 에 기초하여 발진기 제어 신호 (S70) 의 일 구현 (S78) 을 출력하는 제 2 이득 및 누산 스테이지 (160) 의 다른 구현 (168) 을 도시한다.

스케일링 팩터 (G30) 는 (예를 들어, 현재 및 이전 샘플 벡터의 크기의 곱으로서) 에러 계산기 (250) 에 의해 보이는 바와 같이 신호에 종속적인 스케일링과 유사하도록 구현될 수도 있다. 예를 들어, 스케일링 팩터 (G30) 는 수신된 신호 에너지의 표시 또는 근사로서 구현될 수도 있다. 도 15b는 현재의 I 및 Q 값들의 제곱 합으로서 스케일링 팩터 (G30) 의 일 구현 (G32) 을 계산하는 스케일링 팩터 계산기 (185) 의 블록도를 도시한다. 다른 구현에서는, (예를 들어, 대응하는 핑거에 대해 계산된 RSSI 값으로서) 적당한 스케일링 팩터가 이미 이용 가능할 수도 있다. 몇몇 애플리케이션에서는, 예를 들어, 그러한 값이 이미 이용 가능한 경우, 그 대신에 (예를 들어, 현재 및 이전 심볼 등의) 인접한 심볼들의 내적을 이용하는 것이 바람직할 수도 있다. 또한, 제 2 이득 및 누산 스테이지 (168) 는 시프터 (180) 를 포함할 수도 있지만, 몇몇 구현에서는, 시프트로서 스케일링 팩터 (G30) 를 적용하는 것으로 충분할 수도 있다.

주파수 제어 유닛 (130) 의 몇몇 애플리케이션에서는, 로테이션 제어 루프와 VFO 제어 루프를 분리하는 것이 바람직할 수도 있다. 예를 들어, (예를 들어, VFO (190) 의 분해능 (Hz/LSB 단위) 이 로테이터 (230) 의 분해능보다 뛰어난 경우에 있어서) 로테이션 루프의 양자화 잡음으로부터 VFO 루프를 분리하는 것이 바람 직할 수도 있다. 분리된 구성으로 인해, 설계 및 분석이 더 쉬워지고, 더 유연해지고/유연해지거나 획득과 같은 특정 상황에 더 쉽게 적응할 수도 있다. 그러한 구성에서, 2개의 루프에 대한 이득 팩터는 루프들 간에 임의 대역폭 비율을 구현할 수 있도록, 서로 크게 독립적으로 선택될 수도 있다.

도 16a는 분리된 구성에서 이용될 수도 있는 기저대역 프로세싱 유닛 (300) 의 일 구현 (300b) 의 블록도를 도시한다. 기저대역 프로세싱 유닛 (300b) 은 수신된 신호의 동일 인스턴스에 기초하는 2개의 에러 신호 (S40a 및 S40b) 를 각각 출력하는 핑거 (220) 의 구현 (220d) 들의 셋트를 포함한다. 에러 신호 (S40a) 는 신호에 로테이션을 적용한 후에 남아 있는 주파수 에러를 나타내지만, 에러 신호 (S40b) 는 로테이션되지 않은 신호 내의 주파수 에러를 나타낸다.

도 16b는 결합기 (140) 의 2개의 인스턴스들 (140a, 140b) 을 포함하는 주파수 제어 유닛 (130) 의 일 구현 (136) 의 블록도를 도시한다. 주파수 제어 유닛 (136) 은 에러 신호 (S40a) 에 기초하여 로테이션 신호 (S60) 의 후속 상태를 계산하도록 구성된다. 또한, 주파수 제어 유닛 (136) 은 에러 신호 (S40b) 에 기초하여 발진기 제어 신호 (S70) 의 후속 상태를 계산하도록 구성된다.

도 17은 핑거 (220d) 의 일 구현 (222d) 의 블록도를 도시한다. 핑거 (222d) 는 디코더 (240) 의 2개의 인스턴스들 및 에러 계산기 (250) 의 2개의 인스턴스들을 포함한다. 제 1 신호 경로에서, 핑거 (222b) 와 관련하여 상술한 바와 같이, 디코더 (240a) 는 로테이팅된 신호 (S80) 를 디코딩하고, 에러 계산기 (250a) 는 에러 신호 (S40a) 를 계산한다. 제 2 신호 경로에서, 디코더 (240b) 는 복소 신호 (S20) 를 디코딩하고, 에러 계산기 (250b) 는 에러 신호 (S40b) 를 계산한다. 에러 계산기 (250a 및 250b) 는 이와 유사하게 구현될 수도 있고, 심지어 동일 구조 및/또는 상이한 시간에서 상이한 문맥에 적용되는 명령어의 집합으로서 구현될 수도 있다. 다른 방법으로는, 에러 계산기는 상이한 구조 및/또는 명령어 집합으로서 구현될 수도 있고, 이 경우, 제 1 및 제 2 이득 및 누산 스테이지들 중 한쪽 또는 양쪽은 에러 계산기의 응답들 간의 차이를 보상하도록 구성될 수도 있다.

핑거 (222d) 의 2개의 디코더들은 동일한 오프셋 신호 (S210) 에 따라 자신의 입력 신호를 디코딩하도록 구성된다. 이 경우, 에러 계산기 (250a) 는 로테이팅된 신호 (S80) 의 주파수 에러 특성을 계산하지만, 에러 계산기 (250b) 는 (로테이션되지 않은) 복소 신호 (S20) 의 주파수 에러 특성을 계산한다. 핑거 (222d) 에서, 에러 신호 (S40b) 는 로테이션된 신호 (S80) 의 변화에 의해 영향을 받지 않는다는 것을 이해할 수도 있다.

또한, 로테이션 및 발진기 제어 루프의 유사한 분리는 본원에서 상술한 바와 같은 다른 핑거 아키텍처를 이용하여 달성될 수도 있다는 것을 이해할 수도 있다. 예를 들어, 도 18a는 에러 신호 (S40a 및 S40b) 를 계산하도록 각각 구성된 핑거 집합 (220e) 을 포함하는 기저대역 프로세싱 유닛 (300) 의 다른 구현 (300c) 의 블록도를 도시한다. 도 18b는 핑거 (220e) 의 일 구현 (222e) 의 블록도를 도시한다.

또한, 도 19a는 에러 신호 (S40b) 를 계산하는 핑거 (220c) 의 일 구현 (222f) 의 블록도를 도시하고, 도 19b는, 기저대역 프로세싱 유닛 (300) 의 일 구현 (300d) 이 에러 신호 (S40b) 를 계산하도록 구성된 핑거 집합 (222f) 을 포함하는 주파수 제어 유닛 (136) 의 일 구현 (136a) 의 블록도를 도시한다.

몇몇 핑거 아키텍처에서는, 디코더에 로테이션되지 않은 신호를 공급하지 못할 수도 있다. 그러한 경우, 로테이션 및 발진기 제어 루프의 효과적인 분리는 로테이션되지 않은 심볼에 기초하는 발진기 제어 루프에 대한 주파수 에러를 계산함으로써 달성될 수도 있다. 도 20은 주파수 제어 유닛 (130) 의 일 구현 (138) 의 블록도를 도시한다. 기저대역 프로세싱 유닛 (300) 의 일 구현 (310) 은 (기저대역에 있거나 근방에 있을 수도 있는) 복소 신호 (S20) 및 로테이션 신호 (S60) 를 수신하고, 이들 2개의 입력들에 기초하여 복수의 에러 신호 (S40) 들을 출력한다. 또한, 기저대역 프로세싱 유닛 (310) 는 디로테이션 신호 (derotation signal; S360) 에 기초하여 복수의 에러 신호들 (S340) 을 출력한다. 결합기 (140) 는 에러 신호 (S40) 를 결합하여 결합된 에러 (S50) 를 얻고, 결합기 (340) 는 에러 신호 (S340) 를 결합하여 결합된 에러 (S350) 를 얻는다. 결합된 에러 (S50) 에 기초하여, 제 1 이득 및 누산 스테이지 (150) 의 일 구현 (350) 은 로테이션 신호 (S60) 및 디로테이션 신호 (S360) 를 생성한다. 제 2 이득 및 누산 스테이지 (160) 의 일 구현 (360) 은 결합된 에러 (S350) 에 기초하여 발진기 제어 신호 (S70) 의 일 구현 (S74) 을 생성한다.

도 21a 는 복수의 핑거 (320a) 를 포함하는 기저대역 프로세싱 유닛 (310) 의 구현 (310a) 의 블록도이다. 각 핑거 (320a) 는, 디로테이션 신호 (S360) 에 기초하여 대응 에러 신호 (S340) 를 출력하도록 구성되는 본 명세서에 기재된 바와 같은 핑거 (220a) 의 구현이다.

도 21b 는 핑거 (320a) 의 구현 (322a) 의 블록도이다. 로테이터 (330) 는 디로테이션 신호 (S360) 에 따라 디코딩된 심볼 (S90) 을 로테이션시켜 디로테이팅된 심볼 (S390) 을 생성한다. 로테이터 (330) 는 본 명세서에 기재된 바와 같은 로테이터 (230) 의 실시예에 따라 구현될 수도 있고, 로테이터 (230) 와 동일한 룩업 테이블을 이용할 수도 있다. 일례에 있어서, 로테이터 (230) 는 전용 하드웨어 엘리먼트 (예를 들어, 승산기) 를 이용하여 구현되는 한편, 로테이터 (330) 는 논리 소자 (예를 들어, 마이크로프로세서 또는 디지털 신호 처리 장치(DSP)) 의 어레이에서 실행되는 복수의 루틴 중 하나로서 구현된다.

에러 계산기 (350) 는, 디로테이팅된 심볼 (S390) 에 기초하여 에러 신호 (S340) 를 계산하는 본 명세서에 기재된 바와 같은 에러 계산기 (250) 의 구현이다. 에러 계산기 (250 및 350) 는, 에러 신호 (S40 및 S340) 가 신호 세기에 대해 유사한 종속성을 갖도록 유사하게 구현될 수도 있다. 이러한 실시예에 있어서, 로테이션 제어 루프와 VFO 제어 루프 사이의 대역폭 비율 (bandwidth ratio) 은, 에러 신호 (S40) 가 신호 진폭에 따라 변하는 경우에도 보존될 수 있다.

도 22a 는 기저대역 프로세싱 유닛 (310) 의 또다른 구현 (310b) 의 블록도이다. 이 예에서, 각 핑거 (320b) 는, 디로테이션 신호 (S360) 에 기초하여 대응 에러 신호 (S340) 를 출력하도록 구성되는 본 명세서에 기재된 바와 같은 핑거 (220b) 의 구현이다. 도 22b 는, 디로테이션 신호 (S360) 에 따라 디코딩된 심 볼 (S90) 을 로테이션시켜 디로테이팅된 심볼 (S390) 을 생성하도록 구성되는 로테이터 (330) 를 포함하는, 핑거 (320b) 의 구현 (322b) 의 블록도이다. 일례에 있어서, 로테이터 (230) 는 전용 하드웨어 엘리먼트 (예를 들어, 승산기) 를 이용하여 구현되는 한편, 로테이터 (330) 는 논리 소자 (예를 들어, 마이크로프로세서 또는 디지털 신호 처리 장치) 의 어레이에서 실행되는 복수의 루틴 중 하나로서 구현된다. 기저대역 프로세싱 유닛 (300) 의 구현의 핑거의 2 또는 그 이상의 (가능하게는, 모든) 로테이터는 룩업 테이블을 공유할 수도 있다.

제 1 이득 및 누산 스테이지 (350) 는, 로테이션 신호 (S60) 의 이전 상태에 기초하여 디로테이션 신호 (S360) 를 출력하도록 구성되는 본 명세서에 기재된 바와 같은 제 1 이득 및 누산 스테이지 (150) 의 구현이다. 도 23a 는 제 1 이득 및 누산 스테이지 (350) 의 구현 (352) 의 블록도이고, 도 23b 는 제 1 이득 및 누산 스테이지 (350) 의 구현 (354) 의 블록도이다.

결합기 (340) 는 본 명세서에 기재된 바와 같은 결합기 (140) 의 구현이다. 결합기 (140) 가 에러 신호 (S40) 를 가중화함으로써 결합된 에러 (S50) 를 계산하는 경우, 결합기 (S340) 가 그 출력 (예를 들어, 결합된 에러 (S350)) 의 계산시 그 입력 신호 (예를 들어, 에러 신호 (S340)) 에 대해 유사한 대응 가중치를 적용하는 것이 바람직할 수도 있다. 제 2 이득 및 누산 스테이지 (360) 는 본 명세서에 기재된 바와 같은 제 2 이득 및 누산 스테이지 (160) 의 구현인데, 여기서 제 2 이득 팩터는 예를 들어 소망하는 VFO 루프 응답에 따라 선택된다.

기저대역 프로세싱 유닛 (310) 의 다른 구현은 복소 신호 (complex signal) (S20) 의 비로테이션 (unrotated) 버전에 기초하여 에러 신호 (S340) 를 획득할 수도 있다. 예를 들어, 이러한 유닛은, 로테이터 (230) 를 통과하지 않은 복소 신호 (S20) 의 버전으로부터 (예를 들어, 각각의 오프셋 신호 (S210) 의 현재 또는 이전 버전에 기초하여) 심볼을 디코딩하는 디코더 (240) 의 인스턴스를 갖는 핑거를 포함할 수도 있는데, 여기서 각각의 에러 계산기 (350) 는 이들 비로테이션되는 디코딩된 심볼에 기초하여 에러 신호 (S340) 를 계산하도록 구성된다.

대안적인 구성을 이용하여 로테이션 및 VFO 제어 루프의 효과적인 디커플링 (effective decoupling) 을 획득하는 것이 바람직할 수도 있다. 예를 들어, 모든-핑거의 (per-finger) 디로테이션 동작 또는 부가적인 모든-핑거의 디코딩 동작을 수행하지 않으면서, (예를 들어, 결합된 에러 (S350) 와 유사하거나 등가의) 제 2 이득 및 누산 스테이지 (360) 에 대한 입력에 적합한 에러 신호를 획득하는 것이 바람직할 수도 있다. 이러한 구현은, 디코딩된 심볼 (S90) 의 모든-핑거의 로테이션보다는 오히려, 하나 또는 그 이상의 결합 신호 (예를 들어, 결합된 에러 (S50)) 에 대한 디로테이션 동작을 수행하는 것을 포함할 수도 있다.

수신기 (10) 의 몇몇 애플리케이션에 있어서, 발진기 제어 신호 (S70) 가 VFO (190) 의 출력을 변경하는 것을 일시적으로 방지하는 것이 요구될 수도 있다. 예를 들어, 수신기 (10) 의 또다른 RF 체인의 송신 또는 수신 (예를 들어, GPS 신호 수신) 과 같이, 주파수 레퍼런스 (S30) 에 기초한 또다른 동작의 실행 중에 이러한 변화를 금지하는 것이 요구될 수도 있다. 이러한 제어는, 발진기 제어 신호 (S70) 를 0 으로 설정함으로써, 제 2 이득 및 누산 스테이지 (160) 에 대한 입력을 0 으로 설정함으로써, 및/또는 본 명세서에 기재된 바와 같은 발진기 제어 신호 (S70) 를 수신하도록 구성되는 제어 레지스터에 대한 업데이트를 방지함으로써 (예를 들어, 제어 레지스터의 기록 인에이블 신호를 해제함으로써) 달성될 수도 있다. 이러한 애플리케이션에 있어서, VFO (190) 의 온도 보상이 지속될 수 있도록 하는 것이 요구될 수도 있다.

발진기 제어 신호 (S70) 가 VFO (190) 의 출력을 변경하는 것을 방지하는 모드는 타이머에 의해, 또는 수신 (예를 들어, GPS 수신) 또는 송신 동작의 실행시 시작될 수도 있다. 또한, 이러한 모드는, VFO 루프에서의 에러의 보상의 방지가 (예를 들어, 주파수 에러가 로테이션 루프의 슬루 레이트를 초과해야 하는 경우) RF 신호 (S10) 를 트랙킹하는 능력에 악영향을 미칠 수도 있음에도 불구하고, (예를 들어, 초과 에러가 VFO 루프에 진입하는 것을 중단시키기 위해서) 로테이션 신호 (S60) 에 대한 큰 변화의 검출시 시작될 수도 있다. 이러한 변화는 로테이션 신호 (S60) 에 대한 저역 필터의 출력의 크기에 의해 표시될 수도 있는데, 여기서 필터는 예를 들어 제 1 이득 및 누산 스테이지 (150) 또는 제 2 이득 및 누산 스테이지 (160) 의 일부로서 구현될 수도 있다. 이러한 모드에 진입하기 위한 타이밍 또는 제어 결정은, 예를 들어 로테이션 제어 루프의 잔류 에러의 크기, 잔류 VFO 에러에 대한 GPS 수신 체인의 감도, 하나 또는 그 이상의 검색 스케줄, 및/또는 송신 또는 다른 수신 체인과 같은 수신기 (10) 의 또다른 RF 체인의 요건에 기초할 수도 있다.

본 명세서에 기재된 바와 같이, 수신기 (10) 는 수신기 (예를 들어, GPS 수 신 체인) 의 이동에 의해 일어나는 도플러 에러에서 비교적 벗어난 수신기 체인을 포함할 수도 있다. 그러나, 시간에 따라, VFO 제어 루프는 정상-상태의 도플러 에러를 보상하기 시작할 수도 있다. 몇몇 애플리케이션에 있어서, VFO (190) 의 주파수 제어가 (예를 들어, VFO 루프로부터 이러한 도플러 에러를 소거하기 위해서) 발진기 제어 신호 (S70) 이외의 신호에 기초하여 일시적으로 이루어지는 것이 바람직할 수도 있다. 예를 들어, GPS 수신 체인과 같이, 또다른 수신 체인으로부터 도출되는 신호로 VFO (190) 의 제어를 스위칭하는 것이 요구될 수도 있다. 이러한 모드는, 로테이션 신호 (S60) 에 대한 큰 변화율의 검출시, GPS 수신 동작의 실행시, 및/또는 타이머에 따라 시작될 수도 있다.

본 명세서에 기재된 바와 같이, VFO 에러로부터 평균 도플러 주파수 에러를 분리하기 위해서 2-루프 주파수 제어 구성이 이용될 수도 있다. 그러나, 다른 주파수 에러를 보상하는 것이 요구될 수도 있다. 평균 도플러 에러에 부가하여, 예를 들어, 수신 체인은 경로-특정 도플러 에러를 경험할 수도 있다. 수신기 (10) 가 (예를 들어, 고속 자동차로 또는 고속 기차를 타고) 고속으로 이동하는 상황에 있어서, 및/또는 복소 신호 (S20) 가 반대 방향으로부터 (예를 들어, 수신기 (10) 가 이동하는 방향으로부터, 또한 그 반대 방향으로부터) 수신된 신호를 포함하는 경우에, 상이한 핑거는 매우 상이한 도플러 에러를 인식할 수도 있다.

적어도 하나의 핑거가 로테이터를 포함하는 구현의 추가적인 애플리케이션에 있어서, 이러한 핑거 또는 핑거들은 그 핑거에 대해 고유한 주파수 에러 (예를 들어, 도플러 에러) 의 보상을 나타내는 부가적인 로테이션 신호를 수신한다. 따 라서, 다중경로 인스턴스에 적용되는 실제 로테이션은 로테이션 신호 (S60) 에 부가하여 다른 팩터에 기초할 수도 있다. 이러한 부가적인 보상은 대응 로테이터 (230) 에 의해 적용될 수도 있고/있거나 (예를 들어, 그 핑거에 대한 로테이션 신호 (S60) 와 결합될 수도 있고/있거나), 신호 경로는 이러한 부가적인 로테이션을 적용하기 위한 또다른 로테이터 (230) 의 인스턴스를 포함할 수도 있다. 핑거에 적용된 바와 같은 디로테이션 신호 (S360) 가 이러한 부가적인 로테이션을 잡는 것 (예를 들어, 제거하는 것) 이 바람직할 수도 있다.

추가적인 애플리케이션에 있어서, 로테이션 신호 (S60) 에 따른 복소 신호 (S20) 의 로테이션은 일시적으로 디스에이블될 수도 있다. 예를 들어, 또다른 태스크를 위해 로테이터(들) (230) 를 이용하는 것이 요구되는 경우, (예를 들어, 수신기 (10) 의 고속 이동 중과 같이, 경로-특정 도플러 에러를 보상하기 위해서) 이러한 디스에이블이 이용될 수도 있다. 수신기 (10) 의 또다른 RF 체인이 비활성화되는 주기 중에 이러한 모드에 진입하는 것이 요구될 수도 있다.

이러한 로테이션 디스에이블의 애플리케이션에 있어서, 결합된 에러 (S50) 는 VFO 제어를 위해 제 2 이득 및 누산 스테이지 (160) 로 지향될 수도 있거나, 제 1 이득 및 누산 스테이지 (150) 의 출력 (예를 들어, 로테이션 신호 (S60)) 이 발진기 제어 신호 (S70) 의 역할을 하기 위해 리다이렉팅 (redirecting) 될 수도 있는데, 여기서 관련 스테이지는 상이한 고정 및/또는 조정가능 이득 팩터를 적용하도록 구성될 수도 있다. 대안적으로, VFO 루프의 제어는, (예를 들어, 결합된 에러 (S50) 의 수신 및 발진기 제어 신호 (S70) 의 출력과 같은) 이득 및 누산 스 테이지의 추가적인 인스턴스를 갖는 병렬 브랜치에 대한 이러한 적용 중에 스위칭될 수도 있다. 이러한 모드의 구현은, 예를 들어 로테이션 신호 (S60) 를 0 으로 설정하는 것, 또는 다른 방법으로 로테이터(들) (230) 가 로테이션 신호 (S60) 에 기초한 로테이션을 적용하는 것을 방지하는 것을 포함할 수도 있다. 디로테이션 신호 (S360) 를 포함하는 구현에 대하여, 이러한 애플리케이션에 있어서, 디로테이션 신호 (S360) 를 0 으로 설정하는 것, 또는 다른 방법으로 로테이터 (430) 가 디로테이션 신호 (S360) 를 적용하는 것을 방지하는 것이 바람직할 수도 있다.

도 1b 에 도시된 바와 같은 수신기 (12) 의 애플리케이션에 있어서, RF 프론트 엔드 (110a) 는 CDMA 신호를 수신하도록 구성되고, 수신기는 CDMA 신호로부터 발진기 제어 신호 (S70) 를 도출하도록 구성된다. 이러한 수신기의 또다른 애플리케이션에 있어서, RF 프론트 엔드 (110a) 는 GPS 신호를 수신하도록 구성되고, 수신기는 GPS 신호로부터 발진기 제어 신호 (S70) 를 도출하도록 구성된다.

수신기 (12) 의 추가적인 애플리케이션에 있어서, 다운컨버터 (120a) 는 CDMA 신호에 기초한 복소 디지털 신호를 주파수 제어 유닛 (130) 의 인스턴스 (130a) 로 출력하도록 구성되고, 다운컨버터 (120b) 는 GPS 신호에 기초한 복소 디지털 신호를 주파수 제어 유닛 (130) 의 인스턴스 (130b) 로 출력하도록 구성된다. 각 주파수 제어 유닛 (130a, 130b) 은 각각의 복소 디지털 신호에 기초하여 발진기 제어 신호 (S70) 의 인스턴스를 계산하도록 구성되고, 수신기는, 발진기 제어 신호 (S70) 의 어떤 인스턴스를 VFO (190) 에 대해 적용할 것인지를 결정하도록 구성된 결정 로직을 포함한다.

수신기는 수신기의 동작 모드에 따라 발진기 제어 신호 (S70) 의 인스턴스를 선택하도록 구성될 수도 있다. 이러한 구현에 있어서, GPS 신호에 대응하는 S70의 인스턴스는 GPS 수신 중에 VFO (190) 를 제어하는데 이용되고, CDMA 신호에 대응하는 S70의 인스턴스는 다른 방법으로 이용된다. 대안적으로, 선택은 GPS 및 CDMA 신호의 상대적인 세기에 기초하여 이루어질 수도 있고, 시간 간격 또는 다른 이벤트에 따라 동적으로 재평가될 수도 있다. 개방 옥외 공간에 있어서, 예를 들어, GSP 신호에 기초하여 수신된 인스턴스는 CDMA 신호의 최강의 수신된 인스턴스보다 큰 신호 에너지를 가질 수도 있고, 수신기는 이에 기초하여 GPS 신호에 대응하는 S70의 인스턴스를 선택하도록 구성될 수도 있다.

도 24 는 2 개의 다운컨버터 (120a, 120b) 의 각각이 각각의 주파수 제어 유닛으로 복소 디지털 신호를 출력하는 실시예에 따른 수신기의 블록도이다. 주파수 제어 유닛 (130a) 은 복소 신호 (S20a) 로부터 도출되는 로테이션 신호 (S60) 를 계산하도록 구성된다. 본 명세서에 기재된 바와 같은 주파수 제어 유닛 (130) 의 소정의 구현에 따라 구현될 수도 있는 주파수 제어 유닛 (130b) 은 복소 신호 (S20b) 로부터 도출되는 발진기 제어 신호 (S70) 를 계산하도록 구성된다. 몇몇 애플리케이션에 있어서, 주파수 제어 유닛 (130b) 은 단지 발진기 제어 루프만을 포함하도록 구현된다. 일례에 있어서, RF 신호 (S10a) 는 CDMA 기지국으로부터 수신되고, RF 신호 (S10b) 는 GPS SV로부터 수신된다.

본 명세서에 기재된 바와 같이, 주파수 레퍼런스 (S30) 는 수신기 (10) 에 대한 타임 레퍼런스의 역할을 할 수도 있다. 디지털 신호 (S20) 를 생성하기 위해서 다운컨버터 (120) 에 의해 이용되는 샘플링 클럭은 예를 들어 주파수 레퍼런스 (S30) 로부터 도출될 수도 있다. 그러므로, 주파수 레퍼런스 (S30) 의 주파수에서의 에러는 복소 신호 (S20) 의 타이밍에서의 에러를 야기시킬 수도 있다. 복소 신호 (S20) 에서의 주파수 에러가 복소 신호 (S20) 의 값을 로테이션시킴으로써 따라서 감소 또는 보정될 수도 있지만, 이러한 로테이션은 타이밍에서의 에러를 보정하는데 효과적이지 않다. 실시예들은, 제 1 RF 신호에 기초하여 디지털 신호에서의 타이밍 에러를 감소 또는 보정하기 위해, 및/또는 상이한 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 디지털 신호에서의 타이밍 에러를 감소 또는 보정하기 위해 제 1 캐리어 주파수를 갖는 제 1 RF 신호로부터 도출되는 타이밍 정보가 적용되는 구성을 포함한다.

몇몇 구성은 타이밍 에러를 보정하기 위해서 디지털 신호의 리샘플링 (resampling) 을 수행하도록 구성된다. 도 25a 는 로테이팅된 신호 (S80) 에 기초하여 리샘플링된 신호 (S85) 를 계산하도록 구성된 타임 제어 유닛 (510) 을 포함하는 핑거 (222b) 의 구현 (224b) 의 블록도이다. 도 25b 는 이러한 타임 제어 유닛 (510) 을 포함하는 핑거 (220c) 의 구현 (224c) 의 블록도이다. 도 25c 는 타임 제어 유닛 (510) 을 포함하는 핑거 (222a) 의 구현 (224a) 의 블록도이다.

타임 제어 유닛 (510) 은 지연 고정 루프 (DLL) 를 포함하도록 구현될 수도 있다. 도 26a 는 타임 제어 유닛 (510) 의 구현 (512) 의 블록도이다. 리샘플러 (520) 는 디지털 신호 (예를 들어, 로테이팅된 신호 (S80) 또는 복소 신호 (S20)) 를 수신하고, 이 신호를 필터링된 에러 신호 (S520) 에 따라 리샘플링하여 리샘플링된 신호 (S85) 를 생성한다. 디코더 (240E 및 240L) 는 각각 리샘플링된 신호의 조기 (early) 및 지연 (late) 버전을 디코딩하고, 각각의 에너지 계산기 (530E, 530L) 로 디코딩된 심볼 (S90E, S90L) 을 출력한다. 각 에너지 계산기 (530) 는, 예를 들어, 복소 입력값의 제곱 크기 (squared magnitude) 로서, 각각의 디코딩된 심볼 스트림의 에너지의 측정치 (measure) 를 계산하도록 구성된다. 루프 필터 (540) 는 에너지 측정치들 사이의 차로서 에러 신호 (S510) 를 수신하고, 필터링된 에러 신호 (S520) 를 계산한다. 루프 필터 (540) 는 제 1-차수 또는 다른 저-차수 (low-order) IIR 또는 FIR 필터로서 구현될 수도 있다. 예를 들어, 루프 필터 (540) 는 본 명세서에 기재된 바와 같은 제 1 이득 및 누산 스테이지 (150) 의 예에 따라 구현될 수도 있다.

리샘플러 (520) 는 오버샘플링된 입력 스트림으로부터 선택하도록 구성될 수도 있다. 칩 레이트의 m 배의 레이트로 오버샘플링되는 입력 스트림에 대하여, 예를 들어, 리샘플러 (520) 는, 필터링된 에러 신호 (S520) 에 따라 변경되는 바와 같이, 이전에 선택된 샘플의 상대적인 위치에 기초한 각 칩 주기 중에 m 샘플 중 하나를 선택하여 출력하도록 구성될 수도 있다. 또한, 리샘플러 (520) 는 선택된 샘플의 이웃의 샘플의 평균 또는 가중화된 평균을 계산하도록 구현될 수도 있다. 대안적으로, 리샘플러 (520) 는 필터링된 에러 신호 (S520) 에 따라 2 또는 그 이상의 샘플로부터 보간값을 계산하도록 구성될 수도 있다. 이러한 보간은, 칩 레이트로 샘플링되는 스트림에 대해 또는 오버샘플링된 스트림에 대해 수행 될 수도 있다.

디코더 (240E 및 240L) 는, ±1/2 칩 또는 ±1/4 칩과 같이, 각각 칩 주기의 일부의 오프셋에 따라 리샘플링된 신호 (S85) 의 선행 및 지연 디코딩 수행하도록 구성된다. 하나의 구현에 있어서, 리샘플러 (520) 는 리샘플링된 신호 (S85) 의 조기 및 지연 버전을 디코더 (240E, 240L) 로 출력하도록 구성된다. 이 경우에, 디코더들은 오프셋 신호 (S210) 에 따라 각각의 버전을 디코딩하도록 구성될 수도 있다. 또다른 구현에 있어서, 디코더 (240E 및 240L) 는 리샘플링된 신호 (S85) 에 대해 오프셋 신호 (S210) 의 각각의 조기 및 지연 버전을 적용하도록 구성된다.

또한, 주파수 제어 유닛 (130) 의 구현은, 타이밍 에러를 감소 또는 보정하기 위해서 로테이션 신호 (S60) 를 적용하도록 구성될 수도 있다. 도 26b 는 타임 제어 유닛 (510) 의 구현 (514) 의 블록도이다. 이 예에서, 리샘플러 (520) 는 로테이션 신호 (S60) 와 필터링된 에러 신호 (S520) 의 가중화된 합에 따라 디지털 신호를 리샘플링한다. 하나의 구성에 있어서, 로테이션 신호 (S60I) 와 같이, 특정 수신된 인스턴스의 주파수 에러에 기초한 로테이션 신호 (S60) 가 이용된다. 또다른 구성에 있어서, 로테이션 신호 (S60C) 와 같이, 결합 주파수 에러에 기초한 로테이션 신호 (S60) 가 이용된다.

도 27a 는 주파수 제어 유닛 (130) 의 구현 (130t) 의 블록도이다. 주파수 제어 유닛 (130t) 은, 전술한 바와 같은 핑거 (224a 또는 224b) 세트와 연결된 탐색기 (210) 를 포함하는 기저대역 프로세싱 유닛 (200) 의 구현 (200t) 을 포함 한다. (주파수 제어 유닛 (130t) 의 또다른 구현은, 핑거 (224c) 세트를 포함하도록 구성된 기저대역 프로세싱 유닛 (200t) 에 적합하다.) 기저대역 프로세싱 유닛 (200t) 은 핑거의 타임 제어 유닛 (510) 으로부터의 하나 또는 그 이상의 에러 신호 (예를 들어, 필터링된 에러 신호 (S520)) 에 기초하여 위상 보정 신호 (S530) 를 출력하도록 구성된다. 예를 들어, 위상 보정 신호 (S530) 는 최강의 수신된 인스턴스에 대응하는 필터링된 에러 신호 (S520) 에 기초할 수도 있고, 또는, 액티브 (예를 들어, 고정 (locked)) 핑거의 타임 제어 유닛으로부터의 에러 신호의 평균 또는 가중화된 평균일 수도 있다.

기저대역 프로세싱 유닛 (200t) 의 핑거는, 예를 들어, 발명의 명칭이 "FREQUENCY-TIMING CONTROL LOOP FOR WIRELESS COMMUNICATION SYSTEMS" 으로 2003년 10월 2일 공개된 Sindhushayana의 미국 특허출원 제 2003-0186666 호 공개공보에 기재된 원리에 따라 구성되는 타임 제어 유닛 (510) 의 다른 구현을 포함할 수도 있다. 도 27b 는 위상 보정 신호 (S530) 에 기초하여 로테이션 신호 (S60) 를 계산하도록 구성되는 제 1 이득 및 누산 스테이지 (150t) 의 구현의 블록도이다. 주파수 제어 유닛 (130) 의 추가적인 구현에 있어서, 제 1 이득 및 누산 스테이지에 대해 위상 보정 신호를 적용하는 이들 원리는 타임 제어 유닛 (510) 과 함께 핑거를 갖는 기저대역 프로세싱 유닛 (300) 의 구현과 병용된다.

다른 실시예는 RF 신호로부터 도출된 정보에 따라 샘플링 프로세스의 타이밍을 조정하도록 구성된다. 도 28 은 주파수 제어 유닛 (130) 의 구현 (P10) 을 포함하는 수신기의 블록도이다. 본 명세서에 기재된 바와 같은 주파수 제어 유 닛 (130) 의 소정의 구현에 따라 구성될 수도 있는 주파수 제어 유닛 (P10) 은 타이밍 조정 신호 (S550) 를 클럭 합성기 (550) 로 출력하도록 구성된다. 몇몇 구성에 있어서, 타이밍 조정 신호 (S550) 는 주파수 보정 신호 (예를 들어, 발진기 제어 신호 (S70)) 이거나, 이러한 신호로부터 도출된다. 다른 구성에 있어서, 타이밍 조정 신호 (S550) 는 시간 보정 신호 (예를 들어, 위상 보정 신호 (S530)) 에 기초하거나, 이러한 신호로부터 도출된다.

발진기 (O10) 는 주파수 레퍼런스 (S30) 의 구현 (S34) 을 출력하도록 구성된다. 발진기 (O10) 는 가변-주파수 발진기 (190) 로서 구현될 수도 있거나, 대안적으로 XO 또는 TCXO와 같은 고정-주파수 발진기로서 구현될 수도 있다. 클럭 합성기 (550) 는 주파수 레퍼런스 (S34) 및 타이밍 조정 신호 (S550) 에 기초하여 샘플링 클럭 신호 (CLK) 를 생성하도록 구성된다. 예를 들어, 클럭 합성기 (550) 는 주파수 레퍼런스 (S34) 로부터 클럭 신호를 도출하도록, 또한 타이밍 조정 신호 (S550) 에 따라 클럭 신호의 주기를 확장 또는 축소시키도록 구성될 수도 있다. 클럭 합성기 (550) 가 PLL로서 구현되는 경우에 대하여, 타이밍 조정 신호 (S550) 는 위상 보정으로서 루프에 부가될 수도 있다. (예를 들어, 발명의 명칭이 "Wireless Device with a Non-Compensated Crystal Oscillator" 으로 출원된 Filipovic 등의 미국특허출원 제 11/269,360 호에 기재된 바와 같은) 클럭 합성기 (550) 가 다이나믹 M/N 또는 M/N:D 카운터로서 구현되는 경우에 대하여, 타이밍 조정 신호 (S550) 는 그 카운터에 대한 M 및 N의 값을 계산하는데 이용될 수도 있다. 또한, 클럭 합성기 (550) 는 샘플링 클럭 신호 (CLK) 를 다운컨버터 (120) 로 (예를 들어, 다운컨버터 (120) 의 하나 또는 그 이상의 ADC 또는 리샘플러) 로 제공하도록 구성된다. 클럭 합성기 (550) 는 하나 또는 그 이상의 PLL 또는 다이나믹 M/N 또는 M/N:D 카운터와 같은 다른 클럭 발생 회로로서 구현될 수도 있다.

도 29 는 하나의 수신기 체인으로부터 또다른 수신기 체인으로 타이밍 조정 정보를 전달하도록 구성된 수신기의 일례를 도시한 도면이다. 이 예에서, 클럭 합성기 (550) 는 클럭 신호 (CLK) 를 다운컨버터 (120b) 로 (예를 들어, 다운컨버터 (120b) 의 하나 또는 그 이상의 ADC 또는 리샘플러) 제공한다. 주파수 제어 유닛 (P10) 에 의해 계산된 바와 같은 타이밍 조정 신호 (S550) 는 제 1 캐리어 주파수를 갖는 RF 신호 (S10a) 에 기초한다. 클럭 신호 (CLK) 에 따라, 다운컨버터 (120b) 는, 제 1 캐리어 주파수와 상이한 캐리어 주파수를 갖는 RF 신호 (S10b) 에 기초하는 복소 신호 (S20b) 를 생성하도록 구성된다. 통상적인 애플리케이션에 있어서, RF 신호 (S10a 및 S10b) 중 하나는 CDMA 기지국으로부터 수신되고, RF 신호 (S10a 및 S10b) 중 다른 하나는 GPS SV로부터 수신된다.

도 29 에 도시된 바와 같은 수신기의 또다른 구현은, 다운컨버터 (120b) 대신에 또는 다운컨버터 (120b) 에 부가하여, 복소 신호 (S20b) 에 기초하여, 또한 주파수 레퍼런스 (S34) 및 클럭 신호 (CLK) 에 따라 RF 신호를 생성하도록 구성된 업컨버터를 포함하는 트랜시버이다.

전술한 바와 같이, 본 명세서에 기재된 독창적인 원리는, 발진기가 프리-러닝 (free-running) 되는 구성에 대해 적용될 수도 있다. 도 30 은 주파수 제어 유닛 (130) 의 구현 (P20) 및 주파수 레퍼런스 (S30) 의 구현 (S36) 을 생성하도록 구성된 (XO 또는 TCXO와 같은) 고정-주파수 발진기 (O20) 를 포함하는 실시예에 따른 수신기의 블록도이다. 본 명세서에 기재된 바와 같은 주파수 제어 유닛 (130) 의 소정의 구현에 따라 구성될 수도 있는 주파수 제어 유닛 (P20) 은 주파수 제어 신호 (S700) 를 출력하도록 구성된다. 제 1 캐리어 주파수를 갖는 RF 신호 (S10a) 에 기초하여, 주파수 제어 신호 (S700) 는 발진기 (O20) 의 주파수 에러와 관련된다.

주파수 제어 유닛 (P20) 은 장기간 평균 주파수 에러에 기초한 주파수 보정을 전달하도록 구성될 수도 있다. 예를 들어, 주파수 제어 유닛 (P20) 은, 주파수 레퍼런스 (S36) 의 주파수에 대한 온도의 영향으로 인한 주파수 보정에 관한 정보를 전달하도록, 또한 도플러 효과로 인한 RF 신호 (S10a) 에서의 주파수 에러를 필터링하도록 구성될 수도 있다.

기저대역 프로세싱 유닛 (P30) 은, 주파수 제어 신호 (S700) 에 따라, RF 신호 (S10b) 에 기초하여 기저대역 디지털 신호 (S600) 를 생성하도록 구성된다. 기저대역 프로세싱 유닛 (P30) 은 본 명세서에 기재된 바와 같은 기저대역 프로세싱 유닛 (200 또는 300) 의 소정의 구현에 따라 구성될 수도 있다. 예를 들어, 기저대역 프로세싱 유닛 (P30) 은 주파수 제어 신호 (S700) 에 따라 복소 신호 (S20b) 의 샘플을 로테이션시키도록 구성될 수도 있다. 기저대역 디지털 신호 (S600) 는 본 명세서에 기재된 바와 같이 디코딩된 데이터 심볼 (S250) 과 같은 데이터 심볼의 스트림을 포함할 수도 있다. 일례에 있어서, RF 신호 (S10b) 는 CDMA 송신기로부터 수신된다. 또다른 예에서, RF 신호 (S10b) 는 GPS SV로부터 수신된다.

도 31 은, 본 명세서에 기재된 바와 같은 제 2 이득 및 누산 스테이지 (160) 의 구현의 출력 신호가 주파수 제어 신호 (S700) 로서 기저대역 프로세싱 유닛 (P30) 으로 지향되는 수신기의 구현의 블록도이다. 또한, 본 명세서에 기재된 바와 같은 다른 구현은 하나의 수신기 체인의 주파수 제어 유닛으로부터 다른 수신기 체인의 기저대역 프로세싱 유닛으로 시간 보정 신호 (예를 들어, 위상 보정 신호 (S500)) 를 전달하는데 이용될 수도 있다.

도 31 에 도시된 바와 같은 수신기의 또다른 구현은, 다운컨버터 (120b) 대신에 또는 다운컨버터 (120b) 에 부가하여, 복소 신호 (S20b) 에 기초하여 또한 주파수 레퍼런스 (S36) 에 따라 RF 신호를 생성하도록 구성된 업컨버터를 포함하는 트랜시버이다. 이 예에서, 기저대역 프로세싱 유닛은, 기저대역 신호 (S600) 에 기초하여 (예를 들어, 확산 코드를 적용함으로써) 또한 주파수 제어 신호 (S700) 에 따라 (예를 들어, 로테이션을 적용함으로써) 복소 신호 (S20b) 를 생성하도록 구성된다. 또한, 프리-러닝 발진기를 갖는 수신기 또는 트랜시버는, 본 명세서에 기재된 바와 같은 다운컨버터 또는 업컨버터로 LO 신호를 제공하는 주파수 합성기에 대해 주파수 제어 신호 (S700) (또는 주파수 제어 신호 (S700) 에 기초한 신호) 를 적용하도록 구성될 수도 있다. 주파수 합성기가 PLL을 포함하는 경우에, 예를 들어, 주파수 제어 신호 (S700) 또는 이에 기초한 신호가 위상 보정으로서 루프에 부가될 수도 있다.

전술한 기재된 실시예의 프레젠테이션은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 이용 또는 실행할 수 있도록 제공된다. 이들 실시예에 대한 각종 변경이 가능하고, 본 명세서에 제시된 일반 원리는 다른 실시예에도 적용될 수도 있다. 예를 들어, 도 32a 및 도 32b 는 각각 실시예들에 따른 방법 (M100 및 M200) 의 흐름도이다. 부가적인 방법뿐만 아니라, 이러한 방법의 추가적인 버전이, 예를 들어 구조적 실시예의 동작의 설명에 의해 본 명세서에 명백히 개시되어 있다는 것이 주목된다. 또한, 이러한 방법은 논리 소자 (예를 들어, 프로세서, 마이크로프로세서, 마이크로컨트롤러, 또는 다른 유한 상태 머신) 의 어레이를 포함하는 머신에 의해 실행가능 및/또는 판독가능한 하나 또는 그 이상의 명령어 세트로서 구체화될 수도 있다.

방법 (M100) 에 있어서, 태스크 (T110) 는 제 1 RF 신호 (예를 들어, 복소 신호 (S20)) 에 기초하는 신호에서의 주파수 에러 (예를 들어 결합된 에러 (S50)) 를 결정한다. 태스크 (T120) 는 주파수 에러에 기초하여 제 1 및 제 2 보정 신호 (예를 들어, 로테이션 신호 (S60) 및 발진기 제어 신호 (S70)) 를 획득한다. 태스크 (T130) 는 제 1 보정 신호에 따라 신호를 처리한다 (로테이션시킨다) . 태스크 (T140) 는 제 2 보정 신호에 따라 제 2 RF 신호를 송신 또는 수신한다. 추가적인 실시예는 제 2 보정 신호에 기초하여 하나 또는 그 이상의 국부 발진기 신호를 발생시키는 것을 포함한다.

방법 (M200) 에 있어서, 태스크 (T210) 는 샘플 (예를 들어, 복소 신호 (S20)) 의 스트림을 수신한다. 태스크 (T220) 는 로테이션 신호의 제 1 상태 및 샘플의 스트림에 기초하여 복수의 주파수 에러를 획득한다. 태스크 (T230) 는 (예를 들어, 복수의 주파수 에러 중 하나 이상에 기초하여) 결합된 에러를 획득한다. 태스크 (T240) 는 (예를 들어, 결합된 에러에 기초하여) 로테이션 신호의 제 2 상태를 계산한다. 추가적인 실시예는 샘플의 스트림에 기초하여 발진기 제어 신호를 생성하는 것을 포함한다.

가산, 승산 및 시프트와 같은 연산을 포함하는 엘리먼트에 있어서 (예를 들어, 결합기 (140), 로테이터 (230), 에러 계산기 (250)), 이러한 연산은 고정 게이트와 신호 경로, 및/또는 다른 엘리먼트와 공유되는 게이트 또는 신호 경로, 및/또는 (명령어가 다른 엘리먼트와 공유되는 루틴을 포함할 수도 있는) 마이크로프로세서 또는 디지털 신호 처리 장치와 같은 논리 소자의 어레이에 의해 실행가능한 명령어를 이용하여 구현될 수도 있다. 또한, 본 명세서에 기재된 바와 같은 구조는 특정 연산을 수행하기 위한 루틴 또는 명령어의 세트로서 구현될 수도 있다는 것은 명백하다.

로테이터 (230), 디코더 (240), 에러 계산기 (250) 등과 같은 엘리먼트의 하나 이상의 인스턴스를 포함하는 실시예에 있어서, 본 명세서에 기재된 바와 같은 이러한 엘리먼트의 상이한 구현은 하나의 인스턴스로부터 또다른 인스턴스까지 이용될 수도 있다. 예를 들어, 실시예가 로테이션각의 상이한 분해능을 갖는 로테이터, 또는 (코히런트일 수도 있거나 코히런트가 아닐 수도 있는) 상이한 적분 주기를 갖는 디코더를 포함하는 것이 요구될 수도 있다. 또한, 엘리먼트의 단일 하드웨어 및/또는 소프트웨어 구현은, 예를 들어 상이한 때에 엘리먼트의 하나 이상의 인스턴스를 지원할 수도 있다. 예를 들어, 결합기 구현은 하나의 주기 중에는 결합기 (140) 로서, 또한 또다른 주기 중에는 결합기 (340) 로서 이용될 수도 있다.

첨부 도면에 있어서, 모듈 또는 엘리먼트의 경계는 예를 들어 또한 단지 편의상 표시되고, 소정의 물리적 경계를 강제하는 것으로 의도되지는 않는다는 것이 주목된다. 수신기 (10) 의 엘리먼트는 단일 칩으로 또는 하나 이상의 칩에 걸쳐 구현될 수도 있다. 마찬가지로, 주파수 제어 유닛 (130) 의 엘리먼트도 단일 칩으로 또는 하나 이상의 칩에 걸쳐 구현될 수도 있다. 그 구현이 하나 이상의 칩의 부분을 포함하는 경우에, 칩의 하나 또는 그 이상은 (상이한 수신 및 송신 경로에 대한 제어, 프로세싱, 국부 발진기 생성 등의 오퍼레이션과 같은) 하나 또는 그 이상의 다른 오퍼레이션들을 지원할 수도 있다.

수신된 신호에서의 도플러 에러는 캐리어 도플러 에러 및 코드 도플러 에러의 양쪽 모두를 야기할 수도 있다. 성공적인 신호 획득, 트랙킹, 복조 및/또는 생성을 위하여, 캐리어 및 코드 도플러를 모두 트랙킹하는 것이 바람직할 수도 있다. 본 명세서에 기재된 바와 같이, 실시예는 캐리어 도플러 에러와 같은 주파수 에러를 트랙킹하기 위해 하나 또는 그 이상의 로테이션을 적용하도록, 또한 시간 및/또는 주파수에서의 잔여 에러를 트랙킹하기 위해 (발진기 제어 신호 (S70) 또는 주파수 제어 신호 (S700) 와 같은) 또다른 제어 신호를 발생시키도록 구성될 수도 있다. 또한, 이들 보정을 발생시키는 제 1 수신기 체인은, 수신된 신호에 대한 소정의 잔류 코드 도플러를 핸들링하기 위한 (하나 또는 그 이상이 지연 고정 루프와 같은) 하나 또는 그 이상의 시간-트랙킹 루프를 포함할 수도 있고/있거나, 시간 트랙킹을 위해 하나 또는 그 이상의 로테이션 신호를 적응시킬 수도 있다. 제 2 수신기 체인은 고유의 도플러 보정을 포함할 수도 있지만, (예를 들어, 발진기 제어 신호 (S70) 또는 주파수 제어 신호 (S700) 를 통해) 제 1 수신기 체인에 의해 적용되는 발진기 보정으로 이익을 얻을 수도 있다.

본 명세서에 기재된 바와 같이, CDMA 신호를 처리하도록 구성된 주파수 제어 유닛 (130) 의 구현은 수신된 신호에서의 에러를 보정하도록 구성된 하나 또는 그 이상의 로테이터 또는 타임 제어 유닛 (예를 들어, 지연 고정 루프와 같은 코드-트랙킹 루프) 를 포함할 수도 있다. GPS SV로부터 수신된 신호는 고유한 잡음원을 갖고, GPS 수신을 위한 수신기 체인은 하나 또는 그 이상의 로테이터 또는 타임 제어 유닛을 갖는 주파수 제어 유닛 (130) 의 구현을 포함할 수도 있다. 몇몇 경우에, GSP 도플러 에러 정보는 PDE (Position Determination Entity) 와 같은 외부 소스로부터, 가능하게는 CDMA 링크를 통해 수신될 수도 있고, 주파수 제어 유닛 (130) 의 GPS 구현은 이 정보에 따라 도플러 에러를 보정하도록 구성될 수도 있다.

본 명세서에 기재된 바와 같이, 주파수 레퍼런스 (S30) 는 수신기에 대한 타임 레퍼런스의 역할을 할 수도 있다. 도 33 은 복소 신호 (S20) 에 기초하여 디지털 기저대역 신호 (SD10) 를 생성하도록 구성된 디지털 신호 처리 (DSP) 유닛 (D10) 을 포함하는 수신기 (20) 의 블록도이다. DSP 유닛 (D10) 은, DSP 유닛 (D10) 에 의해 실행가능한 하나 또는 그 이상의 명령어 세트로서 구현되는 본 명세서에 기재된 바와 같은 주파수 제어 유닛 (130) 의 구현 (D130) 의 인스턴스를 포 함한다. DSP 유닛 (D10) 은, 주파수 제어 유닛 (130) 의 인스턴스에 의해 출력된 바와 같은 심볼의 스트림 (예를 들어, 도 8b 를 참조하여 기재된 바와 같은 디코딩된 데이터 심볼의 스트림) 에 대해 (디코딩, 디인터리빙 (deinterleaving) 및/또는 압축해제와 같은) 하나 또는 그 이상의 동작을 수행함으로써 디지털 기저대역 신호 (SD10) 를 생성하도록 구성될 수도 있다.

이 예에서, DSP 유닛 (D10) 은 가변-주파수 발진기 (190) 로부터 주파수 레퍼런스 (S30) 를 수신하도록 구성된다. 예를 들어, 주파수 레퍼런스 (S30), 또는 주파수 레퍼런스 (S30) 에 기초한 클럭 신호는 DSP 유닛 (D10) 의 클럭 입력에 적용될 수도 있다. 또다른 예에서, DSP 유닛 (D10) 은, 하나 또는 그 이상의 레퍼런스 코드 시퀀스를 발생 또는 획득하기 위해서 주파수 레퍼런스 (S30) (또는 주파수 레퍼런스 (S30) 에 기초한 클럭 신호) 를 적용하도록, 또한 다중경로 인스턴스를 트랙킹 또는 획득하기 위해 및/또는 복소 신호 (S20) 에 의해 반송되는 심볼을 역확산 또는 디채널라이징 (dechannelize) 하기 위해 이러한 시퀀스 또는 시퀀스들을 이용하도록 구성된다.

도 34 는 복소 신호 (SD20b) 에 기초하여 디지털 기저대역 신호 (SD10b) 를 생성하도록 구성된 DSP 유닛 (D10b) 도 포함하는 수신기 (20) 의 구현 (22) 의 블록도이다. 예를 들어, DSP 유닛 (D10b) 은 전술한 바와 같은 RAKE 수신기의 동작을 수행하도록 구성될 수도 있다. 또한, DSP 유닛 (D10b) 은, 역확산 및/또는 디채널라이징된 심볼의 스트림에 대해 (디코딩, 디인터리빙 및/또는 압축해제와 같은) 하나 또는 그 이상의 동작을 수행함으로써, 디지털 기저대역 신호 (SD10b) 를 생성하도록 구성될 수도 있다.

이 예에서, DSP 유닛 (D10b) 은 가변-주파수 발진기 (190) 로부터 주파수 레퍼런스 (S30) 를 수신하도록 구성된다. 예를 들어, 주파수 레퍼런스 (S30), 또는 주파수 레퍼런스 (S30) 에 기초한 클럭 신호는 DSP 유닛 (D10b) 의 클럭 입력에 적용될 수도 있다. 또다른 예에서, DSP 유닛 (D10b) 은, 하나 또는 그 이상의 레퍼런스 코드 시퀀스를 발생 또는 획득하기 위해서 주파수 레퍼런스 (S30) (또는 주파수 레퍼런스 (S30) 에 기초한 클럭 신호) 를 적용하도록, 또한 다중경로 인스턴스를 트랙킹 또는 획득하기 위해 및/또는 복소 신호 (S20b) 에 의해 반송되는 심볼을 역확산 또는 디채널라이징하기 위해 이러한 시퀀스 또는 시퀀스들을 이용하도록 구성된다.

도 35 는 DSP 유닛 (D20) 에서 실행되며 복소 신호 (S20) 를 수신하도록 구성된 하나 또는 그 이상의 명령어 세트로서 구현되는 코드 및 캐리어 트랙킹 블록 (CCT1) 으로 고정-주파수 발진기 (O20) 가 주파수 레퍼런스 (S36) 를 제공하는 수신기 (24) 의 블록도이다. 코드 및 캐리어 트랙킹 블록 (CCT1) 은 본 명세서에 기재된 바와 같은 하나 또는 그 이상의 로테이션 루프 및/또는 다른 캐리어 트랙킹 로직을 포함할 수도 있다. 또한, 코드 및 캐리어 트랙킹 블록 (CCT1) 은 본 명세서에 기재된 바와 같은 하나 또는 그 이상의 지연 고정 루프 및/또는 다른 코드 트랙킹 로직을 포함할 수도 있다. 일례에 있어서, 블록 (CCT1) 은, 주파수 제어 유닛 (130) 의 인스턴스로서 구현된다. DSP 유닛 (D20) 은 복소 신호 (S20) 에 기초하여 역확산 및/또는 디채널라이징된 심볼의 스트림에 대해 (디코딩, 디인 터리빙 및/또는 압축해제와 같은) 하나 또는 그 이상의 동작을 수행함으로써, 디지털 기저대역 신호 (SD20) 를 생성하도록 구성될 수도 있다. 몇몇 구현에 있어서, 코드 및 캐리어 트랙킹 블록 (CCT1) 은 역확산 및/또는 디채널라이징된 심볼의 스트림을 출력하도록 구성된다.

또한, 코드 및 캐리어 트랙킹 블록 (CCT1) 은 고정-주파수 발진기 (O20) 로부터 주파수 레퍼런스 (S36) 를 수신하도록 구성된다. 예를 들어, 코드 및 캐리어 트랙킹 블록 (CCT1) 은, 하나 또는 그 이상의 레퍼런스 코드 시퀀스를 발생 또는 획득하기 위해서 주파수 레퍼런스 (S36) (또는 주파수 레퍼런스 (S36) 에 기초한 클럭 신호) 를 적용하도록, 또한 다중경로 인스턴스를 트랙킹 또는 획득하기 위해 및/또는 복소 신호 (S20) 에 의해 반송되는 심볼을 역확산 또는 디채널라이징하기 위해 이러한 시퀀스 또는 시퀀스들을 이용하도록 구성될 수도 있다.

도 36 은 제 2 DSP 유닛 (D20b) 에서 실행되도록 구성되며 RF 신호 (S10a) 와 상이한 캐리어 주파수를 갖는 제 2 RF 신호 (S10b) 에 기초하여 제 2 복소 신호 (S20b) 를 수신하도록 구성된 하나 또는 그 이상의 명령어 세트로서 구현되는 코드 및 캐리어 트랙킹 블록 (CCT2) 을 포함하는 수신기 (24) 의 구현 (26) 의 블록도이다.

코드 및 캐리어 트랙킹 블록 (CCT2) 은 고정-주파수 발진기 (O20) 로부터 주파수 레퍼런스 (S36) 를 수신하도록 구성된다. 예를 들어, 코드 및 캐리어 트랙킹 블록 (CCT2) 은, 하나 또는 그 이상의 레퍼런스 코드 시퀀스를 발생 또는 취득하기 위해서 주파수 레퍼런스 (S36) (또는 주파수 레퍼런스 (S36) 에 기초한 클 럭 신호) 를 적용하도록, 또한 다중경로 인스턴스를 트랙킹 또는 획득하기 위해 및/또는 복소 신호 (S20b) 에 의해 반송되는 심볼을 역확산 또는 디채널라이징하기 위해 이러한 시퀀스 또는 시퀀스들을 이용하도록 구성될 수도 있다.

수신기 (26) 는, 코드 및 캐리어 트랙킹 블록 (CCT2) 으로 주파수 제어 신호 (S710) 를 출력하도록 구성되는 코드 및 캐리어 트랙킹 블록 (CCT1) 의 구현 (CCT1a) 을 포함한다. 블록 (CCT1a) 이 주파수 제어 유닛 (132) 의 인스턴스로서 구현되는 예에 대하여, 주파수 제어 신호 (S710) 는 본 명세서에 기재된 바와 같은 제 2 이득 및 누산 스테이지 (160) 의 구현의 출력 신호로서 구현될 수도 있다.

코드 및 캐리어 트랙킹 블록 (CCT2) 은 주파수 제어 신호 (S710) 에 따라 복소 신호 (S20b) 의 샘플을 로테이션시키도록 구성될 수도 있다. 일례에 있어서, 코드 및 캐리어 트랙킹 블록 (CCT2) 은 본 명세서에 기재된 바와 같은 기저대역 프로세싱 유닛 (P30) 의 인스턴스로서 구현된다.

실시형태들은 부분적으로 또는 전체적으로 주문형 반도체 (ASIC) 로 제조된 회로 구성으로서 또는 배선-접속 (hard-wired) 회로로서 구현될 수도 있다. 또한, 실시형태들은, 부분적으로 또는 전체적으로, 머신-판독가능 코드로서 데이터 저장 매체 (예를 들어, 반도체 또는 MRAM (Magnetic Random Access Memory) (휘발성 또는 비휘발성, 일체형 또는 착탈형); 자기, 광학, 또는 위상-변경 디스크 매체; 등) 로부터 또는 이러한 데이터 저장 매체로 로딩되는 소프트웨어 프로그램 또는 비휘발성 스토리지로 로딩되는 펌웨어 프로그램으로서 구현될 수도 있는데, 여 기서 이러한 코드는, 마이크로컨트롤러, 마이크로프로세서 또는 다른 디지털 신호 처리 유닛, 또는 유한 상태 머신과 같은 논리 소자들의 하나 또는 그 이상의 어레이 (이러한 어레이 또는 어레이들은 분리, 일체화, 및/또는 내장될 수도 있다) 에 의해 실행가능한 명령들이다. 따라서, 본 발명은 전술한 실시예들에 제한되는 것으로 의도되는 것이 아니라, 본 명세서에서 소정의 방식으로 개시된 원리 및 새로운 특징과 일치되는 가장 광범위한 범위에 따르도록 이루어진다.

Claims (81)

1. 발진기 제어 신호에 기초하여 소정의 주파수를 갖는 주파수 레퍼런스(frequency reference) 를 출력하도록 구성된 발진기;

   상기 주파수 레퍼런스에 기초하여 제 1 국부 발진기 (local oscillator; LO) 신호를 수신하고, 상기 제 1 LO 신호에 따라, 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 생성하도록 구성된 제 1 다운컨버터;

   상기 제 1 복소 디지털 신호에 기초하여 상기 발진기 제어 신호를 계산하도록 구성된 주파수 제어 유닛; 및

   상기 주파수 레퍼런스에 기초하여 제 2 LO 신호를 수신하고, 상기 제 2 LO 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성된 제 2 다운컨버터를 구비하는, 수신기.
2. 제 1 항에 있어서,

   상기 제 1 복소 디지털 신호는 송신된 신호의 복수의 수신 인스턴스들을 포함하고,

   상기 주파수 제어 유닛은, 송신된 신호의 상이한 상기 수신 인스턴스들에 각각 기초하여 복수의 주파수 에러들을 계산하고, 상기 복수의 주파수 에러들에 기초 하여 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
3. 제 2 항에 있어서,

   상기 주파수 제어 유닛은, 상이한 상기 수신 인스턴스들의 심볼들을 디코딩하고, 대응하는 상기 복수의 주파수 에러들을 계산하도록 각각 구성된, 복수의 핑거들을 포함하며,

   상기 복수의 핑거들의 각각은, 상기 수신 인스턴스의 하나 이상의 디코딩된 심볼에 기초하여 상기 주파수 에러를 계산하도록 구성되는, 수신기.
4. 제 3 항에 있어서,

   상기 복수의 핑거들의 각각은, 상기 주파수 에러에 기초하여 소정의 각만큼 상기 제 1 복소 디지털 신호의 값을 로테이션하도록 구성되는, 수신기.
5. 제 4 항에 있어서,

   상기 복수의 핑거들 중 하나는, 상기 제 1 복소 디지털 신호의 값에 제 1 로테이션 각을 인가하도록 구성되고,

   상기 복수의 핑거들 중 또다른 것은, 상기 제 1 로테이션 각과는 상이한 제 2 로테이션 각을 상기 제 1 복소 디지털 신호의 값에 인가하도록 구성되는, 수신기.
6. 제 3 항에 있어서,

   2 이상의 상기 복수의 핑거들의 각각은, 상기 수신 인스턴스로부터 도출된 시간 보정에 따라 상기 각각의 수신 인스턴스의 코드 위상을 조정하도록 구성되는, 수신기.
7. 제 1 항에 있어서,

   상기 주파수 제어 유닛은, 로테이션 신호를 계산하도록 구성된 제 1 이득 및 누산 스테이지를 포함하는 제 1 루프를 구비하고,

   상기 주파수 제어 유닛은 상기 로테이션 신호에 의해 지시되는 각만큼 상기 제 1 복소 디지털 신호의 값을 로테이션하도록 구성되며,

   상기 수신기는, 상기 발진기 제어 신호를 계산하도록 구성된 제 2 이득 및 누산 스테이지를 포함하는 제 2 루프를 구비하는, 수신기.
8. 제 7 항에 있어서,

   상기 제 2 이득 및 누산 스테이지는, 상기 로테이션 신호에 기초하여 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
9. 제 7 항에 있어서,

   상기 제 1 루프는, 상이한 복수의 로테이션 신호들을 계산하도록 각각 구성되는 복수의 제 1 이득 및 누산 스테이지들을 포함하고,

   상기 제 2 이득 및 누산 스테이지는, 상기 복수의 로테이션 신호들에 기초하여 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
10. 제 7 항에 있어서,

    상기 로테이션 신호는 상기 제 1 RF 신호의 도플러 에러를 나타내고, 상기 발진기 제어 신호는 시간에 대한 상기 주파수 레퍼런스의 주파수의 변화를 나타내는, 수신기.
11. 제 7 항에 있어서,

    상기 제 2 루프의 응답은 송신된 신호의 상기 복수의 수신 인스턴스들의 강도들의 예상 범위에 걸쳐 오버댐핑되는, 수신기.
12. 제 7 항에 있어서,

    상기 제 2 루프의 대역폭에 대한 상기 제 1 루프의 대역폭의 비율은 송신된 신호의 상기 복수의 수신 인스턴스들의 강도들의 예상 범위에 걸쳐 실질적으로 일정한, 수신기.
13. 제 7 항에 있어서,

    상기 제 2 루프의 대역폭은, 송신된 신호의 상기 복수의 수신 인스턴스들의 강도들의 예상 범위에 걸쳐 실질적으로 일정한, 수신기.
14. 제 7 항에 있어서,

    상기 주파수 제어 유닛은, 상기 로테이션 신호와 독립적인 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
15. 제 7 항에 있어서,

    상기 제 2 루프는, 상기 제 1 복소 디지털 신호의 값의 상기 로테이션을 역으로 하도록 구성되는 로테이터를 포함하는, 수신기.
16. 제 7 항에 있어서,

    상기 제 2 이득 및 누산 스테이지는, (A) 상기 발진기 제어 신호의 상태 변화를 인에이블 (enable) 하는 모드, 및 (B) 상기 발진기 제어 신호의 상태 변화를 디스에이블 (disable) 하는 모드 중 하나의 모드에서 동작하도록 선택적으로 구성되고,

    상기 제 2 이득 및 누산 스테이지의 동작 모드들 사이의 선택은 시간에 대한 상기 로테이션 신호의 평균 값에 기초하는, 수신기.
17. 제 7 항에 있어서,

    상기 제 2 이득 및 누산 스테이지는, 이득 팩터에 따라 상기 발진기 제어 신호를 계산하도록 구성되고,

    상기 제 2 이득 및 누산 스테이지는, 복수의 상이한 이득 팩터들 중에서, 시간에 대한 상기 로테이션 신호의 평균 값에 따라, 상기 이득 팩터를 선택하도록 구성되는, 수신기.
18. 제 7 항에 있어서,

    상기 제 2 이득 및 누산 스테이지는, 상기 로테이션 신호의 크기에 기초하여, 상기 발진기 제어 신호의 변화율을 제한하도록 구성되는, 수신기.
19. 제 1 항에 있어서,

    상기 제 2 다운컨버터는,

    상기 제 2 LO 신호에 따라, 상기 제 2 RF 신호에 기초하여 다운컨버팅된 신호를 생성하도록 구성된 믹서; 및

    상기 다운컨버팅된 신호에 기초하여 상기 제 2 복소 디지털 신호를 생성하도록 구성된 디지타이저를 구비하는, 수신기.
20. 제 19 항에 있어서,

    상기 수신기는, 상기 주파수 레퍼런스에 따라 샘플링 클럭 신호를 생성하도록 구성된 클럭 합성기를 구비하고,

    상기 디지타이저는, 상기 샘플링 클럭 신호에 따라 상기 다운컨버팅된 신호를 샘플링하도록 구성되는, 수신기.
21. 제 20 항에 있어서,

    상기 주파수 제어 유닛은, 상기 제 1 복소 디지털 신호에 기초하여 타이밍 조정 신호를 생성하도록 구성되고,

    상기 클럭 합성기는, 상기 타이밍 조정 신호에 따라 상기 샘플링 클럭 신호를 생성하도록 구성되는, 수신기.
22. 제 1 항에 있어서,

    상기 수신기는 복수의 제 1 다운컨버터를 구비하고,

    상기 복수의 제 1 다운컨버터의 각각은 상기 주파수 레퍼런스에 기초하여 제 1 LO 신호를 수신하고, 상기 제 1 LO 신호에 따라, 상기 제 1 RF 신호의 상이한 수신 인스턴스에 기초하여 제 1 복소 디지털 신호를 생성하도록 구성되며,

    상기 주파수 제어 유닛은 상기 제 1 복소 디지털 신호들에 기초하여 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
23. 제 1 항에 있어서,

    상기 수신기는 복수의 제 2 다운컨버터를 구비하고,

    상기 복수의 제 2 다운컨버터의 각각은 상기 주파수 레퍼런스에 기초하여 제 2 LO 신호를 수신하고, 상기 제 2 LO 신호에 따라, 상기 제 2 RF 신호의 상이한 수신 인스턴스에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성되는, 수신기.
24. 제 1 항에 있어서,

    상기 제 1 RF 신호는, 위성 항법 시스템 (positioning satellite system) 의 송신기로부터 수신된 신호를 포함하는, 수신기.
25. 제 1 항에 있어서,

    상기 제 2 RF 신호는, 위성 항법 시스템의 송신기로부터 수신된 신호를 포함하는, 수신기.
26. 발진기 제어 신호에 기초하여 소정의 주파수를 갖는 주파수 레퍼런스를 출력하도록 구성된 발진기;

    상기 주파수 레퍼런스에 기초하여 제 1 국부 발진기 (local oscillator; LO) 신호를 수신하고, 상기 제 1 LO 신호에 따라, 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 생성하도록 구성된 제 1 다운컨버터;

    상기 제 1 복소 디지털 신호에 기초하여 상기 발진기 제어 신호를 계산하도록 구성된 주파수 제어 유닛;

    상기 주파수 레퍼런스에 기초하여 제 2 LO 신호를 수신하고, 상기 제 2 LO 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성된 제 2 다운컨버 터; 및

    상기 제 2 복소 디지털 신호에 기초하여 기저대역 디지털 신호를 생성하고, 상기 기저대역 디지털 신호에 기초하여 상기 수신기의 물리적 위치를 계산하도록 구성된 프로세싱 유닛을 구비하는, 수신기.
27. 발진기 제어 신호에 기초하여 소정의 주파수를 갖는 주파수 레퍼런스를 생성하는 단계;

    상기 주파수 레퍼런스에 기초한 제 1 국부 발진기 (local oscillator; LO) 신호에 따라, 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 생성하는 단계;

    상기 제 1 복소 디지털 신호에 기초하여, 상기 발진기 제어 신호를 계산하는 단계; 및

    상기 주파수 레퍼런스에 기초한 제 2 LO 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하는 단계를 포함하는, 신호 프로세싱 방법.
28. 제 27 항에 기재된 신호 프로세싱 방법을 구현하는 머신-판독가능 명령들을 수록한, 데이터 저장 매체.
29. 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 출력하도록 구성된 제 1 다운컨버터;

    상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 출력하도록 구성된 제 2 다운컨버터;

    상기 제 1 복소 디지털 신호에 기초하여 주파수 보정 신호를 계산하도록 구성된 주파수 제어 유닛; 및

    상기 주파수 보정 신호에 따라, 상기 제 2 복소 디지털 신호에 기초하여, 상기 제 2 RF 신호에 의해 반송되는 정보 심볼들의 스트림을 포함하는 기저대역 디지털 신호를 생성하도록 구성된 프로세싱 유닛을 구비하는, 수신기.
30. 제 29 항에 있어서,

    상기 수신기는, 주파수 레퍼런스를 출력하도록 구성된 발진기를 구비하고,

    상기 제 2 다운컨버터는 상기 주파수 레퍼런스에 기초하여 상기 제 2 RF 신호를 국부 발진기 (LO) 신호와 믹싱하도록 구성된 믹서를 포함하며,

    상기 주파수 제어 유닛은 상기 주파수 레퍼런스의 주파수 에러에 기초하여 상기 주파수 보정 신호를 계산하도록 구성되는, 수신기.
31. 제 30 항에 있어서,

    상기 주파수 제어 유닛은 상기 제 1 복소 디지털 신호에 기초하여 발진기 제어 신호를 계산하도록 구성되고,

    상기 발진기는, 상기 발진기 제어 신호에 따라, 상기 주파수 레퍼런스의 주 파수를 변화시키도록 구성되는, 수신기.
32. 제 30 항에 있어서,

    상기 믹서는, 상기 국부 발진기 신호에 따라, 상기 제 2 RF 신호에 기초하여 다운컨버팅된 신호를 생성하도록 구성되고,

    상기 제 2 다운컨버터는 상기 다운컨버팅된 신호에 기초하여 상기 제 2 복소 디지털 신호를 생성하도록 구성된 디지타이저를 구비하는, 수신기.
33. 제 32 항에 있어서,

    상기 수신기는, 상기 주파수 레퍼런스에 따라 샘플링 클럭 신호를 생성하도록 구성된 클럭 합성기를 구비하고,

    상기 디지타이저는 상기 샘플링 클럭 신호에 따라 상기 다운컨버팅된 신호를 샘플링하도록 구성되는, 수신기.
34. 제 33 항에 있어서,

    상기 주파수 제어 유닛은, 상기 제 1 복소 디지털 신호에 기초하여 타이밍 조정 신호를 생성하도록 구성되고,

    상기 클럭 합성기는, 상기 타이밍 조정 신호에 따라 상기 샘플링 클럭 신호를 생성하도록 구성되는, 수신기.
35. 제 31 항에 있어서,

    상기 수신기는, 복수의 제 1 다운컨버터들을 구비하고,

    상기 복수의 제 1 다운컨버터들의 각각은, 상기 주파수 레퍼런스에 기초하여 또다른 LO 신호를 수신하고, 상기 다른 LO 신호에 따라, 상기 제 1 RF 신호의 상이한 수신 인스턴스에 기초하여 제 1 복소 디지털 신호를 생성하도록 구성되며,

    상기 주파수 제어 유닛은, 상기 제 1 복소 디지털 신호들에 기초하여 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
36. 제 31 항에 있어서,

    상기 수신기는, 복수의 제 2 다운컨버터들을 구비하고,

    상기 복수의 제 2 다운컨버터들의 각각은, 상기 LO 신호를 수신하고, 상기 LO 신호에 따라, 상기 제 2 RF 신호의 상이한 수신 인스턴스에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성되는, 수신기.
37. 제 36 항에 있어서,

    상기 수신기는, 복수의 프로세싱 유닛들을 구비하고,

    상기 복수의 프로세싱 유닛들의 각각은, 상기 주파수 보정 신호에 따라, 기저대역 디지털 신호를, 대응하는 상기 제 2 복소 디지털 신호들에 기초하여 생성하도록 구성되는, 수신기.
38. 제 29 항에 있어서,

    상기 프로세싱 유닛은, 상기 주파수 보정 신호에 의해 지시되는 각만큼 상기 제 2 복소 디지털 신호의 값을 로테이션하도록 구성되는, 수신기.
39. 제 29 항에 있어서,

    상기 수신기는, 주파수 레퍼런스를 출력하도록 구성된 발진기를 구비하고,

    상기 프로세싱 유닛은 상기 제 2 RF 신호의 도플러 에러에 따라 상기 제 2 복소 디지털 신호의 값을 로테이션하도록 구성되며,

    상기 주파수 제어 유닛은 상기 주파수 레퍼런스의 시간-변화 주파수 에러에 따라 상기 주파수 보정 신호를 계산하도록 구성되는, 수신기.
40. 제 29 항에 있어서,

    상기 제 1 복소 디지털 신호는 송신된 신호의 복수의 수신 인스턴스들을 포함하고,

    상기 주파수 제어 유닛은, 송신된 신호의 상이한 상기 수신 인스턴스들에 각각 기초하여 복수의 주파수 에러들을 계산하고, 상기 복수의 주파수 에러들에 기초하여 상기 주파수 보정 신호를 계산하도록 구성되는, 수신기.
41. 제 40 항에 있어서,

    상기 주파수 제어 유닛은, 상이한 상기 수신 인스턴스들의 심볼들을 디코딩 하고, 대응하는 상기 복수의 주파수 에러들을 계산하도록 각각 구성된, 복수의 핑거들을 포함하며,

    상기 복수의 핑거들의 각각은, 상기 수신 인스턴스의 하나 이상의 디코딩된 심볼에 기초하여 상기 주파수 에러를 계산하도록 구성되는, 수신기.
42. 제 41 항에 있어서,

    상기 복수의 핑거들의 각각은, 상기 주파수 에러에 기초하여 소정의 각만큼 상기 제 1 복소 디지털 신호의 값을 로테이션하도록 구성되는, 수신기.
43. 제 42 항에 있어서,

    상기 복수의 핑거들 중 하나는, 상기 제 1 복소 디지털 신호의 값에 제 1 로테이션 각을 인가하도록 구성되고,

    상기 복수의 핑거들 중 또다른 것은, 상기 제 1 로테이션 각과는 상이한 제 2 로테이션 각을 상기 제 1 복소 디지털 신호의 값에 인가하도록 구성되는, 수신기.
44. 제 41 항에 있어서,

    2 이상의 상기 복수의 핑거들의 각각은, 상기 수신 인스턴스로부터 도출된 시간 보정에 따라 상기 각각의 수신 인스턴스의 코드 위상을 조정하도록 구성되는, 수신기.
45. 제 29 항에 있어서,

    상기 주파수 제어 유닛은, 로테이션 신호를 계산하도록 구성된 제 1 이득 및 누산 스테이지를 포함하는 제 1 루프를 구비하고,

    상기 주파수 제어 유닛은 상기 로테이션 신호에 의해 지시되는 각만큼 상기 제 1 복소 디지털 신호의 값을 로테이션하도록 구성되며,

    상기 수신기는, 상기 주파수 보정 신호를 계산하도록 구성된 제 2 이득 및 누산 스테이지를 포함하는 제 2 루프를 구비하는, 수신기.
46. 제 45 항에 있어서,

    상기 제 2 이득 및 누산 스테이지는, 상기 로테이션 신호에 기초하여 상기 주파수 보정 신호를 계산하도록 구성되는, 수신기.
47. 제 45 항에 있어서,

    상기 제 1 루프는, 상이한 복수의 로테이션 신호들을 계산하도록 각각 구성된 복수의 제 1 이득 및 누산 스테이지들을 포함하고,

    상기 제 2 이득 및 누산 스테이지는, 상기 복수의 로테이션 신호들에 기초하여 상기 주파수 보정 신호를 계산하도록 구성되는, 수신기.
48. 제 45 항에 있어서,

    상기 로테이션 신호는 상기 제 1 RF 신호의 도플러 에러를 나타내고, 상기 주파수 보정 신호는 시간에 대한 상기 주파수 레퍼런스의 주파수의 변화를 나타내는, 수신기.
49. 제 45 항에 있어서,

    상기 제 2 루프의 응답은 송신된 신호의 상기 복수의 수신 인스턴스들의 강도들의 예상 범위에 걸쳐 오버댐핑되는, 수신기.
50. 제 45 항에 있어서,

    상기 제 2 루프의 대역폭에 대한 상기 제 1 루프의 대역폭의 비율은 송신된 신호의 상기 복수의 수신 인스턴스들의 강도들의 예상 범위에 걸쳐 실질적으로 일정한, 수신기.
51. 제 45 항에 있어서,

    상기 제 2 루프의 대역폭은, 송신된 신호의 상기 복수의 수신 인스턴스들의 강도들의 예상 범위에 걸쳐 실질적으로 일정한, 수신기.
52. 제 45 항에 있어서,

    상기 주파수 제어 유닛은, 상기 로테이션 신호와 독립적인 상기 주파수 보정 신호를 계산하도록 구성되는, 수신기.
53. 제 45 항에 있어서,

    상기 제 2 이득 및 누산 스테이지는, (A) 상기 주파수 보정 신호의 상태 변화를 인에이블 (enable) 하는 모드, 및 (B) 상기 주파수 보정 신호의 상태 변화를 디스에이블 (disable) 하는 모드 중 하나의 모드에서 동작하도록 선택적으로 구성되고,

    상기 제 2 이득 및 누산 스테이지의 동작 모드들 사이의 선택은 시간에 대한 상기 로테이션 신호의 평균 값에 기초하는, 수신기.
54. 제 45 항에 있어서,

    상기 제 2 이득 및 누산 스테이지는, 이득 팩터에 따라 상기 주파수 보정 신호를 계산하도록 구성되고,

    상기 제 2 이득 및 누산 스테이지는, 복수의 상이한 이득 팩터들 중에서, 시간에 대한 상기 로테이션 신호의 평균 값에 따라, 상기 이득 팩터를 선택하도록 구성되는, 수신기.
55. 제 45 항에 있어서,

    상기 제 2 이득 및 누산 스테이지는, 상기 로테이션 신호의 크기에 기초하여, 상기 주파수 보정 신호의 변화율을 제한하도록 구성되는, 수신기.
56. 제 29 항에 있어서,

    상기 제 1 RF 신호는, 위성 항법 시스템의 송신기로부터 수신된 신호를 포함하는, 수신기.
57. 제 29 항에 있어서,

    상기 제 2 RF 신호는, 위성 항법 시스템의 송신기로부터 수신된 신호를 포함하는, 수신기.
58. 제 29 항에 있어서,

    상기 수신기는, 상기 주파수 보정 신호에 기초한 신호에 따라, 상기 제 1 및 제 2 복소 디지털 신호들과는 상이한 제 3 복소 디지털 신호에 기초하여 제 3 RF 신호를 생성하도록 구성되는 업컨버터를 구비하는, 수신기.
59. 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 출력하도록 구성된 제 1 다운컨버터;

    상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 출력하도록 구성된 제 2 다운컨버터;

    상기 제 1 복소 디지털 신호에 기초하여 주파수 보정 신호를 계산하도록 구성된 주파수 제어 유닛; 및

    상기 주파수 보정 신호에 따라, 상기 제 2 복소 디지털 신호에 기초하여, 상 기 제 2 RF 신호에 의해 반송되는 정보 심볼들의 스트림을 포함하는 기저대역 디지털 신호를 생성하도록 구성된 프로세싱 유닛을 구비하고,

    상기 프로세싱 유닛은 상기 기저대역 디지털 신호에 기초하여 상기 수신기의 물리적 위치를 계산하도록 구성되는, 수신기.
60. 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 생성하는 단계;

    상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하는 단계;

    상기 제 1 복소 디지털 신호에 기초하여 주파수 보정 신호를 계산하는 단계; 및

    상기 주파수 보정 신호에 따라, 상기 제 2 복소 디지털 신호에 기초하여, 상기 제 2 RF 신호에 의해 반송되는 디지털 정보를 포함하는 기저대역 디지털 신호를 생성하는 단계를 포함하는, 신호 프로세싱 방법.
61. 제 60 항에 기재된 신호 프로세싱 방법을 구현하는 머신-판독가능 명령들을 수록한, 데이터 저장 매체.
62. 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 생성하도록 구성된 제 1 다운컨버터;

    상기 제 1 복소 디지털 신호에 기초하여 타이밍 조정 신호를 계산하도록 구성된 프로세싱 유닛;

    상기 타이밍 조정 신호에 따라 샘플링 클럭 신호를 생성하도록 구성된 클럭 합성기; 및

    상기 샘플링 클럭 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성된 제 2 다운컨버터를 구비하는, 수신기.
63. 제 62 항에 있어서,

    상기 수신기는, 주파수 레퍼런스를 출력하도록 구성된 발진기를 구비하고,

    상기 클럭 합성기는, 상기 주파수 레퍼런스에 기초하여 상기 샘플링 클럭 신호를 생성하도록 구성되며,

    상기 타이밍 조정 신호는, 상기 주파수 레퍼런스의 주파수 에러를 나타내는, 수신기.
64. 제 63 항에 있어서,

    상기 제 1 다운컨버터는, 상기 주파수 레퍼런스에 기초하여 상기 제 1 RF 신호를 국부 발진기 (LO) 신호와 믹싱하도록 구성되는, 수신기.
65. 제 63 항에 있어서,

    상기 제 2 다운컨버터는,

    상기 주파수 레퍼런스에 기초한 제 2 LO 신호에 따라, 상기 제 2 RF 신호에 기초하여 다운컨버팅된 신호를 생성하도록 구성된 믹서; 및

    상기 제 2 RF 신호에 기초하여 상기 제 2 복소 디지털 신호를 생성하도록 구성된 디지타이저를 포함하고,

    상기 디지타이저는 상기 샘플링 클럭 신호에 따라 상기 제 2 복소 디지털 신호를 생성하도록 구성되는, 수신기.
66. 제 62 항에 있어서,

    상기 제 1 복소 디지털 신호는 송신된 신호의 복수의 수신 인스턴스들을 포함하고,

    상기 프로세싱 유닛은, 송신된 신호의 상이한 상기 수신 인스턴스들에 각각 기초하여 복수의 타이밍 에러들을 계산하고, 상기 복수의 타이밍 에러들에 기초하여 상기 타이밍 조정 신호를 계산하도록 구성되는, 수신기.
67. 제 66 항에 있어서,

    상기 프로세싱 유닛은, 상이한 상기 수신 인스턴스들의 심볼들을 디코딩하고, 대응하는 상기 복수의 타이밍 에러들을 계산하도록 각각 구성된, 복수의 핑거들을 포함하며,

    상기 복수의 핑거들의 각각은, 상기 수신 인스턴스의 하나 이상의 디코딩된 심볼에 기초하여 상기 타이밍 에러를 계산하도록 구성되는, 수신기.
68. 제 67 항에 있어서,

    2 이상의 상기 복수의 핑거들의 각각은, 상기 수신 인스턴스로부터 도출된 시간 보정에 따라 상기 각각의 수신 인스턴스의 코드 위상을 조정하도록 구성되는, 수신기.
69. 제 67 항에 있어서,

    상기 복수의 핑거들의 각각은, 상이한 상기 수신 인스턴스들의 심볼들을 디코딩하고, 대응하는 주파수 에러를 계산하도록 구성되고,

    상기 복수의 핑거들의 각각은, 상기 수신 인스턴스의 하나 이상의 디코딩된 심볼에 기초하여 상기 주파수 에러를 계산하도록 구성되며,

    상기 복수의 핑거들 중 하나 이상은, 상기 대응하는 주파수 에러에 기초하여 소정의 각만큼 상기 제 1 복소 디지털 신호의 값을 로테이션하도록 구성되는, 수신기.
70. 제 69 항에 있어서,

    상기 복수의 핑거들 중 하나는, 상기 제 1 복소 디지털 신호의 값에 제 1 로테이션 각을 인가하도록 구성되고,

    상기 복수의 핑거들 중 또다른 것은, 상기 제 1 로테이션 각과는 상이한 제 2 로테이션 각을 상기 제 1 복소 디지털 신호의 값에 인가하도록 구성되는, 수신기.
71. 제 69 항에 있어서,

    상기 수신기는, 상기 복수의 주파수 에러들 중 하나 이상에 기초하여 소정의 각만큼 상기 제 2 복소 디지털 신호를 로테이션하도록 구성된 로테이터를 구비하는, 수신기.
72. 제 62 항에 있어서,

    상기 수신기는, 발진기 제어 신호에 기초하여 소정의 주파수를 갖는 주파수 레퍼런스를 생성하도록 구성된 발진기를 구비하고,

    상기 제 1 다운컨버터는, 상기 주파수 레퍼런스에 기초하여 제 1 국부 발진기 (LO) 신호를 수신하고, 상기 제 1 LO 신호에 따라, 상기 제 1 복소 디지털 신호를 생성하도록 구성되며,

    상기 프로세싱 유닛은, 상기 제 1 복소 디지털 신호에 기초하여 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
73. 제 62 항에 있어서,

    상기 수신기는,

    발진기 제어 신호에 기초하여 소정의 주파수를 갖는 주파수 레퍼런스를 생성 하도록 구성된 발진기; 및

    상기 주파수 레퍼런스에 기초하여 제 1 국부 발진기 (LO) 신호를 수신하고, 상기 제 1 LO 신호에 따라, 상기 제 1 RF 신호의 상이한 수신 인스턴스에 기초하여 제 1 복소 디지털 신호를 생성하도록 각각 구성된 복수의 제 1 다운컨버터들을 구비하고,

    상기 프로세싱 유닛은, 복수의 상기 제 1 복소 디지털 신호들에 기초하여 상기 발진기 제어 신호를 계산하도록 구성되는, 수신기.
74. 제 62 항에 있어서,

    상기 수신기는, 상기 제 1 RF 신호의 상이한 수신 인스턴스에 기초하여 제 1 복소 디지털 신호를 생성하도록 각각 구성된 복수의 제 1 다운컨버터들을 구비하고,

    상기 프로세싱 유닛은, 복수의 상기 제 1 복소 디지털 신호들에 기초하여 상기 타이밍 조정 신호를 계산하도록 구성되는, 수신기.
75. 제 62 항에 있어서,

    상기 수신기는, 복수의 제 2 다운컨버터들을 구비하고,

    상기 복수의 제 2 다운컨버터들의 각각은, 상기 샘플링 클럭 신호에 따라, 상기 제 2 RF 신호의 상이한 수신 인스턴스에 기초하여 제 2 복소 디지털 신호를 생성하도록 구성되는, 수신기.
76. 제 62 항에 있어서,

    상기 수신기는, 상기 제 1 복소 디지털 신호에 기초한 주파수 보정 신호에 따라, 상기 제 1 및 제 2 복소 디지털 신호들과는 상이한 제 3 복소 디지털 신호에 기초하여 제 3 RF 신호를 생성하도록 구성된 업컨버터를 구비하는, 수신기.
77. 제 62 항에 있어서,

    상기 수신기는,

    상기 타이밍 조정 신호에 기초한 신호에 따라, 제 3 복소 디지털 신호에 기초하여 제 3 RF 신호를 생성하도록 각각 구성된 복수의 업컨버터들; 및

    상이한 상기 제 3 RF 신호들에 기초한 신호를 송신하도록 각각 구성된 복수의 안테나들을 구비하는, 수신기.
78. 제 62 항에 있어서,

    상기 제 1 RF 신호는, 위성 항법 시스템의 송신기로부터 수신된 신호를 포함하는, 수신기.
79. 제 62 항에 있어서,

    상기 제 2 RF 신호는, 위성 항법 시스템의 송신기로부터 수신된 신호를 포함하는, 수신기.
80. 제 1 캐리어 주파수를 갖는 제 1 RF (radio-frequency) 신호에 기초하여 제 1 복소 디지털 신호를 생성하는 단계;

    상기 제 1 복소 디지털 신호에 기초하여 타이밍 조정 신호를 계산하는 단계;

    상기 타이밍 조정 신호에 따라 클럭 신호를 생성하는 단계; 및

    (A) 상기 클럭 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 2 캐리어 주파수를 갖는 제 2 RF 신호에 기초하여 제 2 복소 디지털 신호를 생성하는 단계, 및 (B) 상기 클럭 신호에 따라, 상기 제 1 캐리어 주파수와는 상이한 제 3 캐리어 주파수를 갖고 제 3 복소 디지털 신호에 기초한 제 3 RF 신호를 생성하는 단계 중 하나 이상의 단계를 포함하는, 신호 프로세싱 방법.
81. 제 80 항에 기재된 신호 프로세싱 방법을 구현하는 머신-판독가능 명령들을 수록한, 데이터 저장 매체.

Images