JP4236587B2 - 無線通信システムのための周波数タイミング制御ループ - Google Patents

Description

この発明は、一般にデータ通信システムに関し、特に無線（例えばＣＤＭＡ）通信システムのための周波数タイミング制御ループに関する。

無線通信システムにおいて、ソースから送信されたＲＦ変調信号は、多数の伝播経路（例えば、視野方向経路および／または反射／散乱経路）を介して送り先における受信器に到達するかもしれない。従って、マルチパス環境において、所定の受信器における信号は、送信された信号の多数のインスタンス(instances)を含んでいるかもしれない。各信号インスタンス（または、マルチパス成分）は受信器の移動による（または、より正確には、受信器と、信号インスタンスに関連する送信器／反射器／散乱器との間の相対的な移動による）異なるドップラー周波数シフトに関連しているかもしれない。各信号インスタンスは、さらに伝播経路により決定される異なる到着時間に関連しているかもしれない。

受信器において、受信した信号は、調整され、デジタル化されデータサンプルを供給する。伝統的に、受信した信号内の複数の信号インスタンスに対するデータサンプルを処理するためにレーキ受信器(rake receiver)が使用される。レーキ受信器は多数のフィンガープロセッサーを含み、各フィンガープロセッサーは、データサンプルに基づいてそれぞれの信号インスタンスを処理するために割り当てられてもよい。各フィンガープロセッサーは、割り当てられた信号インスタンスに対してそれぞれ周波数追跡および時間追跡を供給するために使用されるロテータ(rotator)および補間器を含んでいてもよい。特に、信号インスタンスの周波数誤差は、周波数制御ループで推定してもよく、次にロテータを用いてこの推定された周波数誤差をデータサンプルから除去し、周波数変換されたデータサンプルを供給してもよい。同様に、信号インスタンスのタイミング誤差は、タイミング制御ループを用いて推定してもよく、次に補間器を用いて、信号インスタンスに対して最適なまたはほぼ最適なサンプルタイミング（すなわち、信号インスタンスに対して最大の信号対干渉および雑音比（ＳＩＮＲ）に関連するサンプルタイミング）で周波数変換されたデータサンプルを再サンプリングして、定時のサンプルを供給してもよい。従って、各フィンガープロセッサー内の定時サンプルは、割り当てられた信号インスタンスに関連する周波数誤差およびタイミング誤差を除去させるであろう。

（ＩＳ−９５ＣＤＭＡシステムの場合のように）受信した信号のＳＩＮＲが低いとき、所定の信号インスタンスの周波数とタイミングを個々に追跡するために、個別の周波数制御ループおよびタイミング制御ループを使用することは、良好な性能を提供する。そのような場合のとき、処理された（すなわち、回転および補間された後の）データサンプルのＳＩＮＲは、周波数誤差およびタイミング誤差を除去するためのデータサンプルの回転と補間に対して全く感度が良くない。しかしながら、（ＩＳ−８５６ＣＤＭＡシステムの場合のように）高いＳＩＮＲｓで動作するように設計されたシステムの場合、回転および／または補間は、処理されたデータサンプルのＳＩＮＲに顕著な劣化を生じるかもしれない。従って、性能を劣化させるかもしれない。

それゆえ、高いＳＩＮＲ動作環境に対して最適化された、所定信号インスタンスの周波数とタイミングを取得し追跡するための技術の必要性がある。

発明の概要

信号インスタンスに対して再サンプリングが必要ないように所定の信号インスタンス周波数とタイミングの両方を取得し追跡するための技術がここに提供される。従って、これは、特に高いＳＩＮＲ動作環境において、改良された性能を提供することができる。

１つの観点において、周波数制御ループおよびタイミング制御ループから構成される、周波数―タイミング制御ループが提供される。周波数制御ループは、受信した信号内の所定の信号インスタンス（例えば、最も強い信号インスタンス）の周波数を取得し追跡するために使用される。タイミング制御ループは、同じ信号インスタンスのタイミングを取得し、追跡するため、およびクロックチック(clock ticks)が信号インスタンスのための「最適」サンプリング時刻にほぼ一致するようにＡＤＣサンプリングクロックの位相を調節するために使用される。

特定の実施形態において、タイミング制御ループは、タイミング弁別器、第１ループフィルター、および転送利得エレメントを含む。（早遅検出器(early-late detector)として実施してもよい）タイミング弁別器は、受信した信号に対するデータサンプルを処理し、時間誤差測定基準を供給する。次に、第１ループフィルターは、（例えば、二次ループフィルターに基づいて）時間誤差測定基準を濾波する。一実施形態において、伝達利得エレメントは、非線形関数を第１ループフィルタ出力に適用し、この所定の信号インスタンスに対するデータサンプル内の時間誤差を示す第１制御（位相調節項）を供給する。

特定の実施形態において、周波数制御ループは、周波数弁別器および第２ループフィルターを含む。周波数弁別器は、信号インスタンスに対するデータサンプル内の周波数誤差を示す第２制御（周波数誤差測定基準）を導き出す。次に、第２ループフィルターは、（例えば、一次ループフィルターに基づいて）第１および第２制御の両方を濾波し、第３制御を供給する。この第３の制御は、（１）受信した信号をＲＦからベースバンドにダウンコンバートするのに使用される局部発振器（ＬＯ）信号の周波数、および（２）ダウンコンバートされた信号をデジタル化してデータサンプルを供給するのに使用されるクロック信号の位相を調節するために使用してもよい。典型的な実施において、クロック信号は、ＬＯ信号を分割することにより導き出される。この場合、代案（１）および（２）は等価である。

この発明の種々の観点と実施形態は、以下にさらに詳細に記載される。この発明は、以下にさらに詳細に記載するように、制御ループ、方法、プログラムコード、デジタルシグナルプロセッサー（ＤＰＳｓ）、受信器装置、端末、基地局、システム、およびこの発明の種々の観点、実施形態、および特徴を実施する他の装置およびエレメントを提供する。

この発明の特徴、性質、および利点は、図面全体で類似する参照符号が同様の部分を示す図面とともに以下に記載する詳細な説明からより明らかになるであろう。

図１は、この発明の種々の観点および実施形態を実施することができる受信器装置１００の一実施形態のブロック図である。受信器装置１００は、端末（例えば、セルラー式携帯無線電話）または基地局内で実現してもよい。端末はまた、移動局、遠隔端末、アクセス端末、その他の技術用語で呼んでもよく、基地局も、アクセスポイント、ＵＴＲＡＮ、またはその他の技術用語で呼んでもよい。受信器装置１００も、例えばＩＳ−９５、ｃｄｍａ２０００、ＩＳ−８５６、Ｗ−ＣＤＭＡ、ＴＳ−ＣＤＭＡ、およびＧＰＳシステムのような種々の無線通信システムに使用してもよい。

図１において、１つ以上の送信器（例えば、基地局、ＧＰＳ衛星、放送局、等）から送信された１つ以上のＲＦ変調信号は、アンテナ１１２により受信され、フロントエンド装置またはフロントエンド回路に供給される。この実施形態において、フロントエンド装置は、増幅器／フィルター１１４および１１８、ダウンコンバーター１１６、およびアナログ−デジタル変換器（ＡＤＣｓ）１２０を含む。増幅器／フィルター１１４は、受信した信号を１つ以上の低雑音増幅器（ＬＮＡ）段で増幅し、さらに増幅されたＲＦ信号を濾波して雑音と偽の信号を除去する。次に、ダウンコンバーター１１６は、（例えば、ヘテロダインまたはダイレクトダウンコンバージョン受信器設計に基づいて）濾波されたＲＦ信号をＲＦからベースバンドに直交ダウンコンバートする。このダウンコンバート、濾波されたＲＦ信号をコンプレックス(complex)局部発信器（ＬＯ）信号と乗算（または混合）し、同相（Ｉ）成分および直交（Ｑ）成分から構成されるコンプレックス(complex)ベースバンド信号を供給してもよい。

次に、増幅器／フィルター１１８は、ＩおよびＱベースバンド成分を増幅し、量子化のための適切な信号振幅を取得し、さらに増幅された成分を濾波し、偽の信号および帯域外の雑音を除去する。次に、ＡＤＣｓ１２０は、次に濾波されたＩおよびＱ成分をデジタル化し、それぞれＩおよびＱサンプルを供給する。特定の実施形態において、あるＣＤＭＡシステムに対して１．２２８８Ｍｃｐｓであるチップレートの２倍のチップレート（すなわち、chipx2)でＩおよびＱサンプルを供給する。各chipx2サンプル期間に対するＩサンプルおよびＱサンプルのペアは、ここでは、ＡＤＣサンプルまたはデータサンプルと呼ばれる。データサンプルは、処理のためにデジタルシグナルプロセッサー（ＤＳＰ）１３０に供給され、および／または（図１に示さない）サンプルバッファーに記憶してもよい。

ＤＳＰ１３０は、濾波、回転、再サンプリング、復調、復号、等のような多数の機能を実行してもよい。ＤＳＰ１３０は、また、以下に記載するように、処理される各信号インスタンスに対して適切なサンプルタイミングおよび周波数制御を供給するために使用される種々の制御ループを実施してもよい。ＤＳＰ１３０は、また受信した信号内の複数の信号インスタンスを同時に処理することができるレーキ受信器として実施してもよい。

信号発生器１２２は、ダウンコンバーター１１６により使用されるＬＯ信号を供給し、基準信号（例えば、chipx16信号）をチップクロック発生器１２４に供給する。信号発生器１２２は、周波数が正確な信号ソース（例えば、電圧制御され、温度補償された水晶発振器（ＶＣ−ＴＣＸＯ）、周波数分割器、および（周波数合成のための）積分／分数−Ｎ位相ロックループを含んでいてもよい。チップクロック発生器１２４は、ＡＤＣｓ１２０のためのサンプリングクロックを供給するために基準信号を分割および／またはバッファに格納してもよい。

コントローラー１４０は、受信器装置１００の種々の動作を命令し、ＤＳＰ１３０と信号発生器１２２のための種々の制御を供給してもよい。例えば、コントローラー１４０は、ＤＳＰ１３０に１つ以上の信号インスタンスに対する周波数およびタイミングを取得するように命令するための第１の制御セット、信号発生器１２２に他のキャリア周波数に移動するように命令するための第２の制御セット、等を供給してもよい。メモリ１４２は、コントローラー１４０およびＤＳＰ１３０のためのデータおよびプログラムのための記憶装置を供給する。

典型的なＲＦ受信器設計において、受信した信号の調整は、増幅、フィルター、ミクサー、等の１つ以上の段により実行してもよい。さらに、これらの段は、種々の構成にアレンジしてもよい。簡単のために、種々の信号調整段は、図１に示されるブロックに、ひとまとめにされる。他のＲＦ受信器設計を使用してもよく、この発明の範囲内である。

上述したように、マルチパス環境において、各送信された信号は、複数の伝播経路を介して受信してもよく、従って受信した信号は、各送信された信号の複数のインスタンスを含んでいてもよい。従って、受信器装置において受信した信号は、１つ以上の送信された信号の複数の信号インスタンスを含んでいてもよい。各信号インスタンスは、受信器装置において、それぞれ振幅、周波数および到着時刻と関連する。

図２は、ここに記載される技術を使用して所定の信号インスタンスの周波数とタイミングを取得するために使用してもよいＤＳＰ１３０ａの一実施形態のブロック図である。ＤＳＰ１３０ａは、複数の信号インスタンスを同時に処理することができるレーキ受信器を実現してもよい。レーキ受信器は、典型的には、サーチャー(searcher)と複数のフィンガープロセッサーを含む。サーチャーは典型的には、受信信号内の強い信号インスタンスを探索するために使用される。従って、各フィンガープロセッサーは、サーチャーにより決定される特定の信号インスタンスを処理するために割り当ててもよい。各フィンガープロセッサーは、データサンプルを処理して、割り当てられた信号インスタンスに対するパイロットを取得するために使用されるパイロットプロッセサー２１０を含んでいてもよい。各フィンガープロセッサーは、典型的に、データ復調に使用される他のエレメントをさらに含む。これらのエレメントは、簡単のために図２には示されていない。

図２は、ＤＳＰ１３０ａ内のパイロットプロセッサー２１０の特定の実施形態を示す。パイロットプロセッサー２１０内において、ＡＤＣｓ１２０からのデータサンプルは、ロテータ２１２に供給される。ロテータ２１２は、データサンプルと、コンプレックス(complex)正弦波信号とのコンプレックス乗算を実行し、周波数変換された（または、回転された）データサンプルを供給する。コンプレックス正弦波信号の周波数は、周波数制御、Ｆ_ctrl2により決定される。ロテータ２１２は、処理される信号インスタンス内のダウンコンバージョン周波数誤差および／またはドップラー周波数シフトによるデータサンプル内の位相回転を除去するために使用してもよい。ロテータ２１２により使用されるコンプレックス正弦波信号の周波数は、周波数制御ループ２３０により決定される、割り当てられた信号インスタンスの周波数誤差の推定値である。

図１に戻ると、増幅器／フィルター１１８からのベースバンド信号は、最初に適切なレート（例えば、chipx2）でサンプリングされ、次に、有限数の振幅レベルに量子化される。サンプリングと量子化の組み合わせは、アナログ−デジタル（A-to-D）変換と呼ばれ、ＡＤＣｓ１２０により実行される。一般に、ＡＤＣｓにより使用されるサンプルタイミングは、所定の信号インスタンスの最適なサンプルタイミングと一致しないかもしれない。それゆえ、ＡＤＣｓの出力は、次に、（例えば、線形の）補間およびデシメーション(decimation)が行われる。補間とデシメーションの正味効果は、オリジナルベースバンド信号の「アペアレント(apparent)な」サンプリング時間を変更することである。この処理は、「再サンプリング」または「バーチャルサンプリング」と呼ばれる。補間に基づいた再サンプリングは、量子化の前にＡＤＣｓにより実行される「真」のサンプリングと区別されなければならない。ＡＤＣｓにおける量子化前のサンプリングは、これからは、「ＡＤＣ−サンプリング」と呼ばれるであろう。典型的に、再サンプリング時刻は、ある離散量（例えば、chipx8期間の倍数）だけＡＤＣ−サンプリングからずれるかもしれない。

タイミング制御ループを用いて、処理される信号インスタンスのタイミングを追跡する。このタイミング制御ループは、概念的に「内部ループ」と「外部ループ」に分解してもよい。内部タイミング制御ループは、選択された信号インスタンスの真の信号遅延に一致するように、再サンプリング時刻（すなわち、再サンプラータイミング）を調節しようと試みる。外部タイミング制御ループは、真の信号遅延に一致するように、ＡＤＣ−サンプリング時刻（すなわち、ＡＤＣ−サンプルタイミング）を変更しようと試みる。それにより、その信号インスタンスに対する再サンプリングの必要性を消去する。一般的な設計は、以下に記載する内部ループのみを使用する。

補間器２１４は、周波数変換されたデータサンプルを再サンプリングして、処理される信号インスタンスに対して補間されたサンプルを供給してもよい。再サンプリングは、タイミングループフィルター２４０により供給される再サンプラータイミング制御、Ｔ_ctrlに基づいて実行される。この再サンプラータイミング制御は、周波数変換されたデータサンプルを再サンプリングするのに使用される特定の時間オフセット、ｔ_adjを示し、典型的に、特定の時間分解能（例えば、chipx8またはＴc／８分解能）を備えている。各チップ期間に対して、補間器２１４は、「早期に」補間されたサンプルを逆拡散および積分およびダンプ(despread and integrate and dump)（Ｉ＆Ｄ）エレメント２２２ａに供給し、「遅れて」補間されたサンプルを逆拡散Ｉ＆Ｄエレメント２２２ｂに供給し、「定時(on-time)」補間されたサンプルを逆拡散Ｉ＆Ｄエレメント２２２ｃに供給する。定時補間されたサンプルは、ＡＤＣサンプリングクロックが「最適な」サンプルタイミングと一致したと仮定した場合にＡＤＣｓ１２０により供給されたであろうデータサンプルの近似値である。「最適な」サンプルタイミングは、信号インスタンスに対して最大の信号対干渉および雑音比（ＳＩＮＲ）を生成したであろうタイミングである。早期におよび遅れて補間されたサンプルは、定時サンプリングインスタンスから、それぞれ−Ｔc／２および＋Ｔc／２におけるデータサンプルの近似値である。

ＰＮ発生器２１６は、処理される信号インスタンスの到着時刻に対応する特定のＰＮ状態（又はＰＮ位相）を有するＰＮ系列を、各逆拡散Ｉ＆Ｄエレメント２２２に供給する。このＰＮ状態は、受信した信号内の強い信号インスタンスの探索の際にサーチャーにより決定して、ＰＮ発生器２１６に供給してもよい。各逆拡散Ｉ＆Ｄエレメント２２２は、その受信した補間されたサンプルをＰＮ系列を用いて逆拡散して逆拡散サンプルを供給し、パイロットに使用されるチャネライゼーションコード(channelization code)を用いて逆拡散サンプルをさらにデカバー(decover)する。多くのＣＤＭＡシステムの場合、パイロットのためのチャネライゼーションコードは、ゼロの系列（例えばウオルシュコードゼロ）であり、この場合デカバリング(decovering)は、省略してもよい。各逆拡散Ｉ＆Ｄエレメント２２２は、さらに特定の時間期間に対して逆拡散サンプルを累積（すなわち積分）し、コンプレックスパイロットシンボルＰ_I＋jＰ_Qを供給する。ＩＳ−９５およびｃｄｍａ２０００に使用されるような連続するパイロット構造の場合、累積時間期間は、チャネライゼーションコード長の整数の倍数（すなわち、６４Ｎ、ただし、Ｎはいかなる整数であってもよい）であってもよい。およびＩＳ−８５６およびＷ−ＣＤＭＡにおいて使用されるようなゲートパイロット構造の場合、累積時間期間は、各パイロットバーストまたはパイロットバーストの一部に対応していてもよい。ＩＳ−８５６の場合、各パイロットバーストは、各１０２４−チップハーフスロットに対して９６チップ期間をカバーする。

定時補間されたサンプルから導き出されたパイロットシンボルは、周波数制御ループにより使用され、信号発生器１２２に対して周波数制御Ｆ_ctrl1を、および／またはロテータ２１２に対して周波数制御Ｆ_ctrl2を導き出す。特に、周波数制御ループ２３０内において、逆拡散Ｉ＆Ｄエレメント２２２ｃからのパイロットシンボルは、周波数弁別器に供給され、周波数誤差測定基準、Ｆ_errを導き出すために使用される。周波数誤差測定基準は、処理される信号インスタンスの周波数における瞬時誤差の推定値である。次に、ループフィルターは周波数誤差測定基準を濾波し、周波数制御、Ｆ_ctrl1および／またはＦ_ctrl2を供給し、次に、ロテータ２１２に供給される。周波数制御ループ２３０は、以下にさらに詳細に記載される。

定時補間されたサンプルから導き出されたパイロットシンボルもパイロットフィルター２２８および受信信号強度インジケータ（ＲＳＳＩ）２３２に供給される。パイロットフィルター２２８は、特定のローパスフィルター応答に基づいてパイロットシンボルを濾波し、データ復調および他の目的のために使用してもよい、濾波されたパイロットを供給する。ＲＳＳＩ２３２は、パイロットシンボルを処理し、パイロットの信号強度の推定値を供給する（この値は、合計雑音が周知であるかまたは確定することができるのでパイロットＳＩＮＲも示す）。パイロット強度推定値は、コントローラー１４０に供給され、周波数タイミング制御ループに基づいて周波数および時間追跡のための特定の信号インスタンスを選択するために使用してもよい。

早期におよび遅れて補間されたサンプルから導き出されたパイロットシンボルは、タイミング制御ループにより使用され、補間器のための再サンプラータイミング制御、Ｔ_ctrlを導き出す。タイミング制御ループは、遅延ロックループ（ＤＬＬ）またはその他の設計を実現してもよい。逆拡散Ｉ＆Ｄエレメント２２２ａおよび２２２ｂからのパイロットシンボルはタイミング弁別器（例えば、早/遅検出器）に供給され、タイミング誤差測定基準、Ｔ_errを導き出すために使用される。タイミング誤差測定基準、Ｔerrは処理される信号インスタンスのための（最適サンプラータイミングに関連した）再サンプラータイミング内の瞬時誤差の推定値である。次に、タイミングループフィルター２４０はタイミング誤差測定基準を濾波し、さらにループフィルタ出力を量子化し、更新された再サンプラータイミング制御、Ｔ_ctrlを供給する。

図２に示す実施形態の場合、タイミング弁別器は、マグニチュードスクエアラー(magnitude squarer)２２４ａおよび２２４ｂおよび加算器２２６を含む。マグニチュードスクエラー２２４ａおよび２２４ｂはそれぞれ逆拡散Ｉ＆Ｄエレメント２２２ａおよび２２２ｂからパイロットシンボルを受信する。各マグニチュードスクエラー２２４は、

として、各パイロットシンボルのエネルギー、Ｅ_pを計算する。マグニチュードスクエアラー２２４ａは、早期に補間されたサンプルに基づいて導き出された早期のパイロットエネルギー、Ｅ_p,earlyを供給し、マグニチュードスクエラー２２４ｂは、遅れて補間されたサンプルに基づいて導き出された、遅れたパイロットエネルギーＥ_p,lateを供給する。次に、加算器２２６は、早期のパイロットエネルギーから遅れたパイロットエネルギーを減算し、差分（すなわち、Ｅ_P,early−Ｅ_P,late）をタイミングループフィルター２４０に供給する。技術的に知られている他のタイプのタイミング弁別器もタイミング制御ループに使用してもよい。

次に、（加算器２２６からのタイミング誤差測定基準Ｔ_errである)タイミング弁別器からの出力は、タイミングループフィルター２４０により濾波され、この信号インスタンスのためのＡＤＣ−サンプリング時刻と「最適」サンプリング時刻との間の微細な誤差、ｔ_diffを示す出力を供給する。次に、タイミングループフィルター２４０は、微細なタイミング誤差、ｔ_diffを量子化し、周波数変換されたデータサンプルを再サンプリングするのに使用される粗い時間オフセットｔ_adjを供給する。次に、タイミングループフィルター２４０は、この時間オフセット、ｔ_adjを示す再サンプラータイミング制御、Ｔ_ctrlを補間器２１４に供給する。

図１に戻ると、ｆ_inのキャリア周波数を有する受信した信号内の所定の信号インスタンスは、ｆ_outの周波数を有するＬＯ信号でダウンコンバートされる（ｆ_outの周波数は、複数の周波数ダウンコンバージョン段を有したヘテロダイン受信器のための「有効な」ダウンコンバージョン周波数である）。この信号インスタンスに対して結果として生じるベースバンド信号はΔｆの残余周波数オフセット（または周波数誤差）を有するであろう。各信号インスタンスは異なるドップラー周波数シフトを有してもよく、したがって異なる入力周波数ｆ_inに関連していてもよい。すべての信号インスタンスに対して同じＬＯ周波数、ｆ_outが使用されるので、各信号インスタンスは、異なる周波数誤差、Δｆを持っていてもよい。次に、フィンガープロセッサー内のロテータを使用して、割り当てられた信号インスタンスの周波数誤差Δｆを除去する。

各信号インスタンスは、受信器装置においてそれぞれの到着時刻にも関連する。所定の信号インスタンスのための最適なサンプリング時刻はτ_inと表してもよい。受信した信号は、τ_outとして表されるある特定のＡＤＣ−サンプリング時刻においてサンプリングされる。τ_outは、何らかの所定の信号インスタンスに対して最適なサンプリング時刻と時間的に一致していてもよいし、一致していなくてもよい。所定の信号インスタンスに対するＡＤＣ−サンプリング時刻と最適時刻との間の差分τ_diffはその信号インスタンスに使用されるタイミング制御ループにより推定され、差分は量子化され時間オフセットτ_adjを供給する。次に、信号インスタンスを処理するために割り当てられたフィンガープロセッサー内の補間器を使用して、時間オフセットに基づいてＡＤＣｓからのデータサンプル（またはロテータからの周波数変換されたデータサンプル）を再サンプリングし、最適サンプリング時刻において得られたであろうサンプルの推定値を供給する。しかしながら、タイミング差分、τ_diffの量子化のために補間されたサンプルは、Δτのタイミング誤差を有する。

一般的な設計において、１つの周波数制御ループを用いて、ＬＯ信号の周波数を、受信した信号内の信号インスタンスの１つ（例えば、最も強い信号インスタンス）の周波数にロックしてもよい。次に、処理される個々の信号インスタンスの周波数誤差が、割り当てられたフィンガープロセッサーに対してロテータと共に動作するそれぞれの周波数制御ループにより、推定され除去される。さらに、遅延ロックループ（時間−追跡ループ）を用いて、処理される各信号インスタンスのためのタイミングを導き出して追跡する。

（時間追跡のために内部ループのみを採用する）一般的な設計は、受信した信号のＳＩＮＲが低いとき良好な性能を与える。これは、一般的に複数の端末に同時に送信するように設計されたＣＤＭＡシステムの場合に当てはまる。ＩＳ−８５６システムのような高い（例えば、０ｄＢより大きい）ＳＩＮＲｓで動作するように設計されたシステムの場合、再サンプリングは、信号ＳＩＮＲに顕著な劣化を生じるかもしれない。従って、復調および復号性能を劣化させるかもしれない。ＡＤＣサンプリング時刻と最適サンプリング時刻との間の微細なタイミング差分ｔ_diffが、再サンプリングに使用される時間オフセット、ｔ_adjを得るために、粗い（例えば、chipx8）時間分解能に量子化されるなら、劣化を増幅させるかもしれない。事実、再サンプルタイミングの量子化は、サンプルタイミング内のジッターおよびその結果生じる性能劣化に対する主な理由の１つであることがわかっている。

この選択された信号インスタンスに対して再サンプリングが必要ないように、所定の信号インスタンスの周波数とタイミングの両方を取得して追跡するための技術がここに提供される。従って、これにより、特に、より高いＳＩＮＲ動作環境において改良された性能をもたらす。１つの観点において、周波数制御ループおよび外部タイミング制御ループからなる周波数−タイミング制御ループが提供される。周波数制御ループは、受信した信号内の選択された信号インスタンス（例えば、最も強い信号インスタンス）の周波数を取得して追跡するために使用される。外部タイミング制御ループは、ＡＤＣ−サンプリングクロックをの位相を調節するために使用されるので、ＡＤＣ−サンプリングクロックは、選択された信号インスタンスに対する「最適な」サンプリング時刻と一致する。さらに、各フィンガープロセッサーは独自の内部制御ループおよびロテータを実行してもよい。この内部制御およびロテータは、そのフィンガープロセッサーに関連する信号インスタンスに対する再サンプラータイミングおよび周波数シフトを決定する。

図３は、周波数−タイミング制御ループ３００のモデルの図である。周波数−タイミング制御ループ３００は、所定の信号インスタンスの周波数とタイミングの両方を取得し追跡することができる。周波数−タイミング制御ループ３００は、外部時間追跡ループ３８０により、周波数制御ループ３１０を内部時間追跡ループ３５０と結合する。

周波数制御ループ３１０は、周波数弁別器３２０、ループフィルター３３０、およびＶＣＯ３４０を含む。周波数弁別器３２０内において、信号インスタンスのキャリア周波数、ｆ_inは、加算器３２２により、ＬＯ周波数、ｆ_outだけ減算される。周波数の差分（すなわち、周波数誤差、Δｆ）は、スケーラー(scaler)３２４により利得Ｇ_fで拡大縮小される。加算器３２２は、図１のダウンコンバーター１１６をモデル化したものであり、スケーラー３２４は、周波数弁別器の利得を供給する。周波数弁別器３２０は、瞬時周波数誤差、Δｆにほぼ比例する出力を供給する。スイッチ３２８は、（例えば、各パイロットバーストに対して周波数弁別器出力が唯一有効であるゲートパイロットに対して）周波数弁別器出力のサンプリングをモデル化したものである。

ループフィルター３３０は、周波数弁別器出力を受信して濾波する。一実施形態において、ループフィルター３３０は、一次ループとして実施され、レジスター３３８と加算器３３６からなる１つのループ累算器を含む。周波数弁別器出力は最初に乗算器３３２により利得Ｋ_Lにより拡大縮小され、拡大縮小された値はさらにループ累算器によりさらに累積される。加算器３３４は、累算器出力を、外部タイミング制御ループから導き出された位相修正項θ_corと結合し、加算器３３４からの出力は、乗算器３３２からの拡大縮小された値との累積のために供給される。利得Ｋ_Lは、周波数制御ループの追跡帯域を調節するために使用してもよい。

ＶＣＯ３４０は、ループフィルター３３０からの出力を受信し、利得Ｋ_vで拡大縮小し、ＬＯ周波数、ｆ_outを供給する乗算器３４２を含む。利得Ｋ_vは、信号発生器１２２内で使用される実際のＶＣＯに対する伝達関数（例えば、入力電圧に対する出力周波数）を表し、ＲＦからベースバンドへの受信信号のダウンコンバージョンのためのＬＯ信号を発生する。

図３に示す実施形態において、外部タイミング制御ループ３８０は、周波数分割器３４８、ＡＤＣ−サンプラー３５２、モジュロ（Ｍｏｄ）エレメント３８２、および伝達利得エレメント３９０を含む。キャリア周波数がチップレートの整数の倍数であるように選択されるＣＤＭＡシステムの場合、周波数分割器３４８を用いて、Ｋ_t（但し、Ｋ_t＝ｆ_chip/
f_carrier）の比で、ＬＯ信号を分割し、ｆ_chipの周波数を有するチップレートクロックを得てもよい。

ＡＤＣ−サンプラー３５２は、チップクロックレートに基づいてchipx2クロックを導き出し、chipx2クロックは、ＡＤＣｓのサンプリングクロックとして使用される。このサンプリングクロックは受信器時間基準、ｔ_outに関連する。この時間基準をチップ期間、Ｔ_cを用いて拡大縮小し、正規化された時間基準、τ_outを得てもよい。ＡＤＣｓ１２０は、サンプリングクロックでベースバンド信号をサンプリングし、受信器時間基準、ｔ_out時にデータサンプルを供給する。サンプリングクロックはチップレートの２倍であるので、ベースバンド信号は、ｔ_outがＴ_c/２の整数の倍数であるとき、または等価的に、τ_outが１／２の整数の倍数であるとき、サンプリングされると考えてもよい。

受信信号内の各信号インスタンスは、受信器装置における特定の到着時刻を有し、さらに最大のＳＩＮＲを復調器に供給する、チップ期間あたり１つの、最適なサンプリング時刻の系列に関連する。従って、ｔ_inがＴ_cの整数の倍数であるとき、または等価的にτ_inが整数であるとき、最適なサンプリング時刻がこれらの時刻に対応するように、各信号インスタンスは、最適な時間基準ｆ_chip、または正規化された最適な時間基準τ_in＝ｔ_in/Ｔ_cに関連する。

レーキ受信器の各フィンガープロセッサーは、内部タイミング制御ループを維持する。内部タイミング制御ループは、フィンガープロセッサーにより処理される信号インスタンスに対して、正規化された受信器時間基準、τ_outと、正規化された最適なサンプリング時間基準、τ_inとの間のタイミング差分、τ_diffを推定する。正規化された受信器時間基準、τ_outは、所定の信号インスタンスに対して、最適なサンプリング時間基準、τ_inに対応していてもよいし、対応していなくてもよい。従って、補間器は、各フィンガープロセッサーに含まれ、ＡＤＣの出力を再サンプリングするために使用され、最適なサンプリング時刻で得られたであろうデータサンプルの推定値である補間されたサンプルを導きだす。線形補間器の場合、時刻τ_out＝ｎ（Ｔ_c/2)において得られるＡＤＣサンプルのペアが補間に使用され、最適な時刻τ_in＝ｎ（Ｔ_c）におけるデータサンプルの推定値である補間されたサンプルを得る。補間器は、チップ期間の１／８、すなわち、Ｔc/８であってもよい、特定の時間分解能を考慮して設計される。この場合、時間差分、τ_diffはchipx8分解能に量子化され、補間の重みを決定するのに使用される時間オフセット、τ_adjを供給する。

図３に示すように、内部タイミング制御ループ３５０は、タイミング弁別器３６０、ループフィルター３７０、および内部タイミング制御ループを集合的に実施する他のエレメントを含む。タイミング弁別器３６０内において、信号インスタンスの最適なサンプリング時間基準、τ_inは、加算器３６２により、受信器時間基準、τ_outおよび時間オフセット、τ_adjの両方から減算され、瞬時タイミング誤差、Δτを供給する。このタイミング誤差、Δτはスケーラー３６４により利得Ｇ_dだけ拡大縮小される。加算器３６２は、ＡＤＣサンプリングクロックと、タイミング差分、τdiffの量子化の両方からのタイミング誤差をモデル化し、スケーラー３６４は、タイミング弁別器の利得をモデル化する。タイミング弁別器３６０は、瞬時タイミング誤差、Δτにほぼ比例する出力を供給する。スイッチ３６８は、タイミング弁別器出力のサンプリングをモデル化する。

ループフィルター３７０は、タイミング弁別器出力を受信して濾波する。一実施形態において、ループフィルター３７０は、二次ループとして実施され、２つのループ累積器を含む。第１累積器は、レジスター３７６ａと加算器３７４ａから構成され、第２累積器はレジスター３７６ｂと加算器３７４ｂから構成される。タイミング弁別器出力は最初に、それぞれ乗算器３７２ａおよび３７２ｂにより、ｃ₀およびｃ₁の利得だけ拡大縮小される。利得ｃ₀およびｃ₁はタイミング制御ループの追跡帯域を調節するのに使用してもよい。乗算器３７２ｂからの拡大縮小された値は第１ループ累積器により累積される。乗算器３７２ａからの拡大縮小された値および第１累積器からの出力は次に第２ループ累積器により累積される。ループフィルター３７０は、時間差分、τ_diffを示すループ出力を供給する。

内部タイミング制御ループの場合、ループフィルター３２０からの出力を用いて、信号インスタンスの再サンプリング時間を調節する。量子化器３７８は、タイミング差分、τ_diffをchipx8分解能に量子化し、時間オフセット、τ_adjを供給する。この時間オフセットは補間器２１４により使用され、補間を実行する。

内部タイミング制御ループは、（１）（同じchipx8分解能への最適なサンプリング時刻の量子化を有効に生じる）chipx8分解能へのタイミング差分、τ_diffの量子化および（２）最適なサンプリング時刻でデータサンプルの推定値を導きだすための補間の使用のために粗いループである。この粗い内部タイミング制御ループは低いＳＩＮＲｓにおいて良好な性能を供給するが、高いＳＩＮＲｓにおいてある性能劣化を生じる。

所定の信号インスタンスに対して、受信器の時間基準、τ_outを最適なサンプリング時間基準、τ_inの方向に導くことにより、高いＳＩＮＲｓにおける性能損失を最小化するために、外部タイミング制御ループを使用してもよい。これは、外部タイミング制御ループを用いて適切なサンプラータイミングを供給することにより達成してもよい。これにより、受信した信号は最適なサンプリング時刻でＡＤＣにより直接サンプリングされる。これにより、再サンプリングの必要性を未然に防ぐであろう。

受信した信号をサンプルするために、一組のＡＤＣｓのみが使用されるなら、単一の信号インスタンスに対して、受信器の時間基準を最適なサンプリング時間基準と同期させてもよい。一実施形態において、受信器の時間基準は、最も強い信号インスタンスに対して最適なサンプリング時間基準の方向に導かれる。別個の周波数制御ループおよびタイミング制御ループを有した一般的な設計は、低いＳＩＮＲｓにおいて良好な性能を供給することができるので、最も強い信号インスタンスのＳＩＮＲが特定の閾値（例えば、４.5ｄＢ）を超える場合にのみ、外部タイミング制御ループをイネーブルにしてもよい。

一実施形態において、周波数タイミング制御ループは、外部タイミング制御ループにより得られるタイミング誤差推定値を組み込むように周波数制御ループを拡張することにより実施される。ループは、ＡＤＣサンプリングと最適時間基準との間のタイミング差分、τ_diffの推定値を供給する。受信信号がchipx2でサンプリングされるなら、τ_out＝τ_in (modulo1/2)の場合、または等価的に、τ_diff＝0(modulo1/2)の場合に、ＡＤＣ−サンプリング時刻は、最適なサンプリング時刻と一致する。

正規化されたタイミング誤差、τ_errは、以下のように定義してもよい。

τ_err＝τ_diffmod1/2
このタイミング誤差τerrは図３の外部タイミング制御ループ３８０内のＭｏｄエレメント３８２により発生してもよく、−１／４と＋１／４との間の符号のついた数として表してもよい。外部タイミング制御ループは、正規化されたタイミング誤差、τ_errを用いて、位相調節項、θ_corを発生する。この位相調節項は、θ_corは周波数弁別器からの修正項と結合される。次に、これら２つの項は、次にループフィルター３３０により濾波され、ＬＯ信号の周波数と位相更新するのに使用される。

周波数制御ループは、周波数弁別器からの周波数調節項を用いてＬＯ信号の周波数を、受信した信号内の所定の信号インスタンスのキャリア信号にロックする。周波数がロックされると、周波数制御ループは、入力信号インスタンスの周波数に等しい平均ＬＯ周波数を維持するが、信号インスタンスとＬＯ信号との間の位相オフセットは、バイアスをかけない方法で、時間に対して変化してもよい。位相調節項（一般的な時間追跡）が無い場合、位相オフセットは、ブラウン運動(Brownian motion)のように振舞う。外部時間追跡ループがイネーブルの状態では、位相調節項、θ_corは、ＡＤＣ−サンプラー時間基準、τ_outが、最適なサンプリング時間基準、τ_inと一致するように、信号インスタンスとＬＯ信号との間の残余位相オフセットを操作する。この結果、この信号インスタンスは補間を必要とせず、それゆえ、信号インスタンスに対して改良されたＳＩＮＲが得られる。

図３に示すように、外部タイミング制御ループ３８０内の伝達利得エレメント３９０は、タイミングループフィルターから、正規化されたタイミング誤差、τ_errを受信し、タイミングに基づいた位相調節項、θ_corを供給する。一実施形態において、エレメント３９０は、以下に記載するように、いくつかの設計目標が得られるように、非線形伝達関数、Ψ（τ_err）を実行する。

位相調節項、θ_corは、残余位相オフセットを所望の値にするときに、ＬＯ信号と信号インスタンスとの間に一時的な周波数オフセットを引き起こす。外部タイミング制御ループは、いつでも、特に外部タイミング制御ループがオンになったとき、あまりに大きな周波数誤差を引き起こさないように設計してもよい。これは、タイミング誤差、τ_errの大きさが大きすぎるなら、位相調節項、θ_corの絶対値を特定の最大値に限定（または飽和）することにより達成してもよい。従って、これは、特に復調性能を劣化させるかもしれない過度状態の期間、大きな周波数誤差を回避する。逆に、タイミング誤差が非常に小さく、ＳＩＮＲに無視してもよい影響を与えるなら、位相調節項、θ_corはゼロに設定してもよい。従って、これにより、位相調節項により引き起こされるＬＯ信号の定常状態の周波数ジッターを最小化または低減する。

一実施形態において、位相調節項、θ_corは以下のように表してもよい。

一実施形態において、タイミング誤差、τ_errのための伝達関数、Ψ(τ_err)は、以下のように表される。

式（２）に示すように、タイミング誤差の大きさが大きすぎることもなければ小さすぎることもないと、関数、Ψ(τ_err)は、タイミング誤差、τ_errにおいて線形である。特定の実施形態において、式（２）のパラメーターに対して以下の値を使用してもよい：τ_min＝１／１６およびＧ_p;｜τ_err｜＝２０。他の設計値を使用してもよく、この発明の範囲内である。

周波数タイミング制御ループの性能を解析してもよく、追跡帯域および定常状態ジッターのような性能測定基準を当業者に知られた方法で決定してもよい。

多くの受信器の実施において、ＡＤＣサンプリングクロックは、ＬＯ周波数に関連づけられる。それゆえ、ＡＤＣ−サンプラータイミングを変更すると、ＲＦ／ＩＦダウンコンバージョンミクサーに一時的な周波数誤差が生じる。さらに、共通の局部発振器と共通のサンプラーがレーキ受信器のすべてのフィンガープロセッサーにより共有される。それゆえ、外部タイミング制御ループは、すべてのフィンガープロセッサーに対してサンプリング時刻に影響を与える。従って、外部ループは、１つの特定のフィンガープロセッサー（すなわち、１つの経路／信号インスタンス）に関してアクティブにしてもよいし、内部ループは、各信号インスタンスに関して独立にアクティブ／非アクティブにしてもよい。言い換えれば、内部タイミング制御ループは各フィンガープロセッサーに対して独立に動作してもよい。外部タイミング制御ループは主に高いＳＩＮＲにおいて性能利得を生じるので、このループは、最も高いＳＩＮＲを有する信号インスタンスに対してＡＤＣ−サンプラーが最適化されるように動作してもよい。

内部タイミング制御ループは、周波数制御ループとほぼ無関係であるけれども、外部タイミング制御ループは周波数制御ループ並びに個々のフィンガープロセッサーにより動作される他の内部ループと密結合される。不安定性をもたらすこれらの種々の制御ループ間の望ましくない相互作用（ポジティブフィードバック）を回避する必要がある。

（性能利得を正当化するように）フィンガープロセッサーの１つにおけるＳＩＮＲが合理的に高いときのみ、外部タイミング制御ループをイネーブルにすることにより安定性を保証してもよい。また、ループ安定性を保証するために、位相調節項θ_corに対する周波数−タイミング制御ループの追跡帯域、ｆ_TR,outは、（１）周波数制御ループの追跡帯域、ｆ_TR,f、および（２）内部タイミング制御ループの追跡帯域、ｆ_TR,inの両方よりも小さくなるように設計してもよい。追跡帯域ｆ_TR,outが追跡帯域ｆ_TR,fおよびｆ_TR,inより小さい２以上の因子なら安定性を保証してもよい。特定の設計において、追跡帯域ｆ_TR,outは追跡帯域ｆ_TR,fおよびｆ_TR,inより小さいけた違いの大きさであるように設計してもよい。

ゲートパイロット送信スキームを有したＩＳ−８５６システムにおける順方向リンクの場合、周波数制御ループは、高いＳＩＮＲにおいて１００Ｈｚのオーダーの追跡帯域、および１０Ｈｚを下回る標準偏差を有する定常状態周波数ジッターを有するように設計してもよい。

タイミング誤差、τ_errおよび位相調節項θ_corとの間の伝達関数の場合、非線形関数Ψ（）の選択は式（２）に示すように、相反する設計要件のバランスをとる必要性をかんがみて周波数ジッターを低減する必要性により行われる。τ_errの小さな値に対する関数Ψ（）におけるデッドゾーン（すなわち、｜τ_err｜≦τ_minの場合、Ψ（τ_err）＝０）は、受信器の時間基準、τ_outがほぼ最適のとき、γ_p＝０を保証する。受信器の時間基準、τ_outが最適時間基準、τ_inに程遠いとき（すなわち、外部タイミングループ動作の過度期間の間）、τ_errの大きな値に対する関数Ψ（）の飽和（すなわち、｜τ_err｜＞τ_maxの場合、Ψ（τ_err)＝sign（τ_err）・Ｇp｜τ_err｜は、タイミングループフィルター出力の定常状態ジッターおよび大きな位相調節項θ_corによる周波数誤差のピーク値を制限しようとする。

周波数タイミング制御ループは、種々の設計に基づいて実施してもよい。１つの特定の設計が以下に記載される。

図４は、所定の信号インスタンスの周波数とタイミングの両方を取得し追跡するのに使用してもよい周波数−タイミング制御ループ４００のブロック図である。周波数タイミング制御ループ４００は、それぞれ、図２の周波数制御ループ２３０およびタイミングループフィルター２４０の一実施形態である、周波数制御ループ２３０ａおよびタイミングループフィルター２４０ａを含む。

周波数制御ループ２３０ａは、ループフィルター４３０に接続された周波数弁別器４２０を含む。周波数弁別器４２０は、定時補間されたサンプルに基づいて導き出された逆拡散Ｉ＆Ｄエレメント２２２ｃから、連続するコンプレックスパイロットシンボル、Ｐ_I(i)+jＰ_Q(i)およびＰ_I(i-1)+jＰ_Q(i-1)のペアを受信する。次に、周波数弁別器４２０は、これらのパイロットシンボルに対する周波数誤差測定基準、Ｆ_errを導き出す。特に、周波数弁別器４２０内において、乗算器４２２ａは、以前のパイロットシンボル、Ｐ_Q（i-1）の虚数部と現在のパイロットシンボル、Ｐ_I（ｉ）の実数部を受信して乗算し、その積を加算器４２４に供給する。同様に、乗算器４２２ｂは、以前のパイロットシンボル、Ｐ_I（ｉ−１）の実数部と、現在のパイロットシンボルの虚数部、Ｐ_Q（ｉ）を受信して乗算し、その積を加算器４２４に供給する。次に、加算器４２４は、乗算器４２２ｂの積から乗算器４２２ａの積を減算し、周波数測定誤差基準、Ｆ_errを供給する。他のタイプの周波数弁別器を使用してもよく、この発明の範囲内である。

図４に示す実施形態において、ループフィルター４３０は周波数制御ループのための一次ループフィルターを実施する。ループフィルター４３０は、加算器４３６とレジスター４３８から構成される単一累積器を含む。（周波数弁別器４２０からの周波数誤差測定基準、Ｆ_errである）第１ループフィルター入力は、最初に、乗算器４３２により、スケーリングファクターＫ_Lで拡大縮小される。次に、乗算器４３２からの拡大縮小された値は、加算器４３４により、（タイミングループフィルター２４０ａからの位相修正項、Ｐ_corまたはθ_corである）第２ループフィルター入力と結合され、結合された値はループ累積器により累積される。累積器からの出力は、周波数制御ループ出力、Ｆ_ctrl1から成り、信号発生器１２２ａに供給される。このループ出力は、データサンプルの周波数誤差の推定値、Δｆである。

信号発生器１２２ａは、図１における信号発生器１２２の一実施形態である。信号発生器１２２ａ内において、信号変換器４４２は、周波数制御ループ出力、Ｆ_ctrl1を受信して調整し、適当な形態（例えば、電圧または電流）を有する制御信号を供給する。次に、制御信号を用いてＶＣＯ４４４の周波数と位相を調節する。ＶＣＯ４４４は、ＬＯ信号をダウンコンバーター１１６に供給し、（図４には示していないが）さらに、ＡＤＣｓ１２０のサンプリングクロックを導き出すのに使用される基準信号をクロック発生器１２４に供給してもよい。基準信号は、ＬＯ信号の分割されたバージョン(version)であってもよい。ＶＣＯ４４４は、技術的に知られた種々の設計（例えば、単一ＶＣＯ、ＶＣＸＯに位相ロックされたＶＣＯ、またはその他の設計に基づいて）実施してもよい。

一般に、周波数制御ループ出力、Ｆ_ctrl1は、「周期的」信号の周波数と位相を調節するために使用される。この周期的信号は、（１）受信した信号をダウンコンバートするのに使用されるＬＯ信号の周波数および（２）ダウンコンバートされた信号をデジタル化するのに使用されるクロック信号の位相を、直接的にまたは間接的に決定する。この周期的信号は、ＬＯ信号自体であってもよいし、技術的に知られているように、１つ以上の位相ロックループ（ＰＬＬｓ）を介してＬＯ信号とクロック信号がロックしてもよい中間信号であってもよい。信号発生器によりクロック発生器に供給される基準信号は、ＡＤＣ−サンプリングクロック自体であってもよい。あるいは、基準信号に基づいて（例えば、基準信号を分割したり、他のＶＣＯを基準信号にロックすることにより）ＡＤＣ−サンプリングクロックを導き出してもよい。

図４に示す実施形態において、タイミングループフィルター２４０ａは、タイミング制御ループのための二次ループフィルターを実施する。タイミングループフィルター２４０ａは、加算器４７４ａとレジスター４７６ａからなる第１累積器と、加算器４７４ｂとレジスター４７６ｂからなる第２累積器を含む。（図２に示すタイミング弁別器からのタイミング誤差測定基準、Ｔ_errである）タイミングループフィルター入力は最初に乗算器４７２ａにより、スケーリングファクター、ｃ₀で拡大縮小され、また、乗算器４７２ｂにより、スケーリングファクター、ｃ1で拡大縮小される。次に、乗算器４７２ｂからの拡大縮小された値は、第１累積器により累積される。第１累積器からの出力は、加算器４７４ｂにより、乗算器４７２ａからの拡大縮小された値と結合され、結合された値は、さらに第２累積器により累積される。

内部タイミング制御ループの場合、量子化器４７８は、（図３の外部タイミング制御ループモデルにおける時間差分、τ_diffに相当する）第２累積器からの出力を、ＡＤＣｓからのデータサンプルを再サンプリングするのに使用される補間器により要求される特定の所望の分解能（例えば、Ｔc／８）に、量子化する。外部タイミング制御ループを用いて、所定の信号インスタンスの周波数とタイミングロックの両方を得ると、信号インスタンスは最適（またはほぼ最適）な時刻でサンプリングされ、この信号インスタンスに対して補間は必要としない。しかしながら、外部タイミング制御ループがイネーブルでない場合、または外部タイミング制御ループが利用できない信号インスタンスの場合、（内部タイミング制御ループ内の）量子化器４７８は、補間に使用される再サンプラータイミング制御、Ｔ_ctrlを供給する。量子化器４７８からの出力は、図３の周波数−タイミング制御ループモデル内の時間オフセット、τ_adjに相当する。

外部タイミング制御ループの場合、第２累積器からの出力は、Ｍｏｄエレメント４８２に供給される。Ｍｏｄエレメント４８２は、モジュロ−Ｍ演算を行う。この場合、Ｍ＝Ｔ_s／Ｔ_cであり、Ｔ_sはサンプル期間、Ｔcはチップ期間である。サンプルレートがchipx2なら、Ｔ_s＝Ｔ_c／２であり、Ｍ＝１／２である。Ｍが２のべき乗なら、モジュロ−Ｍ演算は、第２累積器からのいくつかの上位ビット（ＭＳＢｓ）を省略し、残りの下位ビット（ＬＳＢｓ）を通すことにより演算してもよい。ＭＯＤ演算４８２からの出力は、図３の周波数−タイミング制御ループモデル内のタイミング誤差、τ_errに相当する。

伝達利得エレメント４９０は、Ｍｏｄエレメント４８２からのタイミング誤差を受信し、特定の伝達関数、例えば式（１）に示す関数に基づいて、位相修正項、Ｐ_corを供給する。一実施形態において、この伝達関数は、式（２）に示す関数のような非線形関数を含む。伝達利得エレメント４９０は、また外部タイミング制御ループがイネーブルかどうかを示す、Ｅｎａｂｌｅ信号を受信する。外部タイミング制御ループがイネーブル（例えば、Ｅｎａｂｌｅ信号が論理ハイレベル）か、そうでなければゼロなら、伝達利得エレメント４９０は位相修正項、Ｐ_corを供給する。

図４は、周波数タイミング制御ループのコンポーネントの各々に対する特定の設計を示す。周波数弁別器およびループフィルターに使用してもよい他の設計は、その分野において入手可能な種々の参考文献に記載されている。そのような文献の１つは、「スペクトル拡散多重アクセス通信」Ａ．Ｊ．Ｖｉｔｅｒｂｉ著、第２版、ＭｃＧｒａｗ Ｈｉｌｌ、１９７７という本である。この本は参照することによりここに組み込まれる。

上述したように、ＤＳＰ１３０は、多数のフィンガープロセッサーを含むレーキ受信器を実施してもよい。各フィンガープロセッサーは、フィンガープロセッサーに割り当てられた信号インスタンスに対して周波数およびタイミングをそれぞれ取得し追跡するための周波数制御ループおよびタイミング制御ループを含んでいてもよい。ダウンコンバージョンおよびＡ−Ｄ変換（ＡＤＣ）は、受信した信号内のすべてのマルチパス−インスタンスに共通なので、ダウンコンバージョンに使用されるＬＯ信号の周波数と、ＡＤＣ−サンプリングに使用するクロック信号の位相は受信した信号内の唯一の信号インスタンスに対して調節してもよい。この信号インスタンスは、特定の閾値（例えば、４.５ｄＢ）を超える最も強い信号インスタンスとして選択してもよい。

従って、外部タイミング制御ループは、１つの信号インスタンスに対してイネーブルにしてもよい。この信号インスタンスの場合、周波数とタイミングは、それぞれＬＯ信号およびＡＤＣ−サンプリングクロックに基づいて調節されるので、データサンプルの回転および補間は必要ない。この信号インスタンスと共に同時に処理してもよい他の信号インスタンスの各々に対して、ロテータ２１２を用いて信号インスタンスの残余周波数誤差を修正してもよく、補間器２１４を用いて信号インスタンスの残余タイミング誤差を修正してもよい。

ここに記載される技術は、種々の手段により実施してもよい。例えば、周波数タイミング制御ループは、ハードウエア、ソフトウエア、またはそれらの組み合わせにより実施してもよい。ハードウエアで実施する場合、周波数タイミング制御ループのエレメントは１つ以上の特定用途向け集積回路（ＡＳＩＣｓ）、デジタル信号プロセッサー（ＤＳＰｓ）、デジタル信号処理装置（ＤＳＰＤｓ）、プログラマブル論理装置（ＰＬＤｓ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、プロセッサー、コントローラ、マイクロコントローラ、マイクロプロセッサー、ここに記載した機能を実行するように設計された他の電子装置、またはそれらの組み合わせ内で実施してもよい。

ソフトウエアで実施する場合、すべてのまたは一部の周波数タイミング制御ループを、ここに記載した機能を実行するモジュール（例えば、手続き、機能等）で実施してもよい。ソフトウエアコードをメモリ装置（例えば、図１のメモリ１４２）に記憶して、プロセッサー（例えば、ＤＳＰ１３０またはコントローラー１４０）により実行してもよい。メモリ装置は、プロセッサー内部にまたはプロセッサー外部に実現してもよい。プロセッサー外部に実現する場合、メモリ装置は、技術的に知られた種々の手段でプロセッサーに通信可能に接続することができる。

周波数タイミング制御ループは、ハードウエアとソフトウエアの組み合わせで実現してもよい。例えば、ハードウエアを用いてパイロットシンボルを導き出してもよく、ソフトウエアを用いて周波数弁別器、周波数ループフィルターおよびタイミングループフィルターを実現してもよい。

見出しは、参照のためおよびあるセクションの場所を見つけるのを補助するために本文中に含まれる。これらの見出しは、ここに記載した概念の範囲を限定することを意図したものではなく、これらの概念は明細書全体にわたって、他のセクションへの適用を有していてもよい。

開示された実施形態の上述の記載は、当業者がこの発明を製作または使用可能にするように提供される。これらの実施形態に対する種々の変形は、当業者には容易に明白であろうし、ここに定義される包括的概念は、この発明の精神または範囲から逸脱することなく他の実施形態に適用してもよい。従って、この発明は、ここに示す実施形態に限定することを意図したものではなく、ここに開示した原理および特徴に一致する最も広い範囲が許容されるべきである。

図１は、この発明の種々の観点および実施形態を実施することができる受信器装置の一実施形態のブロック図である。 図２は、周波数−タイミング制御ループを用いて所定の信号インスタンスの周波数とタイミングを取得するために使用してもよいＤＳＰの一実施形態のブロック図である。 図３は、所定の信号インスタンスの周波数とタイミングの両方を取得し、追跡することができる周波数−タイミング制御ループ（すなわち、外部／内部タイミング制御ループに接続された周波数制御ループ）のためのモデルの図である。 図４は、周波数−タイミング制御ループのための特定の設計のブロック図である。

Claims (37)

1. 下記を具備する周波数タイミング制御ループ：
   受信した信号に対してデータサンプルを処理し、前記受信した信号内の特定の信号インスタンスに対する前記データサンプル内のタイミング誤差を示す第１制御を導き出すように機能的に作用するタイミング制御ループ；および
   前記タイミング制御ループと接続され、下記を含む周波数制御ループ：
   前記信号インスタンスに対する前記データサンプル内の周波数誤差を示す第２制御を導き出すように機能的に作用する周波数弁別器；および
   前記第１制御および前記第２制御を濾波し、前記受信した信号を処理して前記データサンプルを供給するのに使用される周期信号の周波数と位相を調節する第３制御を供給するように機能的に作用する第１ループフィルター。
2. 前記第３制御は、前記受信した信号をＲＦからベースバンドにダウンコンバートするのに使用される局部発信器（ＬＯ）信号の周波数を調節するために使用される、請求項１の周波数タイミング制御ループ。
3. 前記第３制御は、前記ダウンコンバートされた信号をデジタル化して、前記データサンプルを供給するのに使用されるクロック信号の位相を調節するためにさらに使用される、請求項２の周波数タイミング制御ループ。
4. 前記クロック信号は、前記ＬＯ信号を分割することにより導き出される、請求項３の周波数タイミング制御ループ。
5. 前記クロック信号の位相は、前記信号インスタンスに対する前記データサンプルの信号対干渉および雑音比（ＳＩＮＲ）を最大にするように調節される、請求項３の周波数タイミング制御ループ。
6. 前記信号インスタンスが特定の閾値を越える信号強度を有するなら、前記タイミング制御ループからの前記第１制御はイネーブルになる、請求項１の周波数タイミング制御ループ。
7. 前記タイミング制御ループからの前記第１制御は、非線形関数に基づいて導き出される、請求項１の周波数タイミング制御ループ。
8. 前記タイミング誤差が第１閾値未満なら、前記第１制御はゼロに設定される、請求項７の周波数タイミング制御ループ。
9. 前記タイミング誤差が第２閾値を越えるなら、前記第１制御は特定の最大値に設定される、請求項７の周波数タイミング制御ループ。
10. 前記第１制御は、前記タイミング誤差が第１閾値未満ならゼロに設定され、前記タイミング誤差が第２閾値を越えるなら特定の最大値に設定され、前記タイミング誤差が前記第１閾値と前記第２閾値との間にあるなら、前記タイミング誤差に線形的に関連する、請求項７の周波数タイミング制御ループ。
11. 前記タイミング制御ループは、
    前記データサンプルを処理しタイミング誤差測定基準を供給するように機能的に作用するタイミング弁別器と、および
    前記タイミング誤差測定基準を濾波するように機能的に作用する第２ループフィルターを含む、請求項１の周波数タイミング制御ループ。
12. 前記タイミング弁別器は、早遅検出器として実施される、請求項１１の周波数タイミング制御ループ。
13. 前記タイミング制御ループは、非線形関数を前記第２ループフィルターの出力に適用して前記第１制御を供給するように機能的に作用する伝達利得エレメントをさらに含む、請求項１１の周波数タイミング制御ループ。
14. 前記第２ループフィルターは二次ループフィルターとして実施される、請求項１１の周波数タイミング制御ループ。
15. 前記第１ループフィルターは、一次ループフィルターとして実施される、請求項１の周波数タイミング制御ループ。
16. 前記第１制御の追跡帯域は、少なくとも前記第２制御の追跡帯域より小さい２の因数である、請求項１の周波数タイミング制御ループ。
17. 下記を具備する周波数タイミング制御ループ：
    下記を含むタイミング制御ループ：
    受信した信号に対してデータサンプルを処理し、タイミング誤差測定基準を供給するように機能的に作用するタイミング弁別器；
    前記タイミング誤差測定基準を濾波するように機能的に作用する第１ループフィルター；および
    非線形関数を前記第１ループフィルターの出力に適用して、前記受信した信号内の特定の信号インスタンスに対する前記データサンプル内のタイミング誤差を示す第１制御を供給するように機能的に作用する伝達利得エレメント；および
    前記タイミング制御ループに接続され、下記を含む周波数制御ループ：
    前記信号インスタンスに対する前記データサンプル内の周波数誤差を示す第２制御を導き出すように機能的に作用する周波数弁別器；および
    前記第１制御および第２制御を濾波し、前記受信した信号を処理して前記データサンプルを供給するために使用される周期信号の周波数と位相を調節する第３制御を供給するように機能的に作用する第２ループフィルター。
18. 無線通信システムにおいて、下記を具備する、受信した信号内の信号インスタンスの周波数とタイミングを取得し追跡する方法：
    前記受信した信号に対するデータサンプルを処理して前記信号インスタンスに対する前記データサンプル内のタイミング誤差を示す第１制御を供給する第１処理；
    前記データサンプルを処理して前記信号インスタンスに対する前記データサンプル内の周波数誤差を示す第２制御を供給する第２処理；および
    前記第１および第２制御を濾波し、前記受信した信号を処理して前記データサンプルを供給するために使用される周期信号の周波数と位相を調節する第３制御を供給する。
19. 前記第２処理は、前記データサンプルを周波数弁別器で処理し、前記第２制御を供給することを含む、請求項１８の方法。
20. 前記第１処理は、
    前記データサンプルをタイミング弁別器で処理してタイミング誤差測定基準を供給する、および
    前記タイミング誤差測定基準を第１ループフィルターで濾波する、
    ことを含む、請求項１８の方法。
21. 前記第１処理は、非線形関数を前記第１ループフィルターの出力に適用して前記第１制御を供給することをさらに含む、請求項２０の方法。
22. 前記信号インスタンスの信号強度を推定する、および
    前記推定された信号強度が特定の閾値を越えるなら前記第１制御をイネーブルにする、
    をさらに具備する請求項１８の方法。
23. 前記受信した信号内の複数の信号インスタンスが同時に処理され、前記周期信号の前記周波数と位相が調節され、単一の選択された信号インスタンスに対する周波数およびタイミングロックを得る、請求項１８の方法。
24. 前記選択された信号インスタンスは、複数の信号インスタンスの中で最大信号強度を有する、請求項２３の方法。
25. 前記第３制御に基づいて局部発信器信号の周波数を調節することをさらに具備し、前記ＬＯ信号は、前記受信した信号をＲＦからベースバンドにダウンコンバートするために使用される、請求項１８の方法。
26. 前記第３制御に基づいてクロック信号の位相を調節することをさらに具備し、前記クロック信号は、前記ダウンコンバートされた信号をデジタル化して前記データサンプルを供給する、請求項２５の方法。
27. 前記ＬＯ信号を分割して前記クロック信号を供給することをさらに具備する、請求項２６の方法。
28. 下記を具備する、周波数タイミング制御ループ：
    受信した信号内の特定の信号インスタンスに対するデータサンプル内のタイミング誤差を示す第１制御を導き出す手段；
    前記信号インスタンスに対する前記データサンプル内の周波数誤差を示す第２制御を導き出す手段；
    前記第１および第２制御を濾波し、前記受信した信号を処理して前記データサンプルを供給するために使用される周期信号の周波数と位相を調節する第３制御を供給する手段。
29. 下記を具備する集積回路：
    受信した信号に対してデータサンプルを処理し、前記受信した信号内の特定の信号インスタンスに対する前記データサンプル内のタイミング誤差を示す第１制御を導き出すように機能的に作用するタイミング制御ループ；および
    前記タイミング制御ループと接続され下記を含む周波数制御ループ：
    前記信号インスタンスに対する前記データサンプル内の周波数誤差示す第２制御を導き出すように機能的に作用する周波数弁別器、および
    前記第１および第２制御を濾波し、前記受信した信号を処理して前記データサンプルを供給するために使用される周期信号の周波数と位相を調節する第３制御を供給するように機能的に作用する第１ループフィルター。
30. 前記信号インスタンスの信号強度を推定するように機能的に作用する検出器をさらに具備し、前記推定された信号強度が特定の閾値を越えるなら前記第１制御がイネーブルになる請求項２９の集積回路。
31. 下記を具備する、無線通信システム内の受信器装置：
    受信した信号を処理してデータサンプルを供給するように機能的に作用するフロントエンドユニット；
    前記受信した信号内の特定の信号インスタンスに対する前記データサンプル内のタイミング誤差を示す第１制御を導き出し、前記信号インスタンスに対する前記データサンプル内の周波数誤差を示す第２制御を導き出し、および前記第１および第２制御を濾波し、前記受信した信号を処理して前記データサンプルを供給するために使用される周期信号の周波数と位相を調節するための第３制御を供給するように機能的に作用する周波数タイミング制御ループを含むデジタルシグナルプロセッサー。
32. 前記第３制御に基づいて局部発信器（ＬＯ）信号の周波数を調節するように機能的に作用する信号発生器をさらに具備し、前記ＬＯ信号はフロントエンドユニットにより使用され前記受信した信号をＲＦからベースバンドにダウンコンバートする請求項３１の受信器装置。
33. 前記信号発生器は、さらに前記第３制御に基づいて基準信号の位相を調節するように機能的に作用し、前記基準信号は、前記ダウンコンバートされた信号をデジタル化して前記データサンプルを供給するために前記フロントエンドユニットにより使用されるクロック信号を導き出すために使用される、請求項３２の受信器装置。
34. 請求項３１の受信器装置を具備する端末。
35. 請求項３１の受信器装置を具備する基地局。
36. 下記を具備する、無線通信システムにおける受信器装置：
    受信した信号を局部発信器（ＬＯ）信号でダウンコンバートし、ダウンコンバートされた信号を供給する手段；
    前記ダウンコンバートされた信号をクロック信号でデジタル化し、データサンプルを供給する手段；
    前記受信した信号内の特定の信号インスタンスに対する前記データサンプル内のタイミング誤差を示す第１制御を導き出す手段；
    前記信号インスタンスに対する前記データサンプル内の周波数誤差を示す第２制御を導き出す手段；
    前記第１および第２制御を濾波して第３制御を供給する手段；
    前記第３制御に基づいて前記ＬＯ信号の周波数を調節する手段；および
    前記第３制御に基づいて前記クロック信号の位相を調節する手段。
37. 下記を具備する端末：
    局部発信器（ＬＯ）信号および基準信号を供給するように機能的に作用する信号発生器；
    前記基準信号に基づいてクロック信号を供給するように機能的に作用するクロック発生器；
    受信した信号を前記ＬＯ信号に基づいてダウンコンバートし、前記ダウンコンバートされた信号をクロック信号に基づいてデジタル化し、データサンプルを供給するように機能的に作用するフロントエンドユニット；および
    前記受信した信号内の特定の信号インスタンスに対する前記データサンプル内のタイミング誤差を示す第１制御を導き出し、前記信号インスタンスに対する前記データサンプル内の周波数誤差を示す第２制御を導き出し、前記第１および第２制御を濾波して第３制御を供給するように機能的に作用する周波数タイミング制御ループを含むデジタルシグナルプロセッサー、前記ＬＯ信号の周波数および前記クロック信号の位相は共に前記第３制御に基づいて調節される。

Images