KR20080009019A - 집적 회로 소켓, 집적 회로 소켓 조립체, 및 집적 회로 소켓의 제조 방법 - Google Patents

집적 회로 소켓, 집적 회로 소켓 조립체, 및 집적 회로 소켓의 제조 방법 Download PDF

Info

Publication number
KR20080009019A
KR20080009019A KR1020070072994A KR20070072994A KR20080009019A KR 20080009019 A KR20080009019 A KR 20080009019A KR 1020070072994 A KR1020070072994 A KR 1020070072994A KR 20070072994 A KR20070072994 A KR 20070072994A KR 20080009019 A KR20080009019 A KR 20080009019A
Authority
KR
South Korea
Prior art keywords
contact
socket
hole
base body
plate
Prior art date
Application number
KR1020070072994A
Other languages
English (en)
Other versions
KR100941360B1 (ko
Inventor
신이치 니카이도
하루오 미야자와
가쓰야 야마가미
Original Assignee
가부시키가이샤후지쿠라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006199847A external-priority patent/JP2008027774A/ja
Priority claimed from JP2006199844A external-priority patent/JP2008027773A/ja
Application filed by 가부시키가이샤후지쿠라 filed Critical 가부시키가이샤후지쿠라
Publication of KR20080009019A publication Critical patent/KR20080009019A/ko
Application granted granted Critical
Publication of KR100941360B1 publication Critical patent/KR100941360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H05K7/1069—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting with spring contact pieces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명은, 판형의 소켓 베이스 본체와 도금층을 포함하는 IC 소켓을 제공하는 것을 특징으로 하며, 판형의 소켓 베이스 본체는, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된 복수 개의 콘택 수용 홀과, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 각각의 콘택 수용 홀의 둘레에 형성되는 관통 홀을 갖는 관통 홀 형성부를 포함하며, 도금층은, 관통 홀의 내벽, 관통 홀 형성부의 전면과 후면, 및 콘택부의 표면에 연속하여 형성된다.
IC 소켓, 관통 홀, 소켓 베이스 본체, 도금층, 콘택, 합성 수지

Description

ＩＣ 소켓 및 그 제조 방법{IC SOCKET AND MANUFACTURING METHOD FOR THE SAME}
관련출원
본 출원은 2006년 7월 21일자로 제출된 일본 특허 출원 P2006-199844호 및 P2006-199847호의 우선권을 주장하며, 상기 출원의 전체 내용이 본 명세서에 원용에 의해 포함된다.
본 발명은, 중앙 처리 장치(CPU)나 대규모 집적 회로(LSI) 등의 IC 패키지를, 인쇄 회로 상에 장착하는데 사용되는 집적 회로(IC) 소켓에 관한 것이다. 더 구체적으로, 본 발명은, 3차원 회로 형성 기술을 이용하여 형성된 3차원 회로를 포함하는 IC 소켓과 그 제조 방법에 관한 것이다.
중앙 처리 장치(CPU)나 대규모 직접 회로(LSI) 등의 IC 패키지를, 소켓을 이용하여 인쇄 회로 상에 장착하기 위한 기술이 연구되고 있다. 랜드 그리드 어레이(LGA: land grid array) 패키지 또는 볼 그리드 어레이(BGA: ball grid array) 패키지에 CPU를 장착하기 위한 IC 소켓은, 수많은 개인용 컴퓨터와 서버의 마더보드에 구현되어 있다.
CPU의 기능과 성능을 향상시키기 위해, 핀의 개수와 처리 속도를 증가시키고 있다. CPU의 핀의 개수와 처리 속도의 증가에 따라, IC 패키지는, 핀의 개수가 많아진 CPU를 지원하기 위해, 더 큰 사이즈와 더 미세한 피치를 갖도록 개선되고 있으며, 이에 따라 IC 소켓도 개선되고 있다. 많은 수의 핀을 지원하기 위해 IC 패키지의 사이즈를 크게 하면, IC 패키지의 유연한 볼륨(flexible volume)과, 콘택 랜드(contact land) 및 볼의 높이에서의 편차도 증가하게 된다.
따라서, IC 소켓은 이러한 것들의 증가에 대응할 필요가 있으며, IC 소켓의 콘택 스트로크(contact stroke)를 보장할 수 있는 구조를 가질 필요가 있다. 한편, 피치를 더 미세하게 하기 위해서는, 가능한 가장 단순한 구조가 되어야 하며, IC 패키지를 인쇄 회로 기판에 짧은 거리로 접속시키는 것이 그 바람직한 구조 중 하나가 된다. 또한, CPU의 처리 속도를 증가시키는 것에 있어서는, IC 소켓과 패키지 사이의 콘택(contact)이 저 인덕턴스(low inductance)를 갖는 것이 중요하다. 여기서, 처리 속도를 증가시키는 것에 기여할 수 있는 소비 전류의 증가에 따라, 허용가능한 고전류를 달성하는 것도 예상된다.
오늘날 LGA 패키지를 위한 소켓의 주류는, 대략 1mm의 피치로 400개 내지 800개의 핀을 갖는 소켓으로서, 그 구조는 금속판을 복잡하게 구부려서 콘택의 형상을 형성한 후, 이 콘택을 IC 소켓의 하우징 내에 삽입하는 것이다. 그러나, 이들 IC 소켓은, 소켓 하우징 내에 콘택을 하나씩 삽입함으로써 조립된다. 따라서, 핀의 수의 증가에 따라 제조에 필요한 콘택 삽입 시간이 늘어나게 되어, 생산성이 악화된다.
이러한 문제점을 해결하기 위한 방법으로서, 도전성 엘라스토머로 이루어진 컬럼을 콘택으로 이용하는 구조가 알려져 있다. 그러나, 콘택으로 사용되는 엘라스토머(elastomer)는, 금속 콘택에 비해 접촉 저항이 더 높기 때문에, 열이 발생될 위험 또는 고전류가 콘택에 인가될 때 전압이 강하될 위험이 증가할 수 있다. 또한, 엘라스토머를 이용하는 IC 소켓에서, 엘라스토머로 이루어진 콘택은, IC 패키지를 IC 소켓에 접합할 때, IC 패키지 상의 랜드(전극)의 금속 표면을 와이핑하지(긁어내지) 못한다. 이 때문에, 이물질이 금속 표면에 부착되고, 금속 표면에 산화물 막이 생겨서 금속 표면의 질이 변하는 경우라도, 랜드 상의 이물질과 산화물 막을 제거하는 것을 기대할 수 없다. 또한, IC 소켓의 접촉 저항은 시간의 경과에 따라 변할 수 있다. 왜냐하면, 이러한 IC 소켓은, 엘라스토머의 압력 접촉에 의해 IC 패키지 상의 금속성 랜드와 접촉하기 때문이다.
본 발명은, 핀의 수의 증가에 따라 제조에 필요한 콘택 삽입 시간이 늘어나는 것을 방지하고, 또한 접촉 저항을 낮게 설정함으로써, 접촉 위치에서 전압이 강하하는 문제 및 열이 발생하는 문제점을 해결하는 것을 목적으로 한다.
본 발명은, 판형의 소켓 베이스 본체와 도금층을 포함하는 IC 소켓으로서, 판형의 소켓 베이스 본체가, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된 복수 개의 콘택 수용 홀과, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 각각의 콘택 수용 홀의 둘레에 형성되는 관통 홀을 갖는 관통 홀 형성부를 포함하며, 관통 홀 형성부의 전면 측 상의 측벽에 일체로 형성된 베이스부를 구비하여 관통 홀에 대향하는 상태로 판형의 콘택부가 형성되고, 도금층은, 관통 홀의 내벽, 관통 홀 형성부의 전면과 후면, 및 콘택부의 표면에 연속하여 형성되는 것을 특징으로 한다.
본 발명은, 판형의 소켓 베이스 본체와 도금층을 갖는 한 쌍의 IC 소켓을 포함하는 IC 소켓 조립체로서, 판형의 소켓 베이스 본체가, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된 복수 개의 콘택 수용 홀과, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 각각의 콘택 수용 홀의 둘레에 형성되는 관통 홀을 갖는 관통 홀 형성부를 포함하며, 관통 홀 형성부의 전면 측 상의 측벽에 일체로 형성된 베이스부를 구비하여 관통 홀에 대향하는 상태로 판형의 콘 택부가 형성되고, 도금층은, 관통 홀의 내벽, 관통 홀 형성부의 전면과 후면, 및 콘택부의 표면에 연속하여 형성되며, 한 쌍의 IC 소켓은, IC 소켓의 후면을 서로 접촉시켜서, IC 소켓끼리 서로 접합되도록 하고, 관통 홀 형성부의 후면 상의 도금층은 서로 솔더 본딩으로 접착되어 있는 것을 특징으로 한다.
본 발명은, IC 소켓을 제조하는 방법에 있어서, 판형의 소켓 베이스 본체를, 합성 수지를 사용하여 일체로 형성하는 단계로서, 판형의 소켓 베이스 본체가, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된 복수 개의 콘택 수용 홀과, 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 각각의 콘택 수용 홀의 둘레에 형성되는 관통 홀을 갖는 관통 홀 형성부를 포함하고, 관통 홀 형성부의 전면 측 상의 측벽에 일체로 형성된 베이스부를 구비하여 관통 홀에 대향하는 상태로 판형의 콘택부가 형성되는, 판형의 소켓 베이스 본체를 일체로 형성하는 단계; 및 관통 홀의 내벽, 관통 홀 형성부의 전면과 후면, 및 콘택부의 표면에, 도금층을 연속하여 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명은, IC 패키지를 접합할 전면으로부터 후면을 향해 형성된 복수 개의 콘택 수용 홀과, 각각의 콘택 수용 홀의 둘레에 제공되는 콘택 고정부를 구비하는 판형의 소켓 베이스 본체; 콘택 고정부들 중 대응하는 콘택 고정부의 전면에 고정되는 제1 단부를 각각 구비하며, 콘택 수용 홀을 향해 있는 콘택부; 및 콘택부의 제1 단부와 콘택 고정부를 관통함으로써, 콘택부가 소켓 베이스 본체의 후면에 대해 전기적으로 연결되도록 각각 구성된 관통 홀을 포함하는 IC 소켓을 제공하는 것을 특징으로 한다.
본 발명은, 한 쌍의 IC 소켓을 포함하는 IC 소켓 조립체로서, IC 소켓은, IC 패키지를 접합할 전면으로부터 후면을 향해 형성된 복수 개의 콘택 수용 홀과, 각각의 콘택 수용 홀의 둘레에 제공되는 콘택 고정부를 구비하는 판형의 소켓 베이스 본체; 콘택 고정부들 중 대응하는 콘택 고정부의 전면에 고정되는 제1 단부를 각각 구비하며, 콘택 수용 홀을 향해 있는 콘택부; 및 콘택부의 제1 단부와 콘택 고정부를 관통함으로써, 콘택부가 소켓 베이스 본체의 후면에 대해 도전성을 갖도록 각각 구성된 관통 홀을 각각 포함하며, 한 쌍의 IC 소켓은, IC 소켓의 후면을 서로 접촉시켜서, IC 소켓끼리 서로 접합되도록 하고, 관통 홀 형성부의 후면 상의 도금층은 서로 솔더 본딩으로 접착되어 있는 것을 특징으로 한다.
본 발명은, IC 소켓을 제조하는 방법으로서, 금속판을 가공하여, 제1 단부 상에 관통 홀을 위한 개구를 각각 구비하는 복수 개의 콘택부를 형성하는 단계; IC 패키지가 접합될 전면으로부터 후면 쪽으로 오목하게 들어간 복수 개의 콘택 수용 홀, 콘택 수용 홀 둘레의 콘택 고정부들 중 대응하는 콘택 고정부에 고정된 각각의 콘택부의 제1 단부, 및 관통 홀을 위한 각각의 개구와 연결된 관통 홀을 갖는 판형의 소켓 베이스 본체를 형성하기 위하여, 사출 성형을 위한 몰드에 접촉부를 세팅하고, 판형의 소켓 베이스 본체에 대해 사출 성형을 수행하는 단계; 관통 홀과 접촉부의 일부를 노출시키도록 몰드에 소켓 베이스 본체를 세팅하는 단계; 및 관통 홀과 콘택부의 노출된 부분에 도금층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 모든 콘택부가 수지 몰딩에 의해 한 덩어리로 형성될 수 있기 때문에, IC 소켓의 핀의 개수가 늘어남에 따라 생기는 제조 시간의 증가 문제를 해결할 수 있다.
또한, 본 발명에 의하면, 콘택부가 IC 패키지의 측면에 있는 랜드와 금속 접촉을 이룰 수 있기 때문에, 접촉 저항을 낮게 설정해서, 접촉 위치에서의 전압 강하 및 열 발생의 문제를 해소할 수 있다.
또한, 금속 조각들을 스치면서 긁어낼 수 있는 와이핑 기능을 가지기 때문에, 이물질이 금속 표면에 부착되고, 금속 표면에 산화물 막이 생겨서 금속 표면의 질이 변하는 경우라도, 금속 표면의 이물질과 산화물 막을 제거하여, 깨끗한 금속 접촉을 달성할 수 있다.
첨부 도면을 참조하여 본 발명의 다양한 실시예에 대하여 설명한다. 동일 또는 유사한 참조 부호는 전 도면을 통해 동일 또는 유사한 부품 및 요소에 적용되며, 동일 또는 유사한 부품 및 요소에 대한 설명은 생략 또는 간단하게 할 것이다.
이하의 설명에서는, 본 발명의 이해를 돕기 위해, 구체적인 신호 값과 같은 많은 구체적인 세부사항에 대해 설명한다. 그러나, 이러한 구체적인 세부사항 없이도 본 발명을 실행할 수 있다는 것이 본 기술분야의 당업자에게 명백할 것이다.
첨부 도면에 도시된 실시예에 기초하여, 본 발명에 따른 IC 소켓, IC 소켓 조립체, 및 IC 소켓 제조 방법에 대하여 설명한다.
(제1 실시예)
도 1 및 도 2는, 제1 실시예의 IC 소켓을 도시하고 있다. 도 1은 IC 소켓의 주요 부분을 나타내는 평면도이고, 도 2는 도 1의 A-A 라인을 따라 절취한 단면도이다.
제1 실시예의 IC 소켓(1)은, 합성 수지를 이용하여 일체형으로 형성된, 실질적으로 판형인 소켓 베이스 본체(10)와, 이러한 소켓 베이스 본체(10) 위의 필요한 위치에 제공되는 도금층(plated layers)(20)을 포함하여 이루어진다.
콘택을 수용하기 위한 홀(hole)로서 기능하는 복수 개의 관통 홀(through hole)(11)이, 소켓 베이스 본체(10) 상의 미리 정해진 배치에 따라 형성된다. 본 실시예에서, 각각의 관통 홀(11)의 평면 형태는 사각형으로 형성된다.
한편, 도시되지 않은 IC 패키지 쪽을 향해 돌출되어 있는 기둥 형태의 관통 홀 형성부(12)는, 소켓 베이스 본체(10) 상의 각각의 관통 홀(11)의 길이 방향에서의 하나의 주변부의 부근에 형성된다. 도 1 및 도 2에 도시된 바와 같이, 이러한 관통 홀 형성부(12)는, 관통 홀(11)의 길이 방향을 따라, 관통 홀(11)들 사이에서 기둥 형태로 형성되어 있다. 이러한 관통 홀 형성부(12)에는, 소켓 베이스 본체(10)를 전면에서 후면으로 관통하는 관통 홀(13)이 형성되어 있다.
또한, 이러한 관통 홀 형성부(12)의 상부 벽에는, 판형의 콘택부(14)가, 관통 홀(11)의 전면 측 상의 개구에 접근하도록, 캔틸레버 형태(cantilever shape)로 형성되어 있다. 구체적으로 말하면, 콘택부(14)는, 관통 홀(11)의 길이 방향으로, 하나의 주변부로부터 다른 주변 단부를 향해 플레이트 표면과 평행하게 돌출되도록 형성되어 있다. 이러한 콘택부(14)는, 플레이트 형태의 전면에서 후면 방향으로의 치수가 소켓 베이스 본체(10)의 전면에서 후면으로 향하는 방향과 일치하도록, 미리 정해진 두께로 설정된다. 이러한 콘택부(14)의 자유 단부의 표면의 중심부에는, 반구형의 콘택 돌기부(14A)가 일체형으로 형성되어 있다.
관통 홀 형성부(12)의 전면과 후면, 관통 홀(13)의 안쪽 면, 및 콘택부(14)의 전면 측 상에, 촉매층(catalyst layer)(21)이 형성된다. 또한, 이 촉매층(21)의 표면에 도금층(20)이 형성된다.
본 실시예의 IC 소켓(1)에서는, 모든 콘택부(14)가 수지 몰딩에 의해 한 덩어리로 형성될 수 있기 때문에, IC 소켓(1)의 핀의 개수가 늘어남에 따라 생기는 제조 시간의 증가 문제를 해결할 수 있다.
본 실시예에서, 콘택부(14)는 IC 패키지의 측면에 있는 랜드와 금속 접촉을 이룰 수 있다. 따라서, 접촉 저항을 낮게 설정해서, 접촉 위치에서의 전압 강하 및 열 발생의 문제를 해소할 수 있다. 또한, 금속 조각들을 스치면서 긁어낼 수 있는 와이핑 기능을 가지기 때문에, 이물질이 금속 표면에 부착되고, 금속 표면에 산화물 막이 생겨서 금속 표면의 질이 변하는 경우라도, 금속 표면의 이물질과 산화물 막을 제거하여, 깨끗한 금속 접촉을 달성할 수 있다.
(IC 패키지의 접합)
다음으로, 제1 실시예의 IC 소켓(1)에 IC 패키지(30)를 접합하는 경우에 대하여, 도 3 내지 도 5를 참조하여 설명한다.
도 3은, IC 소켓(1)과 정렬시켜서 IC 패키지(30)를 IC 소켓에 접합하기 직전의 상태를 나타낸다. 이러한 IC 패키지(30)는, LGA 패키지이며, 하면에 복수 개의 랜드(31)가 배치되어 있다. IC 소켓(1)을 바라보는 쪽의 콘택부(14)의 제2 단부 상의 돌출부에 각각 제공되는 콘택 돌기부(14A)는, IC 패키지(30)의 랜드(31)의 레이아웃과 유사하게 배치된다. 도 3에 도시된 바와 같이, 콘택 돌기부(14A)와 접하는 랜드(31) 상의 위치는, 도면에서 점선 L1로 표시되어 있다.
도 4는, IC 패키지(30)의 랜드(31)가, IC 소켓(1)의 콘택 돌기부(14A) 상에 접해서 가압되도록 되어 있는 상태를 나타낸다. 이 경우, 도 4에 도시된 바와 같이, 콘택 돌기부(14A)는, 랜드(31) 상의 점선 L2로 표시된 위치에서 접하고 있다. 따라서, 콘택 돌기부(14A)의 표면의 도금층(20)과 랜드(31) 사이의 콘택은, 스치면서 긁어내는 작용을 하는 동안, 점선 L1의 위치에서 점선 L2의 위치로 이동한다.
도 5는 IC 패키지(30)의 랜드(31)가 IC 소켓(1)의 콘택 돌기부(14A)에 대해 더 가압하고 있는 상태를 나타낸다. 이 경우, 도 5에 도시된 바와 같이, 콘택 돌기부(14A)는, 점선 L3으로 표시된 위치에서 랜드(31)와 접한다. 따라서, 콘택 돌기부(14A) 상의 도금층(20)과 랜드(31) 사이의 접촉 지점은, 스치면서 긁어내는 작용을 하는 동안, 원래의 접촉 지점에서 거리 d만큼 이동한다. 결국, IC 패키지(30)는, 분리되지 못하도록 하기 위한 유지 잠금 메커니즘(도시 안 됨)에 의해 유지될 수 있다.
접촉 지점이, 스치면서 긁어내는 작용을 하면서, 이동됨에 따라, 접촉 지점의 이물질과 산화물 막을 제거하기 위한 와이핑 작용이 이루어진다. 따라서, 도금층(20)과 랜드(31)는 접촉 저항이 작은 접속을 보장할 수 있다.
콘택부(14)가 아래쪽으로 구부러졌을 때, 도금층(20)과 랜드(31) 사이의 접 촉 지점이, 접촉 지점을 이동시키는 동안의 접촉을 보장할 수 있는 이유는, 콘택 돌기부(14A)가 반구형으로 되어 있기 때문이다. 반구형의 곡선형 표면은, 콘택 돌기부(14A)가 경사져 있는 경우에도, 랜드(31) 상에 항상 접촉한다.
(IC 소켓의 장착)
본 실시예의 IC 소켓(1)을 장착하는 방법은, 솔더 볼(solder ball)을 사용할 수 있다. 이하, 솔더 볼을 형성하는 방법에 대하여, 도 6의 (a)~(c)를 참조하여 설명한다.
이 장착 방법은, 예컨대 IC 소켓(1)을 개인용 컴퓨터의 마더 보드(메인 인쇄 회로 기판) 상에 장착할 때 적용할 수 있다. 도 6의 (a) 및 (b)에 도시된 바와 같이, IC 소켓(1)의 관통 홀(13)의 후면 측의 랜드(20A)에 솔더 페이스트(solder paste)(40)가 스크린 인쇄된다.
다음으로, 도 6의 (c)에 도시된 바와 같이, 인쇄된 솔더 페이스트(40)는, 리플로우(reflow) 방법 등에 의해, 열을 사용하여, 솔더 볼(41)로 변환될 수 있다.
따라서, IC 소켓(1)은, IC 소켓(1)을 마더 보드 상에 정렬하여 배치한 다음, 다른 부품을 실장할 때에, 리플로우 공정에 의해 솔더(땜납) 본딩을 수행함으로써, 마더 보드 상에 장착될 수 있다.
(IC 소켓 조립체)
IC 소켓의 용이한 유지 보수를 필요로 하는 서버용의 소켓의 경우에, 도 7에 도시된 것과 같은 IC 소켓 조립체(1A)를 사용하는 것이 편리하다.
도 7에 도시된 바와 같이, 이러한 IC 소켓 조립체(1A)의 제조 방법에 있어 서, 한 쌍의 IC 소켓(1)을 준비하고, 관통 홀 형성부(12)의 후면 측에 있는 랜드(20A)가 수직으로 대칭이 되도록 한다. 솔더 페이스트(도시 안 됨)는 IC 소켓(1)들 중 하나의 랜드(20A) 상에 인쇄된다. 이어서, 도 7에 도시된 바와 같이, 한 쌍의 IC 소켓(1)은, 양 소켓의 랜드(20A)가 서로 대응해서 접착되도록 배치된다. 이 경우, 솔더 페이스트는 서로 대응하는 랜드(20A)들 사이에 배치된다.
다음으로, 이러한 상태를 유지하면서, 리플로우 공정 등에서 열을 사용하여 수직으로 배치된 한 쌍의 IC 소켓(1)의 랜드(20A)를 서로 솔더 본딩함으로써, IC 소켓 조립체(1A)가 마무리된다.
이러한 IC 소켓 조립체(1A)는, 전면과 후면의 양면 상에 콘택을 갖는다. 따라서, 후면뿐만 아니라 전면 상에서도 교체가능한 소켓 구조를 구현할 수 있다.
(IC 소켓의 제조 방법)
다음으로, 본 실시예의 IC 소켓(1)의 제조 방법에 대하여, MID(molded interconnection device) 기술을 사용하여 설명한다.
먼저, 도 8의 (a)에 도시된 것과 같은 소켓 베이스 본체(10)를 형성하기 위해, 1차 사출 성형 공정이 수행된다. 소켓 베이스 본체(10)의 표면을 에칭하는 것에 의해 표면 처리가 이루어진다.
다음에, 도금을 행할 부위를 제외하고, 2차 사출 성형 공정이 수행된다. 도 8의 (b)에 도시된 바와 같이, 이러한 2차 사출 성형 공정에 사용되는 몰드(50)는 회로를 형성하기 위한 단순한 마스크이다. 이어서, 도 8의 (c)에 도시된 바와 같이, 2차 사출 성형 공정을 위한 몰드(50)로부터 노출되는 부분에, 촉매층(21)이 접 합된다.
다음으로, 도 9의 (a)에 도시된 바와 같이, 2차 사출 성형 공정을 위한 몰드(50)를 제거한 후에, 도금 공정이 수행된다. 이러한 방식에 의하면, 도 9의 (b)에 도시된 바와 같이, 도금층(20)을 가진 3차원 회로를 형성할 수 있다. 이러한 도금 과정에서, 도금층(20)은, 촉매층(21)의 위에 형성된다. 도금 공정으로서, 무전극 도금 또는 전해질 도금을 수행할 수 있다.
한편, 도 6의 (a)~(c)에 도시된 바와 같이, 관통 홀 형성부(12)의 후면 측의 도금층(20)의 랜드(20A) 상에 솔더 볼(41)을 형성해서, 유지 잠금 메커니즘 요소를 제공할 수 있다.
IC 소켓(1)의 구체적인 사양의 예는 다음과 같다.
회로 폭 0.2mm 이상
회로 간격 0.2mm 이상
콘택부의 플레이트 두께 0.3mm 이상
관통 홀의 직경 φ0.2mm
도금을 위한 기초 층 Cu: 4~10㎛
도금을 위한 중간 층 Ni: 6~20㎛
도금을 위한 상단 층 Au: 0.1~0.3㎛
사용되는 수지 LCP, SPS, PA, PPA, PPS, PC-ABS, PEI
상기 사양의 예는, 도금 공정 중의 기초 층(Cu), 중간 층(Ni) 및 상단 층(Au)을 제공하는 경우를 나타내고 있으나, 사양의 환경에 따라, Au 층을 Cu 층에 직접 도금함으로써 중간 층을 생략하는 것도 가능하다.
또한, 사용되는 수지는 요구되는 특성에 따라 선택이 가능하지만, 전기적 특성이 중요한 경우에는, 유전 상수를 낮게 하기 위해 액정 폴리머(LCP)가 효과적인 재료가 된다. LCP를 사용하는 경우, 내열성을 강화하고, 충분한 리플로우 저항성을 갖는 제품을 구현하는 것이 더 용이하게 된다. 또한, 강도가 높아진다고 하는 장점도 갖는다. 이와 반대로, 기계적 강도의 이방성(anisotropy)과 낮은 용접 강도를 포함하는 몇 가지 문제점이 있다. 그럼에도, 엔지니어링 플라스틱의 기술이 최근 중요하게 주목받고 있으며, 이전에는 양립되지 않았던 특징을 달성하기 위해 수퍼 엔지니어링 플라스틱(super engineering plastic)이라 불리는 새로운 재료가 하나씩 개발되고 있다. MID 기술은, 사출 성형에 적합한 매우 넓은 범위의 재료에 적용가능하기 때문에, 향후 특정 목적의 수지에 대한 옵션이 더 많아지게 될 것이다.
MID 기술을 적용함으로써, 본 실시예의 IC 소켓(1)은, 종래의 IC 소켓에 비해 매우 높은 생산성을 가지며, 더 많아진 핀의 수, 더 미세한 피치, 더 커진 전류, 및 더 빨라진 속도를 지원할 수 있다.
구체적으로, 소켓 베이스 본체(10) 상에 형성되는 복수 개의 콘택 수용 홀은 관통 홀(11)이기 때문에, 소켓 베이스 본체(10)를 수지로 몰딩할 때, 몰드의 구조가 단순하게 된다. 따라서, 몰딩을 용이하고 저비용으로 수행할 수 있다고 하는 장점이 있다.
(제2 실시예)
도 10 및 도 11은 본 발명의 제2 실시예에 따른 IC 소켓(2)을 나타낸다. 도 10은 IC 소켓의 주요 부분을 나타내는 평면도이고, 도 11은 도 10의 B-B 라인에 따라 절취한 단면도이다.
제2 실시예의 IC 소켓(2)은, 제1 실시예에 따른 IC 소켓(1)에, 나중에 설명할 엘라스토머(60)를 추가하도록 구성되어 있다. IC 소켓(2)의 다른 특징은, 제1 실시예의 IC 소켓과 유사하다. 따라서, IC 소켓(2)과 관련하여, 제1 실시예의 구성요소와 동일한 것에 대해서는 동일한 참조 부호를 사용하고, 상세한 설명은, 여기서는 생략한다.
도 10 및 도 11에 도시된 바와 같이, 콘택부(14)의 접촉 압력을 조정하고, 콘택부(14)의 변형과 관련된 접촉 압력의 감소를 억제하기 위한 탄성(복원력)을 갖는 재료를 대표하는 엘라스토머(60)가, 제2 실시예의 IC 소켓(2)의 관통 홀(11) 내에 배치된다. 복원력을 갖는 재료로는, 미세한 내열성, 화학적 내성 및 크리프 내성을 갖는, 플루오르를 함유하는 엘라스토머(60) 등의 재료가 될 수 있다. 230℃ 이상의 온도를 견디기 위한 충분한 내열성을 갖는 재료라면, 이 재료는 리플로우 공정을 견딜 수 있다.
제2 실시예의 IC 소켓(2)은, 상기 설명한 제1 실시예의 IC 소켓과 유사한 작용 및 효과를 발휘할 수 있다. 또한, 제2 실시예의 IC 소켓(2)의 제조 방법은, 상기 설명한 제1 실시예의 IC 소켓(1)의 제조 방법과 유사하다. 관통 홀(11) 내에 엘라스토머(60)를 형성하기 위한 공정은, 소켓 베이스 본체(소켓 하우징)(10)를 형성한 후에 이루어진다.
(제3 실시예)
도 12 및 도 13은 제3 실시예에 따른 IC 소켓을 나타낸다. 도 12는 제3 실시예에 따른 IC 소켓의 주요 부분을 나타내는 평면도이고, 도 13은 도 12의 A-A 라인을 따라 절취한 단면도이다.
제3 실시예의 IC 소켓(101)은, 기본적으로, 복수 개의 콘택부(110), 이러한 콘택부(110)를 미리 정해진 위치에 배치하기 위한 소켓 베이스 본체(120), 및 관통 홀 부분(130)을 포함한다.
각각의 콘택부(110)는, 도전성과 복원력(탄성)을 갖는 금속판을 형상화하여 형성된다. 금속판은, 예컨대 베릴륨 구리 또는 인 청동(phosphor bronze) 등의 구리 합금이나, 스테인레스 스틸 합금으로 이루어진다. 콘택부(110)는, 사각형으로 형성되며, 콘택부의 제1 단부 상에, 관통 홀(131)과 연결하기 위한 개구(111)(나중에 설명함)가 형성된다.
도 13에 도시된 바와 같이, 접합할 IC 패키지(도시 안 됨)를 향해 볼록하게 돌출된 콘택 돌기부(112)가, 콘택부(110)의 제2 단부 상에 형성된다. 이 콘택 돌기부(112)는 콘택부(110)의 상부면 상에 반구형으로 형성된 수지 돌기부(resin boss)(113)와, 이 수지 돌기부(113)를 밀봉하도록 형성된 도금층(114)을 포함한다.
콘택 수용 홀로서 작용하는 관통 홀(121)은 소켓 베이스 본체(120) 상에 미리 정해진 레이아웃으로 형성된다. 제3 실시예에서, 각각의 관통 홀(121)의 평면 형태는 사각형으로 형성된다. 또한, 소켓 베이스 본체(120) 상의 각각의 관통 홀(121)의 하나의 주변부의 부근에는, 도시되지 않은 IC 패키지를 향해 돌출해 있 는 원주형의 콘택 고정부(122)가 형성된다. 도 12와 도 13에 도시된 바와 같이, 이 콘택 고정부(122)는, 관통 홀(121)의 길이 방향을 따라 관통 홀(121)들 사이에 원주형으로 형성된다. 이 관통 홀 고정부(122)에, 소켓 베이스 본체(120)를 전면에서 후면 방향으로 관통하는 관통 홀(131)이 형성된다. 또한, 콘택 고정부(122)에 있는 관통 홀(131)이 콘택부(110) 상의 개구(111)와 연결되도록, 콘택부(110)의 제1 단부가 콘택 고정부(122)의 상부에 고정된다.
앞서 설명한 바와 같이, 콘택부(110)의 제1 단부가 콘택 고정부(122)에 고정되고, 제1 단부 외의 다른 부분은 관통 홀(121)에 근접하게 된다.
관통 홀 부분(130)은, 콘택부(110)의 개구(111)가 관통 홀(131)과 정렬된 상태에서, 콘택 고정부(122)가 전면에서 후면 방향으로 관통하는 관통 홀(131)의 내벽을 가로지르는 관통 홀(131)의 후면 상의 프린지(fringe)뿐만 아니라 콘택부(110)의 개구(111)의 프린지 상에 형성되는 도금층(132)을 포함한다. 촉매층은 도금층(114, 132)을 위한 기본 층으로 형성될 수 있다.
제3 실시예의 IC 소켓(101)에 의하면, 콘택부(110)는 IC 패키지 상의 랜드와 금속 접촉을 이룰 수 있다. 따라서, 접촉 저항을 작게 설정하는 것이 가능하다.
(IC 패키지의 접합)
다음에, IC 패키지(140)를 제3 실시예의 IC 소켓(101)에 접합하는 경우를 도 14~도 16을 참조하여 설명한다.
도 14는 IC 소켓(101)에 정렬된 IC 패키지(140)를 접합하기 직전의 상태를 나타낸다. 이 IC 패키지(140)는, LGA 패키지이며, 하부면 상에 복수 개의 랜 드(141)가 배치된다. IC 소켓(101)을 향해 있는 면 상의 콘택부(110)의 제2 단부 상의 돌출부에 각각 제공되는 콘택 돌기부(112)는, IC 패키지(140)의 랜드(141)의 레이아웃과 유사하게 배치된다. 도 14에 도시된 바와 같이, 콘택 돌기부(112)와 먼저 접하는 랜드(141) 상의 위치는, 점선 L1로 표시된 위치이다.
도 15는, IC 패키지(140)의 랜드(141)가, IC 소켓(101)의 콘택 돌기부(112)에 접하면서 가압하도록 허용된 상태를 나타낸다. 이 경우, 도 15에 도시된 바와 같이, 콘택 돌기부(112)는 점선 L2로 표시된 위치에서 랜드(141) 상에 접한다. 따라서, 콘택 돌기부(112)의 표면상의 도금층(114)과 랜드(141) 사이의 콘택은, 스치면서 긁어내는 작용을 하면서, 점선 L1의 위치에서 점선 L2의 위치로 이동한다.
도 16은 IC 패키지(140)의 랜드(141)가 IC 소켓(101)의 콘택 돌기부(112)를 더 가압하는 상태를 나타낸다. 이 경우, 도 16에 도시된 바와 같이, 콘택 돌기부(112)는, 점선 L3으로 표시된 위치에서 랜드(141)와 접한다. 따라서, 콘택 돌기부(112) 상의 도금 층(114)과 랜드(141) 사이의 접촉 지점은, 원래의 접촉 지점부터, 스치면서 긁어내는 작용을 하면서, 거리 d만큼 이동하게 된다. 결국, IC 패키지(140)는 분리되지 못하도록 하기 위한 유지 잠금 메커니즘(도시 안 됨)에 의해 유지될 수 있다.
스치면서 긁어내는 작용을 하면서 접촉 지점이 이동함에 따라, 접촉 지점의 이물질과 산화물 막을 제거하기 위한 와이핑 작용이 이루어진다. 따라서, 도금층(114)과 랜드(141)는 접촉 저항이 작은 접속을 보장할 수 있다.
(IC 소켓의 장착)
본 실시예의 IC 소켓(101)을 장착하는 방법에서는, 솔더 볼(solder ball)을 사용할 수 있다. 이하, 솔더 볼을 형성하는 방법에 대하여, 도 17의 (a)~(c)를 참조하여 설명한다.
이 장착 방법은, 예컨대 IC 소켓(101)을 개인용 컴퓨터의 마더 보드(메인 인쇄 회로 기판) 상에 장착할 때 적용할 수 있다. 도 17의 (a) 및 (b)에 도시된 바와 같이, IC 소켓(101)의 관통 홀 부분(130)의 후면 측의 랜드(132A)에, 솔더 페이스트(solder paste)(150)가 스크린 인쇄된다.
다음으로, 도 17의 (c)에 도시된 바와 같이, 인쇄된 솔더 페이스트(150)는, 리플로우 방법 등에 따라 열에 의해 솔더 볼(151)로 변환될 수 있다.
따라서, IC 소켓(101)은, IC 소켓(101)을 마더 보드 상에 정렬하여 배치한 다음, 다른 부품을 실장할 때에, 리플로우 공정에 의해 솔더 본딩을 수행함으로써, 마더 보드 상에 장착될 수 있다.
(IC 소켓 조립체)
IC 소켓의 용이한 유지 보수를 필요로 하는 서버용의 소켓의 경우에, 도 18의 (b)에 도시된 것과 같은 IC 소켓 조립체(101A)를 사용하는 것이 편리하다.
도 18의 (a)에 도시된 바와 같이, 이러한 IC 소켓 조립체(101A)의 제조 방법에 있어서, 한 쌍의 IC 소켓(101)을 준비하고, 관통 홀 부분(130)의 후면 측의 랜드(132A)가 수직으로 대칭이 되도록 한다. 도 18의 (a)에 도시된 바와 같이, 솔더 페이스트(150)는 IC 소켓(101)들 중 하나의 랜드(132A) 상에 인쇄된다. 이어서, 도 18의 (a)에 도시된 바와 같이, 한 쌍의 IC 소켓(101)은, 양 소켓의 랜드(132A) 가 서로 대응해서 소켓끼리 접착되도록 배치된다. 이 경우, 도 18의 (a)에 도시된 바와 같이, 솔더 페이스트(150)는 서로 대응하는 랜드(132A)들 사이에 배치된다.
다음으로, 이러한 상태를 유지하면서, 리플로우 공정 등에서 열을 사용하여 수직의 한 쌍의 IC 소켓(101) 상의 랜드(132A)를 서로 솔더 본딩함으로써, IC 소켓 조립체(101A)가 마무리된다.
이러한 IC 소켓 조립체(101A)는, 전면과 후면의 양면 상에 콘택을 갖는다. 따라서, 후면뿐만 아니라 전면 상에서도 교체가능한 소켓 구조를 구현할 수 있다.
(IC 소켓의 제조 방법)
다음으로, 본 실시예의 IC 소켓(101)의 제조 방법에 대하여, MID(molded interconnection device) 기술을 사용하여 설명한다.
먼저, 도 19의 (a)에 도시된 것과 같이, 금속판(110A)가 준비되고, 도 19의 (b)에 도시된 것과 같은 콘택부(110)가, 예컨대 에칭이나 프레스 작업에 의해 일정한 형태로 형성된다. 콘택부(110)는 도 12에 도시된 것과 같은 사각형으로 형성되며, 그 한쪽 면 상에 개구(111)가 형성된다.
콘택부(110)는, 제조할 IC 소켓(101)에 필요한 콘택과 동일한 수를 준비한다. 차후의 처리 과정을 용이하게 하기 위하여, 이러한 콘택부(110)는, 요구되는 콘택의 수를 만족시키도록 형성되며, IC 소켓(101)의 콘택부(110)의 최종적인 정렬에 대응하는 형태로, 나중에 설명할 활주부(runner)(116)에 의해 일체화되어 제공된다. 필요에 따라, 일체화되고 가공된 콘택부를 2개의 이상의 부분으로 분할할 수 있다. 그러나, 전 과정을 통해 처리를 용이하기 하기 위하여, 모든 콘택 부(110)를 통합된 하나의 블록으로 처리하는 것이 바람직하다. 도 21은 IC 소켓(101)의 작업중인 평면도로서, 콘택부(110)가 활주부(116)를 통해 일체화 및 연결된 상태를 나타낸다. 콘택부(110)가, 도시된 바와 같이, 활주부(116)를 통해 서로 전기적으로 연결되면, 도금 공정에 전해질 도금을 적용할 수 있다.
다음에, 일체화된 콘택부(110)가 몰드 상에 세팅되고, 1차 사출 성형 공정이 수행된다. 그 결과, 각 콘택부(110)의 제1 단부가, 도 19의 (c)에 도시된 바와 같이, 소켓 베이스 본체(120)에 삽입(본 실시예에서는 접착)되고, 콘택부(110)의 제2 단부의 표면에 수지 돌기부(113)가 형성된다. 이렇게 함으로써, 반제품(Half-finished products)이 제조된다.
이후, 도 19의 (c)에 도시된 상태에서 에칭에 의해 표면 처리가 이루어진다.
다음에, 도금할 부분을 제외하고, 2차 사출 성형 공정이 수행된다. 이 2차 사출 성형 공정을 위한 몰드는 회로를 형성하기 위한 단순한 마스크이다. 2차 사출 성형을 위한 몰드의 예시는 도 20의 (a)에서는 생략되어 있다. 그리고, 도 20의 (a)에 도시된 바와 같이, 2차 사출 성형 공정을 위한 몰드(도시 안 됨)로부터 노출된 부분에, 촉매층(115)이 접합된다.
이어서, 도 20의 (b)에 도시된 바와 같이, 콘택부(110)의 개구(111)의 주변부와 수지 돌기부(113) 상에 촉매층(115)을 남기도록, 촉매층(115)을 에칭한다.
이후, 2차 사출 성형을 위한 몰드를 제거하고, 전해질 도금 공정을 수행함으로써, 도 20의 (c)에 도시된 것과 같은 3차원 회로를 형성할 수 있다. 이러한 도금 공정에서, 콘택 돌기부(112)의 표면상의 도금층(114)과 관통 홀(131) 내부의 촉 매층(115)의 표면상의 도금층(132)이 동시에 형성된다. 본 실시예에서는 전해질 도금이 사용되고 있지만, 대신에 무전극 도금(electroless plating)이 수행될 수도 있다.
이후, 활주부(116)를 적절하게 절삭함으로써, 본 실시예의 IC 소켓(101)의 생성이 완료된다. 한편, 도 17의 (a)~(c)에 도시된 바와 같이, 관통 홀 부분(130)의 후면 측의 도금층(132)의 랜드(132A)에 솔더 볼(151)을 형성하고, 유지 잠금 메커니즘 요소를 제공하는 것도 가능하다.
IC 소켓(101)의 구체적인 사양의 예는 다음과 같다.
회로 폭 0.2mm 이상
회로 간격 0.2mm 이상
콘택부의 플레이트 두께 0.3mm 이상
관통 홀의 직경 φ0.2mm
도금을 위한 기초 층 Cu: 4~10㎛
도금을 위한 중간 층 Ni: 6~20㎛
도금을 위한 상단 층 Au: 0.1~0.3㎛
사용되는 수지 LCP, SPS, PA, PPA, PPS, PC-ABS, PEI
상기 사양의 예는, 도금 공정 중의 기초 층(Cu), 중간 층(Ni) 및 상단 층(Au)을 제공하는 경우를 나타내고 있으나, 사양의 환경에 따라, Au 층을 Cu 층에 직접 도금함으로써 중간 층을 생략하는 것도 가능하다.
또한, 사용되는 수지는 요구되는 특성에 따라 선택이 가능하지만, 전기적 특 성이 중요한 경우에는, 유전 상수를 낮게 하기 위해 액정 폴리머(LCP)가 효과적인 재료가 된다. LCP를 사용하는 경우, 내열성을 강화하고, 충분한 리플로우 저항성을 갖는 제품을 구현하는 것이 더 용이하게 된다. 또한, 강도가 높아진다고 하는 장점도 갖는다. 이와 반대로, 기계적 강도의 이방성과 낮은 용접 강도를 포함하는 몇 가지 문제점이 있다. 그럼에도, 엔지니어링 플라스틱의 기술이 최근 중요하게 주목받고 있으며, 이전에는 양립되지 않았던 특징을 달성하기 위해 수퍼 엔지니어링 플라스틱이라 불리는 새로운 재료가 하나씩 개발되고 있다. MID 기술은, 사출 성형에 적합한 매우 넓은 범위의 재료에 적용가능하기 때문에, 향후 특정 목적의 수지에 대한 옵션이 더 많아지게 될 것이다.
MID 기술을 적용함으로써, 본 실시예의 IC 소켓(101)은, 종래의 IC 소켓에 비해 매우 높은 생산성을 가지며, 더 많아진 핀의 수, 더 미세한 피치, 더 커진 전류, 및 더 빨라진 속도를 지원할 수 있다.
(제4 실시예)
도 23 내지 도 25의 (b)는 제4 실시예에 따른 IC 소켓(102)을 나타낸다. 도 23은 IC 소켓(102)의 주요 부분을 나타내는 평면도이다. 도 24의 (a)는 도 23의 B-B 라인을 따라 절취한 단면도이고, 도 24의 (b)는 도 23의 C-C 라인을 따라 절취한 단면도이다. 도 25의 (a)는 도 23의 D-D 라인을 따라 절취한 단면도이고, 도 25의 (b)는 도 23의 E-E 라인을 따라 절취한 단면도이다. 제4 실시예의 IC 소켓(102)과 관련하여, 제3 실시예의 구성요소와 동일한 것에 대해서는 동일한 참조 부호를 사용하고, 상세한 설명은, 여기서는 생략한다.
제4 실시예의 IC 소켓(102)에서, 콘택 고정부(122)의 높이는 둘러싸고 있는 수지부(resin portion)의 두께와 동일하도록 설정된다. 구체적으로 말하면, 소켓 베이스 본체(120)는, 콘택 고정부(122)가 표면으로 돌출되어 있지 않고, 사각형의 콘택 수용 홀로서 작용하는 관통 홀(121A)이 콘택부(110)를 위한 베이스를 구성하는 수지 위에 미리 정해진 배치 구조로 단순하게 형성되며, 관통 홀(131)이 관통 홀(121A)의 주변부에 있는 콘택 고정부(122)에 형성되는 단순한 구조를 갖는다. 이 때문에, 단순한 볼록한 형상을 제공하는 것만으로 1차 사출 성형에 사용하기 위한 후면 상에 배치된 몰드를 구현하고, 수지 돌기부(113A)를 형성하기 위한 볼록부를 제공하는 것만으로 전면 상에 배치된 몰드를 구현하는 것이 가능하게 된다.
앞서 설명한 바와 같이, 주위 둘레의 수지부의 두께를 조정함으로써, 콘택부(110)를 고정시키기 위한 콘택 고정부의 높이를 설정하는 것이 가능하다. 따라서, 콘택부(110)를 위한 스트로크 설계가 더 유연하게 된다. 즉, 콘택부(110)의 길이는, IC 패키지의 뒤틀림 허용 정도 또는 요구되는 콘택 피치나 핀의 개수를 포함하는 사양에 따라 감소될 수 있다는 것을 알 수 있다.
또한, 제4 실시예의 IC 소켓(102)의 경우, 콘택부(110)의 부근에 위치하는 관통 홀(121A)의 폭은, 콘택부(110)의 폭보다 실질적으로 더 크도록 설정된다.
또한, 제4 실시예의 IC 소켓(102)의 경우, 콘택부(110)의 제2 단부 상에 제공되는 수지 돌기부(113A)는, 반구형이 아니라, 반원주형(아치형)으로 실질적으로 설계된다.
제4 실시예의 IC 소켓(102)은, 상기 제3 실시예의 IC 소켓과 유사한 작용과 효과를 가질 수 있다. 또한, 제4 실시예의 IC 소켓(102)의 제조 방법은, 상기 제3 실시예의 IC 소켓(101)의 제조 방법과 유사하다.
(제5 실시예)
도 26 내지 도 28의 (c)는, 본 발명의 제5 실시예에 따른 IC 소켓(103)을 나타낸다. 도 26은 IC 소켓(103)의 주요 부분을 나타내는 평면도이고, 도 27의 (a)는 도 26의 F-F 라인을 따라 절취한 단면도이고, 도 27의 (b)는 도 26의 G-G 라인을 따라 절취한 단면도이며, 도 27의 (c)는 도 26의 H-H 라인을 따라 절취한 단면도이다. 도 28의 (a)는 도 26의 I-I 라인을 따라 절취한 단면도이고, 도 28의 (b)는 도 26의 J-J 라인을 따라 절취한 단면도이며, 도 28의 (c)는 도 26의 K-K 라인을 따라 절취한 단면도이다. 제5 실시예의 IC 소켓(103)과 관련하여, 제3 실시예에 따른 IC 소켓(101)에서의 구성요소 또는 제4 실시에에 따른 IC 소켓(102)의 구성요소와 동일한 것에 대해서는 동일한 참조 부호를 사용하고, 상세한 설명은, 여기서는 생략한다.
제5 실시예의 IC 소켓(103)에서, 콘택 고정부(122)의 높이는, 제4 실시예에 따른 IC 소켓(102)에서와 유사한 주위 둘레의 수지부의 두께와 동일하도록 설정된다. 구체적으로 말하면, 소켓 베이스 본체(120)는, 콘택 고정부(122)가 표면 쪽으로 돌출되어 있지 않고, 사각형의 콘택 수용 홀로서 작용하는 관통 홀(121B)이 콘택부(110A)를 위한 베이스를 구성하는 수지 위의 미리 정해진 배치 구조로 단순하게 형성되며, 관통 홀(131)이 관통 홀(121B)의 주변부에서의 콘택 고정부(122)에 형성되는 단순한 구조를 갖는다. 이 때문에, 단순한 볼록한 형상을 제공하는 것만 으로 1차 사출 성형에 사용하기 위한 후면 상에 배치된 몰드를 구현하고, 수지 돌기부(113A)를 형성하기 위한 볼록부를 제공하는 것만으로 전면 상에 배치된 몰드를 구현하는 것이 가능하게 된다.
콘택부(110A)는, 긴 스트로크를 설정하기 위하여, 도 26에 도시된 것과 같이 크랭크와 유사한 구부러진 형태로 형성된다. 콘택부(110A)를 설계할 때, 핀의 수와 피치의 미세도의 증가에 따라 패키지의 뒤틀림 허용 정도와 접촉 압력과의 관계를 고려하는 것이 중요하며, 향후 기술적인 어려움이 증가할 수 있다. 따라서, 콘택부(110A)의 판 스프링의 길이를 신장시킬 수 있거나, 이러한 형상을 형성함으로써 스트로크에서의 로드를 감소시킬 수 있는, 상기 설명한 구조가, 스프링의 설계 자유도를 높이는 방법으로서 효과적이다. 제5 실시예의 IC 소켓(103)은, 더 짧은 콘택 피치임에도, 판 스프링의 길이를 효과적으로 신장시키면서, 몰딩을 위해 필요한 몰드의 형상을 단순화할 수 있다.
이 때문에, 제5 실시예의 IC 소켓(103)의 경우, 콘택부(110A)의 부근에 위치한 관통 홀(121B)은, 더 긴 판 스프링의 길이를 보장하기 위해 콘택부(110A)를 비스듬하게 구부려서 배치하기 위한 적절한 위치에 위치 결정된다.
또한, 제5 실시예의 IC 소켓(103)에서, 콘택부(110A)의 제2 단부 상에 제공된 수지 돌기부(113A)는, 반구형이 아니라, 반원주형(아치형)으로 실질적으로 설계된다.
제5 실시예의 IC 소켓(103)은, 제3 및 제4 실시예의 IC 소켓과 유사한 작용 및 효과를 가질 수 있다. 제5 실시예의 IC 소켓(103)을 제조하는 방법은, 제3 실 시예의 IC 소켓(101)을 제조하는 방법과 유사하다.
(제6 실시예)
도 29 및 도 30은, 본 발명의 제6 실시예에 따른 IC 소켓(104)을 나타낸다.
제6 실시예의 IC 소켓(103)에서, 콘택 고정부(122)의 높이는, 주위 둘레의 수지부의 두께와 동일하도록 설정된다. 구체적으로 말하면, 소켓 베이스 본체(120)는, 콘택 고정부(122)가 표면 쪽으로 돌출되어 있지 않고, 사각형의 콘택 수용 홀로서 작용하는 관통 홀(121)이 콘택부(110)를 위한 베이스를 구성하는 수지 위의 미리 정해진 배치 구조로 단순하게 형성되며, 관통 홀이 관통 홀(121)의 주변부에서의 콘택 고정부(122)에 형성되는 단순한 구조를 갖는다. 이 때문에, 단순한 볼록한 형상을 제공하는 것만으로 1차 사출 성형에 사용하기 위한 후면 상에 배치된 몰드를 구현하고, 수지 돌기부(113)를 형성하기 위한 볼록부를 제공하는 것만으로 전면 상에 배치된 몰드를 구현하는 것이 가능하게 된다.
앞서 설명한 바와 같이, 주위 둘레의 수지부의 두께를 조정함으로써, 콘택부(110)를 고정시키기 위한 콘택 고정부(122)의 높이를 설정하는 것이 가능하다. 따라서, 콘택부(110)를 위한 스트로크 설계가 더 유연하게 된다. 즉, 콘택부(110)의 길이는, IC 패키지의 뒤틀림 허용 정도 또는 요구되는 콘택 피치나 핀의 개수를 포함하는 사양에 따라 감소될 수 있다는 것을 알 수 있다.
또한, 본 실시예에서는, 콘택부(110)의 접촉 압력을 조정하거나, 콘택부(110)의 변형과 관련된 접촉 압력의 감소를 억제하기 위하여, 탄성을 갖는 엘라스토머(160)가 관통 홀(121)의 내부에 배치된다.
제6 실시예의 IC 소켓(104)은, 제3 실시예의 IC 소켓과 유사한 작용 및 효과를 가질 수 있다. 제6 실시예의 IC 소켓(104)을 제조하는 방법은, 제3 실시예의 IC 소켓(101)을 제조하는 방법과 유사하다. 그럼에도, IC 소켓의 제조 방법은, 도 30에 도시된 것과 같은 소켓 베이스 본체(소켓 하우징)(20)를 몰딩한 후에, 관통 홀(121) 내부에 엘라스토머(160)를 형성하는 추가의 공정을 포함한다.
(제7 실시예)
도 31 및 도 32는 본 발명의 제7 실시예에 따른 IC 소켓(105)를 나타낸다. 도 31은 제7 실시예에 따른 IC 소켓(105)의 주요 부분을 나타내는 평면도이고, 도 32는 도 31의 M-M 라인을 따라 절취한 단면도이다.
도 32에 도시된 바와 같이, 제7 실시예의 IC 소켓(105)은, 콘택부(110)가 수지에 의해 개재되도록, 콘택부(110)를 콘택 고정부(122)에 삽입할 때, 수지층(122A)이 콘택부(110)상에 형성되는 구조를 갖는다. 이 때문에, 콘택부(110)는 콘택 고정부(122)에 의해 확실하게 유지되어, 콘택부(110)에 로드가 인가될 때, 내구성을 향상시킬 수 있게 된다.
제7 실시예의 다른 특징은, 상기 설명한 각각의 실시예의 특징과 유사하다. 따라서, 유사한 참조 부호를 도면에 사용하고, 상세한 설명은 생략한다.
(다른 실시예)
실시예를 개시하는 일부를 구성하는 상세한 설명과 도면은 본 발명의 범위를 제한하는 것이 아니며, 당업자라면 이러한 개시로부터 다양한 다른 실시예 및 기술적인 응용이 가능하다는 것을 알 수 있을 것이다.
예를 들어, 상기 설명한 각각의 실시예는 도금층의 아래에 촉매층을 형성하고 있지만, 대신에, 가능한 모든 수단에 의해 촉매층을 제공하지 않고 도금층을 형성할 수 있다.
또한, 상기 개시된 각각의 실시예는, 콘택 수용 홀로서 작용하는 관통 홀(121, 121A, 121B)을 제공하고 있지만, 안쪽이 있는 오목한 그루브를 형성하는 것도 가능하다.
또한, 상기 개시된 각각의 실시예는, 콘택부(110)의 제2 단부에 수지 돌기부(113 또는 113A)를 형성하고, 수지 돌기부(113 또는 113A)의 표면에 도금층을 형성하도록 구성되어 있지만, 프레스 작업에 의해 금속판로 이루어진 콘택부(110)의 제2 단부의 표면으로 볼록하게 돌출된 돌기부를 형성하는 것도 가능하다.
당업자라면, 본 발명의 범위를 벗어남이 없이 본 개시 내용으로부터 다양한 변형이 가능할 것이다.
도 1은 본 발명의 제1 실시예에 따른 IC 소켓의 주요 부분을 나타내는 평면도이다.
도 2는 도 1의 A-A 라인을 따라 절취한 단면도이다.
도 3은 제1 실시예에 따른 IC 소켓에 IC 패키지를 접합하기 전의 상태를 나타내는 주요 부분의 단면도이다.
도 4는 제1 실시예에 따른 IC 소켓에 IC 패키지를 접합할 때의 과정에서의 상태를 나타내는 주요 부분의 단면도이다.
도 5는 제1 실시예에 따른 IC 소켓에 IC 패키지를 접합한 이후의 상태를 나타내는 주요 부분의 단면도이다.
도 6의 (a)~(c)는 IC 소켓의 후면 측 랜드에 솔더 볼을 형성하기 위한 공정을 나타내는 주요 부분의 단면도이다.
도 7은, IC 소켓 조립체를 나타내는 주요 부분의 단면도로서, 이 IC 소켓 조립체는, 제1 실시예에 따른 한 쌍의 IC 소켓을, 솔더 페이스트를 통해 뒷면에 있는 랜드에 서로 접합시키고, 리플로우 공정을 수행하여 제조된다.
도 8의 (a)~(c)는 제1 실시예에 따른 IC 소켓의 제조 과정을 나타내는 단면도이다.
도 9의 (a) 및 (b)는 제1 실시예에 따른 IC 소켓의 제조 과정을 나타내는 단면도이다.
도 10은 제2 실시예에 따른 IC 소켓의 주요 부분의 평면도이다.
도 11은 도 10의 B-B 라인을 따라 절취한 단면도이다.
도 12는 본 발명의 제3 실시예에 따른 IC 소켓의 주요 부분을 나타내는 평면도이다.
도 13은 도 12의 B-B 라인을 따라 절취한 단면도이다.
도 14는 제3 실시예에 따른 IC 소켓에 IC 패키지를 접합하기 전의 상태를 나타내는 주요 부분의 평면도이다.
도 15는 제3 실시예에 따른 IC 소켓에 IC 패키지를 접합할 때의 상태를 나타내는 주요 부분의 단면도이다.
도 16은 제3 실시예에 따른 IC 소켓에 IC 패키지를 접합한 후의 상태를 나타내는 주요 부분의 단면도이다.
도 17의 (a)~(c)는 제3 실시예에 따른 IC 소켓의 뒷면에 있는 랜드에 솔더 볼을 형성하기 위한 공정을 나타내는 주요 부분의 단면도이다.
도 18의 (a)는, 제3 실시예에 따른 한 쌍의 IC 소켓을 솔더 페이스트를 통해 뒷면에 있는 랜드에서 서로 접합하는 상태를 나타내는 주요 부분의 단면도이며, 도 18의 (b)는 리플로우 공정을 수행함으로써 제조되는 IC 소켓 조립체를 나타내는 주요 부분의 단면도이다.
도 19의 (a)~(c)는 제3 실시예에 따른 IC 소켓의 제조 공정을 나타내는 도면으로서, 각각 콘택부를 구성하는 금속판, 금속판을 형상화함으로써 제조되는 콘택부, 및 1차 몰딩된 제품을 도시하고 있다.
도 20의 (a)~(c)는 제3 실시예에 따른 IC 소켓의 제조 공정을 나타내는 도면 으로서, 각각 촉매층을 형성하는 상태, 촉매층을 에칭하는 상태, 및 도금층을 형성하는 상태를 도시하고 있다.
도 21은 본 발명의 제3 실시예에 따른 IC 소켓의 활주부를 절삭하기 전의 상태를 나타내는 주요 부분의 평면도이다.
도 22는 제3 실시예에 따른 IC 소켓의 제조 방법을 나타내는 흐름도이다.
도 23은 본 발명의 제4 실시예에 따른 IC 소켓의 주요 부분의 평면도이다.
도 24의 (a)는 도 23의 B-B 라인을 따라 절취한 단면도, 도 24의 (b)는 도 23의 C-C 라인을 따라 절취한 단면도이다.
도 25의 (a)는 도 23의 D-D 라인을 따라 절취한 단면도, 도 25의 (b)는 도 23의 E-E 라인을 따라 절취한 단면도이다.
도 26은 본 발명의 제5 실시예에 따른 IC 소켓의 주요 부분의 평면도이다.
도 27의 (a)는 도 26의 F-F 라인을 따라 절취한 단면도, 도 27의 (b)는 도 26의 G-G 라인을 따라 절취한 단면도, 도 27의 (c)는 도 26의 H-H 라인을 따라 절취한 단면도이다.
도 28의 (a)는 도 26의 I-I 라인을 따라 절취한 단면도, 도 28의 (b)는 도 26의 J-J 라인을 따라 절취한 단면도, 도 28의 (C)는 도 26의 K-K 라인을 따라 절취한 단면도이다.
도 29는 본 발명의 제6 실시예에 따른 IC 소켓의 주요 부분의 평면도이다.
도 30은 도 29의 L-L 라인을 따라 절취한 단면도이다.
도 31은 본 발명의 제7 실시예에 따른 IC 소켓의 주요 부분의 평면도이다.
도 32는 도 31의 M-M 라인을 따라 절취한 단면도이다.

Claims (21)

  1. 판형의 소켓 베이스 본체; 및
    도금층
    을 포함하는 IC 소켓으로서,
    상기 판형의 소켓 베이스 본체는,
    상기 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된 복수 개의 콘택 수용 홀과, 상기 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 상기 각각의 콘택 수용 홀의 둘레에 형성되는 관통 홀을 갖는 관통 홀 형성부를 포함하며,
    상기 관통 홀 형성부의 전면 측 상의 측벽에 일체로 형성된 베이스부를 구비하여 상기 관통 홀에 대향하는 상태로 판형의 콘택부가 형성되고,
    상기 도금층은, 상기 관통 홀의 내벽, 상기 관통 홀 형성부의 전면과 후면, 및 상기 콘택부의 표면에 연속하여 형성되는, IC 소켓.
  2. 제1항에 있어서,
    상기 소켓 베이스 본체는, 전기적 절연 특성을 갖는 합성 수지를 사용하여 일체형으로 형성된, IC 소켓.
  3. 제1항에 있어서,
    상기 콘택부의 자유 단부의 표면에, 볼록하게 돌출된 콘택 돌기부(contact boss)가 형성된, IC 소켓.
  4. 제1항에 있어서,
    상기 콘택 수용 홀에는 탄성 부재가 수용된, IC 소켓.
  5. 제4항에 있어서,
    상기 탄성 부재는 리플로우(reflow)에 견디는 내성을 갖는 재료인, IC 소켓.
  6. 제1항에 있어서,
    상기 관통 홀 형성부의 후면 측으로 노출되도록 형성된 상기 도금층이 솔더 볼을 포함하는, IC 소켓.
  7. 판형의 소켓 베이스 본체와 도금층을 갖는 한 쌍의 IC 소켓을 포함하는 IC 소켓 조립체로서,
    상기 판형의 소켓 베이스 본체가, 상기 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된 복수 개의 콘택 수용 홀과, 상기 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 상기 각각의 콘택 수용 홀의 둘레에 형성되는 관통 홀을 갖는 관통 홀 형성부를 포함하며, 상기 관통 홀 형성부의 전면 측 상의 측벽에 일체로 형성된 베이스부를 구비하여 상기 관통 홀에 대향하는 상태로 판 형의 콘택부가 형성되고,
    상기 도금층은, 상기 관통 홀의 내벽, 상기 관통 홀 형성부의 전면과 후면, 및 상기 콘택부의 표면에 연속하여 형성되며,
    상기 한 쌍의 IC 소켓은, 상기 IC 소켓의 후면을 서로 접촉시켜서, 상기 IC 소켓끼리 서로 접합되도록 하고,
    상기 관통 홀 형성부의 후면 상의 상기 도금층은 서로 솔더 본딩으로 접착되어 있는, IC 소켓 조립체.
  8. IC 소켓을 제조하는 방법에 있어서,
    판형의 소켓 베이스 본체를, 합성 수지를 사용하여 일체로 형성하는 단계로서, 상기 판형의 소켓 베이스 본체가, 상기 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된 복수 개의 콘택 수용 홀과, 상기 판형의 소켓 베이스 본체를 전면에서 후면으로 관통하도록 상기 각각의 콘택 수용 홀의 둘레에 형성되는 관통 홀을 갖는 관통 홀 형성부를 포함하고, 상기 관통 홀 형성부의 전면 측 상의 측벽에 일체로 형성된 베이스부를 구비하여 상기 관통 홀에 대향하는 상태로 판형의 콘택부가 형성되는, 상기 판형의 소켓 베이스 본체를 일체로 형성하는 단계; 및
    상기 관통 홀의 내벽, 상기 관통 홀 형성부의 전면과 후면, 및 상기 콘택부의 표면에, 도금층을 연속하여 형성하는 단계
    를 포함하는, IC 소켓 제조 방법.
  9. IC 패키지를 접합할 전면으로부터 후면을 향해 형성된 복수 개의 콘택 수용 홀과, 상기 각각의 콘택 수용 홀의 둘레에 제공되는 콘택 고정부를 구비하는 판형의 소켓 베이스 본체;
    상기 콘택 고정부들 중 대응하는 상기 콘택 고정부의 전면에 고정되는 제1 단부를 각각 구비하며, 상기 콘택 수용 홀을 향해 있는 콘택부; 및
    상기 콘택부의 제1 단부와 상기 콘택 고정부를 관통함으로써, 상기 콘택부가 상기 소켓 베이스 본체의 후면에 대해 전기적으로 연결되도록 각각 구성된 관통 홀
    을 포함하는 IC 소켓.
  10. 제9항에 있어서,
    상기 소켓 베이스 본체는 전기적 절연 특성을 갖는 합성 수지를 사용하여 형성된, IC 소켓.
  11. 제9항에 있어서,
    상기 콘택 수용 홀은, 상기 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된, IC 소켓.
  12. 제9항에 있어서,
    상기 콘택부의 제2 단부에는, 접합할 IC 패키지 쪽으로 볼록하게 돌출되도록 콘택 돌기부가 형성된, IC 소켓.
  13. 제12항에 있어서,
    상기 콘택 돌기부는, 상기 콘택부의 제2 단부에 제공되며, 금속층으로 덮인 표면을 갖는 수지 돌기부를 포함하는, IC 소켓.
  14. 제9항에 있어서,
    상기 콘택 수용 홀에는 탄성 부재가 수용되어 있는, IC 소켓.
  15. 제9항에 있어서,
    상기 콘택부의 제2 단부는, 상기 콘택부를 고정시키는 상기 콘택 고정부에 인접하여 위치한 다른 콘택 고정부와 겹쳐지지 않도록 제공되는, IC 소켓.
  16. 제15항에 있어서,
    상기 콘택부는 크랭크 형태로 구부러진 평면 형상을 갖는, IC 소켓.
  17. 제9항에 있어서,
    상기 소켓 베이스 본체의 후면으로 노출된 상기 관통 홀 상에는 솔더 볼이 제공되어 있는, IC 소켓.
  18. 한 쌍의 IC 소켓을 포함하는 IC 소켓 조립체로서,
    상기 IC 소켓은,
    IC 패키지를 접합할 전면으로부터 후면을 향해 형성된 복수 개의 콘택 수용 홀과, 상기 각각의 콘택 수용 홀의 둘레에 제공되는 콘택 고정부를 구비하는 판형의 소켓 베이스 본체;
    상기 콘택 고정부들 중 대응하는 상기 콘택 고정부의 전면에 고정되는 제1 단부를 각각 구비하며, 상기 콘택 수용 홀을 향해 있는 콘택부; 및
    상기 콘택부의 제1 단부와 상기 콘택 고정부를 관통함으로써, 상기 콘택부가 상기 소켓 베이스 본체의 후면에 대해 도전성을 갖도록 각각 구성된 관통 홀
    을 각각 포함하며,
    상기 한 쌍의 IC 소켓은, 상기 IC 소켓의 후면을 서로 접촉시켜서, 상기 IC 소켓끼리 서로 접합되도록 하고,
    상기 관통 홀 형성부의 후면 상의 상기 도금층은 서로 솔더 본딩으로 접착되어 있는, IC 소켓 조립체.
  19. IC 소켓을 제조하는 방법으로서,
    금속판을 가공하여, 제1 단부 상에 관통 홀을 위한 개구를 각각 구비하는 복수 개의 콘택부를 형성하는 단계;
    IC 패키지가 접합될 전면으로부터 후면 쪽으로 오목하게 들어간 복수 개의 콘택 수용 홀, 상기 콘택 수용 홀 둘레의 상기 콘택 고정부들 중 대응하는 콘택 고 정부에 고정된 각각의 콘택부의 상기 제1 단부, 및 관통 홀을 위한 각각의 개구와 연결된 관통 홀을 갖는 판형의 소켓 베이스 본체를 형성하기 위하여, 사출 성형을 위한 몰드에 상기 접촉부를 세팅하고, 상기 판형의 소켓 베이스 본체에 대해 사출 성형을 수행하는 단계;
    상기 관통 홀과 상기 접촉부의 일부를 노출시키도록 몰드에 상기 소켓 베이스 본체를 세팅하는 단계; 및
    상기 관통 홀과 상기 콘택부의 노출된 부분에 도금층을 형성하는 단계
    를 포함하는 IC 소켓 제조 방법.
  20. 제19항에 있어서,
    상기 콘택 수용 홀은, 상기 소켓 베이스 본체를 전면에서 후면으로 관통하도록 형성된, IC 소켓 제조 방법.
  21. 제19항에 있어서,
    상기 사출 성형 단계에서 상기 콘택부의 각각의 제2 단부의 표면에 볼록하게 돌출되는 형태로 수지 돌기부가 형성되며,
    상기 수지 돌기부를 밀봉하기 위한 도금층이, 상기 도금 단계에서 상기 콘택부의 제2 단부에 형성되는, IC 소켓 제조 방법.
KR1020070072994A 2006-07-21 2007-07-20 집적 회로 소켓, 집적 회로 소켓 조립체, 및 집적 회로 소켓의 제조 방법 KR100941360B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006199847A JP2008027774A (ja) 2006-07-21 2006-07-21 Ｉｃソケットおよびその製造方法
JP2006199844A JP2008027773A (ja) 2006-07-21 2006-07-21 Ｉｃソケットおよびその製造方法
JPJP-P-2006-00199847 2006-07-21
JPJP-P-2006-00199844 2006-07-21

Publications (2)

Publication Number Publication Date
KR20080009019A true KR20080009019A (ko) 2008-01-24
KR100941360B1 KR100941360B1 (ko) 2010-02-11

Family

ID=38971997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072994A KR100941360B1 (ko) 2006-07-21 2007-07-20 집적 회로 소켓, 집적 회로 소켓 조립체, 및 집적 회로 소켓의 제조 방법

Country Status (3)

Country Link
US (1) US7748991B2 (ko)
KR (1) KR100941360B1 (ko)
TW (1) TWI336156B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021637A (ja) * 2006-06-12 2008-01-31 Fujikura Ltd ソケットとその製造方法及び半導体装置
KR101059970B1 (ko) * 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품
JP4294078B1 (ja) * 2008-06-30 2009-07-08 株式会社フジクラ 両面接続型コネクタ
JP4832479B2 (ja) * 2008-08-01 2011-12-07 株式会社フジクラ コネクタ及び該コネクタを備えた電子部品
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141298A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
TWM391759U (en) * 2010-04-28 2010-11-01 Hon Hai Prec Ind Co Ltd Electrical connector
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
JP5462732B2 (ja) * 2010-06-29 2014-04-02 モレックス インコーポレイテド シート状コネクタ、及びその製造方法
JP5794850B2 (ja) * 2011-07-26 2015-10-14 新光電気工業株式会社 接続端子構造の製造方法
US9761520B2 (en) * 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
JP6194580B2 (ja) * 2012-12-03 2017-09-13 富士通株式会社 ソケット及び電子部品搭載構造
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
TWI550960B (zh) * 2013-11-29 2016-09-21 欣興電子股份有限公司 連接器結構與其製作方法
JP6201168B2 (ja) * 2014-09-26 2017-09-27 インテル・コーポレーション ソケット接触子の技術および構成
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
FR3038779A1 (fr) * 2015-07-07 2017-01-13 Ingenico Group Connecteur de carte a puce securise

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091048A (ja) 1998-09-16 2000-03-31 Ngk Insulators Ltd 導通補助材及びその製造方法
CN100339985C (zh) * 2000-04-12 2007-09-26 佛姆法克特股份有限公司 成形弹簧以及制造和使用成形弹簧的方法
KR20010105854A (ko) * 2000-05-19 2001-11-29 이영희 집적회로 소켓
JP2004158430A (ja) * 2002-09-12 2004-06-03 Tyco Electronics Amp Kk Ｌｇａソケット用コンタクト
US6669490B1 (en) 2002-12-10 2003-12-30 Tyco Electronics Corporation Conductive elastomeric contact system with anti-overstress columns
JP3860561B2 (ja) * 2003-06-27 2006-12-20 タイコエレクトロニクスアンプ株式会社 Ｉｃソケット
US7331796B2 (en) * 2005-09-08 2008-02-19 International Business Machines Corporation Land grid array (LGA) interposer utilizing metal-on-elastomer hemi-torus and other multiple points of contact geometries
US7393214B2 (en) * 2006-02-17 2008-07-01 Centipede Systems, Inc. High performance electrical connector
US7338294B2 (en) * 2006-06-28 2008-03-04 Hon Hai Precision Ind. Co., Ltd. Pressure contact connector

Also Published As

Publication number Publication date
TWI336156B (en) 2011-01-11
TW200824201A (en) 2008-06-01
KR100941360B1 (ko) 2010-02-11
US7748991B2 (en) 2010-07-06
US20080020624A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
KR100941360B1 (ko) 집적 회로 소켓, 집적 회로 소켓 조립체, 및 집적 회로 소켓의 제조 방법
JP5881666B2 (ja) リセプタクルコネクタの製造方法
KR101060290B1 (ko) 양면 접속형 커넥터
JP3847227B2 (ja) コンタクトシート
US6888362B2 (en) Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
KR101110863B1 (ko) 커넥터 및 이를 구비한 전자부품
KR100249250B1 (ko) 반도체 패키지용 접속 소켓
US7261568B2 (en) Electrical connector
KR101098471B1 (ko) 소켓용 콘택트 단자 및 반도체 장치
TWI364139B (en) Electrical contact
JP4879655B2 (ja) ソケット用コンタクト端子及び半導体装置
US8927871B2 (en) Connection terminal structure, interposer, and socket
JPH11135217A (ja) Ｉｃソケット
TW201444189A (zh) 電連接器
JP2011146350A (ja) 電子部品、電子部品用基材及びその製造方法
JP6055939B2 (ja) リセプタクルコネクタ及びリセプタクルコネクタの製造方法
CN101119003B (zh) Ic插座及其制造方法
JP2008027774A (ja) Ｉｃソケットおよびその製造方法
JP6150854B2 (ja) リセプタクルコネクタ
JP2007324030A (ja) ソケットとその製造方法及び半導体装置
JP2005158653A (ja) コネクタおよび電気接点並びに該電気接点の製造方法
KR200408955Y1 (ko) 개량된 미소피치 콘택터
JP2011011339A (ja) 電子部品用基材及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee